KR102387943B1 - 반도체 장치 및 이의 제조 방법 - Google Patents

반도체 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102387943B1
KR102387943B1 KR1020197033559A KR20197033559A KR102387943B1 KR 102387943 B1 KR102387943 B1 KR 102387943B1 KR 1020197033559 A KR1020197033559 A KR 1020197033559A KR 20197033559 A KR20197033559 A KR 20197033559A KR 102387943 B1 KR102387943 B1 KR 102387943B1
Authority
KR
South Korea
Prior art keywords
protective film
laminated structure
semiconductor chip
test piece
substrate
Prior art date
Application number
KR1020197033559A
Other languages
English (en)
Other versions
KR20200008118A (ko
Inventor
마사노리 야마기시
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20200008118A publication Critical patent/KR20200008118A/ko
Application granted granted Critical
Publication of KR102387943B1 publication Critical patent/KR102387943B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

반도체 장치의 제조 방법으로서, 적어도, 반도체 칩에서의 범프를 가지는 제1면에 제1보호막을 구비하고 있거나, 또는 반도체 칩에서의 상기 제1면과는 반대 측의 제2면에 제2보호막을 구비하고 있는, 보호막을 가지는 반도체 칩을 제작하는 것, 및 이 보호막을 가지는 반도체 칩이, 범프를 통해 기판에 접합된 적층 구조체를 제작하는 것, 을 포함하고; 이 보호막을 가지는 반도체 칩의 제작에서는, 제1보호막은, 이 범프의 상부가 제1보호막을 관통해 돌출하도록 형성되고; 제1보호막 또는 제2보호막은, 이 적층 구조체의 전단 강도비가 1.05 ~ 2가 되어 파단 위험인자가 -0.9 ~ 0.9가 되는 특성을 가지는 보호막인, 반도체 장치의 제조 방법.

Description

반도체 장치 및 이의 제조 방법
본 발명은, 반도체 장치 및 이의 제조 방법에 관한 것이다.
본원은, 2017년 5월 17일에, 일본에 출원된 특원 2017-097994호에 기초해 우선권을 주장하고, 그 내용을 여기에 원용한다.
종래, MPU나 게이트어레이 등에 이용하는 다핀의 LSI 패키지를 프린트 배선 기판에 실장하는 경우에는, 반도체 칩으로서 그 접속 패드부에 공융(共晶) 솔더, 고온 솔더, 금 등으로 이루어지는 철상(凸狀) 전극(이하, 본 명세서에서 「범프(bump)」라고 칭한다)이 형성된 것을 이용하고, 소위 페이스 다운 방식에 의해, 이러한 범프를 칩 탑재용 기판 상의 상대응(相對應)하는 단자부에 대면, 접촉시켜, 용해/확산 접합하는 플립 칩 실장법이 채용되고 있다.
이 실장 방법에 이용되는 반도체 칩의 회로면에는, 범프가 형성되고 있다. 그리고, 이 반도체 칩의, 회로면(환언하면 범프 형성면)이나, 회로면과는 반대 측의 이면에는, 목적에 따라 수지막이 형성되는 경우가 있다(특허 문헌 1 ~ 3 참조).
예를 들면, 상술의 반도체 칩은, 회로면에 범프가 형성된 반도체 웨이퍼를, 다이싱하여 개편화함으로써 얻어진다. 그리고, 상기 반도체 웨이퍼의, 회로면(범프 형성면)과는 반대 측의 면을 연삭하는 경우도 있다. 이러한 반도체 칩을 얻는 과정에서는, 반도체 웨이퍼의 범프 형성면 및 범프를 보호하는 목적으로, 경화성 수지 필름을 범프 형성면에 첩부(貼付)하고, 이 필름을 경화시켜, 범프 형성면에 보호막을 형성하는 경우가 있다.
또한, 플립 칩 실장법을 채용하는 경우, 반도체 칩의 회로면(범프 형성면)과는 반대 측의 이면이 박리되는 경우가 있다. 여기서, 회로면에 범프가 형성된 반도체 웨이퍼를 다이싱한 경우나, 다이싱에 의해서 얻어지는 반도체 칩을 패키지 해 반도체 장치를 제조할 때까지, 반도체 칩에 크랙이 발생하는 것을 방지하기 위해서, 반도체 칩의 상기 이면에는, 유기 재료로 이루어지는 수지막을 보호막으로서 형성하는 경우가 있다.
이러한, 수지막으로서 상술의 보호막을 구비한 반도체 칩은, 반도체 장치의 제조 과정에서 범용되는 것이고, 중요성이 특히 높다.
특허 문헌 1:일본 특허공개 2012-169484호 공보 특허 문헌 2:일본 특허공개 2013-030766호 공보 특허 문헌 3:일본 특허 제3957244호 공보
한편, 반도체 장치를 제조하는 경우나, 얻어지는 반도체 장치를 이용하는 경우에는, 보호막을 구비한 반도체 칩이, 기판에 접합된 상태에서, 고온 조건 하나 저온 조건 하에 놓여지는 경우가 있어, 엄격한 온도 조건에 노출되는 경우가 있다. 그 경우, 이러한 온도의 변화가 원인이 되어, 보호막을 구비한 반도체 칩과 기판의 접합 상태가 파괴되는 경우가 있다. 여기서, 보호막을 구비한 반도체 칩에는, 온도 변화가 격렬한 조건 하에서도, 기판에 대한 접합이 안정한 상태로 유지되는 것이 바람직한다.
그러나, 특허 문헌 1 ~ 3에 기재된 반도체 칩이, 이러한 안정성을 가지는지 아닌지는, 확실하지 않다.
여기서, 본 발명은, 온도 변화가 격렬한 조건 하에서도, 보호막을 구비한 반도체 칩의 기판에 대한 접합이 안정한 상태로 유지되는 반도체 장치, 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명은 이하의 형태를 포함한다.
[1] 반도체 장치의 제조 방법으로서,
적어도, 반도체 칩에서의 범프를 가지는 제1면에 제1보호막을 구비하고 있거나, 또는 반도체 칩에서의 상기 제1면과는 반대 측의 제2면에 제2보호막을 구비하고 있는, 보호막을 가지는 반도체 칩을 제작하는 것, 및
상기 보호막을 가지는 반도체 칩이, 범프를 통해 기판에 접합된 적층 구조체를 제작하는 것, 을 포함하고;
상기 보호막을 가지는 반도체 칩의 제작에서는, 상기 제1보호막은, 상기 범프의 상부가, 상기 제1보호막을 관통해 돌출하도록 형성되고,
상기 제1보호막 또는 제2보호막은, 하기 방법으로 상기 적층 구조체의 전단 강도비 및 파단 위험인자를 측정한 경우, 상기 전단 강도비가 1.05 ~ 2가 되고, 또한 상기 파단 위험인자가 -0.9 ~ 0.9가 되는 특성을 가지는 보호막인, 반도체 장치의 제조 방법.
<적층 구조체의 전단 강도비>
상기 기판이 구리 기판인 상기 적층 구조체의 시험편을 제작하고, 상기 적층 구조체의 시험편 중의 상기 구리 기판을 고정하고, 상기 적층 구조체의 시험편 중의 보호막을 가지는 반도체 칩에 대해서, 상기 구리 기판의 표면에 대해서 평행 방향으로 힘을 가해, 상기 보호막을 가지는 반도체 칩과 상기 구리 기판의 접합 상태가 파괴된 경우의 상기 힘을 상기 적층 구조체의 전단 강도(N)로 하고,
상기 제1보호막 및 제2보호막을 구비하지 않는 점 이외는, 상기 적층 구조체의 시험편과 같은 구조의 비교용 시험편을 제작하고, 상기 적층 구조체의 시험편과 같은 방법으로 힘을 가해, 상기 비교용 시험편의 반도체 칩과 구리 기판의 접합 상태가 파괴된 경우의 상기 힘을 비교용 적층 구조체의 비교용 전단 강도(N)로 한 경우에,
[상기 적층 구조체의 전단 강도]/[상기 비교용 적층 구조체의 비교용 전단 강도]의 값을, 상기 적층 구조체의 전단 강도비로 한다.
<적층 구조체의 파단 위험인자>
상기 적층 구조체를 구성하고 있는 모든 층의, 폭 5 mm, 길이 20 mm의 시험편을 제작하고, 모든 상기 시험편에 대해서, -70℃부터 승온 속도 5℃/min로 200℃까지 승온시키고, 200℃부터 강온 속도 5℃/min로 -70℃까지 강온시키는 가열냉각 시험을 행하고, 23℃부터 150℃까지 승온시킨 경우의 상기 시험편의 팽창량 Eμm와 23℃부터 -65℃까지 강온시킨 경우의 상기 시험편의 수축량 Sμm의 합계량인 팽창 수축량 ESμm를 구하고, 또한 [상기 시험편의 팽창 수축량 ES]×[상기 시험편의 두께]의 값인 팽창 수축 파라미터 Pμm2를 구하고,
그 다음에, [기판의 시험편의 팽창 수축 파라미터 P] - [기판 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치]의 값인 팽창 수축 파라미터 차 ΔP1μm2를 구하고,
그 다음에, [기판의 시험편의 팽창 수축 파라미터 P] - [기판, 제1보호막 및 제2보호막 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치]의 값인 팽창 수축 기준 파라미터 차 ΔP0μm2를 구한 경우의,
ΔP1/ΔP0의 값을, 상기 적층 구조체의 파단 위험인자로 한다.
[2] 범프를 가지는 보호막을 가지는 반도체 칩이, 상기 범프를 통해 기판에 접합된 적층 구조체를 포함하는 반도체 장치로서,
상기 보호막을 가지는 반도체 칩은, 적어도, 반도체 칩에서의 범프를 가지는 제1면에 제1보호막을 구비하고 있거나, 또는 반도체 칩에서의 상기 제1면과는 반대 측의 제2면에 제2보호막을 구비하고 있고,
상기 제1보호막에서는, 상기 범프의 상부가 상기 제1보호막을 관통해 돌출되어 있고,
상기 제1보호막 또는 제2보호막은, 하기 방법으로 상기 적층 구조체의 전단 강도비 및 파단 위험인자를 측정한 경우, 상기 전단 강도비가 1.05 ~ 2가 되고, 또한 상기 파단 위험인자가 -0.9 ~ 0.9가 되는 특성을 가지는 보호막인, 반도체 장치.
<적층 구조체의 전단 강도비>
상기 기판이 구리 기판인 상기 적층 구조체의 시험편을 제작하고, 상기 적층 구조체의 시험편 중의 상기 구리 기판을 고정하고, 상기 적층 구조체의 시험편 중의 보호막을 가지는 반도체 칩에 대해서, 상기 구리 기판의 표면에 대해서 평행 방향으로 힘을 가해, 상기 보호막을 가지는 반도체 칩과 상기 구리 기판의 접합 상태가 파괴된 경우의 상기 힘을 상기 적층 구조체의 전단 강도(N)로 하고,
상기 제1보호막 및 제2보호막을 구비하지 않는 점 이외는, 상기 적층 구조체의 시험편과 같은 구조의 비교용 시험편을 제작하고, 상기 적층 구조체의 시험편과 같은 방법으로 힘을 가해, 상기 비교용 시험편의 반도체 칩과 구리 기판의 접합 상태가 파괴된 경우의 상기 힘을 비교용 적층 구조체의 비교용 전단 강도(N)로 한 경우에,
[상기 적층 구조체의 전단 강도]/[상기 비교용 적층 구조체의 비교용 전단 강도]의 값을, 상기 적층 구조체의 전단 강도비로 한다.
<적층 구조체의 파단 위험인자>
상기 적층 구조체를 구성하고 있는 모든 층의, 폭 5 mm, 길이 20 mm의 시험편을 제작하고, 모든 상기 시험편에 대해서, -70℃부터 승온 속도 5℃/min로 200℃까지 승온시키고, 200℃부터 강온 속도 5℃/min로 -70℃까지 강온시키는 가열냉각 시험을 행하고, 23℃부터 150℃까지 승온시킨 경우의 상기 시험편의 팽창량 Eμm와 23℃부터 -65℃까지 강온시킨 경우의 상기 시험편의 수축량 Sμm의 합계량인 팽창 수축량 ESμm를 구하고, 또한 [상기 시험편의 팽창 수축량 ES]×[상기 시험편의 두께]의 값인 팽창 수축 파라미터 Pμm2를 구하고,
그 다음에, [기판의 시험편의 팽창 수축 파라미터 P] - [기판 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치]의 값인 팽창 수축 파라미터 차 ΔP1μm2를 구하고,
그 다음에, [기판의 시험편의 팽창 수축 파라미터 P] - [기판, 제1보호막 및 제2보호막 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치]의 값인 팽창 수축 기준 파라미터 차 ΔP0μm2를 구한 경우의,
ΔP1/ΔP0의 값을, 상기 적층 구조체의 파단 위험인자로 한다.
본 발명에 의하면, 온도 변화가 격렬한 조건 하에서도, 보호막을 구비한 반도체 칩의 기판에 대한 접합이 안정한 상태로 유지되는 반도체 장치, 및 그 제조 방법이 제공된다.
도 1은 본 발명의 제조 방법으로 제작되는 적층 구조체의 일 실시형태를 모식적으로 나타내는 단면도이다.
도 2는 본 발명의 제조 방법을 채용할 때에 이용하는, 비교용 적층 구조체의 일례를 모식적으로 나타내는 단면도이다.
도 3은 본 발명의 제조 방법으로 제작되는 적층 구조체의 다른 실시형태를 모식적으로 나타내는 단면도이다.
도 4는 본 발명의 제조 방법으로 제작되는 적층 구조체의 또 다른 실시형태를 모식적으로 나타내는 단면도이다.
도 5는 본 발명의 제조 방법에 이용되는 제1보호막 형성용 시트의 일례를 모식적으로 나타내는 단면도이다.
도 6은 본 발명의 제조 방법에 이용되는 제1보호막 형성용 시트의 다른 예를 모식적으로 나타내는 단면도이다.
·반도체 장치의 제조 방법
본 발명의 1실시형태인 반도체 장치의 제조 방법은, 적어도, 반도체 칩의 범프를 가지는 제1면에 제1보호막을 구비하고 있거나, 또는 반도체 칩의 상기 제1면과는 반대 측의 제2면에 제2보호막을 구비하고 있는, 보호막을 가지는 반도체 칩을 제작하는 공정(본 명세서에서 「보호막을 가지는 반도체 칩 제작 공정」으로 약칭하는 경우가 있다)과, 상기 보호막을 가지는 반도체 칩이, 범프를 통해 기판에 접합된 적층 구조체를 제작하는 공정(본 명세서에서 「적층 구조체 제작 공정」으로 약칭하는 경우가 있다)를 포함하고, 상기 보호막을 가지는 반도체 칩의 제작에서는, 상기 보호막을 가지는 반도체 칩이 상기 제1보호막을 구비하고 있는 경우, 상기 제1보호막은, 범프의 상부가, 상기 제1보호막을 관통해 돌출하도록 형성되고, 상기 제1보호막 또는 제2보호막은, 상기 적층 구조체의 전단 강도비 및 파단 위험인자를 측정한 경우, 상기 전단 강도비가 1.05 ~ 2이고, 상기 파단 위험인자가 -0.9 ~ 0.9가 되는 특성을 가지는 보호막이다.
<적층 구조체의 전단 강도비>
상기 기판이 구리 기판인 상기 적층 구조체의 시험편을 제작하고, 상기 적층 구조체의 시험편 중의 상기 구리 기판을 고정하고, 상기 적층 구조체의 시험편 중의 보호막을 가지는 반도체 칩에 대해서, 상기 구리 기판의 표면(즉, 구리 기판을 평면에 재치(載置)한 경우의 상기 구리 기판의 표면)에 대해서 평행 방향으로 힘을 가해, 상기 보호막을 가지는 반도체 칩과 상기 구리 기판의 접합 상태가 파괴된 경우의 상기 힘을 상기 적층 구조체의 전단 강도(N)로 하고, 상기 제1보호막 및 제2보호막을 구비하지 않는 점 이외는, 상기 적층 구조체와 같은 구조의 비교용 적층 구조체(비교용 시험편이라고도 한다)를 제작하고, 상기 적층의 시험편과 같은 방법으로 힘을 가해, 상기 비교용 시험편의 반도체 칩과 구리 기판의 접합 상태가 파괴된 경우의 상기 힘을 상기 비교용 적층 구조체의 비교용 전단 강도(N)로 한 경우에, [상기 적층 구조체의 전단 강도]/[상기 비교용 적층 구조체의 비교용 전단 강도]의 값을, 상기 적층 구조체의 전단 강도비로 한다.
<적층 구조체의 파단 위험인자>
상기 적층 구조체를 구성하고 있는 모든 층의, 상방에서 내려다 보고 평면시 한 경우, 폭 5 mm, 길이 20 mm가 되는 시험편을 제작하고, 모든 상기 시험편에 대해서, -70℃부터 승온 속도 5℃/min로 200℃까지 승온시키고, 200℃부터 강온 속도 5℃/min로 -70℃까지 강온시키는 가열냉각 시험을 행하고, 23℃부터 150℃까지 승온시킨 경우의 상기 시험편의 팽창량 Eμm와 23℃부터 -65℃까지 강온시킨 경우의 상기 시험편의 수축량 Sμm의 합계량인 팽창 수축량 ESμm를 구하고, 또한 [상기 시험편의 팽창 수축량 ES]×[상기 시험편의 두께]의 값인 팽창 수축 파라미터 Pμm2를 구하고, 그 다음에, [기판의 시험편의 팽창 수축 파라미터 P] - [기판 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치]의 값인 팽창 수축 파라미터 차 ΔP1μm2를 구하고, 그 다음에, [기판의 시험편의 팽창 수축 파라미터 P] - [기판, 제1보호막 및 제2보호막 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치]의 값인 팽창 수축 기준 파라미터 차 ΔP0μm2를 구한 경우의, ΔP1/ΔP0의 값을, 상기 적층 구조체의 파단 위험인자로 한다.
본 발명의 반도체 장치의 제조 방법에서는, 보호막을 가지는 반도체 칩을 구성하는 제1보호막 또는 제2보호막으로서 상기 적층 구조체가 상술의 전단 강도비 및 파단 위험인자의 조건을 함께 만족하는 특정의 특성을 가지는 보호막을 선택하는 것으로, 온도 변화가 격렬한 조건 하에서도, 보호막을 가지는 반도체 칩의 기판에 대한 접합이 안정한 상태로 유지되는 반도체 장치가 얻어진다.
본 발명의 제조 방법으로 얻어지는 반도체 장치는, 상기 적층 구조체를 구비하고 있으면, 특별히 한정되지 않는다.
·보호막을 가지는 반도체 칩
상기 제조 방법에서의 보호막을 가지는 반도체 칩을 제작하는 공정으로 제작하는 보호막을 가지는 반도체 칩은, 제1보호막 및 제2보호막의 어느 한쪽 또는 그 양쪽 모두를 구비하고 있다. 즉, 상기 보호막을 가지는 반도체 칩은, 제1보호막을 구비하고 제2보호막을 구비하지 않아도 좋고, 제2보호막을 구비하고 제1보호막을 구비하지 않아도 좋고, 제1보호막 및 제2보호막을 함께 구비하고 있어도 좋다.
제1보호막은, 반도체 칩의 범프를 가지는 제1면(환언하면, 반도체 칩의 회로면 또는 범프 형성면)에 형성되어 있는 막이고, 수지막(후술의 경화성 수지층)이다. 제1보호막은, 반도체 칩의 범프와 제1면을 보호한다.
한편, 제2보호막은, 반도체 칩의 제1면과는 반대 측의 제2면(환언하면 반도체 칩의 이면)에 형성되어 있는 막이고, 수지막(후술의 경화성 수지층)이다. 제2보호막은, 상술의 반도체 칩을 제작하기 위해서, 회로면에 범프가 형성된 반도체 웨이퍼를 다이싱한 경우나, 다이싱에 의해서 얻어지는 반도체 칩을 패키지 해 반도체 장치를 제조할 때까지, 반도체 칩에 크랙이 발생하는 것을 방지한다.
이하, 우선, 상기 제조 방법으로 제작되는 적층 구조체에 대해 설명한다.
·적층 구조체
도 1은, 상기 제조 방법으로 제작하는, 상기 적층 구조체의 일 실시형태를 모식적으로 나타내는 단면도이다. 또한 이하의 설명에 이용하는 도면은, 본 발명의 특징을 알기 쉽게 하기 위해서, 편의상, 주요부가 되는 부분을 확대해 나타내는 경우가 있고, 각 구성요소의 치수 비율 등이 실제와 같다라고는 한정되지 않는다.
여기에 나타내는 적층 구조체(1)는, 보호막을 가지는 반도체 칩(10) 및 기판(14)을 구비한다.
보호막을 가지는 반도체 칩(10)은, 반도체 칩(11)의 제1면(11a)에 제1보호막(12)을 구비하고, 반도체 칩(11)의 제2면(11b)에 제2보호막(13)을 구비하여 구성되어 있다.
반도체 칩(11)은, 그 제1면(11a)에, 복수개 정렬된 범프(111)를 가진다.
제1보호막(12)은, 반도체 칩(11)의 제1면(11a)과 범프(111)의 표면(111a) 가운데, 반도체 칩(11)의 제1면(11a)에 가까운 쪽의 영역을 피복하고 있어, 이러한 피복 영역을 보호한다.
범프(111)의 상부(1110), 즉, 범프(111)의 반도체 칩(11)의 제1면(11a)로부터 먼 쪽의 정부(頂部)와 그 근방 영역은, 제1보호막(12)을 관통해 제1보호막(12)의 표면(노출면)으로부터 돌출되어 있다. 그리고, 기판(14)의 보호막을 가지는 반도체 칩(10)에 대향하는 표면(본 명세서에서는, 기판의 「제1면」이라고 칭하는 경우가 있다)(14a)과 범프(111)의 상술의 돌출 부위(예를 들면, 상기 정부)가 접촉해, 기판(14)과 보호막을 가지는 반도체 칩(10)이, 전기적으로 접속되어 있다.
이와 같이, 적층 구조체(1)는, 보호막을 가지는 반도체 칩(10)이, 그 범프(111)를 통해 기판(14)에 접합되어, 구성되어 있다.
다음에, 적층 구조체(1)의 상기 전단 강도비에 대해서 설명한다.
적층 구조체(1)를 구비한 반도체 장치의 제조 방법에서, 기판(14)이 구리 기판인 경우의 적층 구조체(1)의 전단 강도란, 기판(14)을 고정하고, 보호막을 가지는 반도체 칩(10)에 대해서, 기판(14)의 표면(즉, 기판을 평면에 재치한 경우의 상기 기판의 상면, 예를 들면, 상기 제1면(14a))에 대해서 평행 방향으로 힘을 가해, 보호막을 가지는 반도체 칩(10)과 기판(14)의 접합 상태가 파괴된 경우에, 보호막을 가지는 반도체 칩(10)에 가해진 상기 힘을 의미한다.
보호막을 가지는 반도체 칩(10)에 대해서, 상기 힘을 가하는 경우에는, 예를 들면, 반도체 칩(11)에만 상기 힘을 가하는 등, 힘을 가하는 영역에 반도체 칩(11)이 포함되도록 하는 것이 바람직하다.
상기 제조 방법에서는, 상기 전단 강도비를 구하기 위한 적층 구조체(1)에 대응하는 비교용 적층 구조체로서 제1보호막(12) 및 제2보호막(13)을 구비하지 않는 점 이외는, 적층 구조체(1)와 같은 구조의 적층 구조체를 이용한다. 이러한 비교용 적층 구조체의 일례를 도 2에 나타낸다. 도 2는, 상기 제조 방법과 관련되는 비교용 적층 구조체의 일례를 모식적으로 나타내는 단면도이다. 도 2에서는, 부호 9를 교부하고, 비교용 적층 구조체를 나타내고 있다.
또한 도 2 이후의 도면에서, 도 1에 나타내는 것과 같은 구성요소에는, 도 1의 경우와 같은 부호를 교부하고, 그 상세한 설명은 생략한다.
상기 제조 방법에서, 비교용 적층 구조체(9)의 비교용 전단 강도(N)란, 적층 구조체(1)의 경우와 같은 방법으로, 즉, 기판(14)을 고정하고, 반도체 칩(11)에 대해서, 기판(14)의 표면(즉, 기판을 평면에 재치한 경우의 상기 기판의 상면, 예를 들면, 상기 제1면(14a))에 대해서 평행 방향으로 힘(N)을 가해 반도체 칩(11)과 기판(14)의 접합 상태가 파괴된 경우에, 반도체 칩(11)에 가해진 상기 힘(N)을 의미한다.
적층 구조체(1)를 구비한 반도체 장치의 제조 방법에서, [적층 구조체(1)의 전단 강도(N)]/[비교용 적층 구조체(9)의 비교용 전단 강도(N)]의 값인, 적층 구조체(1)의 전단 강도비는, 1.05 ~ 2이다.
다음에, 적층 구조체(1)의 상기 파단 위험인자에 대해서 설명한다.
적층 구조체(1)의 파단 위험인자를 산출하기 위해서는, 우선, 적층 구조체(1)를 구성하고 있는 모든 층, 즉, 반도체 칩(11), 제1보호막(12), 제2보호막(13) 및 기판(14)의, 상방에서 내려다 보고 평면시 한 경우, 폭 5 mm, 길이 20 mm가 되는 시험편을 제작한다. 이것들 각 층의 시험편의 두께는, 적층 구조체(1) 중에서의 각 층의 두께와 같게 한다.
그 다음에, 이것들 모든 시험편에 대해서, -70℃부터 승온 속도 5℃/min로 200℃까지 승온시키고, 200℃부터 강온 속도 5℃/min로 -70℃까지 강온시키는 가열냉각 시험을 행하고, 23℃부터 150℃까지 승온시킨 경우의 상기 시험편의 팽창량 Eμm(E>0)와 23℃부터 -65℃까지 강온시킨 경우의 상기 시험편의 수축량 Sμm(S>0)를 측정한다. 그리고, 각 시험편 마다, 팽창량 E와 수축량 S의 합계량인 팽창 수축량 ESμm를 구한다.
또한 각 시험편 마다, [시험편의 팽창 수축량 ES(μm)]×[시험편의 두께(μm)]의 값인 팽창 수축 파라미터 Pμm2를 구한다.
그 다음에, [기판(14)의 시험편의 팽창 수축 파라미터 P(μm2)] - [기판(14)이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치(μm2)]의 값인, 팽창 수축 파라미터 차 ΔP1μm2를 구한다.
보다 구체적으로는, 적층 구조체(1)의 경우, 팽창 수축 파라미터 차 ΔP1μm2는, [기판(14)의 시험편의 팽창 수축 파라미터 P(μm2)] -( [반도체 칩(11)의 시험편의 팽창 수축 파라미터 P(μm2)]+ [제1보호막(12)의 시험편의 팽창 수축 파라미터 P(μm2)]+ [제2보호막(13)의 시험편의 팽창 수축 파라미터 P(μm2)])에 의해 산출한다.
그 다음에, [기판(14)의 시험편의 팽창 수축 파라미터 P(μm2)] - [기판, 제1보호막 및 제2보호막 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치(μm2)]의 값인, 팽창 수축 기준 파라미터 차 ΔP0를 구한다.
보다 구체적으로는, 적층 구조체(1)의 경우, 팽창 수축 기준 파라미터 차 ΔP0μm2는, [기판(14)의 시험편의 팽창 수축 파라미터 P(μm2] - [반도체 칩(11)의 시험편의 팽창 수축 파라미터 P(μm2)]에 의해 산출한다.
적층 구조체(1)를 구비한 반도체 장치의 제조 방법에서, ΔP1/ΔP0의 값인, 적층 구조체(1)의 파단 위험인자는, -0.9 ~ 0.9이다.
도 3은, 상기 제조 방법으로 제작하는, 상기 적층 구조체의 다른 실시형태를 모식적으로 나타내는 단면도이다.
여기에 나타내는 적층 구조체(2)는, 제2보호막(13)을 구비하지 않는 점 이외는, 도 1에 나타내는 적층 구조체(1)와 같은 것이다.
적층 구조체(2)는, 보호막을 가지는 반도체 칩(20)이, 그 범프(111)를 통해 기판(14)에 접합되어, 구성되어 있다.
적층 구조체(2)를 구비한 반도체 장치의 제조 방법에서, [적층 구조체(2)의 전단 강도(N)]/[비교용 적층 구조체(9)의 비교용 전단 강도(N)]의 값인, 적층 구조체(2)의 전단 강도비는, 1.05 ~ 2이다.
적층 구조체(2)를 구비한 반도체 장치의 제조 방법에서, ΔP1/ΔP0의 값인, 적층 구조체(2)의 파단 위험인자는, -0.9 ~ 0.9이다.
적층 구조체(2)의 경우, 팽창 수축 파라미터 차 ΔP1μm2는, [기판(14)의 시험편의 팽창 수축 파라미터 P(μm2)] -( [반도체 칩(11)의 시험편의 팽창 수축 파라미터 P(μm2)]+ [제1보호막(12)의 시험편의 팽창 수축 파라미터 P(μm2)])에 의해 산출한다.
한편, 적층 구조체(2)의 경우, 팽창 수축 기준 파라미터 차 ΔP0μm2는, 적층 구조체(1)의 경우와 마찬가지로, [기판(14)의 시험편의 팽창 수축 파라미터 P(μm2)] - [반도체 칩(11)의 시험편의 팽창 수축 파라미터 P(μm2)]에 의해 산출한다.
도 4는, 상기 제조 방법으로 제작하는, 상기 적층 구조체의 또 다른 실시형태를 모식적으로 나타내는 단면도이다.
여기에 나타내는 적층 구조체(3)는, 제1보호막(12)을 구비하지 않는 점 이외는, 도 1에 나타내는 적층 구조체(1)와 같은 것이다.
적층 구조체(3)는, 보호막을 가지는 반도체 칩(30)이, 그 범프(111)를 통해 기판(14)에 접합되어, 구성되어 있다.
적층 구조체(3)를 구비한 반도체 장치의 제조 방법에서, [적층 구조체(3)의 전단 강도(N)]/[비교용 적층 구조체(9)의 비교용 전단 강도(N)]의 값인, 적층 구조체(3)의 전단 강도비는, 1.05 ~ 2이다.
적층 구조체(3)를 구비한 반도체 장치의 제조 방법에서, ΔP1/ΔP0의 값인, 적층 구조체(3)의 파단 위험인자는, -0.9 ~ 0.9이다.
적층 구조체(3)의 경우, 팽창 수축 파라미터 차 ΔP1μm2는, [기판(14)의 시험편의 팽창 수축 파라미터 P(μm2)] -( [반도체 칩(11)의 시험편의 팽창 수축 파라미터 P(μm2)]+ [제2보호막(13)의 시험편의 팽창 수축 파라미터 P(μm2)])에 의해 산출한다.
한편, 적층 구조체(3)의 경우, 팽창 수축 기준 파라미터 차 ΔP0μm2는, 적층 구조체(1)의 경우와 마찬가지로, [기판(14)의 시험편의 팽창 수축 파라미터 P(μm2)] - [반도체 칩(11)의 시험편의 팽창 수축 파라미터 P(μm2)]에 의해 산출한다.
상기 제조 방법으로 제작되는 적층 구조체는, 도 1 및 도 3 ~ 4에 나타내는 것으로 한정되지 않고, 본 발명의 효과를 해치지 않는 범위 내에서, 도 1 및 도 3 ~ 4에 나타내는 것에서, 일부의 구성이 변경, 삭제 또는 추가된 것이어도 좋다.
예를 들면, 상기 적층 구조체는, 반도체 칩(11), 제1보호막(12), 제2보호막(13) 및 기판(14) 이외의 다른 층을 구비하고 있어도 좋다.
상기 다른 층은, 특별히 한정되지 않고, 목적에 따라 임의로 선택할 수 있다. 바람직한 상기 다른 층으로서는, 예를 들면, 후술하는 중간층(제1중간층, 제2중간층)을 들 수 있다.
상기 다른 층은, 1층(단층)으로 이루어지는 것이어도 좋고, 2층 이상의 복수층으로 이루어지는 것이어도 좋다. 상기 다른 층이 복수층으로 이루어지는 경우, 이러한 복수층은, 서로 동일하거나 달라도 좋고, 이러한 복수층의 조합은, 본 발명의 효과를 해치지 않는 이상 특별히 한정되지 않는다.
또한 본 명세서에서는, 상기 다른 층의 경우에 한정하지 않고, 「복수층이 서로 동일하거나 달라도 좋다」는 것은, 「모든 층이 동일해도 좋고, 모든 층이 달라도 좋고, 일부 층만이 동일해도 좋다」는 것을 의미하고, 또한 「복수층이 서로 다르다」는 것은, 「각 층의 구성 재료 및 두께의 적어도 한쪽이 서로 다르다」는 것을 의미한다.
상기 적층 구조체는, 상기 다른 층을, 보호막을 가지는 반도체 칩(예를 들면, 보호막을 가지는 반도체 칩(10, 20 또는 30)) 및 기판(예를 들면, 기판(14))의 어느 하나를 구비하고 있어도 좋다. 다만, 상술의 전단 강도비, 파단 위험인자의 조절이 보다 용이한 점에서는, 상기 다른 층을, 보호막을 가지는 반도체 칩의 어느 하나의 부위에, 직접 접촉한 상태로 구비하고 있는 것이 바람직하다.
상기 다른 층을 구비한 적층 구조체의 경우, ΔP1를 구할 때는, 상기 다른 층의 시험편을 「기판 이외의 모든 시험편」으로서 취급한다. 마찬가지로, ΔP0를 구할 때는, 상기 다른 층의 시험편을 「기판, 제1보호막 및 제2보호막 이외의 모든 시험편」으로서 취급한다.
상기 제조 방법에서, 상기 적층 구조체의 전단 강도비는, 1.05 ~ 2이고, 1.1 ~ 1.65인 것이 바람직하고, 1.15 ~ 1.3인 것이 보다 바람직하다. 상기 전단 강도비가 상기 하한치 이상인 것으로, 온도 변화가 격렬한 조건 하에서도, 반도체 장치 중의 상기 적층 구조체에서, 보호막을 가지는 반도체 칩의 기판에 대한 접합이 안정한 상태로 유지되는 효과가 높아진다. 한편, 상기 전단 강도비가 상기 상한치 이하인 것으로, 보호막을 가지는 반도체 칩의 기판에 대한 접합력이 과도하게 강해지는 것을 피할 수 있고, 예를 들면, 반도체 장치의 신뢰성이 보다 향상하고, 또한, 반도체 장치(상기 적층 구조체)의 제작 자체가 보다 용이하게 된다.
상기 적층 구조체의 전단 강도비는, 상기 적층 구조체의 전단 강도를 조절하여, 조절할 수 있다. 상기 적층 구조체의 전단 강도는, 예를 들면, 제1보호막 또는 제2보호막의 경도(경화 정도)를 조절하여, 조절할 수 있고, 제1보호막 또는 제2보호막의 경도은, 이러한 구성 재료, 두께 등에 의해 조절할 수 있다. 예를 들면, 제1보호막 또는 제2보호막의 경도을 향상시킴으로써, 보호막을 가지는 반도체 칩에 가해진 힘(전단력)이, 이러한 보호막 내에서 보다 양호하게 분산하고, 그 결과, 상기 적층 구조체의 전단 강도가 향상한다고 추측된다.
상기 제조 방법에서, 상기 적층 구조체의 파단 위험인자는, -0.9 ~ 0.9이고, -0.8 ~ 0.8, 및-0.5 ~ 0.5의 어느 하나이어도 좋다. 상기 파단 위험인자가 이러한 범위 내인 것으로, 온도 변화가 격렬한 조건 하에서도, 반도체 장치 중의 상기 적층 구조체에서, 보호막을 가지는 반도체 칩의 기판에 대한 접합이 안정한 상태로 유지되는 효과가 높아진다. 특히, 상기 파단 위험인자가 -0.9 이상인 것으로, 범프의, 반도체 칩의 제1면측의 부위(근원 부위) 및 상기 제1면측과는 반대 측의 정부와 그 근방 영역에서의 파손이 보다 억제된다.
통상, 상기 적층 구조체에서는, 온도 변화시에, 반도체 칩은 기판보다도 팽창 수축하기 어렵다(기판은 반도체 칩보다도 팽창 수축하기 쉽다). 이것에 대해서, 제1보호막 및 제2보호막은, 통상, 반도체 칩보다도 팽창 수축하기 쉽기 때문에, 보호막을 가지는 반도체 칩은, 단독의 반도체 칩보다도, 온도 변화시에 기판의 팽창 수축에 추종하기 쉽다. 따라서, 파단 위험인자가 상기 범위 내인 것으로, 본 발명의 효과가 얻어진다.
상기 기판은, 특별히 한정되지 않고, 목적에 따라 임의로 선택할 수 있다.
예를 들면, 기판의 구성 재료는, 구리, 금, 알루미늄 등의 금속; 폴리이미드, 에폭시 수지 등의 수지; 산화알루미늄, 유리 등의 세라믹 등을 들 수 있다.
기판의 구성 재료는, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다. 예를 들면, 구성 재료가 2종 이상인 기판으로서는, 2종 이상의 수지를 병용한 폴리머알로이로 이루어지는 기판, 유리 에폭시 수지 등의 수지 성분과 비수지 성분을 병용한 재료로 이루어지는 기판 등을 들 수 있다. 다만, 이들은 일례이다.
기판의 두께는, 특별히 한정되지 않지만, 10 ~ 3000μm인 것이 바람직하고, 100 ~ 2000μm인 것이 보다 바람직하고, 500 ~ 1000μm인 것이 특히 바람직하다. 기판의 두께가 이러한 범위 내인 것으로, 본 발명의 효과가 보다 높아진다.
제1보호막의 두께는, 특별히 한정되지 않지만, 1 ~ 100μm인 것이 바람직하고, 5 ~ 75μm인 것이 보다 바람직하고, 5 ~ 50μm인 것이 특히 바람직하다. 제1보호막의 두께가 상기 하한치 이상인 것으로, 반도체 칩의 제1면, 반도체 웨이퍼의 범프를 가지는 면(회로면 또는 범프 형성면), 및 반도체 칩 및 반도체 웨이퍼의 범프에 대한, 제1보호막의 보호능이 보다 높아진다. 또한, 제1보호막의 두께가 상기 상한치 이하인 것으로, 과잉의 두께가 되는 것이 억제된다.
또한 본 명세서에서, 「표면에 범프를 가지는 반도체 웨이퍼」에 대해서는, 표면에 범프를 가지는 반도체 칩의 경우와 마찬가지로, 범프를 가지는 면(반도체 웨이퍼의 회로면 또는 범프 형성면)을 제1면이라고 칭하고, 제1면과는 반대 측의 면(환언하면 반도체 웨이퍼의 이면)을 제2면이라고 칭하는 경우가 있다.
제2보호막의 두께는, 특별히 한정되지 않지만, 1 ~ 100μm인 것이 바람직하고, 5 ~ 75μm인 것이 보다 바람직하고, 5 ~ 50μm인 것이 특히 바람직하다. 제2보호막의 두께가 상기 하한치 이상인 것으로, 반도체 칩에 대한, 제2보호막의 보호능이 보다 높아진다. 또한, 제2보호막의 두께가 상기 상한치 이하인 것으로, 과잉의 두께가 되는 것이 억제된다.
반도체 칩의 두께는, 특별히 한정되지 않지만, 20 ~ 1000μm인 것이 바람직하고, 40 ~ 500μm인 것이 보다 바람직하고, 예를 들면, 100 ~ 300μm 등이어도 좋다. 반도체 칩의 두께가 이러한 범위 내인 것으로, 본 발명의 효과가 보다 높아진다.
또한 본 명세서에서, 「반도체 칩의 두께」란, 특별히 언급되지 않는 한, 「반도체 칩의 범프를 제외한 부위의 두께」를 의미한다. 즉, 반도체 칩의 두께에는, 후술하는 범프의 높이를 포함하지 않는다.
반도체 칩에서의 범프의 종류 및 배치 형태는, 목적에 따라 임의로 선택할 수 있어 특별히 한정되지 않는다.
예를 들면, 범프의 높이는, 특별히 한정되지 않지만, 120 ~ 300μm인 것이 바람직하고, 150 ~ 270μm인 것이 보다 바람직하고, 180 ~ 240μm인 것이 특히 바람직하다. 범프의 높이가 상기 하한치 이상인 것으로, 범프의 기능을 보다 향상시킬 수 있다. 또한, 범프의 높이가 상기 상한치 이하인 것으로, 제1보호막을 형성하기 위한 경화성 수지 필름을 반도체 웨이퍼의 제1면에 첩부한 경우에, 범프 상부에서의 경화성 수지 필름의 잔존을 억제하는 효과가 보다 높아진다.
또한 본 명세서에서, 「범프의 높이」란, 범프 가운데, 반도체 웨이퍼 또는 반도체 칩의 제1면으로부터 가장 높은 위치에 존재하는 부위에서의 높이를 의미한다.
범프의 폭은 특별히 한정되지 않지만, 170 ~ 350μm인 것이 바람직하고, 200 ~ 320μm인 것이 보다 바람직하고, 230 ~ 290μm인 것이 특히 바람직하다. 범프의 폭이 상기 하한치 이상인 것으로, 범프의 기능을 보다 향상시킬 수 있다. 또한, 범프의 폭이 상기 상한치 이하인 것으로, 제1보호막을 형성하기 위한 경화성 수지 필름을 반도체 웨이퍼의 제1면에 붙인 경우에, 범프 상부에서의 경화성 수지 필름의 잔존을 억제하는 효과가 보다 높아진다.
또한 본 명세서에서, 「범프의 폭」이란, 반도체 웨이퍼 또는 반도체 칩의 제1면에 대해서 수직인 방향에서 범프를 내려다 보고 평면시 한 경우에, 범프 표면 상의 다른 2점간을 직선으로 연결해 얻어지는 선분의 최대치를 의미한다.
서로 이웃하는 범프간의 거리는, 특별히 한정되지 않지만, 250 ~ 800μm인 것이 바람직하고, 300 ~ 600μm인 것이 보다 바람직하고, 350 ~ 500μm인 것이 특히 바람직하다. 상기 거리가 상기 하한치 이상인 것으로, 범프의 기능을 보다 향상시킬 수 있다. 또한, 상기 거리가 상기 상한치 이하인 것으로, 제1보호막을 형성하기 위한 경화성 수지 필름을 반도체 웨이퍼의 제1면에 첩부한 경우에, 범프 상부에서의 경화성 수지 필름의 잔존을 억제하는 효과가 보다 높아진다.
또한 본 명세서에서, 「서로 이웃하는 범프 간의 거리」란, 서로 이웃하는 범프끼리의 표면 간의 거리의 최소치를 의미한다.
다음에, 상기 제조 방법으로 대해서, 보다 구체적으로 설명한다.
·보호막을 가지는 반도체 칩 제작 공정
상기 보호막을 가지는 반도체 칩 제작 공정은, 예를 들면, 반도체 칩의 제1면에 제1보호막을 구비한 보호막을 가지는 반도체 칩은, 제1보호막을 형성하기 위한 경화성 수지 필름을, 반도체 웨이퍼의 제1면(범프 형성면, 회로면)에 첩부한 후, 이 경화성 수지 필름을 경화시켜 제1보호막을 형성하고 나서, 다이싱에 의해서, 이 제1보호막 마다 반도체 웨이퍼를 개편화(분할) 하거나, 또는, 다이싱에 의해서, 이 경화성 수지 필름 마다 반도체 웨이퍼를 개편화(분할) 하고 나서, 이 경화성 수지 필름을 경화시켜 제1보호막을 형성함으로써, 제작할 수 있다.
반도체 칩의 제2면에 제2보호막을 구비한 보호막을 가지는 반도체 칩도, 보호막의 형성 부위가 다른 점 이외는, 제1면에 제1보호막을 구비한 보호막을 가지는 반도체 칩의 경우와 같은 방법으로 제작할 수 있다.
예를 들면, 제2보호막을 형성하기 위한 경화성 수지 필름을, 반도체 웨이퍼의 제2면에 첩부한 후, 이 경화성 수지 필름을 경화시켜 제2보호막을 형성하고 나서, 다이싱에 의해서, 이 제2보호막 마다 반도체 웨이퍼를 개편화(분할) 하거나, 또는, 다이싱에 의해서, 이 경화성 수지 필름 마다 반도체 웨이퍼를 개편화(분할) 하고 나서, 이 경화성 수지 필름을 경화시켜 제2보호막을 형성함으로써, 제2면에 제2보호막을 구비한 보호막을 가지는 반도체 칩을 제작할 수 있다.
제1보호막 및 제2보호막을 함께 구비한 보호막을 가지는 반도체 칩을 제작하는 경우에는, 이러한 보호막의 형성 순서는 특별히 한정되지 않는다. 예를 들면, 제1보호막을 형성하고 나서 제2보호막을 형성해도 좋고, 제2보호막을 형성하고 나서 제1보호막을 형성해도 좋고, 제1보호막 및 제2보호막을 동시에 형성해도 좋다.
보다 구체적으로는, 예를 들면, 제1보호막 형성용의 경화성 수지 필름의 반도체 웨이퍼에의 첩부와 제2보호막 형성용의 경화성 수지 필름의 반도체 웨이퍼에의 첩부란, 어느 한쪽을 먼저 행하고, 다른 한쪽을 뒤에 행해도 좋고, 동시에 행해도 좋다.
또한, 경화성 수지 필름의 경화에 의한 제1보호막의 형성과 경화성 수지 필름의 경화에 의한 제2보호막의 형성이란, 어느 한쪽을 먼저 행하고, 다른 한쪽을 뒤에 행해도 좋고, 동시에 행해도 좋다.
제1보호막의 형성은, 예를 들면, 제1지지시트를 구비하고, 상기 제1지지시트상에, 제1보호막 형성용의 경화성 수지 필름을 구비하여 이루어지는 제1보호막 형성용 시트를 이용하여, 행할 수 있다. 또한 본 명세서에서는, 「경화성 수지 필름」을 「경화성 수지층」이라고 칭하기도 한다.
제1보호막 형성용 시트의 사용시에는, 제1보호막 형성용 시트를 구성하고 있는 경화성 수지층(경화성 수지 필름)을 통해, 제1보호막 형성용 시트를, 반도체 웨이퍼의 제1면에 첩부한다. 그리고, 첩부 후의 상기 경화성 수지층을 가열함으로써, 그 유동성을 증대시켜, 범프를 덮도록 해 범프 사이에 넓혀 반도체 웨이퍼의 제1면에 밀착시키는 것과 동시에, 범프의 표면, 특히 반도체 웨이퍼의 제1면 근방 부위의 표면을 덮도록 해, 범프를 상기 경화성 수지층에 매립한다. 이것에 의해, 반도체 웨이퍼의 제1면에서의 경화성 수지층의 형성이 완료한다. 반도체 웨이퍼 또는 반도체 칩의 제1면에 형성된 경화성 수지층에 대해서는, 목적으로 하는 타이밍에, 가열 또는 에너지선의 조사에 의해서 경화시킴으로써, 제1보호막을 형성한다. 제1보호막은, 반도체 웨이퍼 또는 반도체 칩의 제1면과 범프를, 이것들에 밀착한 상태로 보호한다.
제1보호막 형성용 시트 중의 제1지지시트는, 경화성 수지층의 경화 전후에 적합한 타이밍에 없애면 좋다.
제2보호막의 형성은, 예를 들면, 제2지지시트와, 상기 제2지지시트상에 구비된 제2보호막 형성용의 경화성 수지 필름(경화성 수지층)을 가지는 제2보호막 형성용 시트를 이용하여 행할 수 있다.
제2보호막 형성용 시트의 사용시에는, 제2보호막 형성용 시트를 구성하는 경화성 수지층(경화성 수지 필름)을 통해, 제2보호막 형성용 시트를, 반도체 웨이퍼의 제2면에 붙인다. 이것에 의해, 반도체 웨이퍼의 제2면에서의 경화성 수지층의 형성이 완료한다. 반도체 웨이퍼 또는 반도체 칩의 제2면에 형성된 경화성 수지층을, 목적으로 하는 타이밍에, 가열 또는 에너지선의 조사에 의해서 경화시킴으로써, 제2보호막을 형성한다. 제2보호막은, 반도체 웨이퍼 또는 반도체 칩의 제2면을, 이것에 밀착한 상태로 보호한다.
제2보호막 형성용 시트 중의 제2지지시트는, 경화성 수지층의 경화 전후의 적합한 타이밍에, 없애면 좋다. 또한, 제2지지시트는, 경화성 수지층 또는 그 경화물인 제2보호막을 구비한 반도체 웨이퍼를 다이싱할 때의, 다이싱 시트로서 이용할 수도 있다.
또한 본 명세서에서는, 경화성 수지층이 경화되어 제1보호막이 된 경우도, 제1지지시트 및 제1보호막의 적층 구조가 유지되어 있는 한, 이 적층물을 제1보호막 형성용 시트라고 칭한다. 마찬가지로, 경화성 수지층이 경화해 제2보호막이 된 경우도, 제2지지시트 및 제2보호막의 적층 구조가 유지되고 있는 한, 이 적층물을 제2보호막 형성용 시트라고 칭한다.
이하, 제1보호막 형성용 시트의 구성에 대해 설명한다.
◇제1보호막 형성용 시트
◎제1지지시트
상기 제1지지시트는, 1층(단층)으로 이루어지는 것이어도 좋고, 2층 이상의 복수층으로 이루어지는 것이어도 좋다. 지지시트가 복수층으로 이루어지는 경우, 이러한 복수층은, 서로 동일하거나 달라도 좋고, 이러한 복수층의 조합은, 본 발명의 효과를 해치지 않는 이상 특별히 한정되지 않는다.
바람직한 제1지지시트로서는, 예를 들면, 제1기재를 구비하고 상기 제1기재 상에 제1점착제층이 적층되어 이루어지는 것; 제1기재를 구비하고, 상기 제1기재 상에 제1중간층이 적층되고 상기 제1중간층 상에 제1점착제층이 적층되어 이루어지는 것; 제1기재만으로 이루어지는 것; 박리 필름만으로 이루어지는 것 등을 들 수 있다.
또한, 제1보호막 형성용 시트는, 제1점착제층 대신에, 후술하는 에너지선 경화성 제1점착제층의 에너지선 경화물을 구비하고 있어도 좋다.
○ 제1기재
상기 제1기재는, 시트상 또는 필름상이고, 그 구성 재료로서는, 예를 들면, 각종 수지를 들 수 있다.
상기 수지로서는, 예를 들면, 저밀도 폴리에틸렌(LDPE라고 약칭하는 경우가 있다), 직쇄 저밀도 폴리에틸렌(LLDPE라고 약칭하는 경우가 있다), 고밀도 폴리에틸렌(HDPE라고 약칭하는 경우가 있다) 등의 폴리에틸렌; 폴리프로필렌, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 노르보르넨 수지 등의 폴리에틸렌 이외의 폴리올레핀; 에틸렌-아세트산 비닐 공중합체, 에틸렌-(메타)아크릴산 공중합체, 에틸렌-(메타)아크릴산 에스테르 공중합체, 에틸렌-노르보르넨 공중합체 등의 에틸렌계 공중합체(즉, 모노머로서 에틸렌을 이용해 얻어지는 공중합체); 폴리염회비닐, 염화비닐 공중합체 등의 염화비닐계 수지(즉, 모노머로서 염화비닐을 이용해 얻어진 수지); 폴리스티렌; 폴리시클로올레핀; 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 폴리부티렌 테레프탈레이트, 폴리에틸렌 이소프탈레이트, 폴리에틸렌-2,6-나프탈렌디카르복실레이트, 모든 구성 단위가 방향족환식기를 가지는 전체 방향족 폴리에스테르 등의 폴리에스테르; 2종 이상의 상기 폴리에스테르의 공중합체; 폴리(메타)아크릴산 에스테르; 폴리우레탄; 폴리우레탄 아크릴레이트; 폴리이미드; 폴리아미드; 폴리카보네이트; 불소 수지; 폴리아세탈; 변성 폴리페닐렌옥시드; 폴리페닐렌 설피드; 폴리설폰; 폴리에테르 케톤 등을 들 수 있다.
또한, 상기 수지로서는, 예를 들면, 상기 폴리에스테르와 그 이외의 수지의 혼합물 등의 폴리머알로이도 들 수 있다. 상기 폴리에스테르와 그 이외의 수지의 폴리머알로이는, 폴리에스테르 이외의 수지의 양이 비교적 소량인 것이 바람직하다.
또한, 상기 수지로서는, 예를 들면, 여기까지 예시한 상기 수지의 1종 또는 2종 이상이 가교한 가교 수지; 여기까지 예시한 상기 수지의 1종 또는 2종 이상을 이용한 아이오노머 등의 변성 수지도 들 수 있다.
또한 본 명세서에서, 「(메타)아크릴산」이란, 「아크릴산」및 「메타크릴산」의 양쪽 모두를 포함하는 개념으로 한다. (메타)아크릴산과 유사한 용어에 대해서도 마찬가지이고, 예를 들면, 「(메타)아크릴레이트」란, 「아크릴레이트」및 「메타크릴레이트」의 양쪽 모두를 포함하는 개념이고, 「(메타)아크릴로일기」란, 「아크릴로일기」및 「메타크릴로일기」의 양쪽 모두를 포함하는 개념이다.
제1기재를 구성하는 수지는, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
제1기재는 1층(단층)만이어도 좋고, 2층 이상의 복수층이어도 좋고, 복수층인 경우, 이러한 복수층은, 서로 동일하거나 달라도 좋고, 이러한 복수층의 조합은 특별히 한정되지 않는다.
제1기재의 두께는, 5 ~ 1000μm인 것이 바람직하다.
여기서, 「제1기재의 두께」란, 제1기재 전체의 두께를 의미하고, 예를 들면, 복수층으로 이루어지는 제1기재의 두께란, 제1기재를 구성하는 모든 층의 합계의 두께를 의미한다.
제1기재는, 상기 수지 등의 주된 구성 재료 이외에, 충전재, 착색제, 대전방지제, 산화방지제, 유기 윤활제, 촉매, 연화제(가소제) 등의 공지의 각종 첨가제를 함유하고 있어도 좋다.
제1기재와, 제1점착제층 등의 제1기재와 접촉해서 설치되는 층의 밀착성을 향상시키기 위해서, 제1기재는, 그 표면에 엥커 코트층을 가지고 있어도 좋고, 표면이 개질되어 있어도 좋다.
제1기재는, 공지의 방법으로 제조할 수 있다. 예를 들면, 수지를 함유하는 제1기재는, 상기 수지를 함유하는 수지 조성물을 성형하는 것으로 제조할 수 있다.
○박리 필름
상기 박리 필름은, 이 분야에서 공지의 것이어도 좋다.
바람직한 상기 박리 필름으로서는, 예를 들면, 폴리에틸렌 테레프탈레이트 등의 수지제 필름의 적어도 한쪽의 표면이, 실리콘처리 등에 의해서 박리 처리된 것; 필름의 적어도 한쪽의 표면이, 폴리올레핀으로 구성된 박리면으로 되어 있는 것 등을 들 수 있다.
박리 필름의 두께는, 제1기재의 두께와 같다는 것이 바람직하다.
○ 제1점착제층
상기 제1점착제층은, 시트상 또는 필름상이고, 점착제를 함유한다.
상기 점착제로서는, 예를 들면, 아크릴계 수지, 우레탄계 수지, 고무계 수지, 실리콘계 수지, 에폭시계 수지, 폴리비닐 에테르, 폴리카보네이트 등의 점착성 수지를 들 수 있고 아크릴계 수지가 바람직하다.
또한 본 발명에서, 「점착성 수지」란, 점착성을 가지는 수지와 접착성을 가지는 수지의 양쪽 모두를 포함하는 개념이고, 예를 들면, 수지 자체가 점착성을 가지는 것뿐만이 아니라, 첨가제 등의 다른 성분과의 병용에 의해 점착성을 나타내는 수지나, 열 또는 물 등의 트리거의 존재에 의해서 접착성을 나타내는 수지 등도 포함한다.
제1점착제층은 1층(단층)만이어도 좋고, 2층 이상의 복수층이어도 좋고, 복수층인 경우, 이러한 복수층은, 서로 동일하거나 달라도 좋고, 이러한 복수층의 조합은 특별히 한정되지 않는다.
제1점착제층의 두께는 1 ~ 1000μm인 것이 바람직하다.
여기서, 「제1점착제층의 두께」란, 제1점착제층 전체의 두께를 의미하고, 예를 들면, 복수층으로 이루어지는 제1점착제층의 두께란, 제1점착제층을 구성하는 모든 층의 합계의 두께를 의미한다.
제1점착제층은, 에너지선 경화성 점착제로부터 형성된 것이어도 좋고, 비에너지선 경화성 점착제로부터 형성된 것이어도 좋다. 에너지선 경화성의 점착제로부터 형성된 제1점착제층은, 경화 전 및 경화 후의 물성을, 용이하게 할 수 조절할 수 있다.
본 명세서에서, 「에너지선」이란, 전자파 또는 전하입자선 중에서 에너지양자를 가지는 것을 의미해, 그 예로서 자외선, 방사선, 전자선 등을 들 수 있다.
자외선은, 예를 들면, 자외선원으로서 고압 수은 램프, 퓨젼 H 램프, 크세논램프, 블랙라이트 또는 LED 램프 등을 이용하는 것으로 조사할 수 있다. 전자 선은, 전자선 가속기 등에 의해서 발생시킨 것을 조사할 수 있다.
본 명세서에서, 「에너지선 경화성」이란, 에너지선을 조사함으로써 경화하는 성질을 의미하고, 「비에너지선 경화성」이란, 에너지선을 조사해도 경화하지 않는 성질을 의미한다.
<<제1점착제 조성물>>
제1점착제층은, 점착제를 함유하는 제1점착제 조성물로부터 형성할 수 있다. 예를 들면, 제1점착제층의 형성 대상 면에 제1점착제 조성물을 도공하고, 필요에 따라서 건조시킴으로써, 목적으로 하는 부위에 제1점착제층을 형성할 수 있다.
제1점착제 조성물의 도공은, 공지의 방법으로 행하면 좋고, 예를 들면, 에어 나이프 코터, 블레이드 코터, 바 코터, 그라비아 코터, 롤코터, 롤 나이프 코터, 커텐 코터, 다이 코터, 나이프 코터, 스크린 코터, 마이어 바 코터, 키스 코터 등의 각종 코터를 이용하는 방법을 들 수 있다.
제1점착제 조성물의 건조 조건은, 특별히 한정되지 않지만, 후술하는 용매를 함유하는 제1점착제 조성물은, 가열 건조시키는 것이 바람직하다. 용매를 함유하는 제1점착제 조성물은, 예를 들면, 70 ~ 130℃에서 10초 ~ 5분간의 조건에서 건조시키는 것이 바람직하다.
제1점착제층이 에너지선 경화성인 경우, 에너지선 경화성 점착제를 함유하는 제1점착제 조성물, 즉, 에너지선 경화성의 제1점착제 조성물로서는, 예를 들면, 비에너지선 경화성의 점착성 수지(I-1a)(이하, 「점착성 수지(I-1a)」로 약기하는 경우가 있다)와 에너지선 경화성 화합물을 함유하는 제1점착제 조성물(I-1); 비에너지선 경화성의 점착성 수지(I-1a)의 측쇄에 불포화기가 도입된 에너지선 경화성의 점착성 수지(I-2a)(이하, 「점착성 수지(I-2a)」로 약기하는 경우가 있다)를 함유하는 제1점착제 조성물(I-2); 상기 점착성 수지(I-2a)와 에너지선 경화성 저분자 화합물을 함유하는 제1점착제 조성물(I-3) 등을 들 수 있다.
제1점착제 조성물로서는, 에너지선 경화성의 점착제 조성물 이외에, 비에너지선 경화성의 점착제 조성물도 들 수 있다.
비에너지선 경화성의 제1점착제 조성물로서는, 예를 들면, 아크릴계 수지, 우레탄계 수지, 고무계 수지, 실리콘계 수지, 에폭시계 수지, 폴리비닐 에테르, 폴리카보네이트, 에스테르계 수지 등의, 비에너지선 경화성의 점착성 수지(I-1a)를 함유하는 제1점착제 조성물(I-4)을 들 수 있고, 아크릴계 수지를 함유하는 것이 바람직하다.
<<제1점착제 조성물의 제조 방법>>
제1점착제 조성물(I-1) ~ (I-4) 등의 상기 제1점착제 조성물은, 상기 점착제와, 필요에 따라서 상기 점착제 이외의 성분 등의, 제1점착제 조성물을 구성하기 위한 각 성분을 배합하는 것으로 얻어진다.
각 성분의 배합시에서의 첨가 순서는 특별히 한정되지 않고, 2종 이상의 성분을 동시에 첨가해도 좋다.
용매를 이용하는 경우에는, 용매를 용매 이외의 어느 하나의 배합 성분과 혼합해 이 배합 성분을 미리 희석하여 이용해도 좋고, 용매 이외의 어느 하나의 배합 성분을 미리 희석하지 않고, 용매를 이러한 배합 성분과 혼합하여 이용해도 좋다.
배합시에 각 성분을 혼합하는 방법은 특별히 한정되지 않고, 교반자 또는 교반날개 등을 회전시켜 혼합하는 방법; 믹서를 이용해 혼합하는 방법; 초음파를 가해 혼합하는 방법 등, 공지의 방법으로부터 적절히 선택하면 좋다.
각 성분의 첨가 및 혼합시의 온도 및 시간은, 각 배합 성분이 열화하지 않는 한 특별히 한정되지 않고, 적절히 조절하면 좋지만, 온도는 15 ~ 30℃인 것이 바람직하다.
○ 제1중간층
상기 제1중간층은, 시트상 또는 필름상이고, 그 구성 재료는 목적에 따라 적절히 선택하면 좋고, 특별히 한정되지 않는다.
제1중간층은 1층(단층)만이어도 좋고, 2층 이상의 복수층이어도 좋고, 복수층인 경우, 이러한 복수층은, 서로 동일하거나 달라도 좋고, 이러한 복수층의 조합은 특별히 한정되지 않는다.
제1중간층의 두께는, 목적에 따라 적절히 선택하면 좋고, 특별히 한정되지 않는다.
여기서, 「제1중간층의 두께」란, 제1중간층 전체의 두께를 의미하고, 예를 들면, 복수층으로 이루어지는 제1중간층의 두께란, 제1중간층을 구성하는 모든 층의 합계의 두께를 의미한다.
<<제1중간층 형성용 조성물>>
제1중간층은, 그 구성 재료를 함유하는 제1중간층 형성용 조성물로부터 형성할 수 있다.
예를 들면, 제1중간층의 형성 대상 면에 제1중간층 형성용 조성물을 도공하고, 필요에 따라서 건조시키거나 에너지선의 조사에 의해서 경화시킴으로써, 목적으로 하는 부위에 제1중간층을 형성할 수 있다.
<<제1중간층 형성용 조성물의 제조 방법>>
제1중간층 형성용 조성물은, 배합 성분이 다른 점 이외는, 상술의 제1점착제 조성물의 경우와 같은 방법으로 얻어진다.
◎경화성 수지층
상기 경화성 수지층은, 열경화성 수지층(열경화성 수지 필름이라고도 한다) 및 에너지선 경화성 수지층(에너지선 경화성 수지 필름이라고도 한다)의 어느 하나이어도 좋다.
상기 경화성 수지층은, 경화에 의해 제1보호막을 형성한다.
경화성 수지층은 1층(단층)만이어도 좋고, 2층 이상의 복수층이어도 좋고, 복수층인 경우, 이러한 복수층은, 서로 동일하거나 달라도 좋고, 이러한 복수층의 조합은 특별히 한정되지 않는다.
○열경화성 수지층
열경화성 수지층은, 예를 들면, 중합체 성분(A) 및 열경화성 성분(B)을 함유하는 것이 바람직하다. 중합체 성분(A)은, 중합성 화합물이 중합반응해 형성된 성분이다. 또한, 열경화성 성분(B)은, 열을 반응의 트리거로서 경화(중합) 반응할 수 있는 성분이다. 또한 본 발명에서 중합반응에는, 중축합반응도 포함된다.
상기 열경화성 수지층의 두께는, 1 ~ 100μm인 것이 바람직하고, 5 ~ 75μm인 것이 보다 바람직하고, 5 ~ 50μm인 것이 특히 바람직하다. 열경화성 수지층의 두께가 상기 하한치 이상인 것으로, 보호능이 보다 높은 제1보호막을 형성할 수 있다. 또한, 열경화성 수지층의 두께가 상기 상한치 이하인 것으로, 과잉의 두께가 되는 것이 억제된다.
여기서, 「열경화성 수지층의 두께」란, 열경화성 수지층 전체의 두께를 의미하고, 예를 들면, 복수층으로 이루어지는 열경화성 수지층의 두께란, 열경화성 수지층을 구성하는 모든 층의 합계의 두께를 의미한다.
상기 열경화성 수지층을 반도체 웨이퍼의 제1면에 첩부하고, 경화시켜, 제1보호막을 형성할 때의 경화 조건은, 제1보호막이 충분히 그 기능을 발휘하는 정도의 경화 정도가 되는 한 특별히 한정되지 않고, 열경화성 수지층의 종류에 따라 적절히 선택하면 좋다.
예를 들면, 열경화성 수지층의 경화시의 가열 온도는, 100 ~ 200℃인 것이 바람직하고, 110 ~ 180℃인 것이 보다 바람직하고, 120 ~ 170℃인 것이 특히 바람직하다. 그리고, 상기 경화시의 가열 시간은, 0.5 ~ 5시간인 것이 바람직하고, 0.5 ~ 3.5시간인 것이 보다 바람직하고, 1 ~ 2.5시간인 것이 특히 바람직하다.
<<열경화성 수지층 형성용 조성물>>
열경화성 수지층은, 그 구성 재료를 함유하는 열경화성 수지층 형성용 조성물로부터 형성할 수 있다. 예를 들면, 열경화성 수지층의 형성 대상 면에 열경화성 수지층 형성용 조성물을 도공하고, 필요에 따라서 건조시킴으로써, 목적으로 하는 부위에 열경화성 수지층을 형성할 수 있다.
열경화성 수지층 형성용 조성물의 도공은, 공지의 방법으로 행하면 좋고, 예를 들면, 상술의 제1점착제 조성물의 도공의 경우와 같은 방법으로 행할 수 있다.
또한, 열경화성 수지층 형성용 조성물의 건조 조건은, 특별히 한정되지 않고, 예를 들면, 상술의 제1점착제 조성물의 경우와 같아도 좋다.
<수지층 형성용 조성물(III)>
열경화성 수지층 형성용 조성물로서는, 예를 들면, 중합체 성분(A) 및 열경화성 성분(B)을 함유하는 열경화성 수지층 형성용 조성물(III)(본 명세서에서는, 단지 「수지층 형성용 조성물(III)」로 약기하는 경우가 있다) 등을 들 수 있다.
[중합체 성분(A)]
중합체 성분(A)은, 열경화성 수지층에 조막성(造膜性)이나 가요성 등을 부여하기 위한 중합체 화합물이다.
수지층 형성용 조성물(III) 및 열경화성 수지층이 함유하는 중합체 성분(A)은, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
중합체 성분(A)으로서는, 예를 들면, 폴리비닐아세탈, 아크릴계 수지, 폴리에스테르, 우레탄계 수지, 아크릴 우레탄 수지, 실리콘계 수지, 고무계 수지, 페녹시 수지, 열경화성 폴리이미드 등을 들 수 있고 폴리비닐아세탈, 아크릴계 수지가 바람직하다.
중합체 성분(A)에서의 상기 폴리비닐아세탈로서는, 공지의 것을 들 수 있다.
그 중에서도, 바람직한 폴리비닐아세탈로서는, 예를 들면, 폴리비닐포르말, 폴리비닐부티랄 등을 들 수 있고 폴리비닐부티랄이 보다 바람직하다.
폴리비닐부티랄로서는, 하기 식(i)-1, (i)-2 및 (i)-3으로 나타나는 구성 단위를 가지는 것을 들 수 있다.
[화 1]
Figure 112019116489519-pct00001
(식 중, l, m 및 n는, 각각 독립적으로 1 이상의 정수이다.)
폴리비닐아세탈의 중량평균분자량(Mw)은, 5000 ~ 200000인 것이 바람직하고, 8000 ~ 100000인 것이 보다 바람직하다. 폴리비닐아세탈의 중량평균분자량이 이러한 범위인 것으로, 열경화성 수지층을 상기 제1면에 첩부한 경우에, 범프의 상기 상부(범프의 정부와 그 근방 영역)에서의 열경화성 수지층의 잔존을 억제하는 효과가 보다 높아진다.
본 명세서에서, 「중량평균분자량」이란, 특별히 언급되지 않는 한, 겔·퍼미션·크로마토그래피(GPC) 법에 의해 측정되는 폴리스티렌 환산치이다.
폴리비닐아세탈의 유리전이온도(Tg)는, 40 ~ 80℃인 것이 바람직하고, 50 ~ 70℃인 것이 보다 바람직하다. 폴리비닐아세탈의 Tg가 이러한 범위인 것으로, 열경화성 수지층을 상기 제1면에 첩부한 경우에, 범프의 상기 상부에서의 열경화성 수지층의 잔존을 억제하는 효과가 보다 높아진다.
폴리비닐아세탈을 구성하는 3종 이상의 모노머의 비율은 임의로 선택할 수 있다.
중합체 성분(A)에서의 상기 아크릴계 수지로서는, 공지의 아크릴 중합체를 들 수 있다.
아크릴계 수지의 중량평균분자량(Mw)은, 10000 ~ 2000000인 것이 바람직하고, 100000 ~ 1500000인 것이 보다 바람직하다. 아크릴계 수지의 중량평균분자량이 상기 하한치 이상인 것으로, 열경화성 수지층의 형상 안정성(보관시의 경시안정성)이 향상한다. 또한, 아크릴계 수지의 중량평균분자량이 상기 상한치 이하인 것으로, 피착체의 요철 면에 열경화성 수지층이 추종하기 쉬워져, 피착체와 열경화성 수지층의 사이에 보이드 등의 발생이 보다 억제된다.
아크릴계 수지의 유리전이온도(Tg)는, -60 ~ 70℃인 것이 바람직하고, -30 ~ 50℃인 것이 보다 바람직하다. 아크릴계 수지의 Tg가 상기 하한치 이상인 것으로, 제1보호막과 제1지지시트의 접착력이 억제되어, 제1지지시트의 박리성이 향상한다. 또한, 아크릴계 수지의 Tg가 상기 상한치 이하인 것으로, 열경화성 수지층 및 제1보호막의 피착체의 접착력이 향상한다.
아크릴계 수지로서는, 예를 들면, 1종 또는 2종 이상의 (메타)아크릴산 에스테르의 중합체; (메타)아크릴산 에스테르 이외로, (메타)아크릴산, 이타콘산, 아세트산 비닐, 아크릴로니트릴, 스티렌 및 N-메티롤아크릴아미드 등으로부터 선택되는 1종 또는 2종 이상의 모노머가 공중합하여 이루어지는 공중합체 등을 들 수 있다.
아크릴계 수지를 구성하는 상기 (메타)아크릴산 에스테르로서는, 예를 들면, (메타)아크릴산 메틸, (메타)아크릴산 에틸, (메타)아크릴산 n-프로필, (메타)아크릴산 이소프로필, (메타)아크릴산 n-부틸, (메타)아크릴산 이소부틸, (메타)아크릴산 sec-부틸, (메타)아크릴산 tert-부틸, (메타)아크릴산 펜틸, (메타)아크릴산 헥실, (메타)아크릴산 헵틸, (메타)아크릴산 2-에틸헥실, (메타)아크릴산 이소옥틸, (메타)아크릴산 n-옥틸, (메타)아크릴산 n-노닐, (메타)아크릴산 이소노닐, (메타)아크릴산데실, (메타)아크릴산 운데실, (메타)아크릴산 도데실((메타)아크릴산 라우릴이라고도 한다), (메타)아크릴산 트리데실, (메타)아크릴산 테트라데실((메타)아크릴산 미리스틸이라고도 한다), (메타)아크릴산 펜타데실, (메타)아크릴산 헥사데실((메타)아크릴산 팔미틸이라고도 한다), (메타)아크릴산 헵타디실, (메타)아크릴산 옥타데실((메타)아크릴산 스테아릴이라고도 한다) 등의, 알킬에스테르를 구성하는 알킬기가, 탄소수가 1 ~ 18의 쇄상 구조인(메타)아크릴산 알킬 에스테르;
(메타)아크릴산 이소보닐, (메타)아크릴산디시클로펜타닐 등의 (메타)아크릴산 시클로알킬 에스테르;
(메타)아크릴산 벤질 등의 (메타)아크릴산 아랄킬 에스테르;
(메타)아크릴산 디시클로펜테닐 에스테르 등의 (메타)아크릴산 시클로알케닐 에스테르;
(메타)아크릴산 디시클로펜테닐옥시 에틸에스테르 등의 (메타)아크릴산 시클로알케닐옥시 알킬에스테르;
(메타)아크릴산 이미드;
(메타)아크릴산 글리시딜 등의 글리시딜기 함유 (메타)아크릴산 에스테르;
(메타)아크릴산 히드록시메틸, (메타)아크릴산 2-히드록시에틸, (메타)아크릴산 2-히드록시프로필, (메타)아크릴산 3-히드록시프로필, (메타)아크릴산 2-히드록시부틸, (메타)아크릴산 3-히드록시부틸, (메타)아크릴산 4-히드록시부틸 등의 수산기 함유 (메타)아크릴산 에스테르;
(메타)아크릴산 N-메틸아미노 에틸 등의 치환 아미노기 함유 (메타)아크릴산 에스테르 등을 들 수 있다. 여기서, 「치환 아미노기」란, 아미노기의 1개 또는 2개의 수소원자가 수소원자 이외의 기로 치환되어 이루어지는 기를 의미한다.
아크릴계 수지를 구성하는 모노머는, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
아크릴계 수지는, 비닐기, (메타)아크릴로일기, 아미노기, 수산기, 카르복실기, 이소시아네이트기 등의 다른 화합물과 결합 가능한 관능기를 가지고 있어도 좋다. 아크릴계 수지의 상기 관능기는, 후술하는 가교제(F)를 통해 다른 화합물과 결합해도 좋고, 가교제(F)를 통하지 않고 다른 화합물과 직접 결합하고 있어도 좋다. 아크릴계 수지가 상기 관능기에 의해 다른 화합물과 결합하는 것으로, 제1보호막 형성용 시트를 이용해 얻어지는 패키지의 신뢰성이 향상하는 경향이 있다.
1개의 측면으로서 아크릴계 수지로서는, 아크릴산부틸, 아크릴산 메틸, 메타크릴산 글리시딜, 아크릴산-2-히드록시에틸로 이루어지는 군으로부터 선택되는 적어도 1개의 모노머를 공중합하여 이루어지는 아크릴계 수지가 바람직하다.
본 발명에서는, 예를 들면, 중합체 성분(A)으로서 폴리비닐아세탈 및 아크릴계 수지 이외의 열가소성 수지(이하, 단지 「열가소성 수지」로 약기하는 경우가 있다)를, 폴리비닐아세탈 및 아크릴계 수지를 이용하지 않고 단독으로 이용해도 좋고, 폴리비닐아세탈 또는 아크릴계 수지와 병용해도 좋다. 상기 열가소성 수지를 이용하는 것으로, 제1보호막의 제1지지시트로부터의 박리성이 향상하거나 피착체의 요철 면에 열경화성 수지층이 추종하기 쉬워져, 피착체와 열경화성 수지층의 사이에 보이드 등의 발생이 보다 억제되는 경우가 있다.
상기 열가소성 수지의 중량평균분자량은 1000 ~ 100000인 것이 바람직하고, 3000 ~ 80000인 것이 보다 바람직하다.
상기 열가소성 수지의 유리전이온도(Tg)는, -30 ~ 150℃인 것이 바람직하고, -20 ~ 120℃인 것이 보다 바람직하다.
상기 열가소성 수지로서는, 예를 들면, 폴리에스테르, 폴리우레탄, 페녹시 수지, 폴리부텐, 폴리부타디엔, 폴리스티렌 등을 들 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지층이 함유하는 상기 열가소성 수지는, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
중합체 성분(A)의 함유량은, 중합체 성분(A)의 종류에 의존하지 않고, 수지층 형성용 조성물(III)을 구성하는 용매 이외의 모든 성분의 총 질량에 대해서(즉, 열경화성 수지층의 총 질량에 대해서), 5 ~ 85질량%인 것이 바람직하고, 5 ~ 80질량%인 것이 보다 바람직하고, 예를 들면, 5 ~ 70질량%, 5 ~ 60질량%, 5 ~ 50질량%, 5 ~ 40질량%, 및 5 ~ 30질량%의 어느 하나이어도 좋다. 다만, 수지층 형성용 조성물(III)에서의 이러한 함유량은 일례이다.
중합체 성분(A)은, 열경화성 성분(B)에도 해당하는 경우가 있다. 본 발명에서는, 수지층 형성용 조성물(III)이, 이러한 중합체 성분(A) 및 열경화성 성분(B)의 양쪽 모두에 해당하는 성분을 함유하는 경우, 수지층 형성용 조성물(III)은, 중합체 성분(A) 및 열경화성 성분(B)을 함유한다고 간주한다.
[열경화성 성분(B)]
열경화성 성분(B)은, 열경화성 수지층을 경화시켜, 경질의 제1보호막을 형성하기 위한 성분이다.
수지층 형성용 조성물(III) 및 열경화성 수지층이 함유하는 열경화성 성분(B)은, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
열경화성 성분(B)으로서는, 예를 들면, 에폭시계 열경화성 수지, 열경화성 폴리이미드, 폴리우레탄, 불포화폴리에스테르, 실리콘 수지 등을 들 수 있고, 에폭시계 열경화성 수지가 바람직하다.
(에폭시계 열경화성 수지)
에폭시계 열경화성 수지는, 에폭시 수지(B1) 및 열 경화제(B2)로 이루어진다.
수지층 형성용 조성물(III) 및 열경화성 수지층이 함유하는 에폭시계 열경화성 수지는, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
·에폭시 수지(B1)
에폭시 수지(B1)로서는, 공지의 것을 들 수 있고 예를 들면, 다관능계 에폭시 수지, 비페닐화합물, 비스페놀 A 디글리시딜에테르 및 그 수소 첨가물, 오르소 크레졸 노볼락 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 페닐렌 골격형 에폭시 수지 등, 2관능 이상의 에폭시 화합물을 들 수 있다.
에폭시 수지(B1)로서는, 불포화탄화수소기를 가지는 에폭시 수지를 이용해도 좋다. 불포화탄화수소기를 가지는 에폭시 수지는, 불포화탄화수소기를 가지지 않는 에폭시 수지보다도 아크릴계 수지와의 상용성이 높다. 그 때문에, 불포화탄화수소기를 가지는 에폭시 수지를 이용하는 것으로, 제1보호막 형성용 시트를 이용해 얻어지는 패키지의 신뢰성이 향상한다.
불포화탄화수소기를 가지는 에폭시 수지로서는, 예를 들면, 다관능계 에폭시 수지의 에폭시기의 일부가 불포화탄화수소기를 가지는 기로 변환되어 이루어지는 화합물을 들 수 있다. 이러한 화합물은, 예를 들면, 에폭시기에 (메타)아크릴산 또는 그 유도체를 부가반응시킴으로써 얻어진다.
또한, 불포화탄화수소기를 가지는 에폭시 수지로서는, 예를 들면, 에폭시 수지를 구성하는 방향환 등에, 불포화탄화수소기를 가지는 기가 직접 결합한 화합물 등을 들 수 있다.
불포화탄화수소기는, 중합성을 가지는 불포화기이고, 그 구체적인 예로서는, 에테닐기(비닐기라고도 한다), 2-프로페닐기(알릴기라고도 한다), (메타)아크릴로일기, (메타)아크릴아미드 기 등을 들 수 있고, 아크릴로일기가 바람직하다.
에폭시 수지(B1)의 수평균분자량은, 특별히 한정되지 않지만, 열경화성 수지층의 경화성, 및 경화 후의 제1보호막의 강도 및 내열성의 점에서, 300 ~ 30000인 것이 바람직하고, 400 ~ 10000인 것이 보다 바람직하고, 500 ~ 3000인 것이 특히 바람직하다.
본 명세서에서, 「수평균분자량」은, 특별히 언급되지 않는 한 겔 퍼미션 크로마토그래피(GPC) 법에 따라 측정되는 표준 폴리스티렌 환산의 값으로 나타내는 수평균분자량을 의미한다.
에폭시 수지(B1)의 에폭시 당량은, 100 ~ 1000 g/eq인 것이 바람직하고, 130 ~ 800 g/eq인 것이 보다 바람직하다.
본 명세서에서, 「에폭시 당량」이란 1그램 당량의 에폭시기를 포함하는 에폭시 화합물의 그램 수(g/eq)를 의미하고, JIS K 7236:2001의 방법에 따라서 측정할 수 있다.
에폭시 수지(B1)는, 1종을 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋고, 2종 이상을 병용하는 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
·열 경화제(B2)
열 경화제(B2)는, 에폭시 수지(B1)에 대한 경화제로서 기능한다.
열 경화제(B2)로서는, 예를 들면, 1분자 중에 에폭시기와 반응할 수 있는 관능기를 2개 이상 가지는 화합물을 들 수 있다. 상기 관능기로서는, 예를 들면, 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복실기, 산기가 무수물화된 기 등을 들 수 있고 페놀성 수산기, 아미노기, 또는 산기가 무수물화된 기인 것이 바람직하고, 페놀성 수산기 또는 아미노기인 것이 보다 바람직하다.
열 경화제(B2) 가운데, 페놀성 수산기를 가지는 페놀계 경화제로서는, 예를 들면, 다관능 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔형 페놀 수지, 아랄킬형 페놀 수지 등을 들 수 있다.
열 경화제(B2) 가운데, 아미노기를 가지는 아민계 경화제로서는, 예를 들면, 디시안디아미드(본 명세서에서는, 「DICY」로 약기하는 경우가 있다) 등을 들 수 있다.
열 경화제(B2)는, 불포화탄화수소기를 가지는 것이어도 좋다.
불포화탄화수소기를 가지는 열 경화제(B2)로서는, 예를 들면, 페놀 수지의 수산기의 일부가, 불포화탄화수소기를 가지는 기로 치환되어 이루어지는 화합물, 페놀 수지의 방향환에, 불포화탄화수소기를 가지는 기가 직접 결합하여 이루어지는 화합물 등을 들 수 있다.
열 경화제(B2)에서의 상기 불포화탄화수소기는, 상술의 불포화탄화수소기를 가지는 에폭시 수지에서의 불포화탄화수소기와 마찬가지의 것이다.
열 경화제(B2)로서 페놀계 경화제를 이용하는 경우에는, 제1보호막의 제1지지시트로부터의 박리성이 향상하는 점에서, 열 경화제(B2)는 연화점 또는 유리전이온도가 높은 것이 바람직하다.
열 경화제(B2) 가운데, 예를 들면, 다관능 페놀 수지, 노볼락형 페놀 수지, 디시클로펜타디엔형 페놀 수지, 아랄킬형 페놀 수지 등의 수지 성분의 수평균분자량은, 300 ~ 30000인 것이 바람직하고, 400 ~ 10000인 것이 보다 바람직하고, 500 ~ 3000인 것이 특히 바람직하다.
열 경화제(B2) 가운데, 예를 들면, 비페놀, 디시안디아미드 등의 비수지 성분의 분자량은, 특별히 한정되지 않지만, 예를 들면, 60 ~ 500인 것이 바람직하다.
열 경화제(B2)는, 1종을 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋고, 2종 이상을 병용하는 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지층에서, 열 경화제(B2)의 함유량은, 에폭시 수지(B1)의 함유량 100질량부에 대해서, 0.1 ~ 500질량부인 것이 바람직하고, 1 ~ 200질량부인 것이 보다 바람직하고, 예를 들면, 1 ~ 100질량부, 1 ~ 80질량부 및 1 ~ 60질량부의 어느 하나이어도 좋다. 열 경화제(B2)의 상기 함유량이 상기 하한치 이상인 것으로, 열경화성 수지층의 경화가 보다 진행하기 쉬워진다. 또한, 열 경화제(B2)의 상기 함유량이 상기 상한치 이하인 것으로, 열경화성 수지층의 흡습률이 저감되고, 제1보호막 형성용 시트를 이용해 얻어지는 패키지의 신뢰성이 보다 향상한다.
수지층 형성용 조성물(III) 및 열경화성 수지층에서, 열경화성 성분(B)의 함유량(예를 들면, 에폭시 수지(B1) 및 열 경화제(B2)의 총함유량)은, 중합체 성분(A)의 함유량 100질량부에 대해서, 50 ~ 1000질량부인 것이 바람직하고, 60 ~ 950질량부인 것이 보다 바람직하고, 70 ~ 900질량부인 것이 특히 바람직하다. 열경화성 성분(B)의 상기 함유량이 이러한 범위인 것으로, 제1보호막과 제1지지시트의 접착력이 억제되어, 제1지지시트의 박리성이 향상한다.
[경화촉진제(C)]
수지층 형성용 조성물(III) 및 열경화성 수지층은, 경화촉진제(C)를 함유하고 있어도 좋다. 경화촉진제(C)는, 수지층 형성용 조성물(III)의 경화 속도를 조정하기 위한 성분이다.
바람직한 경화촉진제(C)로서는, 예를 들면, 트리에틸렌디아민, 벤질 디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸) 페놀 등의 제3급 아민; 2-메틸 이미다졸, 2-페닐 이미다졸, 2-페닐-4-메틸 이미다졸, 2-페닐-4,5-디히드록시메틸 이미다졸, 2-페닐-4-메틸-5-히드록시메틸 이미다졸 등의 이미다졸류(즉, 1개 이상의 수소원자가 수소원자 이외의 기로 치환된 이미다졸); 트리부틸포스핀, 디페닐포스핀, 트리페닐포스핀 등의 유기 포스핀류(즉, 1개 이상의 수소원자가 유기 기로 치환된 포스핀); 테트라페닐포스포늄 테트라페닐보레이트, 트리페닐포스핀 테트라페닐보레이트 등의 테트라페닐 붕소 염 등을 들 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지층이 함유하는 경화촉진제(C)는, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
경화촉진제(C)를 이용하는 경우, 수지층 형성용 조성물(III) 및 열경화성 수지층에서, 경화촉진제(C)의 함유량은, 열경화성 성분(B)의 함유량 100질량부에 대해서, 0.01 ~ 10질량부인 것이 바람직하고, 0.1 ~ 5질량부인 것이 보다 바람직하다. 경화촉진제(C)의 상기 함유량이 상기 하한치 이상인 것으로, 경화촉진제(C)를 이용한 것에 의한 효과가 보다 현저하게 얻어진다. 또한, 경화촉진제(C)의 함유량이 상기 상한치 이하인 것으로, 예를 들면, 고극성의 경화촉진제(C)가, 고온·고습도 조건 하에서 열경화성 수지층 중에 피착체와의 접착계면 측으로 이동해 편석(偏析)하는 것을 억제하는 효과가 높아져, 제1보호막 형성용 시트를 이용해 얻어지는 패키지의 신뢰성이 보다 향상한다.
[충전재(D)]
수지층 형성용 조성물(III) 및 열경화성 수지층은, 충전재(D)를 함유하고 있어도 좋다. 열경화성 수지층이 충전재(D)를 함유함으로써, 열경화성 수지층을 경화해 얻어지는 제1보호막은, 열팽창계수의 조정이 용이하게 된다. 그리고, 이 열팽창계수를 제1보호막의 형성 대상물에 대해서 최적화하는 것으로, 제1보호막 형성용 시트를 이용해 얻어지는 패키지의 신뢰성이 보다 향상한다. 또한, 열경화성 수지층이 충전재(D)를 함유함으로써, 제1보호막의 흡습률을 저감하거나 방열성을 향상시킬 수도 있다.
충전재(D)는, 유기 충전재 및 무기 충전재의 어느 하나이어도 좋지만, 무기 충전재인 것이 바람직하다.
바람직한 무기 충전재로서는, 예를 들면, 실리카, 알루미나, 탈크, 탄산칼슘, 티탄 화이트, 벵갈라, 탄화규소, 질화붕소 등의 분말; 이러한 무기 충전재를 구형화한 비즈; 이러한 무기 충전재의 표면 개질품; 이러한 무기 충전재의 단결정 섬유; 유리섬유 등을 들 수 있다.
이들 중에서도, 무기 충전재는, 실리카 또는 알루미나인 것이 바람직하다.
수지층 형성용 조성물(III) 및 열경화성 수지층이 함유하는 충전재(D)는, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
충전재(D)의 평균 입자경은, 특별히 한정되지 않지만, 0.01 ~ 20μm인 것이 바람직하고, 0.1 ~ 15μm인 것이 보다 바람직하고, 0.3 ~ 10μm인 것이 특히 바람직하다. 충전재(D)의 평균 입자경이 이러한 범위인 것으로, 제1보호막의 형성 대상물에 대한 접착성을 유지하면서, 제1보호막의 광의 투과율의 저하를 억제할 수 있다.
또한 본 명세서에서 「평균 입자경」이란, 특별히 언급되지 않는 한, 레이저 회절 산란 법에 따라서 구해진 입도 분포 곡선에서, 적산치 50%에서의 입자경(D50)의 값을 의미한다.
충전재(D)를 이용하는 경우, 충전재(D)의 함유량(즉, 열경화성 수지층의 충전재(D)의 함유량)은, 수지층 형성용 조성물(III)의 용매 이외의 모든 성분의 총 질량에 대해서(즉, 열경화성 수지층의 총 질량에 대해서), 3 ~ 60질량%인 것이 바람직하고, 3 ~ 55질량%인 것이 보다 바람직하다. 충전재(D)의 함유량이 이러한 범위인 것으로, 상기의 열팽창계수의 조정이 보다 용이하게 된다. 또한, 충전재(D)의 함유량이 상기 상한치 이하인 것으로, 경화성 수지층 및 제1보호막의 적외선 투과율이 보다 향상한다.
[커플링제(E)]
수지층 형성용 조성물(III) 및 열경화성 수지층은, 커플링제(E)를 함유하고 있어도 좋다. 커플링제(E)로서 무기화합물 또는 유기 화합물과 반응 가능한 관능기를 가지는 것을 이용하는 것으로, 열경화성 수지층의 피착체에 대한 접착성 및 밀착성을 향상시킬 수 있다. 또한, 커플링제(E)를 이용하는 것으로, 열경화성 수지층을 경화하여 얻어지는 제1보호막은, 내열성을 해치지 않고, 내수성이 향상한다.
커플링제(E)는, 중합체 성분(A), 열경화성 성분(B) 등이 가지는 관능기와 반응 가능한 관능기를 가지는 화합물인 것이 바람직하고, 실란 커플링제인 것이 보다 바람직하다.
바람직한 상기 실란 커플링제로서는, 예를 들면, 3-글리시딜옥시프로필 트리메톡시실란, 3-글리시딜옥시프로필메틸 디에톡시실란, 3-글리시딜옥시프로필 트리에톡시실란, 3-글리시딜옥시메틸 디에톡시실란, 2-(3,4-에폭시시클로헥실)에틸 트리메톡시실란, 3-메타크릴로일옥시프로필 트리메톡시실란, 3-아미노프로필 트리메톡시실란, 3-(2-아미노에틸아미노)프로필 트리메톡시실란, 3-(2-아미노에틸아미노)프로필메틸 디에톡시실란, 3-(페닐아미노)프로필 트리메톡시실란, 3-아닐리노프로필 트리메톡시실란, 3-우레이도프로필 트리에톡시실란, 3-메르캅토프로필 트리메톡시실란, 3-메르캅토프로필메틸 디메톡시실란, 비스(3-트리에톡시실릴프로필) 테트라설판, 메틸 트리메톡시실란, 메틸 트리에톡시실란, 비닐 트리메톡시실란, 비닐 트리아세톡시실란, 이미다졸 실란 등을 들 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지층이 함유하는 커플링제(E)는, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
커플링제(E)를 이용하는 경우, 수지층 형성용 조성물(III) 및 열경화성 수지층에서, 커플링제(E)의 함유량은, 중합체 성분(A) 및 열경화성 성분(B)의 총함유량 100질량부에 대해서, 0.03 ~ 20질량부인 것이 바람직하고, 0.05 ~ 10질량부인 것이 보다 바람직하고, 0.1 ~ 5질량부인 것이 특히 바람직하다. 커플링제(E)의 상기 함유량이 상기 하한치 이상인 것으로, 충전재(D)의 수지에의 분산성의 향상이나, 열경화성 수지층의 피착체와의 접착성의 향상 등, 커플링제(E)를 이용한 것에 의한 효과가 보다 현저하게 얻어진다. 또한, 커플링제(E)의 상기 함유량이 상기 상한치 이하인 것으로, 아웃 가스의 발생이 보다 억제된다.
[가교제(F)]
중합체 성분(A)으로서 상술의 아크릴계 수지 등의, 다른 화합물과 결합 가능한 비닐기, (메타)아크릴로일기, 아미노기, 수산기, 카르복실기, 이소시아네이트기 등의 관능기를 가지는 것을 이용하는 경우, 수지층 형성용 조성물(III) 및 열경화성 수지층은, 가교제(F)를 함유하고 있어도 좋다. 가교제(F)는, 중합체 성분(A) 중의 상기 관능기를 다른 화합물과 결합시켜 가교하기 위한 성분이고, 이와 같이 가교함으로써, 열경화성 수지층의 초기 접착력 및 응집력을 조절할 수 있다.
가교제(F)로서는, 예를 들면, 유기 다가 이소시아네이트 화합물, 유기 다가 이민 화합물, 금속킬레이트계 가교제(금속킬레이트 구조를 가지는 가교제), 아지리딘계 가교제(아지리디닐 기를 가지는 가교제) 등을 들 수 있다.
상기 유기 다가 이소시아네이트 화합물로서는, 예를 들면, 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물 및 지환족 다가 이소시아네이트 화합물(이하, 이러한 화합물을 종합해 「방향족 다가 이소시아네이트 화합물 등」으로 약기하는 경우가 있다); 상기 방향족 다가 이소시아네이트 화합물 등의 3량체, 이소시아누레이트 체 및 어덕트체; 상기 방향족 다가 이소시아네이트 화합물 등과 폴리올 화합물을 반응시켜 얻어지는 말단 이소시아네이트 우레탄 프리폴리머 등을 들 수 있다. 상기 「어덕트체」은, 상기 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물 또는 지환족 다가 이소시아네이트 화합물과 에틸렌글리콜, 프로필렌글리콜, 네오펜틸글리콜, 트리메티롤프로판 또는 피마자유 등의 저분자 활성수소 함유 화합물과의 반응물을 의미한다. 상기 어덕트체의 예로서는, 후술하는 트리메티롤프로판의 크실릴렌 디이소시아네이트 부가물 등을 들 수 있다. 또한, 「말단 이소시아네이트 우레탄 프리폴리머」란, 우레탄 결합을 가짐과 동시에, 분자의 말단부에 이소시아네이트기를 가지는 프레폴리머를 의미한다.
상기 유기 다가 이소시아네이트 화합물로서보다 구체적으로는, 예를 들면, 2,4-톨릴렌 디이소시아네이트; 2,6-톨릴렌 디이소시아네이트; 1,3-크실릴렌 디이소시아네이트; 1,4-크실렌 디이소시아네이트; 디페닐메탄-4,4'-디이소시아네이트; 디페닐메탄-2,4'-디이소시아네이트; 3-메틸 디페닐메탄 디이소시아네이트; 헥사메틸렌디이소시아네이트; 이소포론 디이소시아네이트; 디시클로헥실메탄-4,4'-디이소시아네이트; 디시클로헥실메탄-2,4'-디이소시아네이트; 트리메티롤프로판 등의 폴리올의 모두 또는 일부의 수산기에, 톨릴렌 디이소시아네이트, 헥사메틸렌디이소시아네이트 및 크실릴렌 디이소시아네이트의 어느 하나의 1종 또는 2종 이상이 부가된 화합물; 리신 디이소시아네이트 등을 들 수 있다.
상기 유기 다가 이민 화합물로서는, 예를 들면, N,N'-디페닐메탄-4,4'-비스(1-아지리딘 카르복시아미드), 트리메티롤프로판-트리-β-아지리디닐프로피오네이트, 테트라메티롤메탄-트리-β-아지리디닐프로피오네이트, N,N'-톨루엔-2,4-비스(1-아지리딘 카르복시아미드) 트리에틸렌멜라민 등을 들 수 있다.
가교제(F)로서 유기 다가 이소시아네이트 화합물을 이용하는 경우, 중합체 성분(A)으로서는, 수산기 함유 중합체를 이용하는 것이 바람직하다. 가교제(F)가 이소시아네이트기를 가지고, 중합체 성분(A)이 수산기를 가지는 경우, 가교제(F)와 중합체 성분(A)의 반응에 의해서, 열경화성 수지층에 가교 구조를 간편하게 도입할 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지층이 함유하는 가교제(F)는, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
가교제(F)를 이용하는 경우, 수지층 형성용 조성물(III)에서, 가교제(F)의 함유량은, 중합체 성분(A)의 함유량 100질량부에 대해서, 0.01 ~ 20질량부인 것이 바람직하고, 0.1 ~ 10질량부인 것이 보다 바람직하고, 0.5 ~ 5질량부인 것이 특히 바람직하다. 가교제(F)의 상기 함유량이 상기 하한치 이상인 것으로, 가교제(F)를 이용한 것에 의한 효과가 보다 현저하게 얻어진다. 또한, 가교제(F)의 상기 함유량이 상기 상한치 이하인 것으로, 가교제(F)의 과잉 사용이 억제된다.
[에너지선 경화성 수지(G)]
수지층 형성용 조성물(III) 및 열경화성 수지층은, 에너지선 경화성 수지(G)를 함유하고 있어도 좋다. 열경화성 수지층은, 에너지선 경화성 수지(G)를 함유하고 있는 것으로, 에너지선의 조사에 의해서 특성을 변화시킬 수 있다.
에너지선 경화성 수지(G)는, 에너지선 경화성 화합물을 중합(경화) 해 얻어지는 것이다.
상기 에너지선 경화성 화합물로서는, 예를 들면, 분자 내에 적어도 1개의 중합성 이중 결합을 가지는 화합물을 들 수 있고, (메타)아크릴로일기를 가지는 아크릴레이트계 화합물이 바람직하다.
상기 아크릴레이트계 화합물로서는, 예를 들면, 트리메티롤프로판 트리(메타)아크릴레이트, 테트라메티롤메탄 테트라(메타)아크릴레이트, 펜타에리스리톨 트리(메타)아크릴레이트, 펜타에리스리톨 테트라(메타)아크릴레이트, 디펜타에리스리톨 모노히드록시펜타(메타)아크릴레이트, 디펜타에리스리톨 헥사(메타)아크릴레이트, 1,4-부틸렌글리콜 디(메타)아크릴레이트, 1,6-헥산디올 디(메타)아크릴레이트 등의 쇄상 지방족 골격 함유 (메타)아크릴레이트; 디시클로펜타닐 디(메타)아크릴레이트 등의 환상 지방족 골격 함유 (메타)아크릴레이트; 폴리에틸렌글리콜 디(메타)아크릴레이트 등의 폴리알킬렌글리콜 (메타)아크릴레이트; 올리고에스테르 (메타)아크릴레이트; 우레탄 (메타)아크릴레이트 올리고머; 에폭시 변성 (메타)아크릴레이트; 상기 폴리알킬렌글리콜 (메타)아크릴레이트 이외의 폴리에테르 (메타)아크릴레이트; 이타콘산 올리고머 등을 들 수 있다.
상기 에너지선 경화성 화합물의 중량평균분자량은, 100 ~ 30000인 것이 바람직하고, 300 ~ 10000인 것이 보다 바람직하다.
중합에 이용되는 상기 에너지선 경화성 화합물은, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
수지층 형성용 조성물(III)이 함유하는 에너지선 경화성 수지(G)는, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
에너지선 경화성 수지(G)를 이용하는 경우, 에너지선 경화성 수지(G)의 함유량은, 수지층 형성용 조성물(III)의 용매 이외의 모든 성분의 총 질량에 대해서(즉, 열경화성 수지층의 총 질량에 대해서), 1 ~ 95질량%인 것이 바람직하고, 5 ~ 90질량%인 것이 보다 바람직하고, 10 ~ 85질량%인 것이 특히 바람직하다.
[광중합개시제(H)]
수지층 형성용 조성물(III) 및 열경화성 수지층은, 에너지선 경화성 수지(G)를 함유하는 경우, 에너지선 경화성 수지(G)의 중합반응을 효율적으로 진행하기 위해서, 광중합개시제(H)를 함유하고 있어도 좋다.
수지층 형성용 조성물(III)에서의 광중합개시제(H)로서는, 예를 들면, 벤조인, 벤조인 메틸에테르, 벤조인 에틸에테르, 벤조인 이소프로필에테르, 벤조인 이소부틸에테르, 벤조인 안식향산, 벤조인 안식향산 메틸, 벤조인 디메틸 케탈 등의 벤조인 화합물; 아세토페논, 2-히드록시-2-메틸-1-페닐-프로판-1-온, 2,2-디메톡시-1, 2-디페닐에탄-1-온 등의 아세토페논 화합물; 비스(2,4,6-트리메틸벤조일)페닐 포스핀 옥사이드, 2,4,6-트리메틸벤조일디페닐 포스핀 옥사이드 등의 아실 포스핀 옥사이드 화합물; 벤질페닐 설피드, 테트라메틸티우람 모노설피드 등의 설피드 화합물; 1-히드록시시클로헥실페닐케톤 등의 α-케톨 화합물; 아조비스이소부티로니트릴 등의 아조 화합물; 티타노센 등의 티타노센 화합물; 티옥산트, 2,4-디에틸 티옥산톤 등의 티옥산톤 화합물; 퍼옥시드 화합물; 디아세틸 등의 디케톤 화합물; 벤질; 디벤질; 벤조페논; ; 1, 2-디페닐메탄; 2-히드록시-2-메틸-1- [4-(1-메틸비닐) 페닐]프로파논; 2-클로로안트라퀴논 등을 들 수 있다.
또한, 광중합개시제(H)로서는, 예를 들면, 1-클로로안트라퀴논 등의 퀴논 화합물; 아민 등의 광증감제 등을 이용할 수도 있다.
수지층 형성용 조성물(III)이 함유하는 광중합개시제(H)는, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
광중합개시제(H)를 이용하는 경우, 수지층 형성용 조성물(III)에서, 광중합개시제(H)의 함유량은, 에너지선 경화성 수지(G)의 함유량 100질량부에 대해서, 0.1 ~ 20질량부인 것이 바람직하고, 1 ~ 10질량부인 것이 보다 바람직하고, 2 ~ 5질량부인 것이 특히 바람직하다.
[착색제(I)]
수지층 형성용 조성물(III) 및 열경화성 수지층은, 착색제(I)를 함유하고 있어도 좋다. 착색제(I)는, 예를 들면, 열경화성 수지층 및 제1보호막에, 적절한 광선 투과율을 부여하기 위한 성분이다.
착색제(I)는, 공지의 것이어도 좋고, 예를 들면, 염료 및 안료의 어느 하나이어도 좋다.
예를 들면, 염료는, 산성염료, 반응 염료, 직접염료, 분산염료 및 양이온염료 등의 어느 하나이어도 좋다.
수지층 형성용 조성물(III) 및 열경화성 수지층이 함유하는 착색제(I)는, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
수지층 형성용 조성물(III)의 착색제(I)의 함유량은, 열경화성 수지층의 가시광선 투과율 및 적외선 투과율이 목적의 값이 되도록 적절히 조절하면 좋고, 특별히 한정되지 않는다. 예를 들면, 상기 착색제(I)의 함유량은, 착색제(I)의 종류나, 2종 이상의 착색제(I)를 병용하는 경우에는, 이러한 착색제(I)의 조합 등에 따르고, 적절히 조절하면 좋다.
착색제(I)를 이용하는 경우, 착색제(I)의 함유량(즉, 열경화성 수지층의 착색제(I)의 함유량)은, 수지층 형성용 조성물(III)을 구성하는 용매 이외의 모든 성분의 총함유량에 대해서, 0.01 ~ 10질량%인 것이 바람직하다.
[범용 첨가제(J)]
수지층 형성용 조성물(III) 및 열경화성 수지층은, 본 발명의 효과를 해치지 않는 범위 내에서, 범용 첨가제(J)를 함유하고 있어도 좋다.
범용 첨가제(J)는, 공지의 것이어도 좋고, 목적에 따라 임의로 선택할 수 있고, 특별히 한정되지 않지만, 바람직한 것으로서는, 예를 들면, 가소제, 대전방지제, 산화방지제, 게터링제 등을 들 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지층이 함유하는 범용 첨가제(J)는, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
수지층 형성용 조성물(III) 및 열경화성 수지층의 범용 첨가제(J)의 함유량은, 특별히 한정되지 않고, 목적에 따라 적절히 선택하면 좋다.
[용매]
수지층 형성용 조성물(III)은, 용매를 더 함유하는 것이 바람직하다. 용매를 함유하는 수지층 형성용 조성물(III)은, 취급성이 양호해진다.
상기 용매는 특별히 한정되지 않지만, 바람직한 것으로서는, 예를 들면, 톨루엔, 크실렌 등의 탄화수소; 메탄올, 에탄올, 2-프로판올, 이소부틸알코올(2-메틸프로판-1-올), 1-부탄올 등의 알코올; 아세트산 에틸 등의 에스테르; 아세톤, 메틸에틸케톤 등의 케톤; 테트라히드로푸란 등의 에테르; 디메틸포름아미드, N-메틸피롤리돈 등의 아미드(아미드결합을 가지는 화합물) 등을 들 수 있다.
수지층 형성용 조성물(III)이 함유하는 용매는, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
수지층 형성용 조성물(III)이 함유하는 용매는, 수지층 형성용 조성물(III) 중의 함유 성분을 보다 균일하게 혼합할 수 있는 점에서, 메틸에틸케톤 등인 것이 바람직하다.
수지층 형성용 조성물(III)의 용매의 함유량은, 특별히 한정되지 않고, 예를 들면, 용매 이외의 성분의 종류에 따라 적절히 선택하면 좋다.
<<열경화성 수지층 형성용 조성물의 제조 방법>>
수지층 형성용 조성물(III) 등의 열경화성 수지층 형성용 조성물은, 이것을 구성하기 위한 각 성분을 배합하는 것으로 얻어진다.
각 성분의 배합시에서의 첨가 순서는 특별히 한정되지 않고, 2종 이상의 성분을 동시에 첨가해도 좋다.
용매를 이용하는 경우에는, 용매를 용매 이외의 어느 하나의 배합 성분과 혼합해 이 배합 성분을 미리 희석하여 이용해도 좋고, 용매 이외의 어느 하나의 배합 성분을 미리 희석하지 않고, 용매를 이러한 배합 성분과 혼합하여 이용해도 좋다.
배합시에 각 성분을 혼합하는 방법은 특별히 한정되지 않고, 교반자 또는 교반날개 등을 회전시켜 혼합하는 방법; 믹서를 이용해 혼합하는 방법; 초음파를 가해 혼합하는 방법 등, 공지의 방법으로부터 적절히 선택하면 좋다.
각 성분의 첨가 및 혼합시의 온도 및 시간은, 각 배합 성분이 열화하지 않는 한 특별히 한정되지 않고, 적절히 조절하면 좋지만, 온도는 15 ~ 30℃인 것이 바람직하다.
○에너지선 경화성 수지층
바람직한 에너지선 경화성 수지층으로서는, 예를 들면, 에너지선 경화성 성분(a)을 함유하는 것을 들 수 있다.
에너지선 경화성 성분(a)은, 미경화인 것이 바람직하고, 점착성을 가지는 것이 바람직하고, 미경화로 또한 점착성을 가지는 것이 보다 바람직하다. 여기서, 「에너지선」및 「에너지선 경화성」은, 먼저 설명한 바와 같다.
상기 에너지선 경화성 수지층의 두께는, 1 ~ 100μm인 것이 바람직하고, 5 ~ 75μm인 것이 보다 바람직하고, 5 ~ 50μm인 것이 특히 바람직하다. 에너지선 경화성 수지층의 두께가 상기 하한치 이상인 것으로, 보호능이 보다 높은 제1보호막을 형성할 수 있다. 또한, 에너지선 경화성 수지층의 두께가 상기 상한치 이하인 것으로, 과잉의 두께가 되는 것이 억제된다.
여기서, 「에너지선 경화성 수지층의 두께」란, 에너지선 경화성 수지층 전체의 두께를 의미하고, 예를 들면, 복수층으로 이루어지는 에너지선 경화성 수지층의 두께란, 에너지선 경화성 수지층을 구성하는 모든 층의 합계의 두께를 의미한다.
상기 에너지선 경화성 수지층을 반도체 웨이퍼의 제1면에 첩부하고, 경화시켜, 제1보호막을 형성할 때의 경화 조건은, 제1보호막이 충분히 그 기능을 발휘하는 정도의 경화도가 되는 한 특별히 한정되지 않고, 에너지선 경화성 수지층의 종류에 따라 적절히 선택하면 좋다.
예를 들면, 에너지선 경화성 수지층의 경화시에 에너지선의 조도는, 180 ~ 280 mW/㎠인 것이 바람직하다. 그리고, 상기 경화시에 에너지선의 광량은, 450 ~ 1000 mJ/㎠인 것이 바람직하다.
<<에너지선 경화성 수지층 형성용 조성물>>
에너지선 경화성 수지층은, 그 구성 재료를 함유하는 에너지선 경화성 수지층 형성용 조성물로부터 형성할 수 있다. 예를 들면, 에너지선 경화성 수지층의 형성 대상 면에 에너지선 경화성 수지층 형성용 조성물을 도공하고, 필요에 따라서 건조시킴으로써, 목적으로 하는 부위에 에너지선 경화성 수지층을 형성할 수 있다.
에너지선 경화성 수지층 형성용 조성물의 도공은, 공지의 방법으로 행하면 좋고, 예를 들면, 상술의 제1점착제 조성물의 도공의 경우와 같은 방법으로 행할 수 있다.
또한, 에너지선 경화성 수지층 형성용 조성물의 건조 조건은, 특별히 한정되지 않고, 예를 들면, 상술의 제1점착제 조성물의 경우와 같아도 좋다.
<수지층 형성용 조성물(IV)>
에너지선 경화성 수지층 형성용 조성물로서는, 예를 들면, 상기 에너지선 경화성 성분(a)을 함유하는 에너지선 경화성 수지층 형성용 조성물(IV)(본 명세서에 서는, 단지 「수지층 형성용 조성물(IV)」으로 약기하는 경우가 있다) 등을 들 수 있다.
[에너지선 경화성 성분(a)]
에너지선 경화성 성분(a)은, 에너지선의 조사에 의해서 경화하는 성분이고, 에너지선 경화성 수지층에 조막성이나, 가요성 등을 부여하기 위한 성분이기도 하다.
에너지선 경화성 성분(a)으로서는, 예를 들면, 에너지선 경화성 기를 가지는, 중량평균분자량이 80000 ~ 2000000의 중합체(a1), 및 에너지선 경화성 기를 가지는, 분자량이 100 ~ 80000의 화합물(a2)을 들 수 있다. 상기 중합체(a1)은, 그 적어도 일부가 가교제에 의해서 가교된 것이어도 좋고, 가교되어 있지 않은 것이어도 좋다.
상기 중합체(a1)으로서는, 예를 들면, 다른 화합물이 가지는 기와 반응 가능한 관능기를 가지는 아크릴계 중합체와, 상기 관능기와 반응하는 기, 및 에너지선 경화성 이중 결합 등의 에너지선 경화성 기를 가지는 에너지선 경화성 화합물이 반응하여 이루어지는 아크릴계 수지 등을 들 수 있다.
상기 다른 화합물이 가지는 기와 반응 가능한 관능기로서는, 예를 들면, 수산기, 카르복실기, 아미노기, 치환 아미노기(아미노기의 1개 또는 2개의 수소원자가 수소원자 이외의 기로 치환되어 이루어지는 기), 에폭시기 등을 들 수 있다. 다만, 반도체 웨이퍼나 반도체 칩 등의 회로의 부식을 방지한다고 하는 점에서는, 상기 관능기는 카르복실기 이외의 기인 것이 바람직하다.
이들 중에서도, 상기 관능기는, 수산기인 것이 바람직하다.
수지층 형성용 조성물(IV) 및 에너지선 경화성 수지층이 함유하는 상기 중합체(a1)은, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
에너지선 경화성 기를 가지는, 분자량이 100 ~ 80000의 화합물(a2)이 가지는 에너지선 경화성 기로서는, 에너지선 경화성 이중 결합을 포함하는 기를 들 수 있고, 바람직한 것으로서는, (메타)아크릴로일기, 비닐기 등을 들 수 있다. 바람직하게는, 에너지선 경화성 기로서 (메타)아크릴로일기를 가지는, 저분자량 화합물인 것이 바람직하다.
상기 화합물(a2)은, 상기의 조건을 만족하는 것이면, 특별히 한정되지 않지만, 에너지선 경화성 기를 가지는 저분자량 화합물, 에너지선 경화성 기를 가지는 에폭시 수지, 에너지선 경화성 기를 가지는 페놀 수지 등을 들 수 있다.
상기 화합물(a2) 가운데, 에너지선 경화성 기를 가지는 저분자량 화합물로서는, 예를 들면, 다관능의 모노머 또는 올리고머 등을 들 수 있고, (메타)아크릴로일기를 가지는 아크릴레이트계 화합물이 바람직하다.
수지층 형성용 조성물(IV) 및 에너지선 경화성 수지층이 함유하는 상기 화합물(a2)은, 1종만이어도 좋고, 2종 이상이어도 좋고, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
[에너지선 경화성 기를 가지지 않는 중합체(b)]
수지층 형성용 조성물(IV) 및 에너지선 경화성 수지층은, 상기 에너지선 경화성 성분(a)으로서 상기 화합물(a2)을 함유하는 경우, 에너지선 경화성 기를 가지지 않는 중합체(b)도 더 함유하는 것이 바람직하다.
상기 중합체(b)는, 그 적어도 일부가 가교제에 의해서 가교된 것이어도 좋고, 가교되어 있지 않은 것이어도 좋다.
에너지선 경화성 기를 가지지 않는 중합체(b)로서는, 예를 들면, 아크릴계 중합체, 페녹시 수지, 우레탄 수지, 폴리에스테르, 고무계 수지, 아크릴 우레탄 수지 등을 들 수 있다.
이들 중에서도, 상기 중합체(b)는, 아크릴계 중합체(이하, 「아크릴계 중합체(b-1)」로 약기하는 경우가 있다)인 것이 바람직하다.
수지층 형성용 조성물(IV)은, 에너지선 경화성 성분(a) 이외로, 목적에 따라, 에너지선 경화성 성분(a) 및 중합체(b)의 어느 것에도 해당하지 않는, 열경화성 성분, 광중합개시제, 착색제, 충전재, 커플링제, 가교제 및 범용 첨가제로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 더 함유하고 있어도 좋다. 예를 들면, 상기 에너지선 경화성 성분 및 열경화성 성분을 함유하는 수지층 형성용 조성물(IV)을 이용하는 것으로, 형성되는 에너지선 경화성 수지층은, 가열에 의해서 피착체에 대한 접착력이 향상하고, 이 에너지선 경화성 수지층으로부터 형성된 제1보호막의 강도도 향상한다.
수지층 형성용 조성물(IV)에서의 상기 열경화성 성분, 광중합개시제, 착색제, 충전재, 커플링제, 가교제 및 범용 첨가제로서는, 각각, 수지층 형성용 조성물(III)에서의 열경화성 성분(B), 광중합개시제(H), 착색제(I), 충전재(D), 커플링제(E), 가교제(F) 및 범용 첨가제(J)와 같은 것을 들 수 있다.
수지층 형성용 조성물(IV)에서, 상기 열경화성 성분, 광중합개시제, 착색제, 충전재, 커플링제, 가교제 및 범용 첨가제는, 각각, 1종을 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋고, 2종 이상을 병용하는 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
수지층 형성용 조성물(IV)에서의 상기 열경화성 성분, 광중합개시제, 착색제, 충전재, 커플링제, 가교제 및 범용 첨가제의 함유량은, 목적에 따라 적절히 조절하면 좋고, 특별히 한정되지 않는다.
수지층 형성용 조성물(IV)은, 희석에 의해서 그 취급성이 향상하는 점에서, 용매를 더 함유하는 것이 바람직하다.
수지층 형성용 조성물(IV)이 함유하는 용매로서는, 예를 들면, 수지층 형성용 조성물(III)에서의 용매와 같은 것을 들 수 있다.
수지층 형성용 조성물(IV)이 함유하는 용매는, 1종만이어도 좋고, 2종 이상이어도 좋다.
1개의 측면으로서 수지층 형성용 조성물(IV)은, 에너지선 경화성 성분(a)과 소망에 따라, 에너지선 경화성 기를 가지지 않는 중합체(b), 열경화성 성분, 광중합개시제, 착색제, 충전재, 커플링제, 가교제, 범용 첨가제, 및 용매로 이루어지는 군으로부터 선택되는 적어도 1개의 성분을 포함한다.
<<에너지선 경화성 수지층 형성용 조성물의 제조 방법>>
수지층 형성용 조성물(IV) 등의 에너지선 경화성 수지층 형성용 조성물은, 이것을 구성하기 위한 각 성분을 배합하는 것으로 얻어진다.
각 성분의 배합시에 첨가 순서는 특별히 한정되지 않고, 2종 이상의 성분을 동시에 첨가해도 좋다.
용매를 이용하는 경우에는, 용매를 용매 이외의 어느 하나의 배합 성분과 혼합해 이 배합 성분을 미리 희석하여 이용해도 좋고, 용매 이외의 어느 하나의 배합 성분을 미리 희석하지 않고, 용매를 이러한 배합 성분과 혼합하여 이용해도 좋다.
배합시에 각 성분을 혼합하는 방법은 특별히 한정되지 않고, 교반자 또는 교반날개 등을 회전시켜 혼합하는 방법; 믹서를 이용해 혼합하는 방법; 초음파를 가해 혼합하는 방법 등, 공지의 방법으로부터 적절히 선택하면 좋다.
각 성분의 첨가 및 혼합시의 온도 및 시간은, 각 배합 성분이 열화하지 않는 한 특별히 한정되지 않고, 적절히 조절하면 좋지만, 온도는 15 ~ 30℃인 것이 바람직하다.
상술의 제1보호막 형성용 시트의 예를, 도면을 참조하면서 설명한다.
도 5는, 제1보호막 형성용 시트의 일례를 모식적으로 나타내는 단면도이다.
여기에 나타내는 제1보호막 형성용 시트(801)는, 제1지지시트로서 제1기재 상에 제1점착제층이 적층되어 이루어지는 것을 이용하고 있다. 즉, 제1보호막 형성용 시트(801)는, 제1기재(811)를 구비하고 제1기재(811) 상에 제1점착제층(812)을 구비하고 제1점착제층(812) 상에 경화성 수지층(경화성 수지 필름)(82)을 구비하여 구성되어 있다. 다른 측면으로서 제1지지시트는, 제1기재(811)와, 제1기재(811) 상에 적층된 제1점착제층(812)과, 제1점착제층(812) 상에 적층된 경화성 수지층(경화성 수지 필름)(82)을 포함한다.
제1지지시트(810)는, 제1기재(811) 및 제1점착제층(812)의 적층체이고, 제1지지시트(810)의 한쪽의 표면(810a) 상, 즉 제1지지시트(810)에서의 제1점착제층(812)가 적층된 측의 표면(812a) 상에, 경화성 수지층(82)이 설치되어 있다.
도 6은, 제1보호막 형성용 시트의 다른 예를 모식적으로 나타내는 단면도이다.
여기에 나타내는 제1보호막 형성용 시트(802)는, 제1지지시트로서 박리 필름만으로 이루어지는 것을 이용하고 있다. 즉, 제1보호막 형성용 시트(802)는, 박리 필름(821) 상에 경화성 수지층(경화성 수지 필름)(82)을 구비하여 구성되어 있다. 다른 측면으로서 제1보호막 형성용 시트(802)는, 박리 필름(821)과 박리 필름(821)상에 적층된 경화성 수지층(경화성 수지 필름)(82)을 포함한다.
제1지지시트(820)는 박리 필름(821)이고, 제1지지시트(820)의 한쪽의 표면(820a) 상, 즉 박리 필름(821)의 한쪽의 표면(본 명세서에서는, 「제1면」이라고 칭하는 경우가 있다)(821a) 상에, 경화성 수지층(82)이 설치되어 있다.
박리 필름(821)의 제1면(821a)은, 박리 처리되어 있는 (박리 처리면인) 것이 바람직하다.
또한 제1지지시트가 제1기재만으로 이루어지는 제1보호막 형성용 시트도, 도 6에 나타낸 것과 마찬가지의 구성이 된다. 즉, 도 6에 나타낸 제1보호막 형성용 시트(802)에서, 부호 821을 교부한 것이, 박리 필름은 아니고 제1기재인 것도, 제1보호막 형성용 시트로서 적합하다.
제1보호막 형성용 시트는, 상술의 어느 경우이어도, 제1보호막 형성용 시트에서의 제1지지시트가 설치되어 있는 측과는 반대 측의 최표층(예를 들면 경화성 수지층의 표면)에, 박리 필름을 더 구비하고 있어도 좋다. 이와 같이 박리 필름을 구비한 제1보호막 형성용 시트는, 보관 및 취급이 용이하다.
이 경우의 박리 필름은, 제1보호막 형성용 시트의 사용시에 없애면 좋다. 제1지지시트가, 먼저 설명한 바와 같이 박리 필름만으로 이루어지는 경우, 제1지지시트로서의 박리 필름과, 제1지지시트와는 반대 측의 최표층에 설치된 박리 필름은, 서로 동일해도 좋고, 달라도 좋다.
◇제1보호막 형성용 시트의 제조 방법
제1보호막 형성용 시트는, 상술의 각 층을 대응하는 위치 관계가 되도록 순차 적층하는 것으로 제조할 수 있다. 각 층의 형성 방법은, 먼저 설명했던 바와 같다.
예를 들면, 제1기재, 제1점착제층 및 경화성 수지층(경화성 수지 필름)이 이 순서로, 이들의 두께 방향으로 적층되어 이루어지는 제1보호막 형성용 시트(도 5에 나타낸 제1보호막 형성용 시트 등)는, 이하에 나타내는 방법으로 제조할 수 있다. 즉, 제1기재 상에, 상술의 제1점착제 조성물을 도공하고, 필요에 따라서 건조시킴으로써, 제1점착제층을 적층한다. 또한, 박리 필름의 박리 처리면 상에, 상술의 경화성 수지층 형성용 조성물을 도공하고, 필요에 따라서 건조시킴으로써, 경화성 수지층을 적층한다. 그리고, 이 박리 필름 상의 경화성 수지층을 제1기재 상의 제1점착제층과 첩합(貼合)하는 것으로, 제1기재, 제1점착제층, 경화성 수지층 및 박리 필름이 이 순서로, 이들의 두께 방향으로 적층되어 이루어지는 제1보호막 형성용 시트를 얻는다. 박리 필름은, 제1보호막 형성용 시트의 사용시에 없애면 좋다.
상술의 제1보호막 형성용 시트는, 이하에 나타낸 방법으로도 제조할 수 있다. 즉, 박리 필름의 박리 처리면 상에, 제1점착제 조성물을 도공하고, 필요에 따라서 건조시킴으로써, 제1점착제층을 적층한다. 또한, 별도, 상기와 같은 방법으로, 박리 필름의 박리 처리면 상에, 경화성 수지층을 적층한다. 그리고, 박리 필름 상의 제1점착제층을 제1기재와 첩합하여, 제1점착제층 상의 박리 필름을 없앤 후, 또한 제1점착제층의 박리 필름이 적층되어 있는 면(노출면)과 상기에서 얻어지는, 박리 필름 상의 경화성 수지층을 첩합하는 것으로, 제1기재, 제1점착제층, 경화성 수지층 및 박리 필름이 이 순서로, 이들의 두께 방향으로 적층되어 이루어지는 제1보호막 형성용 시트를 얻는다.
상술의 각 층 이외의 다른 층을 구비한 제1보호막 형성용 시트는, 상술의 제조 방법에서, 상기 다른 층의 적층 위치가 적절한 위치가 되도록, 상기 다른 층의 적층 공정을 적절히 추가해 행하는 것으로, 제조할 수 있다.
예를 들면, 제1지지시트가, 제1기재, 제1중간층 및 제1점착제층이 이 순서로, 이들의 두께 방향으로 적층되어 이루어지는 경우의 제1보호막 형성용 시트는, 상술의 제조 방법에서, 제1기재와 제1점착제층의 사이에, 제1중간층이 배치되도록, 제1중간층의 적층 공정을 추가해 행하는 것으로, 제조할 수 있다.
또한, 상술의 각 층 가운데, 몇 개의 임의의 층을 구비하지 않는 제1보호막 형성용 시트는, 상술의 제조 방법에서, 상기 임의의 층의 적층 공정을 생략하는 것으로, 제조할 수 있다.
예를 들면, 제1지지시트가, 제1기재만으로 이루어지는 경우의 제1보호막 형성용 시트는, 상술의 제조 방법에서, 제1점착제층의 적층 공정을 생략하는 것으로, 제조할 수 있다.
◇제2보호막 형성용 시트 및 그 제조 방법
제2보호막 형성용 시트로서는, 예를 들면, 상술의 제1보호막 형성용 시트와 마찬가지의 것을 들 수 있다. 다만, 제2보호막 형성용 시트는, 제1보호막 형성용 시트와는 요구되는 기능이 다르기 때문에, 반드시, 제1보호막 형성용 시트와 같게 되는 것은 아니다.
특히, 제2보호막 형성용 시트에서의 경화성 수지층은, 제1보호막 형성용 시트에서의 경화성 수지층의 경우와 마찬가지의 성분으로 구성할 수 있지만, 경화성 수지층의 각 성분의 함유량은, 제2보호막이 목적으로 하는 기능을 충분히 발휘할 수 있도록, 적절히 조절하는 것이 바람직하다.
또한 본 명세서에서는, 제1보호막 형성용 시트 중의 제1기재, 제1중간층 및 제1점착제층은, 제2보호막 형성용 시트에서는, 각각 제2기재, 제2중간층 및 제2점착제층으로 칭한다.
제2보호막 형성용 시트는, 상술의 제1보호막 형성용 시트의 경우와 같은 방법으로 제조할 수 있다.
·적층 구조체 제작 공정
상기 적층 구조체 제작 공정에서는, 상기 보호막을 가지는 반도체 칩을, 이 칩이 가지는 범프를 통해, 기판에 접합함으로써, 상기 적층 구조체를 제작한다.
상기 적층 구조체는, 신규의 것이다.
상기 적층 구조체 제작 공정은, 예를 들면, 보호막을 가지는 반도체 칩 가운데, 범프의 상부의 표면에 플럭스제를 도포하고, 이 범프의 상부를 기판과 접촉시키고, 이 상태에서 범프 및 기판을 가열함으로써, 범프와 기판을 접합하여 적층 구조체를 제작한다. 이 경우의 가열 조건은, 특별히 한정되지 않지만, 예를 들면, 220 ~ 320℃에서 0.5 ~ 10분간 가열하는 것이 바람직하다.
상기 적층 구조체 제작 공정 이후는, 얻어지는 적층 구조체를 이용하여, 종래법과 마찬가지 방법으로, 반도체 장치를 제조할 수 있다.
예를 들면, 적층 구조체를 수지로 봉지하고, 반도체 패키지로 해, 이 반도체 패키지를 이용하고, 목적으로 하는 반도체 장치를 제조할 수 있다.
·반도체 장치
상술의 제조 방법으로 얻어지는 반도체 장치는, 상기 적층 구조체를 구비하고 있고, 신규의 것이다.
즉, 본 발명의 일 실시형태인 반도체 장치는, 범프를 가지는 보호막을 가지는 반도체 칩이, 상기 범프를 통해 기판에 접합된 적층 구조체를 포함하는 반도체 장치로서, 상기 보호막을 가지는 반도체 칩은, 적어도, 반도체 칩의 범프를 가지는 제1면에 제1보호막을 구비하고 있거나, 또는 반도체 칩의 상기 제1면과는 반대 측의 제2면에 제2보호막을 구비하고 있고, 상기 보호막을 가지는 반도체 칩이 상기 제1보호막을 구비하고 있는 경우, 상기 제1보호막에서는, 상기 범프의 상부가 상기 제1보호막을 관통해 돌출되어 있고, 상기 제1보호막 또는 제2보호막은, 하기 방법으로 상기 적층 구조체의 전단 강도비 및 파단 위험인자를 측정한 경우, 상기 전단 강도비가 1.05 ~ 2이고, 상기 파단 위험인자가 -0.9 ~ 0.9가 되는 특성을 가지는 보호막이다.
<적층 구조체의 전단 강도비>
상기 기판이 구리 기판인 상기 적층 구조체의 시험편을 제작하고, 상기 적층 구조체의 시험편 중의 상기 구리 기판을 고정하고, 상기 적층 구조체의 시험편 중의 보호막을 가지는 반도체 칩에 대해서, 상기 구리 기판의 표면에 대해서 평행 방향으로 힘을 가해, 상기 보호막을 가지는 반도체 칩과 상기 구리 기판의 접합 상태가 파괴된 경우의 상기 힘을 상기 적층 구조체의 전단 강도(N)로 하고,
상기 제1보호막 및 제2보호막을 구비하지 않는 점 이외는, 상기 적층 구조체의 시험편과 같은 구조의 비교용 적층 구조체(비교용 시험편)를 제작하고, 상기 적층 구조체와 같은 방법으로 힘을 가해 상기 비교용 시험편의 반도체 칩과 구리 기판의 접합 상태가 파괴된 경우의 상기 힘을 상기 비교용 적층 구조체의 비교용 전단 강도(N)로 한 경우에,
[상기 적층 구조체의 전단 강도]/[상기 비교용 적층 구조체의 비교용 전단 강도]의 값을, 상기 적층 구조체의 전단 강도비로 한다.
<적층 구조체의 파단 위험인자>
상기 적층 구조체를 구성하고 있는 모든 층의, 폭 5 mm, 길이 20 mm의 시험편을 제작하고, 모든 상기 시험편에 대해서, -70℃부터 승온 속도 5℃/min로 200℃까지 승온시키고, 200℃부터 강온 속도 5℃/min로 -70℃까지 강온시키는 가열냉각 시험을 행하고, 23℃부터 150℃까지 승온시킨 경우의 상기 시험편의 팽창량 Eμm와 23℃부터 -65℃까지 강온시킨 경우의 상기 시험편의 수축량 Sμm의 합계량인 팽창 수축량 ESμm를 구하고, 또한 [상기 시험편의 팽창 수축량 ES]×[상기 시험편의 두께]의 값인 팽창 수축 파라미터 Pμm2를 구하고,
그 다음에, [기판의 시험편의 팽창 수축 파라미터 P] - [기판 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치]의 값인 팽창 수축 파라미터 차 ΔP1μm2를 구하고,
그 다음에, [기판의 시험편의 팽창 수축 파라미터 P] - [기판, 제1보호막 및 제2보호막 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치]의 값인 팽창 수축 기준 파라미터 차 ΔP0μm2를 구한 경우의,
ΔP1/ΔP0의 값을, 상기 적층 구조체의 파단 위험인자로 한다.
본 발명의 반도체 장치는, 상기 적층 구조체를 구비하고 있는 점 이외는, 종래의 반도체 장치와 같은 구성으로 할 수 있다.
실시예
이하, 구체적 실시예에 의해, 본 발명에 대해 보다 상세하게 설명한다. 다만, 본 발명은, 이하에 나타내는 실시예에, 아무런 한정되는 것은 아니다.
보호막 형성용 조성물의 제조에 이용된 성분을 이하에 나타낸다.
[중합체 성분(A)]
(A)-1:하기 식(i)-1, (i)-2 및 (i)-3으로 나타나는 구성 단위를 가지는 폴리비닐부티랄(Sekisui Chemical Co.,Ltd. 제 「ESREC BL-10」, 중량평균분자량 25000, 유리전이온도 59℃).
(A)-2:아크릴산 n-부틸(1질량부), 메타크릴산메틸(79질량부), 메타크릴산 글리시딜(5질량부) 및 아크릴산 2-히드록시에틸(15질량부)을 공중합하여 이루어지는 아크릴계 수지(중량평균분자량 370000, 유리전이온도 7℃).
[화 2]
Figure 112019116489519-pct00002
(식 중, l1는 약 28이고, m1는 1 ~ 3이고, n1는 68 ~ 74의 정수이다.)
[열경화성 성분(B)]
·에폭시 수지(B1)
(B1)-1:액상 에폭시 수지(유연성 골격이 도입된 에폭시 수지, DIC 사 제 「EXA4850-150」, 분자량 900)
(B1)-2:다관능 방향족형 에폭시 수지(Nippon Kayaku Co.,Ltd. 제 「EPPN-502 H」)
(B1)-3:디시클로펜타디엔형 에폭시 수지(DIC 사 제 「EPICLON HP-7200 HH」, 에폭시 당량 274 ~ 286 g/eq)
(B1)-4:비스페놀 A형 에폭시 수지(NIPPON SHOKUBAI CO., LTD. 제 「BPA328」)
·열 경화제(B2)
(B2)-1:노볼락형 페놀 수지(SHOWA DENKO K.K. 사 제 「BRG-556」)
(B2)-2:디시안디아미드(고체분산형 잠재성 경화제, ADEKA 사 제 「ADEKA HARDNER EH-3636 AS」, 활성수소량 21 g/eq)
[경화촉진제(C)]
(C)-1:2-페닐-4,5-디히드록시메틸 이미다졸(Shikoku Chemicals Corporation 제 「Curezol 2 PHZ-PW」)
[충전재(D)]
(D)-1:용융 석영 필러(구상 실리카(Ryumori사 제 「SV-10」)를 물리적으로 파쇄한 것, 평균 입자경 8μm)
[커플링제(E)]
(E)-1:실란 커플링제(에폭시기, 메틸기 및 메톡시기를 함유하는 올리고머형 실란 커플링제, Shin-Etsu Silicone 사 제 「X-41-1056」, 에폭시 당량 280 g/eq)
(E)-2:3-글리시독시프로필트리에톡시실란(실란 커플링제, Shin-Etsu Silicone 사 제 「KBE-403」, 메톡시 당량 8.1mmol/g, 분자량 278.4)
(E)-3:3-글리시독시프로필트리메톡시실란(실란 커플링제, Shin-Etsu Silicone 사 제 「KBM-403」, 메톡시 당량 12.7mmol/g, 분자량 236.3)
[착색제(I)]
(I)-1:카본블랙(Mitsubishi Chemical Corporation 제 「MA600」, 평균입경 20 nm)
[실시예 1]
<적층 구조체의 제조>
(열경화성 수지층 형성용 조성물의 제조(1))
중합체 성분(A)-1, 에폭시 수지(B1)-1, 에폭시 수지(B1)-2, 에폭시 수지(B1)-3, 열 경화제(B2)-1, 및 경화촉진제(C)-1을, 이들의 함유량의 비율이 표 1에 나타낸 값이 되도록 메틸에틸케톤에 용해 또는 분산시키고, 23℃에서 교반하는 것으로, 열경화성 수지층 형성용 조성물로서 고형분 농도가 55질량%인 수지층 형성용 조성물(III)-1을 얻었다. 또한 표 1 중의 함유 성분 란의 「-」의 기재는, 열경화성 수지층 형성용 조성물이 그 성분을 함유하고 있지 않는 것을 의미한다. 또한, 표 1에 나타낸 각 성분의 함유량은, 모두 고형분 양이다.
(점착성 수지(I-2a)의 제조)
아크릴산 2-에틸헥실(80질량부) 및 아크릴산-2-히드록시에틸(이하, 「HEA」로 약기한다)(20질량부)를 공중합하여 이루어지는 아크릴계 중합체(분자량 약 700000)에, 2-메타크릴로일옥시 에틸 이소시아네이트(이하, 「MOI」로 약기한다)(상기 아크릴계 중합체 내의 HEA 유래의 수산기의 총 몰 수에 대해서, 2-메타크릴로일옥시 에틸 이소시아네이트 중의 이소시아네이트기의 총 몰 수가 0.8배가 되는 양)을 가하고, 실온 하에서 1일 반응시켜, 측쇄에 메타크릴로일옥시기를 가지는 아크릴계 공중합체인, 자외선 경화성의 점착성 수지(I-2a)를 얻었다.
(제1점착제 조성물(I-2)의 제조)
상기에서 얻어지는 점착성 수지(I-2a)(100질량부)에 대해, 이소시아네이트계 가교제(Nippon Polyurethane Industry Co., Ltd. 제 「Coronate L」, 트리메티롤프로판의 톨릴렌 디이소시아네이트 3량체 부가물)(2.0질량부), 광중합개시제(Ciba specialty chemicals 제 「Irgacure 184」, 1-히드록시시클로헥실 페닐케톤)(0.1질량부)를 첨가하고, 교반하는 것으로, 자외선 경화성인 제1점착제 조성물(I-2)을 얻었다.
(제1지지시트의 제조)
폴리에틸렌 테레프탈레이트제 필름의 한 면이 실리콘처리에 의해 박리 처리된 박리 필름(LINTEC Corporation 제 「SP-PET381031」, 두께 38μm)의 상기 박리 처리면에, 상기에서 얻어지는 제1점착제 조성물(I-2)을 도공하고, 100℃에서 1분 가열 건조시킴으로써, 두께 10μm의 제1점착제층을 형성했다.
그 다음에, 박리 필름 상의 제1점착제층과 폴리우레탄 아크릴레이트제 필름으로 이루어지는 제1기재(두께 400μm)를 첩합하면, 제1기재 및 제1점착제층이 적층되어 이루어져, 제1점착제층상에 박리 필름을 구비한 제1지지시트를 얻었다.
(제1보호막 형성용 시트의 제조)
폴리에틸렌 테레프탈레이트제 필름의 한 면이 실리콘처리에 의해 박리 처리된 박리 필름(LINTEC Corporation 제 「SP-PET381031」, 두께 38μm)의 상기 박리 처리면에, 상기에서 얻어지는 수지층 형성용 조성물(III)-1을 도공하고, 120℃에서 2분간 가열 건조시킴으로써, 두께 30μm의 열경화성 수지 필름을 형성했다.
그 다음에, 상기 제1지지시트로부터 박리 필름을 없애고, 노출된 제1점착제층과, 상기에서 얻어지는 박리 필름 상의 열경화성 수지 필름을 첩합하여, 제1기재, 제1점착제층, 열경화성 수지 필름 및 박리 필름이 이 순서로, 이들의 두께 방향으로 적층되어 이루어지는, 도 5에 나타낸 구성을 가지는 제1보호막 형성용 시트를 얻었다.
(열경화성 수지층 형성용 조성물의 제조(2))
중합체 성분(A)-2, 에폭시 수지(B1)-3, 에폭시 수지(B1)-4, 열 경화제(B2)-2, 경화촉진제(C)-1, 충전재(D)-1, 커플링제(E)-1, 커플링제(E)-2, 커플링제(E)-3, 및 착색제(I)-1을, 이들의 함유량의 비율이 표 1에 나타낸 값이 되도록 메틸에틸케톤에 용해 또는 분산시키고, 23℃에서 교반하는 것으로, 열경화성 수지층 형성용 조성물로서 고형분 농도가 55질량%인 수지층 형성용 조성물(III)-2를 얻었다.
(제2지지시트의 제조)
폴리에틸렌 테레프탈레이트제 필름의 한 면이 실리콘처리에 의해 박리 처리된 박리 필름(LINTEC Corporation 제 「SP-PET381031」, 두께 38μm)의 상기 박리 처리면에, 상술의 제1점착제 조성물(I-2)을 도공하고, 가열 건조시킴으로써, 제1점착제층을 형성했다.
그 다음에, 박리 필름 상의 제1점착제층과 폴리올레핀제 필름으로 이루어지는 제2기재(두께 100μm)를 첩합하여, 제2기재, 제1점착제층 및 박리 필름이 이 순서로, 이들의 두께 방향으로 적층되어 이루어지는 적층물을 제작했다.
그 다음에, 얻어지는 적층물의 박리 필름 측으로부터 제1점착제층에 대해서, 조도 230 mW/㎠, 광량 120 mJ/㎠의 조건에서 자외선을 조사해, 자외선 경화시켜, 제2점착제층으로서 두께 10μm의 제1점착제층의 자외선 경화물이 제2기재 상에 적층되고, 제2점착제층 상에 박리 필름을 더 구비한 제2지지시트를 얻었다.
(제2보호막 형성용 시트의 제조)
폴리에틸렌 테레프탈레이트제 필름의 한 면이 실리콘처리에 의해 박리 처리된 박리 필름(LINTEC Corporation 제 「SP-PET381031」, 두께 38μm)의 상기 박리 처리면에, 상기에서 얻어지는 수지층 형성용 조성물(III)-2를 도공하고, 120℃에서 2분간 가열 건조시킴으로써, 두께 25μm의 열경화성 수지 필름을 형성했다.
그 다음에, 상기 제2지지시트로부터 박리 필름을 없애, 노출된 제2점착제층과, 상기에서 얻어지는 박리 필름 상의 열경화성 수지 필름을 첩합하여, 제2기재, 제2점착제층, 열경화성 수지 필름 및 박리 필름이 이 순서로, 이들의 두께 방향으로 적층되어 이루어지는, 도 5에 나타낸 구성을 가지는 제2보호막 형성용 시트를 얻었다.
(적층 구조체의 제조)
반도체 웨이퍼로서 8 인치 실리콘 웨이퍼의 회로면에, 도 1에 나타내는 것과 마찬가지의 형상으로, 높이가 200μm, 폭이 250μm인 범프를, 범프간의 거리를 400μm로서 다수 가지는 실리콘 웨이퍼(직경 200 mm, 두께 250μm)를 준비했다.
그리고, 상기에서 얻어지는 제1보호막 형성용 시트로부터 박리 필름을 없애, 열경화성 수지 필름을 70℃에서 가열하면서, 이 열경화성 수지 필름의 새롭게 생긴 노출면(제1점착제층을 구비하고 있는 측과는 반대 측의 면)을, 상술의 실리콘 웨이퍼의 제1면(범프 형성면)에 첩부하여, 열경화성 수지 필름을 회로면과 범프의 표면에 밀착시켰다.
그 다음에, 열경화성 수지 필름으로부터 제1지지시트를 없앴다.
한편, 상기에서 얻어지는 제2보호막 형성용 시트로부터 박리 필름을 없애, 열경화성 수지 필름을 70℃에서 가열하면서, 이 열경화성 수지 필름의 새롭게 생긴 노출면(제2점착제층을 구비하고 있는 측과는 반대 측의 면)을, 상술의 실리콘 웨이퍼의 제2면(이면)에 첩부했다.
이상에 의해, 제2기재, 제2점착제층, 경화성 수지 필름, 반도체 웨이퍼, 및 경화성 수지 필름이 이 순서로 적층되어 이루어지는 적층체를 얻었다.
그 다음에, 상기의 2층의 열경화성 수지 필름을, 130℃에서 2시간 가열 처리하는 것으로 열 경화시켜, 제1보호막 및 제2보호막을 형성했다.
그 다음에, 다이싱블레이드를 이용하여, 이러한 제1보호막 및 제2보호막을 구비한 반도체 웨이퍼를 다이싱해 개편화하는 것으로, 크기가 6 cm×6 cm이고, 제1면에 제1보호막을 구비하고 제2면에 제2보호막을 구비하여 이루어지는, 보호막을 가지는 반도체 칩을 얻었다.
그 다음에, 이 보호막을 가지는 반도체 칩을, 제2기재 및 제2점착제층의 적층 시트(다이싱 시트에 상당)로부터 떼어 내고, 픽업 했다.
그 다음에, 이 보호막을 가지는 반도체 칩의, 제1보호막을 관통해 돌출되어 있는 범프 상부의 표면에 플럭스제를 도포하고, 이 범프의 상부에, 유리 에폭시 수지를 구성 재료로 하는 유기 기판(두께 930μm)을 배치하고, 이 상태로 범프 및 유기 기판을, 300℃의 히터 상에서 1분간 가열함으로써, 범프를 통해 보호막을 가지는 반도체 칩을 유기 기판에 접합하여 적층 구조체를 얻었다. 가열 후, 얻어지는 적층 구조체를 세정하여, 플럭스제를 없앴다. 여기서 얻어지는 적층 구조체는, 제1면에 제1보호막을 구비하고 제2면에 제2보호막을 구비한 보호막을 가지는 반도체 칩이, 그 범프를 통해 유기 기판에 접합된 것이다.
<적층 구조체의 평가>
(전단 강도비의 산출)
상기와 같은 방법으로 보호막을 가지는 반도체 칩을 얻었다.
그 다음에, 이 보호막을 가지는 반도체 칩의, 제1보호막을 관통해 돌출되어 있는 범프 상부의 표면에 플럭스제를 도포하고, 이 범프의 상부에, 구리 기판(두께 930μm)을 배치하고, 이 상태로 범프 및 구리 기판을, 300℃의 히터상에서 1분간 가열함으로써, 범프를 통해 보호막을 가지는 반도체 칩을 구리 기판에 접합하여 적층 구조체를 얻었다. 가열 후, 얻어지는 적층 구조체를 세정하여, 플럭스제를 없앴다. 여기서 얻어지는 적층 구조체는, 유기 기판 대신에 구리 기판을 구비하고 있는 점 이외는, 상술의 유기 기판을 구비한 적층 구조체와 같은 것이다. 이러한 적층 구조체를 4개 제조했다.
그 다음에, 접합 강도 시험기기(Nordson 사 제 「DAGE4000 Die shear tester」)을 이용하여, 상기에서 얻어지는, 구리 기판을 구비한 적층 구조체에 대해서, 다이 쉐어 테스트를 행하는 것으로, 보호막을 가지는 반도체 칩과 구리 기판과의 접합 강도, 즉 전단 강도를 측정했다.
보다 구체적으로는, 전단 강도는 이하의 방법으로 측정했다. 즉, 접합 강도 시험기기에 적층 구조체를 세트하고, 적층 구조체 중의 구리 기판을 고정하고, 적층 구조체 중의 보호막을 가지는 반도체 칩에 대해서, 구리 기판의 표면에 대해서 평행 방향으로 힘을 가했다. 이 때, 보호막을 가지는 반도체 칩에 힘을 가하는 툴로서는 제품번호 「SHR-250-9000」의 것을 이용하고, 로드 셀로서는 제품번호 「DS100」의 것을 이용해 쉐어 속도 100μm/sec, 쉐어 높이 5μm의 조건에서 힘을 가했다. 그리고, 보호막을 가지는 반도체 칩과 구리 기판의 접합 상태가 파괴된 경우에 가해진 힘을 읽어내고, 그 값을 적층 구조체의 전단 강도(N)로 했다. 4개의 적층 구조체에 대해서, 이와 같이 전단 강도를 측정하고, 이 때의 측정치의 평균치를 적층 구조체의 전단 강도(N)로서 채용했다.
별도, 제1보호막 및 제2보호막을 구비하지 않는 점 이외는, 상술의 구리 기판을 구비한 적층 구조체와 같은 구조의 비교용 적층 구조체를 4개 제작했다.
그 다음에, 이 비교용 적층 구조체에 대해서, 상술의 적층 구조체의 경우와 같은 방법으로 힘을 가해, 반도체 칩과 구리 기판의 접합 상태가 파괴된 경우에 가해진 힘을 읽어내고, 그 값을 비교용 적층 구조체의 비교용 전단 강도(N)로 했다. 4개의 비교용 적층 구조체에 대해서, 이와 같이 비교용 전단 강도를 측정하고, 이 때의 측정치의 평균치를 비교용 적층 구조체의 비교용 전단 강도(N)로서 채용했다.
이러한 전단 강도(N)의 측정치를 이용하여, [적층 구조체의 전단 강도(N)]/[비교용 적층 구조체의 비교용 전단 강도(N)]의 값을 산출하고, 이 값을 적층 구조체의 전단 강도비로 했다. 결과를 표 2에 나타낸다.
(적층 구조체의 파단 위험인자의 산출)
상술의 유기 기판을 구비한 적층 구조체를 구성하고 있는 모든 층, 즉, 기판(유기 기판), 제1보호막, 반도체 칩 및 제2보호막의 시험편을 제작했다. 이러한 시험편은, 그 폭이 5 mm이고, 길이가 20 mm이고, 이와 같이 크기(폭과 길이)가 다른 점 이외는, 적층 구조체를 구성하고 있는 각 층과 같은(즉, 각 시험편의 두께는 적층 구조체를 구성하고 있는 각 층의 두께와 같은) 것이다. 시험편은 1종에 대해 각각 4개 제작했다.
그 다음에, 열기계 분석 장치(NETCH 사 제 「TMA4000SA」)를 이용하여, 모든 상기 시험편에 대해서, -70℃부터 승온 속도 5℃/min로 200℃까지 승온시키고, 200℃부터 강온 속도 5℃/min로 -70℃까지 강온시키는 가열냉각 시험을 행하고, 23℃부터 150℃까지 승온시킨 경우의 시험편의 팽창량 Eμm와 23℃부터 -65℃까지 강온시킨 경우의 시험편의 수축량 Sμm를 측정했다.
그리고, 시험편 마다, 이러한 측정치의 합계량(절대치의 합계)인 팽창 수축량 ESμm를 구하고, 또한 [시험편의 팽창 수축량 ES(μm)]×[시험편의 두께(μm)]의 값을 산출하고, 팽창 수축 파라미터 Pμm2로 했다. 4개의 시험편에 대해서, 이와 같이 팽창 수축 파라미터 Pμm2를 구하고, 그 평균치를 시험편의 팽창 수축 파라미터 Pμm2로서 채용했다.
그 다음에, [기판의 시험편의 팽창 수축 파라미터 P(μm2)] - [기판 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치(μm2)]의 값인 팽창 수축 파라미터 차 ΔP1μm2를 구했다. 여기서, 「기판 이외의 모든 시험편」이란, 반도체 칩, 제1보호막 및 제2보호막의 시험편이다.
그 다음에, [기판의 시험편의 팽창 수축 파라미터 P(μm2)] - [기판, 제1보호막 및 제2보호막 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치(μm2)]의 값인 팽창 수축 기준 파라미터 차 ΔP0μm2를 구했다. 여기서, 「기판, 제1보호막 및 제2보호막 이외의 모든 시험편」이란, 반도체 칩의 시험편이다.
그 다음에, ΔP1/ΔP0의 값을 산출하고, 이 값을 적층 구조체의 파단 위험인자로 했다. 결과를 표 2에 나타낸다.
(신뢰성 평가)
상술의 유기 기판을 구비한 적층 구조체에 대해서, JEDEC STANDERD 22-A104E에 준거하여, 조건 C(-65℃ ~ 150℃, 노출 시간 10분간)에 의해서, 온도 사이클 시험(TCT라고 약칭하는 경우가 있다)을 행해, 보호막을 가지는 반도체 칩과 유기 기판의 접합 상태가 파괴될 때까지의 사이클 수(회)를 확인했다. 4개의 적층 구조체에 대해 이 온도 사이클 시험을 행해, 상기 사이클 수의 평균치를 구하고, 그 값을 적층 구조체의 신뢰성의 지표로 했다. 결과를 표 2에 나타낸다.
<적층 구조체의 제조 및 평가>
[실시예 2]
제2보호막을 형성하지 않았던 점 이외는, 실시예 1의 경우와 같은 방법으로, 적층 구조체를 얻었다. 여기서 얻어지는 적층 구조체는, 제1면에 제1보호막을 구비하고 제2면에 제2보호막을 구비하지 않는 보호막을 가지는 반도체 칩이, 그 범프를 통해 기판에 접합된 것이다.
그리고, 얻어지는 적층 구조체를, 실시예 1의 경우와 같은 방법으로 평가했다. 결과를 표 2에 나타낸다.
[실시예 3]
반도체 웨이퍼로서 두께가 250μm가 아니라 500μm이고, 그 외의 점은 실시예 2에서 이용한 것과 같은 실리콘 웨이퍼를 준비했다. 그리고, 이 실리콘 웨이퍼를 이용한 점 이외는, 실시예 2의 경우와 같은 방법으로 적층 구조체를 제조하고, 평가했다. 결과를 표 2에 나타낸다.
[실시예 4]
반도체 웨이퍼로서 두께가 250μm가 아니라 500μm이고, 그 외의 점은 실시예 1에서 이용한 것과 같은 실리콘 웨이퍼를 준비했다.
또한, 표 1에 나타낸 바와 같이, 충전재(D)-1(230질량부)을 새롭게 이용한 점 이외는, 상술의 수지층 형성용 조성물(III)-1의 경우와 같은 방법으로, 열경화성 수지층 형성용 조성물로서 고형분 농도가 69질량%인 수지층 형성용 조성물(III)-3을 얻었다.
그리고, 이러한 실리콘 웨이퍼와 수지층 형성용 조성물(III)-3을 이용한 점 이외는, 실시예 2의 경우와 같은 방법으로 적층 구조체를 제조하고, 평가했다. 결과를 표 2에 나타낸다.
[실시예 5]
제2보호막의 두께를 25μm 대신에 43μm로 하고, 제1보호막을 형성하지 않았던 점 이외는, 실시예 1의 경우와 같은 방법으로, 적층 구조체를 얻었다. 여기서 얻어지는 적층 구조체는, 제2면에 제2보호막을 구비하고 제1면에 제1보호막을 구비하지 않는 보호막을 가지는 반도체 칩이, 그 범프를 통해 기판에 접합된 것이다.
그리고, 얻어지는 적층 구조체를, 실시예 1의 경우와 같은 방법으로 평가했다. 결과를 표 3에 나타낸다.
[비교예 1]
경화촉진제(C)-1을 이용하지 않았던 점 이외는, 실시예 1의 경우와 같은 방법으로, 열경화성 수지층 형성용 조성물로서 수지층 형성용 조성물(IX)-1을 얻었다.
그리고, 수지층 형성용 조성물(III)-1 대신에, 이 수지층 형성용 조성물(IX)-1을 이용한 점 이외는, 실시예 2의 경우와 같은 방법으로, 적층 구조체를 제조하고, 그 평가를 행했다. 결과를 표 3에 나타낸다.
[비교예 2]
반도체 웨이퍼로서 두께가 250μm가 아니라 500μm이고, 그 외의 점은 실시예 1에서 이용한 것과 같은 실리콘 웨이퍼를 준비했다.
그리고, 이 실리콘 웨이퍼를 이용해 제1보호막을 형성하지 않았던 점 이외는, 실시예 1의 경우와 같은 방법으로, 적층 구조체를 얻었다. 여기서 얻어지는 적층 구조체는, 제2면에 제2보호막을 구비하고 제1면에 제1보호막을 구비하지 않는 보호막을 가지는 반도체 칩이, 그 범프를 통해 기판에 접합된 것이다.
그리고, 얻어지는 적층 구조체를, 실시예 1의 경우와 같은 방법으로 평가했다. 결과를 표 3에 나타낸다.
<비교용 적층 구조체의 제조 및 평가>
[실험예 1]
반도체 웨이퍼로서 실시예 1에서 이용한 것과 같은 것(즉, 8 인치 실리콘 웨이퍼)를 이용해 그 제2면(이면)에 다이싱 시트를 첩부했다.
그 다음에, 실시예 1의 경우와 같은 방법으로, 이 제1보호막 및 제2보호막을 모두 구비하지 않는 반도체 웨이퍼를 다이싱 해 개편화하는 것으로, 반도체 칩으로 하고, 이 반도체 칩을 픽업 했다.
그 다음에, 상술의 보호막을 가지는 반도체 칩 대신에, 이 제1보호막 및 제2보호막을 모두 구비하지 않는 반도체 칩을 이용한 점 이외는, 실시예 1의 경우와 같은 방법으로, 적층 구조체(비교용 적층 구조체)를 얻었다. 여기서 얻어지는 비교용 적층 구조체는, 반도체 칩이 단독으로, 그 범프를 통해 기판에 접합된 것이고, 상술의 구리 기판을 구비한 비교용 적층 구조체와는 다른 것이다.
그 다음에, 이 비교용 적층 구조체에 대해서, 실시예 1의 경우와 같은 방법으로, 신뢰성 평가를 행했다. 결과를 표 3에 나타낸다.
Figure 112019116489519-pct00003
Figure 112019116489519-pct00004
Figure 112019116489519-pct00005
상기 결과로부터 분명한 바와 같이, 실시예 1 ~ 5에서는, 적층 구조체의 전단 강도비가 1.15 ~ 2.00이고, 파단 위험인자가 0.83 ~ 0.90인 것으로, 보호막을 가지는 반도체 칩과 유기 기판의 접합 상태가 파괴될 때까지의 사이클 수가 300회 이상이고, 온도 변화가 격렬한 조건 하에서도, 장시간에 걸쳐서, 보호막을 가지는 반도체 칩의 기판에 대한 접합이 안정했다.
반면, 비교예 1에서는, 적층 구조체의 전단 강도비가 1.05 미만이고, 파단 위험인자가 0.9보다 큰 것으로, 보호막을 가지는 반도체 칩과 유기 기판의 접합 상태가 파괴될 때까지의 사이클 수가 적고, 온도 변화가 격렬한 조건 하에서, 보호막을 가지는 반도체 칩의 기판에 대한 접합이 불안정했다.
비교예 2에서는, 적층 구조체의 전단 강도비가 2보다 크고, 파단 위험인자가 0.9보다 큰 것으로, 보호막을 가지는 반도체 칩과 유기 기판의 접합 상태가 파괴될 때까지의 사이클 수가 적고, 온도 변화가 격렬한 조건 하에서, 보호막을 가지는 반도체 칩의 기판에 대한 접합이 불안정했다.
본 발명은, 플립 칩 실장 방법에 사용되는, 접속 패드부에 범프를 가지는 반도체 칩 등의 제조에 이용 가능하다.
1, 2, 3···적층 구조체
10, 20, 30···보호막을 가지는 반도체 칩
11···반도체 칩
11a···반도체 칩의 제1면
11b···반도체 칩의 제2면
111···범프
111a···범프의 상부
12···제1보호막
13···제2보호막
14···기판
14a···기판의 제1면
9···비교용 적층 구조체

Claims (2)

  1. 반도체 장치의 제조 방법으로서,
    적어도, 반도체 칩에서의 범프를 가지는 제1면에 제1보호막을 구비하고 있거나, 또는 반도체 칩에서의 상기 제1면과는 반대 측의 제2면에 제2보호막을 구비하고 있는, 보호막을 가지는 반도체 칩을 제작하는 것, 및
    상기 보호막을 가지는 반도체 칩이, 범프를 통해 기판에 접합된 적층 구조체를 제작하는 것, 을 포함하고;
    상기 보호막을 가지는 반도체 칩의 제작에서, 상기 제1보호막은, 상기 범프의 상부가, 상기 제1보호막을 관통해 돌출하도록 형성되고;
    상기 제1보호막 또는 제2보호막은, 하기 방법으로 상기 적층 구조체의 전단 강도비 및 파단 위험인자를 측정한 경우, 상기 전단 강도비가 1.05 ~ 2가 되고, 또한 상기 파단 위험인자가 -0.9 ~ 0.9가 되는 특성을 가지는 보호막인, 반도체 장치의 제조 방법.
    <적층 구조체의 전단 강도비>
    상기 기판이 구리 기판인 상기 적층 구조체의 시험편을 제작하고, 상기 적층 구조체의 시험편 중의 상기 구리 기판을 고정하고, 상기 적층 구조체의 시험편 중의 보호막을 가지는 반도체 칩에 대해서, 상기 구리 기판의 표면에 대해서 평행 방향으로 힘을 가해, 상기 보호막을 가지는 반도체 칩과 상기 구리 기판의 접합 상태가 파괴된 경우의 상기 힘을 상기 적층 구조체의 전단 강도(N)로 하고,
    상기 제1보호막 및 제2보호막을 구비하지 않는 점 이외는, 상기 적층 구조체의 시험편과 같은 구조의 비교용 시험편을 제작하고, 상기 적층 구조체의 시험편과 같은 방법으로 힘을 가해, 상기 비교용 시험편의 반도체 칩과 구리 기판의 접합 상태가 파괴된 경우의 상기 힘을 비교용 적층 구조체의 비교용 전단 강도(N)로 한 경우에,
    [상기 적층 구조체의 전단 강도]/[상기 비교용 적층 구조체의 비교용 전단 강도]의 값을, 상기 적층 구조체의 전단 강도비로 한다.
    <적층 구조체의 파단 위험인자>
    상기 적층 구조체를 구성하고 있는 모든 층의, 폭 5 mm, 길이 20 mm의 시험편을 제작하고, 모든 상기 시험편에 대해서, -70℃부터 승온 속도 5℃/min로 200℃까지 승온시키고, 200℃부터 강온 속도 5℃/min로 -70℃까지 강온시키는 가열냉각 시험을 행하고, 23℃부터 150℃까지 승온시킨 경우의 상기 시험편의 팽창량 Eμm와 23℃부터 -65℃까지 강온시킨 경우의 상기 시험편의 수축량 Sμm의 합계량인 팽창 수축량 ESμm를 구하고, 또한 [상기 시험편의 팽창 수축량 ES]×[상기 시험편의 두께]의 값인 팽창 수축 파라미터 Pμm2를 구하고,
    그 다음에, [기판의 시험편의 팽창 수축 파라미터 P] - [기판 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치]의 값인 팽창 수축 파라미터 차 ΔP1μm2를 구하고,
    그 다음에, [기판의 시험편의 팽창 수축 파라미터 P] - [기판, 제1보호막 및 제2보호막 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치]의 값인 팽창 수축 기준 파라미터 차 ΔP0μm2를 구한 경우의,
    ΔP1/ΔP0의 값을, 상기 적층 구조체의 파단 위험인자로 한다.
  2. 범프를 가지는 보호막을 가지는 반도체 칩이, 상기 범프를 통해 기판에 접합된 적층 구조체를 포함하는 반도체 장치로서,
    상기 보호막을 가지는 반도체 칩은, 적어도, 반도체 칩에서의 범프를 가지는 제1면에 제1보호막을 구비하고 있거나, 또는 상기 반도체 칩에서의 상기 제1면과는 반대 측의 제2면에 제2보호막을 구비하고 있고,
    상기 제1보호막에서는, 상기 범프의 상부가 상기 제1보호막을 관통해 돌출되어 있고,
    상기 제1보호막 또는 제2보호막은, 하기 방법으로 상기 적층 구조체의 전단 강도비 및 파단 위험인자를 측정한 경우, 상기 전단 강도비가 1.05 ~ 2가 되고, 또한 상기 파단 위험인자가 -0.9 ~ 0.9가 되는 특성을 가지는 보호막인, 반도체 장치.
    <적층 구조체의 전단 강도비>
    상기 기판이 구리 기판인 상기 적층 구조체의 시험편을 제작하고, 상기 적층 구조체의 시험편 중의 상기 구리 기판을 고정하고, 상기 적층 구조체의 시험편 중의 보호막을 가지는 반도체 칩에 대해서, 상기 구리 기판의 표면에 대해서 평행 방향으로 힘을 가해, 상기 보호막을 가지는 반도체 칩과 상기 구리 기판의 접합 상태가 파괴된 경우의 상기 힘을 상기 적층 구조체의 전단 강도(N)로 하고,
    상기 제1보호막 및 제2보호막을 구비하지 않는 점 이외는, 상기 적층 구조체의 시험편과 같은 구조의 비교용 시험편을 제작하고, 상기 적층 구조체의 시험편과 같은 방법으로 힘을 가해, 상기 비교용 시험편의 반도체 칩과 구리 기판의 접합 상태가 파괴된 경우의 상기 힘을 비교용 적층 구조체의 비교용 전단 강도(N)로 한 경우에,
    [상기 적층 구조체의 전단 강도]/[상기 비교용 적층 구조체의 비교용 전단 강도]의 값을, 상기 적층 구조체의 전단 강도비로 한다.
    <적층 구조체의 파단 위험인자>
    상기 적층 구조체를 구성하고 있는 모든 층의, 폭 5 mm, 길이 20 mm의 시험편을 제작하고, 모든 상기 시험편에 대해서, -70℃부터 승온 속도 5℃/min로 200℃까지 승온시키고, 200℃부터 강온 속도 5℃/min로 -70℃까지 강온시키는 가열냉각 시험을 행하고, 23℃부터 150℃까지 승온시킨 경우의 상기 시험편의 팽창량 Eμm와 23℃부터 -65℃까지 강온시킨 경우의 상기 시험편의 수축량 Sμm의 합계량인 팽창 수축량 ESμm를 구하고, 또한 [상기 시험편의 팽창 수축량 ES]×[상기 시험편의 두께]의 값인 팽창 수축 파라미터 Pμm2를 구하고,
    그 다음에, [기판의 시험편의 팽창 수축 파라미터 P] - [기판 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치]의 값인 팽창 수축 파라미터 차 ΔP1μm2를 구하고,
    그 다음에, [기판의 시험편의 팽창 수축 파라미터 P] - [기판, 제1보호막 및 제2보호막 이외의 모든 시험편의 팽창 수축 파라미터 P의 합계치]의 값인 팽창 수축 기준 파라미터 차 ΔP0μm2를 구한 경우의,
    ΔP1/ΔP0의 값을, 상기 적층 구조체의 파단 위험인자로 한다.
KR1020197033559A 2017-05-17 2018-05-15 반도체 장치 및 이의 제조 방법 KR102387943B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-097994 2017-05-17
JP2017097994 2017-05-17
PCT/JP2018/018738 WO2018212171A1 (ja) 2017-05-17 2018-05-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20200008118A KR20200008118A (ko) 2020-01-23
KR102387943B1 true KR102387943B1 (ko) 2022-04-18

Family

ID=64273757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197033559A KR102387943B1 (ko) 2017-05-17 2018-05-15 반도체 장치 및 이의 제조 방법

Country Status (6)

Country Link
JP (1) JP6438181B1 (ko)
KR (1) KR102387943B1 (ko)
CN (1) CN110622302B (ko)
PH (1) PH12019502541A1 (ko)
TW (1) TWI765038B (ko)
WO (1) WO2018212171A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826660B (zh) * 2019-03-07 2023-12-21 日商琳得科股份有限公司 黏晶片、以及附膜狀接著劑之半導體晶片之製造方法
TW202136448A (zh) * 2020-02-27 2021-10-01 日商琳得科股份有限公司 保護膜形成用片、具保護膜之晶片的製造方法、以及積層物
CN116745903B (zh) * 2021-02-03 2024-02-02 住友电木株式会社 密封用树脂组合物和半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012611A (ja) 1998-06-26 2000-01-14 Matsushita Electric Ind Co Ltd 電子部品の実装体および電子部品の実装方法
JP2002270634A (ja) 2001-03-08 2002-09-20 Rohm Co Ltd 半導体装置
JP2014216611A (ja) 2013-04-30 2014-11-17 日東電工株式会社 フィルム状接着剤、ダイシングテープ一体型フィルム状接着剤、及び、半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2250059B1 (ko) 1973-10-31 1976-10-01 Sefa Sa
KR100637305B1 (ko) * 2002-02-27 2006-10-23 히다치 가세고교 가부시끼가이샤 봉지용 에폭시 수지 조성물 및 이를 사용한 전자 부품 장치
JP2004134487A (ja) * 2002-10-09 2004-04-30 Toray Ind Inc 半導体装置の製造方法および半導体装置
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
TWI222687B (en) * 2003-08-14 2004-10-21 Advanced Semiconductor Eng Semiconductor chip with bumps and method for manufacturing the same
JP2011228637A (ja) * 2010-03-30 2011-11-10 Furukawa Electric Co Ltd:The チップ保護用フィルム
TWM422754U (en) * 2010-10-06 2012-02-11 Xintec Inc Chip structure
JP5830250B2 (ja) 2011-02-15 2015-12-09 日東電工株式会社 半導体装置の製造方法
JP2012241063A (ja) * 2011-05-17 2012-12-10 Nitto Denko Corp 半導体装置製造用の接着シート
CN102842541A (zh) 2011-06-22 2012-12-26 日东电工株式会社 层叠膜及其使用
JP6347657B2 (ja) * 2014-04-22 2018-06-27 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法
TWI712670B (zh) * 2014-08-22 2020-12-11 日商琳得科股份有限公司 保護膜形成用片以及附有保護膜的晶片的製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012611A (ja) 1998-06-26 2000-01-14 Matsushita Electric Ind Co Ltd 電子部品の実装体および電子部品の実装方法
JP2002270634A (ja) 2001-03-08 2002-09-20 Rohm Co Ltd 半導体装置
JP2014216611A (ja) 2013-04-30 2014-11-17 日東電工株式会社 フィルム状接着剤、ダイシングテープ一体型フィルム状接着剤、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
TW201901772A (zh) 2019-01-01
KR20200008118A (ko) 2020-01-23
PH12019502541A1 (en) 2020-07-13
JPWO2018212171A1 (ja) 2019-06-27
TWI765038B (zh) 2022-05-21
JP6438181B1 (ja) 2018-12-12
WO2018212171A1 (ja) 2018-11-22
CN110622302B (zh) 2022-11-22
CN110622302A (zh) 2019-12-27

Similar Documents

Publication Publication Date Title
KR102528605B1 (ko) 제1 보호막 형성용 시트, 제1 보호막 형성 방법 및 반도체 칩의 제조 방법
US11594458B2 (en) Curable resin film and first protective film forming sheet
KR102412725B1 (ko) 제1 보호막 형성용 시트
KR20220018615A (ko) 보호막 형성용 필름 및 보호막 형성용 복합 시트
KR102637855B1 (ko) 필름상 접착제 및 반도체 가공용 시트
KR102387943B1 (ko) 반도체 장치 및 이의 제조 방법
KR20220147063A (ko) 열경화성 수지 필름, 복합 시트, 및 제1 보호막이 형성된 반도체 칩의 제조 방법
TWI805704B (zh) 保護膜形成用複合片及附有保護膜的半導體晶片的製造方法
KR102541134B1 (ko) 열경화성 수지 필름과 제2 보호막 형성 필름의 키트, 열경화성 수지 필름, 제1 보호막 형성용 시트 및 반도체 웨이퍼용 제1 보호막의 형성 방법
KR102538766B1 (ko) 경화성 수지 필름 및 제1 보호막 형성용 시트
JP6774301B2 (ja) 熱硬化性樹脂フィルム及び第1保護膜形成用シート
KR102534927B1 (ko) 열경화성 수지 필름, 제1 보호막 형성용 시트 및 제1 보호막의 형성 방법
KR102591206B1 (ko) 경화성 수지 필름 및 제1 보호막 형성용 시트
KR102544368B1 (ko) 보호막 형성용 시트
KR102596665B1 (ko) 보호막 형성용 필름, 보호막 형성용 복합 시트, 검사 방법 및 식별 방법
KR102328791B1 (ko) 보호막 형성용 복합 시트
JP6907122B2 (ja) 硬化性樹脂フィルム及び第1保護膜形成用シート
KR20210098962A (ko) 보호막 형성용 복합 시트, 및 반도체 칩의 제조 방법
KR102594248B1 (ko) 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법
WO2020196156A1 (ja) フィルム状接着剤及び半導体加工用シート
TW202342273A (zh) 第1保護膜形成用片、半導體裝置之製造方法、以及片之用途
KR20210098975A (ko) 보호막 형성용 복합 시트, 및 반도체 칩의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant