JP2000012611A - 電子部品の実装体および電子部品の実装方法 - Google Patents

電子部品の実装体および電子部品の実装方法

Info

Publication number
JP2000012611A
JP2000012611A JP10180098A JP18009898A JP2000012611A JP 2000012611 A JP2000012611 A JP 2000012611A JP 10180098 A JP10180098 A JP 10180098A JP 18009898 A JP18009898 A JP 18009898A JP 2000012611 A JP2000012611 A JP 2000012611A
Authority
JP
Japan
Prior art keywords
electronic component
bump
mounting
thermal expansion
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10180098A
Other languages
English (en)
Other versions
JP3565023B2 (ja
Inventor
Mitsuru Osono
満 大園
Seiji Sakami
省二 酒見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18009898A priority Critical patent/JP3565023B2/ja
Publication of JP2000012611A publication Critical patent/JP2000012611A/ja
Application granted granted Critical
Publication of JP3565023B2 publication Critical patent/JP3565023B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の実装後の信頼性を確保すること
ができる電子部品の実装体および電子部品の実装方法な
らびに電子部品を提供すること。 【解決手段】 金バンプ４を基板１０の電極１１に接合
し電子部品６と基板１０の間に封止樹脂１３を充填して
成る電子部品の実装体において、電子部品６は半導体素
子１のバンプ形成面にこの金バンプ４の高さ寸法より小
さい厚さ寸法の絶縁物層５を形成して成り、絶縁物層５
は封止樹脂１３と比較して低吸湿性の材質であり、さら
に絶縁物層５の熱膨張率は、半導体素子１の熱膨張率と
基板１０の熱膨張率の中間の値であり、絶縁物層５が熱
応力を緩和する応力緩和層となっている。これにより、
金バンプ４の接合部に水分の侵入から保護し、さらに実
装後の熱サイクルによる熱応力を緩和してすることを防
止し、実装後の信頼性を向上させることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品を基板に
実装してなる電子部品の実装体および電子部品の実装方
法ならびに電子部品に関するものである。
【０００２】
【従来の技術】半導体素子を基板に実装する方法とし
て、半導体に突出電極であるバンプを形成し、このバン
プを基板の電極に接合する方法が知られている。この方
法では、バンプと電極の接合部は電気的な導通ととも
に、半導体素子本体を基板に固着させる機能をも有して
いる。ところが、実装後の使用環境によっては雰囲気温
度の変化によるヒートサイクルによって接合部に繰り返
し熱応力が発生し、接合部が破断する場合がある。この
ため、この熱応力を緩和する目的や、水分などの異物の
侵入を防止する目的で、接合部周囲に樹脂を充填して樹
脂封止を行うなどの対策が実施されている。
【０００３】
【発明が解決しようとする課題】しかしながら、この樹
脂封止は有効ではあるものの、封止樹脂を透してなお幾
分かの水分がバンプと半導体素子との接合部に侵入し、
この接合部を水分から完全に保護することができず、ま
た、半導体素子や基板の各材質の熱膨張率の差に起因す
る熱応力の緩和効果は十分ではなく、特に封止樹脂と半
導体素子との界面にはなお大きな熱応力が発生して界面
が剥離する場合があった。このため、場合によっては半
導体素子の電極とバンプの接合面が破断したり、界面の
剥離面から水分が侵入して電極の腐食を発生させるな
ど、実装後の信頼性が確保されないという問題点があっ
た。
【０００４】そこで本発明は、半導体素子の実装後の信
頼性を確保することができる電子部品の実装体および電
子部品の実装方法ならびに電子部品を提供することを目
的とする。
【０００５】
【課題を解決するための手段】請求項１記載の電子部品
の実装体は、バンプを基板の電極に接合し前記電子部品
と前記基板面の間に封止樹脂を充填して成る電子部品の
実装体であって、前記電子部品は半導体素子のバンプ形
成面に、このバンプの基部を覆いバンプの高さ寸法より
小さい厚さ寸法の絶縁物層を形成して成り、前記絶縁物
層は前記封止樹脂と比較して相対的に低吸湿性の材質で
あるようにした。
【０００６】請求項２記載の電子部品の実装体は、請求
項１記載の電子部品の実装体であって、前記絶縁物層の
熱膨張率は、前記半導体素子の熱膨張率と前記基板の熱
膨張率の中間の値であり、前記絶縁物層が熱応力を緩和
する応力緩和層となっている。
【０００７】請求項３記載の電子部品は、半導体素子の
バンプ形成面に、このバンプの基部を覆いバンプの高さ
寸法より小さい厚さ寸法の絶縁物層を形成して成る電子
部品であって、前記絶縁物層はこの電子部品の実装に際
して電子部品と実装対象の基板の間に充填される封止樹
脂と比較して相対的に低吸湿性の材質である。
【０００８】請求項４記載の電子部品の実装方法は、半
導体素子のバンプ形成面に、このバンプの基部を覆いバ
ンプの高さ寸法より小さい厚さ寸法の絶縁物層を形成し
た電子部品の前記バンプを基板の電極に接合し、前記電
子部品と前記基板面の間に封止樹脂を充填する電子部品
の実装方法であって、前記絶縁物層は前記封止樹脂と比
較して相対的に低吸湿性の材質である。
【０００９】請求項５記載の電子部品の実装方法は、請
求項４記載の電子部品の実装方法であって、前記絶縁物
層の熱膨張率は、前記半導体素子の熱膨張率と前記基板
の熱膨張率の中間の値であり、前記絶縁物層が熱応力を
緩和する応力緩和層となっている。
【００１０】各請求項記載の発明によれば、半導体素子
のバンプ形成面に封止樹脂と比較して低吸湿性の絶縁物
層を設けることにより、バンプと半導体素子の接合部へ
の水分の侵入を防止することができる。さらに好ましく
は前記絶縁物の熱膨張率を、半導体素子の熱膨張率と、
基板の熱膨張率の中間の値とすることにより、実装後の
熱サイクルによって発生する熱応力を緩和することがで
きる。
【００１１】
【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。図１（ａ），（ｂ），（ｃ）、図２
（ａ），（ｂ），（ｃ）、図３（ａ），（ｂ）は本発明
の一実施の形態の電子部品の実装方法の工程説明図、図
４、図５（ａ）は同電子部品の断面図、図５（ｂ）は同
電子部品の部分拡大図である。
【００１２】まず図１を参照して電子部品について説明
する。図１（ａ）において、半導体素子１の表面には外
部接続用の電極２が形成されており、この電極２以外の
部分は保護膜３で被覆されている。次に図１（ｂ）に示
すように、電極２の上面にワイヤボンディングにより金
バンプ４が形成される。この後図１（ｃ）に示すよう
に、保護膜３上に絶縁物層５が形成されて、電子部品６
が形成される。
【００１３】このとき、絶縁物層５の厚さ寸法は、金バ
ンプ４の高さ寸法より小さくなるように（より望ましく
は、絶縁物層５の上面が金バンプ４の最大幅の部分より
高くならないよう）設定される。この絶縁物層５は金バ
ンプ４の基部と電極２と保護膜３の表面を覆う構造とな
っている。なお、ここではバンプとして金バンプ４を用
いる例を示しているが、バンプの材質としては、金以外
のものを使用することも可能である。また、バンプの形
成方法も、ワイヤボンディング以外に金属ボールを搭載
（接合）する方法等、他の方法でも良い。
【００１４】ここで絶縁物層５を構成する材質について
説明する。絶縁物としては、熱硬化性樹脂や、ＳｉＮや
ＳｉＣなどのセラミックなどが用いられ、保護膜３との
密着性を有し、電子部品の使用環境下において水分を透
過させ難い低吸湿性の材質である。本実施の形態で用い
られる絶縁物層５の材質には、吸湿率（８５℃／６０
％、２４ｈ）が０．５％以下のものが用いられ、封止樹
脂として用いられるエポキシ樹脂の吸湿率約２％と比較
して、低吸湿性のものとなっている。
【００１５】さらに絶縁物層５の熱膨張率は、半導体素
子１の材質であるＳｉの熱膨張率と、この電子部品が実
装される基板の材質の熱膨張率の中間の値となるように
材質が選定される。すなわち、半導体素子１の材質であ
るＳｉの熱膨張率は３ｐｐｍ程度、電子部品が実装され
る基板の材質であるガラスエポキシ板の熱膨張率は１５
ｐｐｍ以上であり、絶縁物層５の材質としてはこれらの
値の中間となるような熱膨張率の熱硬化性樹脂やセラミ
ックが選定される。
【００１６】次に、このようにして形成された電子部品
６の基板への実装について説明する。図２（ａ）に示す
ように、電子部品６を搭載ヘッド７に保持させる。そし
て電極１１上にプリコート半田１２が形成された基板１
０に対して電子部品６を位置合わせし、搭載ヘッド７を
下降させて金バンプ４の下端部をプリコート半田１２に
対して押圧する。そして電子部品６を加熱することによ
りプリコート半田１２が溶融し、図２（ｂ）に示すよう
に金バンプ４は電極１１に半田接合される。
【００１７】次いで図２（ｃ）に示すように、電子部品
６の絶縁物層５と基板１０の間には封止樹脂１３が注入
され、半導体素子の実装体が形成される。この実装体
は、半導体素子１と基板１０の間に絶縁物層５が介在す
る構造となっており、前述のように絶縁物層５の熱膨張
率は半導体素子１と基板１０のそれぞれの熱膨張率の中
間の値となっているため、実装後にヒートサイクルが作
用した場合において半導体素子１と基板１０の熱膨張率
の差に起因する熱応力を絶縁物層５を中間に介在させる
ことによって緩和することができる。すなわち絶縁物層
５は、温度変化時に発生する熱応力を緩和する応力緩和
層となっている。なお、本実施の形態では、絶縁物層５
として１種類の材質を用いた単一層の例を示している
が、吸湿率や熱膨張率が前述の関係を満たす限りにおい
て異なる材質の複数層からなる絶縁物層としてもよい。
【００１８】また絶縁物層５は低吸湿性であることか
ら、実装後に電極２の周囲に水分が侵入しにくく、電極
２の水分による腐食を防止することができる。さらに
は、半田接合時に電極２が絶縁物層５により完全に覆わ
れているので、溶融半田が電極２まで這い上ることによ
る電極２の腐食が発生しない。なお本実施の形態では、
電子部品の実装後に封止樹脂を注入する例を示したが、
封止樹脂を事前に塗布した状態から実装する場合におい
ても同様である。
【００１９】次に図３を参照して、導電性樹脂を用いた
電子部品６の実装例について説明する。図３（ａ）にお
いて、電子部品６は、金バンプ４の先端部４ａをフラッ
トニング処理された状態で、搭載ヘッド７に保持されて
いる。基板１０の電極１１上には、導電性粒子１４ａを
含んだ導電性樹脂１４が塗布され、またはテープ状に加
工された状態で貼り付けられている。電子部品６を基板
１０に位置合わせした後、搭載ヘッド７を下降させて電
子部品６を基板１０に搭載し、金バンプ４の先端部４ａ
を電極１１に対して押圧する。これにより、図３（ｂ）
に示すように、金バンプ４と電極１１は導電性粒子１４
ａを介して導通するとともに、導電性樹脂１４が硬化す
ることにより電子部品６は基板１０に固着されて実装が
完了する。このとき、絶縁物層５が実装後の熱応力を緩
和する応力緩和層となること、また電極２が水分から有
効に保護されることについては前述の実装例と同様であ
る。
【００２０】なお、本発明は上記実施の形態に限定され
るものではなく、例えば図４に示すように、絶縁物層
５’を金バンプ４の基部の近傍のみに形成するようにし
てもよい。この方法によっても、金バンプ４の周辺の熱
応力を緩和できるとともに、電極２を水分の侵入や半田
の這い上がりから保護することができる。
【００２１】また図５（ａ）に示すように、電極２上に
耐湿性の導電膜１５を設け、その上面に金バンプ４を設
けるようにしてもよい。このとき、導電膜１５は単層で
あっても、また図５（ｂ）に示すように多層の導電膜を
用い、例えばＴｉ膜１５ａ、Ｎｉ膜１５ｂおよびＡｕ膜
１５ｃなどの構成としてもよい。さらには金バンプ４と
基板１の電極１１とを直接熱圧着するようにしてもよ
い。いずれの例においても、熱応力を緩和することによ
り、また電極２を腐食から保護することにより、実装後
の信頼性を向上させることができる。
【００２２】
【発明の効果】本発明によれば、半導体素子のバンプ形
成面に封止樹脂と比較して低吸湿性の絶縁物層を設けた
ので、実装後にバンプと半導体素子の接合部へ水分が侵
入することを防止して、接合部の腐食を防止して信頼性
を向上させることができる。さらに好ましくは前記絶縁
物の熱膨張率を、半導体素子の熱膨張率と、基板の熱膨
張率の中間の値とすれば、実装後の熱サイクルによって
発生する熱応力を緩和し、接合部の破断を防止してさら
に信頼性を向上させることができる。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施の形態の電子部品の実装
方法の工程説明図 （ｂ）本発明の一実施の形態の電子部品の実装方法の工
程説明図 （ｃ）本発明の一実施の形態の電子部品の実装方法の工
程説明図
【図２】（ａ）本発明の一実施の形態の電子部品の実装
方法の工程説明図 （ｂ）本発明の一実施の形態の電子部品の実装方法の工
程説明図 （ｃ）本発明の一実施の形態の電子部品の実装方法の工
程説明図
【図３】（ａ）本発明の一実施の形態の電子部品の実装
方法の工程説明図 （ｂ）本発明の一実施の形態の電子部品の実装方法の工
程説明図
【図４】本発明の一実施の形態の電子部品の断面図
【図５】（ａ）本発明の一実施の形態の電子部品の断面
図 （ｂ）本発明の一実施の形態の電子部品の部分拡大図
【符号の説明】
１ 半導体素子 ２ 電極 ３ 保護膜 ４ 金バンプ ５ 絶縁物層 ６ 電子部品 １０ 基板 １２ プリコート半田 １３ 封止樹脂 １４ 導電性樹脂

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】電子部品のバンプを基板の電極に接合し前
    記電子部品と前記基板面の間に封止樹脂を充填して成る
    電子部品の実装体であって、前記電子部品は半導体素子
    のバンプ形成面に、このバンプの基部を覆いバンプの高
    さ寸法より小さい厚さ寸法の絶縁物層を形成して成り、
    前記絶縁物層は前記封止樹脂と比較して相対的に低吸湿
    性の材質であることを特徴とする電子部品の実装体。
  2. 【請求項２】前記絶縁物層の熱膨張率は、前記半導体素
    子の熱膨張率と前記基板の熱膨張率の中間の値であり、
    前記絶縁物層が熱応力を緩和する応力緩和層となってい
    ることを特徴とする請求項１記載の電子部品の実装体。
  3. 【請求項３】半導体素子のバンプ形成面に、このバンプ
    の基部を覆いバンプの高さ寸法より小さい厚さ寸法の絶
    縁物層を形成して成る電子部品であって、前記絶縁物層
    はこの電子部品の実装に際して電子部品と実装対象の基
    板の間に充填される封止樹脂と比較して相対的に低吸湿
    性の材質であることを特徴とする電子部品。
  4. 【請求項４】半導体素子のバンプ形成面に、このバンプ
    の基部を覆いバンプの高さ寸法より小さい厚さ寸法の絶
    縁物層を形成した電子部品の前記バンプを基板の電極に
    接合し、前記電子部品と前記基板面の間に封止樹脂を充
    填する電子部品の実装方法であって、前記絶縁物層は前
    記封止樹脂と比較して相対的に低吸湿性の材質であるこ
    とを特徴とする電子部品の実装方法。
  5. 【請求項５】前記絶縁物層の熱膨張率は、前記半導体素
    子の熱膨張率と前記基板の熱膨張率の中間の値であり、
    前記絶縁物層が熱応力を緩和する応力緩和層となってい
    ることを特徴とする請求項４記載の電子部品の実装方
    法。
JP18009898A 1998-06-26 1998-06-26 電子部品の実装体および電子部品 Expired - Lifetime JP3565023B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18009898A JP3565023B2 (ja) 1998-06-26 1998-06-26 電子部品の実装体および電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18009898A JP3565023B2 (ja) 1998-06-26 1998-06-26 電子部品の実装体および電子部品

Publications (2)

Publication Number Publication Date
JP2000012611A true JP2000012611A (ja) 2000-01-14
JP3565023B2 JP3565023B2 (ja) 2004-09-15

Family

ID=16077406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18009898A Expired - Lifetime JP3565023B2 (ja) 1998-06-26 1998-06-26 電子部品の実装体および電子部品

Country Status (1)

Country Link
JP (1) JP3565023B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018212171A1 (ja) * 2017-05-17 2018-11-22 リンテック株式会社 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018212171A1 (ja) * 2017-05-17 2018-11-22 リンテック株式会社 半導体装置及びその製造方法
JP6438181B1 (ja) * 2017-05-17 2018-12-12 リンテック株式会社 半導体装置及びその製造方法
CN110622302A (zh) * 2017-05-17 2019-12-27 琳得科株式会社 半导体装置及其制造方法
KR20200008118A (ko) * 2017-05-17 2020-01-23 린텍 가부시키가이샤 반도체 장치 및 이의 제조 방법
KR102387943B1 (ko) 2017-05-17 2022-04-18 린텍 가부시키가이샤 반도체 장치 및 이의 제조 방법
CN110622302B (zh) * 2017-05-17 2022-11-22 琳得科株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP3565023B2 (ja) 2004-09-15

Similar Documents

Publication Publication Date Title
JP2571024B2 (ja) マルチチップモジュール
JPH11145336A (ja) バンプ付電子部品の実装構造および実装方法
JP2943764B2 (ja) フリップチップ実装型半導体素子の樹脂封止構造
JP3520208B2 (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JPH0997815A (ja) フリップチップ接合方法およびそれにより得られる半導体パッケージ
JP3565023B2 (ja) 電子部品の実装体および電子部品
JP2892348B1 (ja) 半導体ユニットおよび半導体素子の実装方法
JPH05315397A (ja) 半導体装置の封止方法と封止構造
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
JP5065657B2 (ja) 電子装置およびその製造方法
JP3405136B2 (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JP2856220B2 (ja) 電子チップ部品の製造方法及びボンディング方法
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JP2721790B2 (ja) 半導体装置の封止方法
JP2529459B2 (ja) 半導体装置とこれにおけるボンディング方法
JPH02105446A (ja) 混成集積回路
JP2904154B2 (ja) 半導体素子を含む電子回路装置
JP2637684B2 (ja) 半導体装置の封止方法
JP2003224163A (ja) フリップチップの実装構造
JPH06232208A (ja) 半導体装置の封止方法と封止構造
JPH05315396A (ja) 半導体装置の封止方法と封止構造
JP2823012B1 (ja) バンプ付きワークの実装方法
JP3096510B2 (ja) 混成集積回路装置
JPH07302863A (ja) 樹脂封止半導体装置及びその製造方法
JPH06232207A (ja) 半導体装置の封止方法と封止構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

EXPY Cancellation because of completion of term