JP2823012B1 - バンプ付きワークの実装方法 - Google Patents

バンプ付きワークの実装方法

Info

Publication number
JP2823012B1
JP2823012B1 JP9182023A JP18202397A JP2823012B1 JP 2823012 B1 JP2823012 B1 JP 2823012B1 JP 9182023 A JP9182023 A JP 9182023A JP 18202397 A JP18202397 A JP 18202397A JP 2823012 B1 JP2823012 B1 JP 2823012B1
Authority
JP
Japan
Prior art keywords
work
substrate
bumps
bump
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9182023A
Other languages
English (en)
Other versions
JPH1126510A (ja
Inventor
秀喜 永福
忠彦 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP9182023A priority Critical patent/JP2823012B1/ja
Application granted granted Critical
Publication of JP2823012B1 publication Critical patent/JP2823012B1/ja
Publication of JPH1126510A publication Critical patent/JPH1126510A/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Abstract

【要約】 【課題】 バンプ付きワークと基板の間隔を大きく確保
してヒートサイクルに対する高い信頼性が得られ、また
空隙の発生を解消できるバンプ付きワークの実装方法を
提供することを目的とする。 【解決手段】 基板１の上面にフィラー５が混入された
ボンド４を塗布した後、バンプ付きワーク６を基板１に
搭載する。このときバンプ７でフィラー５を押し付けて
フィラー５を半田部３にめり込ませる。次にボンド４を
加熱して硬化させることにより、バンプ付きワーク６を
基板１に接着する。電極２とバンプ７の間にはフィラー
５が介在しているので、フィラー５の直径分だけバンプ
付きワーク６と基板１の間隔Ｈを大きくできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップな
どのバンプ付きワークをフィラー入りのボンドで基板に
接着するバンプ付きワークの実装方法に関するものであ
る。
【０００２】
【従来の技術】フリップチップなどのバンプ付きワーク
を基板に実装する場合、バンプ付きワークのバンプを基
板の電極に位置合わせしてバンプ付きワークを基板に搭
載した後、バンプ付きワークと基板の間にフィラー入り
のボンドを注入し、ボンドを硬化させることにより、バ
ンプ付きワークを基板に実装することが行われる。
【０００３】ボンドはバンプ付きワークを基板にしっか
り接着して実装するために注入されるものである。また
バンプ付きワークと基板の熱膨張係数には大きな差異が
あるので、ヒートサイクルによってバンプが基板の電極
から剥がれるおそれがあることから、ボンドにフィラー
を混入することにより、バンプ付きワークと基板の間に
介在するボンドの熱膨張係数を調整し、ヒートサイクル
に対する耐久性を向上させるものである。
【０００４】
【発明が解決しようとする課題】ところでバンプ付きワ
ークと基板の間隔は大きい程、ヒートサイクルに対する
強度は大きいことから、この間隔はより大きくすること
が望ましい。しかしながら従来の実装方法ではこの間隔
を十分に大きくすることはできず、したがってヒートサ
イクルに対する抵抗性が小さいという問題点があった。
またボンドは、バンプ付きワークを基板に搭載した後、
バンプ付きワークと基板の間に注入されていたため、注
入作業にかなりの時間を要して生産性があがらず、また
注入不足によりバンプ付きワークと基板の間に空隙が生
じやすく、この空隙によりボンドの接着力が低下した
り、あるいはヒートサイクルによる空隙内の空気の熱膨
張により硬化したボンドが破壊され、さらには空隙が基
板の電極付近に生じると、その空気により電極が腐食す
るなどの問題点があった。
【０００５】したがって本発明は、バンプ付きワークと
基板の間隔を大きく確保してヒートサイクルに対する高
い信頼性が得られ、また空隙の発生を解消できるバンプ
付きワークの実装方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のバンプ付きワー
クの実装方法は、基板の上面にフィラーが混入されたボ
ンドを塗布した後、バンプ付きワークのバンプによりフ
ィラーを基板の電極上の半田部にめり込ませてバンプ付
きワークを基板に搭載し、次いでボンドを硬化させてバ
ンプ付きワークを基板に接着するようにした。
【０００７】
【発明の実施の形態】上記構成の本発明によれば、バン
プと基板の電極の間にフィラーを介在させて、バンプ付
きワークと基板の間隔を大きくすることができる。また
ボンドを基板に塗布した後、バンプ付きワークを基板に
搭載するので、バンプ付きワークと基板の間に空隙を生
じにくい。
【０００８】以下、本発明の実施の形態を図面を参照し
て説明する。図１は、本発明の一実施の形態のバンプ付
きワークの実装工程図、図２は同バンプ付きワークの実
装後の部分拡大断面図である。
【０００９】図１（ａ），（ｂ），（ｃ）はバンプ付き
ワークの実装工程を順に示しており、図１を参照して実
装方法を説明する。図１（ａ）において、基板１の上面
の電極２上には半田部３が形成されている。半田部３
は、メッキ法やレベラ法などによりプリコート部として
形成されている。本例の基板１はガラエポ樹脂などの合
成樹脂基板である。
【００１０】まず図１（ａ）に示すように、基板１の上
面にボンド４を塗布する。ボンド４は熱硬化性の樹脂で
あって、フィラー５がかなり大量に混入されている。ボ
ンド４は、ボンド塗布器により塗布される。フィラー５
は、シリカやアルミナなどの電気絶縁性の粒子である。
【００１１】次に図１（ｂ）に示すように、基板１にバ
ンプ付きワーク６を搭載する。この場合、バンプ７を基
板１の電極２に位置合わせし、バンプ付きワーク６を基
板１に強く押し付ける。なおバンプ付きワーク６の基板
１への搭載は、周知実装機により行われる。
【００１２】ボンド４にはフィラー５が大量（好ましく
は、重量比で５０％程度）に混入されている。したがっ
て図示するように、ボンド４中のフィラー５はバンプ７
に押されて半田部３の内部にめり込む。なお半田部３
は、鉛やすずなどの柔らかい合金であり、バンプ７をフ
ィラー５に押し付ければ、フィラー５は半田部３にめり
込む。
【００１３】次にボンド４を加熱して硬化させる。この
場合、望ましくは半田部３の溶融温度（一般に１８３°
Ｃ）まで加熱する（図１（ｃ））。図２は加熱後のバン
プ付近を拡大して示している。図示するように溶融して
固化した半田部３ははい上ってバンプ７に付着してい
る。半田部３内のフィラー５はバンプ７と電極２の間に
介在しており、したがってバンプ付きワーク６と基板１
の間隔Ｈはフィラー５の直径分だけ大きくなっている。
フィラー５としては、バンプ７と電極２の導通を阻害し
ない範囲内で、できるだけ大きいものが望ましい。代表
的なサイズは、フィラー５の直径は１０〜２０ミクロン
程度、バンプ７の高さは３０〜５０ミクロン程度であ
る。このように、バンプ７でフィラー５を半田部３にめ
り込ませたことにより、バンプ７と電極２の間にフィラ
ー５が介在することとなり、それだけ上記間隔Ｈを大き
くしてヒートサイクルに対する強度（抵抗性）を大きく
することができる。
【００１４】次に、他の実施の形態について説明する。
図３は、本発明の他の実施の形態のバンプ付きワークと
基板の部分拡大断面図であって、図３（ａ）は搭載前の
状態、図３（ｂ）は実装後の状態を示している。図３
（ａ）に示すように、バンプ７の下面１０と半田部２の
上面１１はフラットニングされて平坦面となっている。
ただし、バンプ７の下面１０は微小な凹凸のある粗面に
フラットニングされている。フラットニングは、フラッ
トニングツールをバンプ７や半田部３に押し付けて行わ
れる。
【００１５】このようにフラットニングを行えば、半田
部３とバンプ７の間にフィラー５をとらえやすく、より
確実にフィラー５を電極２とバンプ７の間に介在させる
ことができる。ただし、バンプ７を押しつぶしすぎる
と、それだけバンプ７の高さが低くなって間隔Ｈが小さ
くなるので、バンプ７はわずかに押しつぶす程度にフラ
ットニングすることが望ましい。勿論、半田部３の上面
１１も凹凸面としてもよく、あるいはバンプ７と半田部
３のうちの何れか一方のみをフラットニングしてもよ
い。
【００１６】ところで、バンプ付きワーク６を基板１に
搭載した場合、電極２とバンプ７の間にフィラー５が介
在しないものも生じ得る。しかしながら、バンプ付きワ
ークには多数個（一般には数１０個以上）のバンプが形
成されるものであり、これらの多数個のバンプのうち、
３個以上のバンプについて電極との間にフィラー５が介
在すれば、基板１上のバンプ付きワーク６の姿勢は安定
し、上記間隔Ｈをフィラー５の直径分だけ高くするとい
う所期の目的は達成されるものであり、したがって上述
した実装方法の信頼性はきわめて高いものである。
【００１７】
【発明の効果】本発明によれば、バンプと基板の電極の
間にフィラーを介在させてバンプ付きワークと基板の間
隔を大きくし、ヒートサイクルに対する強度を大きくす
ることができる。またボンドを基板に塗布した後、バン
プ付きワークを基板に搭載するので、バンプ付きワーク
と基板の間に空隙を生じにくく、信頼性の高い実装構造
を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のバンプ付きワークの実
装工程図
【図２】本発明の一実施の形態のバンプ付きワークの実
装後の部分拡大断面図
【図３】本発明の他の実施の形態のバンプ付きワークと
基板の部分拡大断面図
【符号の説明】
１ 基板 ２ 電極 ３ 半田部 ４ ボンド ５ フィラー ６ バンプ付きワーク ７ バンプ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】基板の上面にフィラーが混入されたボンド
    を塗布した後、バンプ付きワークのバンプによりフィラ
    ーを基板の電極上の半田部にめり込ませてバンプ付きワ
    ークを基板に搭載し、次いでボンドを硬化させてバンプ
    付きワークを基板に接着することを特徴とするバンプ付
    きワークの実装方法。
JP9182023A 1997-07-08 1997-07-08 バンプ付きワークの実装方法 Expired - Lifetime JP2823012B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9182023A JP2823012B1 (ja) 1997-07-08 1997-07-08 バンプ付きワークの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9182023A JP2823012B1 (ja) 1997-07-08 1997-07-08 バンプ付きワークの実装方法

Publications (2)

Publication Number Publication Date
JP2823012B1 true JP2823012B1 (ja) 1998-11-11
JPH1126510A JPH1126510A (ja) 1999-01-29

Family

ID=16110998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9182023A Expired - Lifetime JP2823012B1 (ja) 1997-07-08 1997-07-08 バンプ付きワークの実装方法

Country Status (1)

Country Link
JP (1) JP2823012B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5285101A (en) * 2000-04-06 2001-10-23 Cintech Ad Venture Pte Ltd Process and assembly for applying an adhesive to a substrate

Also Published As

Publication number Publication date
JPH1126510A (ja) 1999-01-29

Similar Documents

Publication Publication Date Title
JPH11191569A (ja) フリップチップ実装方法および半導体装置
JPH1154662A (ja) フリップチップ樹脂封止構造及び樹脂封入方法
JPH11145336A (ja) バンプ付電子部品の実装構造および実装方法
JP3687280B2 (ja) チップ実装方法
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
JP2823012B1 (ja) バンプ付きワークの実装方法
JP3376861B2 (ja) バンプ付きワークの実装方法
JP2000022300A (ja) 配線基板および電子ユニット
JPH10112476A (ja) 半導体装置の製造方法
JP3482840B2 (ja) 半導体装置の製造方法
JPH1117050A (ja) 回路基板及び回路基板の製造方法
JP3539528B2 (ja) 半導体装置およびその製造方法
JP3708478B2 (ja) 電子部品の実装方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP3726795B2 (ja) バンプ付きワークの実装方法
JP2721790B2 (ja) 半導体装置の封止方法
JP3376862B2 (ja) バンプ付きワークの実装方法
JP2001284399A (ja) 半導体装置の実装方法
JP3273556B2 (ja) 機能素子の実装構造体とその製造方法
JP3260249B2 (ja) 半導体装置の実装方法とその実装体
JP2637684B2 (ja) 半導体装置の封止方法
JP3702929B2 (ja) ワイヤボンディング方法
JP2003258029A (ja) 電子部品実装方法および電子部品実装構造
JP2000012613A (ja) 異方性導電接着剤および電子部品の実装方法
JPH11345918A (ja) 半導体素子の実装方法とその実装体

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100904

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110904

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 15

EXPY Cancellation because of completion of term