JP2003124236A - 接着材料およびそれらを用いたスタックパッケージ - Google Patents
接着材料およびそれらを用いたスタックパッケージInfo
- Publication number
- JP2003124236A JP2003124236A JP2001310898A JP2001310898A JP2003124236A JP 2003124236 A JP2003124236 A JP 2003124236A JP 2001310898 A JP2001310898 A JP 2001310898A JP 2001310898 A JP2001310898 A JP 2001310898A JP 2003124236 A JP2003124236 A JP 2003124236A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive material
- integrated circuit
- magnetic material
- volume
- soft magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】
【課題】同一パッケージ内にアナログ素子とデジタル素
子を収めるスタックパケージにおいて、アナログ素子と
デジタル素子間の電磁波ノイズの干渉を低減させるため
の材料及び該材料を使用した安定に動作するスタックパ
ケージを提供する。 【解決手段】ガラス転移温度６０℃以上２５０℃以下の
熱可塑性樹脂又は硬化後のガラス転移温度が６０℃以上
３００℃以下の熱硬化性樹脂からなる有機材料と構成元
素としてＦｅ及びＣｒを含み平均粒径が１μｍ以上１０
０μｍ以下であり比表面積が１．０ｍ2／ｇ以上５０ｍ2
／ｇ以下である偏平状金属磁性材料であり、該軟磁性材
料の含有率が１０体積％以上６０体積％以下又は平均粒
径１μｍ以上２０μｍ以下のソフトフェライトであり、
該軟磁性材料の含有率が１０体積％以上６０体積％以下
である軟磁性材料を含む複合材料からなる接着材料を使
用する。
子を収めるスタックパケージにおいて、アナログ素子と
デジタル素子間の電磁波ノイズの干渉を低減させるため
の材料及び該材料を使用した安定に動作するスタックパ
ケージを提供する。 【解決手段】ガラス転移温度６０℃以上２５０℃以下の
熱可塑性樹脂又は硬化後のガラス転移温度が６０℃以上
３００℃以下の熱硬化性樹脂からなる有機材料と構成元
素としてＦｅ及びＣｒを含み平均粒径が１μｍ以上１０
０μｍ以下であり比表面積が１．０ｍ2／ｇ以上５０ｍ2
／ｇ以下である偏平状金属磁性材料であり、該軟磁性材
料の含有率が１０体積％以上６０体積％以下又は平均粒
径１μｍ以上２０μｍ以下のソフトフェライトであり、
該軟磁性材料の含有率が１０体積％以上６０体積％以下
である軟磁性材料を含む複合材料からなる接着材料を使
用する。
Description
【０００１】
【発明の属する技術分野】アナログでの信号処理を行う
集積回路素子とデジタルでの信号処理を行う集積回路素
子を同一パッケージ内に含み、アナログ集積回路素子と
デジタル集積回路素子とを積層することによりパッケー
ジが占める面積を小さくするスタックパケージ用接着材
料および該接着材料を使用したスタックパッケージに関
する。
集積回路素子とデジタルでの信号処理を行う集積回路素
子を同一パッケージ内に含み、アナログ集積回路素子と
デジタル集積回路素子とを積層することによりパッケー
ジが占める面積を小さくするスタックパケージ用接着材
料および該接着材料を使用したスタックパッケージに関
する。
【０００２】
【従来の技術】近年の電子機器の小型化に伴い、半導体
素子には搭載時の面積が小さいことが要求されてきた。
この課題を解決する手段の一つとして、スタックパケー
ジという技術が開発された。このパッケージ技術は集積
化された半導体回路素子（以下「集積回路素子」と呼
ぶ）を積層したうえで同一パッケージ内に収めるという
ものである。
素子には搭載時の面積が小さいことが要求されてきた。
この課題を解決する手段の一つとして、スタックパケー
ジという技術が開発された。このパッケージ技術は集積
化された半導体回路素子（以下「集積回路素子」と呼
ぶ）を積層したうえで同一パッケージ内に収めるという
ものである。
【０００３】この様なスタックパケージにおいては、同
一パッケージ内にはアナログのまま信号処理を行う集積
回路素子（以下、「アナログ素子」と呼ぶ）とデジタル
で信号処理を行う集積回路素子（以下、「デジタル素
子」と呼ぶ）が混在する場合が多く、アナログ素子とデ
ジタル素子間の電磁波ノイズの干渉により半導体素子が
誤動作を起こすという問題、特に、デジタル素子のクロ
ックに起因する電磁波ノイズがアナログ素子へ影響を及
ぼすという問題があった。
一パッケージ内にはアナログのまま信号処理を行う集積
回路素子（以下、「アナログ素子」と呼ぶ）とデジタル
で信号処理を行う集積回路素子（以下、「デジタル素
子」と呼ぶ）が混在する場合が多く、アナログ素子とデ
ジタル素子間の電磁波ノイズの干渉により半導体素子が
誤動作を起こすという問題、特に、デジタル素子のクロ
ックに起因する電磁波ノイズがアナログ素子へ影響を及
ぼすという問題があった。
【０００４】
【発明が解決しようとする課題】本発明の課題は、同一
パッケージ内にアナログ素子とデジタル素子を収めるス
タックパケージにおいて、アナログ素子とデジタル素子
間の電磁波ノイズの干渉を低減させるための材料を提供
することにある。また、本発明の課題は、積層された集
積回路素子間の電磁波ノイズの干渉を抑えることによ
り、安定に動作するスタックパケージを提供することに
ある。
パッケージ内にアナログ素子とデジタル素子を収めるス
タックパケージにおいて、アナログ素子とデジタル素子
間の電磁波ノイズの干渉を低減させるための材料を提供
することにある。また、本発明の課題は、積層された集
積回路素子間の電磁波ノイズの干渉を抑えることによ
り、安定に動作するスタックパケージを提供することに
ある。
【０００５】
【課題を解決するための手段】本願発明者等は鋭意検討
した結果、本願発明を完成した。即ち、本発明は、 （１） 接着性を有する有機材料と軟磁性材料を含む複
合材料からなる接着材料。 （２） 有機材料が、ガラス転移温度６０℃以上２５０
℃以下の熱可塑性樹脂からなることを特徴とする（１）
に記載の接着材料。 （３） 有機材料が、硬化後のガラス転移温度が６０℃
以上３００℃以下の熱硬化性樹脂からなることを特徴と
する（１）に記載の接着材料。 （４） 軟磁性材料が構成元素としてＦｅ及びＣｒを含
み平均粒径が１μｍ以上１００μｍ以下であり比表面積
が１．０ｍ2／ｇ以上５０ｍ2／ｇ以下である偏平状金属
磁性材料であり、該軟磁性材料の含有率が１０体積％以
上６０体積％以下であることを特徴とする（１）乃至
（３)いずれかに記載の接着材料。 （５） 軟磁性材料が平均粒径２０μｍ以下のソフトフ
ェライトであり、該軟磁性材料の含有率が１０体積％以
上６０体積％以下であることを特徴とする（１）乃至
（４）いずれかに記載の接着材料。 （６） （１）乃至（５）いずれかに記載の集積回路素
子間を接着するためのスタックパッケージ用接着材料。 （７） （１）乃至（６）いずれかに記載の接着材料を
用いてアナログ集積回路素子とデジタル集積回路素子と
を積層したことを特徴とするスタックパッケージ。 に関する。
した結果、本願発明を完成した。即ち、本発明は、 （１） 接着性を有する有機材料と軟磁性材料を含む複
合材料からなる接着材料。 （２） 有機材料が、ガラス転移温度６０℃以上２５０
℃以下の熱可塑性樹脂からなることを特徴とする（１）
に記載の接着材料。 （３） 有機材料が、硬化後のガラス転移温度が６０℃
以上３００℃以下の熱硬化性樹脂からなることを特徴と
する（１）に記載の接着材料。 （４） 軟磁性材料が構成元素としてＦｅ及びＣｒを含
み平均粒径が１μｍ以上１００μｍ以下であり比表面積
が１．０ｍ2／ｇ以上５０ｍ2／ｇ以下である偏平状金属
磁性材料であり、該軟磁性材料の含有率が１０体積％以
上６０体積％以下であることを特徴とする（１）乃至
（３)いずれかに記載の接着材料。 （５） 軟磁性材料が平均粒径２０μｍ以下のソフトフ
ェライトであり、該軟磁性材料の含有率が１０体積％以
上６０体積％以下であることを特徴とする（１）乃至
（４）いずれかに記載の接着材料。 （６） （１）乃至（５）いずれかに記載の集積回路素
子間を接着するためのスタックパッケージ用接着材料。 （７） （１）乃至（６）いずれかに記載の接着材料を
用いてアナログ集積回路素子とデジタル集積回路素子と
を積層したことを特徴とするスタックパッケージ。 に関する。
【０００６】
【発明の実施の形態】本発明は、スタックパケージにお
いて、集積回路素子間を接着により固定するための接着
性を有する有機材料と軟磁性材料を含む複合材料からな
る接着材料であって電磁波ノイズを遮蔽および／または
吸収する材料である。本発明の材料を使用することによ
って、スタックパッケージされた電子素子の動作が安定
化する。特に同一パッケージ内にアナログ素子とデジタ
ルを混載する場合に有効である。すなわち、デジタル素
子におけるデジタルクロックに起因する電磁波ノイズが
アナログ素子へ影響を与えるのを防ぐことができる。
いて、集積回路素子間を接着により固定するための接着
性を有する有機材料と軟磁性材料を含む複合材料からな
る接着材料であって電磁波ノイズを遮蔽および／または
吸収する材料である。本発明の材料を使用することによ
って、スタックパッケージされた電子素子の動作が安定
化する。特に同一パッケージ内にアナログ素子とデジタ
ルを混載する場合に有効である。すなわち、デジタル素
子におけるデジタルクロックに起因する電磁波ノイズが
アナログ素子へ影響を与えるのを防ぐことができる。
【０００７】集積回路素子間を固定する接着材料は、塗
布型の接着剤やシート形状の接着シートの形態で提供さ
れる。特に、スタックパッケージの場合には、ワイヤボ
ンディング部へ接着剤がかぶることが嫌われるため、シ
ート状のものが好んで用いられる。
布型の接着剤やシート形状の接着シートの形態で提供さ
れる。特に、スタックパッケージの場合には、ワイヤボ
ンディング部へ接着剤がかぶることが嫌われるため、シ
ート状のものが好んで用いられる。
【０００８】接着材料を構成する有機材料としては、集
積回路素子間を接着する機能を持ち、熱サイクル時の信
頼性が確保でき、さらには、接合時への半導体素子への
ダメージが少ないものであれば良く、これらを満足する
ものであれば、熱可塑性樹脂または熱硬化性樹脂のいず
れでも用いることができる。
積回路素子間を接着する機能を持ち、熱サイクル時の信
頼性が確保でき、さらには、接合時への半導体素子への
ダメージが少ないものであれば良く、これらを満足する
ものであれば、熱可塑性樹脂または熱硬化性樹脂のいず
れでも用いることができる。
【０００９】これらの信頼性を確保するために、熱可塑
性樹脂の場合にはガラス転移温度が６０℃以上２５０℃
以下の材料、更には１２０℃以上２５０℃以下の材料が
好ましい。すなわち、ガラス転移温度が６０℃未満の場
合には、パッケージング後の熱サイクル信頼性が低下し
好ましくない場合がある。また、ガラス転移温度が２５
０℃以上の場合には、集積回路素子を積層する際の作業
性の低下および集積回路素子へのダメージが発生するた
め好ましくない場合がある。
性樹脂の場合にはガラス転移温度が６０℃以上２５０℃
以下の材料、更には１２０℃以上２５０℃以下の材料が
好ましい。すなわち、ガラス転移温度が６０℃未満の場
合には、パッケージング後の熱サイクル信頼性が低下し
好ましくない場合がある。また、ガラス転移温度が２５
０℃以上の場合には、集積回路素子を積層する際の作業
性の低下および集積回路素子へのダメージが発生するた
め好ましくない場合がある。
【００１０】熱可塑性樹脂としては、ポリイミド、ポリ
イミドアミド、ポリエーテルスルホン、ポリエーテルエ
ーテルケトン、ポリエステル、ポリスルホン、ポリフェ
ニレンエーテル、ポリアミド、ポリ（メタ）アクリル酸
エステル、エチレン酢ビコポリマー、エチレンアクリル
コポリマー及びポリエチレン、ポリプロピレン等のポリ
オレフィン類の単独またはこれらの混和物が例示され
る。
イミドアミド、ポリエーテルスルホン、ポリエーテルエ
ーテルケトン、ポリエステル、ポリスルホン、ポリフェ
ニレンエーテル、ポリアミド、ポリ（メタ）アクリル酸
エステル、エチレン酢ビコポリマー、エチレンアクリル
コポリマー及びポリエチレン、ポリプロピレン等のポリ
オレフィン類の単独またはこれらの混和物が例示され
る。
【００１１】一方、熱硬化性樹脂の場合には硬化後のガ
ラス転移温度が６０℃以上３００℃以下の材料、更には
１２０℃以上３００℃以下の材料が好ましい。すなわ
ち、ガラス転移温度が６０℃未満の場合には、パッケー
ジング後の熱サイクル信頼性が低下し好ましくない場合
がある。また、ガラス転移温度が３００℃以上の場合に
は、硬化応力による集積回路素子へのダメージが発生す
るため好ましくない場合がある。
ラス転移温度が６０℃以上３００℃以下の材料、更には
１２０℃以上３００℃以下の材料が好ましい。すなわ
ち、ガラス転移温度が６０℃未満の場合には、パッケー
ジング後の熱サイクル信頼性が低下し好ましくない場合
がある。また、ガラス転移温度が３００℃以上の場合に
は、硬化応力による集積回路素子へのダメージが発生す
るため好ましくない場合がある。
【００１２】熱硬化性樹脂としては、エポキシ樹脂、ビ
スマレイミド樹脂、ベンゾシクロフラン樹脂、シアン酸
エステル樹脂、フェノール樹脂の単独または混和物が例
示される。また、これら熱硬化性樹脂には熱可塑性樹脂
或いは各種ゴム成分を加えてもかまわない。
スマレイミド樹脂、ベンゾシクロフラン樹脂、シアン酸
エステル樹脂、フェノール樹脂の単独または混和物が例
示される。また、これら熱硬化性樹脂には熱可塑性樹脂
或いは各種ゴム成分を加えてもかまわない。
【００１３】接着材料を構成する軟磁性材料としては、
金属軟磁性材料および酸化鉄系の軟磁性材料が用いられ
る。金属軟磁性材料としては、電磁波遮蔽能および／ま
たは吸収能の観点および安全性の観点からＦｅおよびＣ
ｒを含む偏平状金属磁性材料が好ましい。この時の平均
粒径としては１μｍ以上１００μｍ以下、更に好ましく
は１μｍ以上５０μｍ以下であることが好ましい。さら
に好ましくは比表面積が１．０ｍ2／ｇ以上５０ｍ2／ｇ
以下であり該軟磁性材料の含有率が１０体積％以上６０
体積％以下、好ましくは１５体積％以上５５体積％以下
であることによって、高い電磁波ノイズの遮蔽能および
／または吸収能を得ることができる。酸化鉄系の軟磁性
材料としては、Ｍｎ−Ｚｎフェライト、Ｎｉ−Ｚｎフェ
ライト等のソフトフェライトが例示される。この時の平
均粒径は２０μｍ以下が好ましい。
金属軟磁性材料および酸化鉄系の軟磁性材料が用いられ
る。金属軟磁性材料としては、電磁波遮蔽能および／ま
たは吸収能の観点および安全性の観点からＦｅおよびＣ
ｒを含む偏平状金属磁性材料が好ましい。この時の平均
粒径としては１μｍ以上１００μｍ以下、更に好ましく
は１μｍ以上５０μｍ以下であることが好ましい。さら
に好ましくは比表面積が１．０ｍ2／ｇ以上５０ｍ2／ｇ
以下であり該軟磁性材料の含有率が１０体積％以上６０
体積％以下、好ましくは１５体積％以上５５体積％以下
であることによって、高い電磁波ノイズの遮蔽能および
／または吸収能を得ることができる。酸化鉄系の軟磁性
材料としては、Ｍｎ−Ｚｎフェライト、Ｎｉ−Ｚｎフェ
ライト等のソフトフェライトが例示される。この時の平
均粒径は２０μｍ以下が好ましい。
【００１４】以下図面によりスタックパッケージを説明
する。図１は２つの集積回路素子を積層したスタックパ
ッケージの例を示した図である。第１の集積回路素子１
はベース基板３上にある配線１２の上に絶縁層５を介し
て設置され、ワイヤー１０、８により基板３上の配線１
２と電気的に結合される。第２の集積回路素子２は本発
明の接着材料６を介して第１の集積回路素子１上に積層
される。さらに、集積回路素子２はワイヤー７、９によ
り配線１２と電気的に結合される。集積回路素子１と集
積回路素子２間に本発明による接着剤を用いることによ
って、電磁波ノイズの干渉をふせぐことができる。
する。図１は２つの集積回路素子を積層したスタックパ
ッケージの例を示した図である。第１の集積回路素子１
はベース基板３上にある配線１２の上に絶縁層５を介し
て設置され、ワイヤー１０、８により基板３上の配線１
２と電気的に結合される。第２の集積回路素子２は本発
明の接着材料６を介して第１の集積回路素子１上に積層
される。さらに、集積回路素子２はワイヤー７、９によ
り配線１２と電気的に結合される。集積回路素子１と集
積回路素子２間に本発明による接着剤を用いることによ
って、電磁波ノイズの干渉をふせぐことができる。
【００１５】なお、図１では同一パッケージ内の集積回
路素子が２つの場合を述べたが、積層する集積回路素子
の数はこの限りではない。また、本発明の接着材料はベ
ース基板上の配線と第１の集積回路素子を接着する絶縁
層にも用いることができ、この場合には、スタックパッ
ケージの動作の安定が増し好ましい。
路素子が２つの場合を述べたが、積層する集積回路素子
の数はこの限りではない。また、本発明の接着材料はベ
ース基板上の配線と第１の集積回路素子を接着する絶縁
層にも用いることができ、この場合には、スタックパッ
ケージの動作の安定が増し好ましい。
【００１６】
【実施例】（実施例１）ビスフェノールＡ型エポキシ
（大日本インキ化学工業社製EPICLON840S）１００重量
部、ノボラックフェノール（群栄化学工業社製レジトッ
プＰＳＭ−６８５６）６５重量部、ジシアンジアミド２
重量部よりなるエポキシ樹脂にゴム成分としてＮＢＲ
（ＪＳＲ社製ＰＮＲ−１Ｈ）８０重量部、溶媒としてメ
チルエチルケトン２００重量部、Ｍｎ−Ｚｎフェライト
からなるソフトフェライト(戸田工業製 ＢＳＦ‐547、
平均粒径：3.2μｍ）を４７０重量部、を混合し、本発
明となる接着材料を調整した。本接着材料を集積回路素
子に塗布し、１２０℃３分乾燥した後、アナログ素子と
デジタル素子を貼り合わせ、１５０℃１時間で硬化し、
アナログ素子とデジタル素子の積層体を得た。この時、
乾燥後のＮｉ−Ｚｎフェライトの含有率は３０体積％で
あった。硬化後のガラス転移温度は１４０℃であった。
（大日本インキ化学工業社製EPICLON840S）１００重量
部、ノボラックフェノール（群栄化学工業社製レジトッ
プＰＳＭ−６８５６）６５重量部、ジシアンジアミド２
重量部よりなるエポキシ樹脂にゴム成分としてＮＢＲ
（ＪＳＲ社製ＰＮＲ−１Ｈ）８０重量部、溶媒としてメ
チルエチルケトン２００重量部、Ｍｎ−Ｚｎフェライト
からなるソフトフェライト(戸田工業製 ＢＳＦ‐547、
平均粒径：3.2μｍ）を４７０重量部、を混合し、本発
明となる接着材料を調整した。本接着材料を集積回路素
子に塗布し、１２０℃３分乾燥した後、アナログ素子と
デジタル素子を貼り合わせ、１５０℃１時間で硬化し、
アナログ素子とデジタル素子の積層体を得た。この時、
乾燥後のＮｉ−Ｚｎフェライトの含有率は３０体積％で
あった。硬化後のガラス転移温度は１４０℃であった。
【００１７】（実施例２）実施例１で得られた接着材料
をポリエステルフィルム上に塗布し１２０℃３分乾燥す
る事によりシート状接着材料を得た。この時、乾燥後の
Ｎｉ−Ｚｎフェライトの含有率は３０体積％であった。
該シート状接着材料を集積回路素子の寸法に切断した
後、集積回路素子に１５０℃１０秒圧着し、ポリエステ
ルフィルムを剥がしアナログ素子とデジタル素子を貼り
合わせ、１５０℃１時間で硬化し、アナログ素子とデジ
タル素子の積層体を得た。
をポリエステルフィルム上に塗布し１２０℃３分乾燥す
る事によりシート状接着材料を得た。この時、乾燥後の
Ｎｉ−Ｚｎフェライトの含有率は３０体積％であった。
該シート状接着材料を集積回路素子の寸法に切断した
後、集積回路素子に１５０℃１０秒圧着し、ポリエステ
ルフィルムを剥がしアナログ素子とデジタル素子を貼り
合わせ、１５０℃１時間で硬化し、アナログ素子とデジ
タル素子の積層体を得た。
【００１８】（実施例３）実施例１において、Ｍｎ−Ｚ
ｎフェライトに代えてＦｅ及びＣｒを含む偏平状金属磁
性材料（三菱マテリアル製ＤＥＭ粉；平均粒径 9.7μ
ｍ、比表面積２．８ｍ2／ｇ）を２７０重量部混合した
以外は実施例１と同様に本発明となる接着材料を調整し
た。さらに、実施例１と同様に、本接着材料を集積回路
素子に塗布し、１２０℃３分乾燥した後、貼り合わせ、
１５０℃１時間で硬化し、積層体を得た。この時、乾燥
後の偏平状金属磁性材料フェライトの含有率は１５体積
％であった。
ｎフェライトに代えてＦｅ及びＣｒを含む偏平状金属磁
性材料（三菱マテリアル製ＤＥＭ粉；平均粒径 9.7μ
ｍ、比表面積２．８ｍ2／ｇ）を２７０重量部混合した
以外は実施例１と同様に本発明となる接着材料を調整し
た。さらに、実施例１と同様に、本接着材料を集積回路
素子に塗布し、１２０℃３分乾燥した後、貼り合わせ、
１５０℃１時間で硬化し、積層体を得た。この時、乾燥
後の偏平状金属磁性材料フェライトの含有率は１５体積
％であった。
【００１９】（実施例４）実施例３で得られた接着材料
をポリエステルフィルム上に塗布し１２０℃３分乾燥す
る事によりシート状接着材料を得た。この時、乾燥後の
偏平状金属磁性材料フェライトの含有率は１５体積％で
あった。実施例２及び実施例４で得た接着材料を用いて
以下の方法で高周波における電磁波ノイズの遮蔽効果を
測定した。すなわち、実施例２及び実施例４にて得たシ
ート状接着材料をポリエステルフィルムから剥し、さら
に圧縮成形用金型に充填し、金型温度１５０℃、実効圧
力７．４×１０6Ｐａ（７５ｋｇｆ／ｃｍ2）、硬化時間
５分にて圧縮成形し、外径７．０ｍｍφ、内径３．５ｍ
ｍφ、厚み１ｍｍの試料を作製した。この様にして作製
した試料をＡＰＣ７エアーライン中に挿入し、ベクトル
ネットワークアナライザーを用いてＳパラメータの内の
Ｓ２１を測定することによって、電磁波の透過損失の周
波数依存性を得た。この結果を図２（実施例４）及び図
４（実施例２）に示す。図２より、Ｆｅ及びＣｒを含む
偏平状金属磁性材料を含む接着材料を用いることによっ
て高周波での電磁波ノイズを遮蔽する効果があることが
わかる。図４より、ソフトフェライトを含む接着材料を
用いることによって高周波での電磁波ノイズを遮蔽する
効果があることがわかる。
をポリエステルフィルム上に塗布し１２０℃３分乾燥す
る事によりシート状接着材料を得た。この時、乾燥後の
偏平状金属磁性材料フェライトの含有率は１５体積％で
あった。実施例２及び実施例４で得た接着材料を用いて
以下の方法で高周波における電磁波ノイズの遮蔽効果を
測定した。すなわち、実施例２及び実施例４にて得たシ
ート状接着材料をポリエステルフィルムから剥し、さら
に圧縮成形用金型に充填し、金型温度１５０℃、実効圧
力７．４×１０6Ｐａ（７５ｋｇｆ／ｃｍ2）、硬化時間
５分にて圧縮成形し、外径７．０ｍｍφ、内径３．５ｍ
ｍφ、厚み１ｍｍの試料を作製した。この様にして作製
した試料をＡＰＣ７エアーライン中に挿入し、ベクトル
ネットワークアナライザーを用いてＳパラメータの内の
Ｓ２１を測定することによって、電磁波の透過損失の周
波数依存性を得た。この結果を図２（実施例４）及び図
４（実施例２）に示す。図２より、Ｆｅ及びＣｒを含む
偏平状金属磁性材料を含む接着材料を用いることによっ
て高周波での電磁波ノイズを遮蔽する効果があることが
わかる。図４より、ソフトフェライトを含む接着材料を
用いることによって高周波での電磁波ノイズを遮蔽する
効果があることがわかる。
【００２０】(実施例５)実施例４と同様にして各比表面
積のＦｅＣｒ合金を含有する試料を作製した。この試料
を使って構成元素としてＦｅ及びＣｒを含む偏平状金属
磁性材料の比表面積と電磁波ノイズの遮蔽効果との関係
を測定した。結果を図３に示す。電磁波ノイズの遮蔽効
果の測定は前記と同様の方法にて行い２ＧＨｚでの遮蔽
効果を比表面積に対してプロットした。図３より、比表
面積が１．０ｍ2／ｇ以上であると電磁波ノイズの遮蔽
効果が著しいことがわかる。
積のＦｅＣｒ合金を含有する試料を作製した。この試料
を使って構成元素としてＦｅ及びＣｒを含む偏平状金属
磁性材料の比表面積と電磁波ノイズの遮蔽効果との関係
を測定した。結果を図３に示す。電磁波ノイズの遮蔽効
果の測定は前記と同様の方法にて行い２ＧＨｚでの遮蔽
効果を比表面積に対してプロットした。図３より、比表
面積が１．０ｍ2／ｇ以上であると電磁波ノイズの遮蔽
効果が著しいことがわかる。
【００２１】（実施例６）実施例１及び３にて得られた
アナログ素子とデジタル素子の積層体をリードフレーム
上にマウントし、ワイヤボンディングの接続方法により
集積回路素子間の接続をとりトランスファーモールド成
型によりパッケージを得た。
アナログ素子とデジタル素子の積層体をリードフレーム
上にマウントし、ワイヤボンディングの接続方法により
集積回路素子間の接続をとりトランスファーモールド成
型によりパッケージを得た。
【００２２】（実施例７）半導体基板上に集積回路素子
Ａをマウントした後、実施例２で得られたシート状接着
材料を圧着された集積回路素子Ｂを１５０℃３０秒間５
００ｇ／ｃｍ2の条件にて貼り合わせた。その後ワイヤ
ボンディング接続を行い、トランスファーモールド成型
によりパッケージを得た。
Ａをマウントした後、実施例２で得られたシート状接着
材料を圧着された集積回路素子Ｂを１５０℃３０秒間５
００ｇ／ｃｍ2の条件にて貼り合わせた。その後ワイヤ
ボンディング接続を行い、トランスファーモールド成型
によりパッケージを得た。
【００２３】
【発明の効果】スタックパッケージにおいて、集積回路
素子間を接着する接着材料として有機材料と軟磁性材料
を含む複合材料からなる接着材料を使うことによって、
電磁波ノイズの干渉により半導体素子が誤動作を起こす
という問題を解決することができる。
素子間を接着する接着材料として有機材料と軟磁性材料
を含む複合材料からなる接着材料を使うことによって、
電磁波ノイズの干渉により半導体素子が誤動作を起こす
という問題を解決することができる。
【図１】本発明に係わるスタックパッケージの概略断面
図である。
図である。
【図２】本発明に係わる接着材料の電磁波遮蔽効果を示
した図である。
した図である。
【図３】本発明に係わる接着材料の電磁波遮蔽効果を示
した図である。
した図である。
【図４】本発明に係わる接着材料の電磁波遮蔽効果を示
した図である。
した図である。
１・・・第１の集積回路素子
２・・・第２の集積回路素子
３・・・基板
４・・・ハンダボール
５・・・絶縁層
６・・・本発明に関わる接着材料
７・・・ワイヤ
８・・・ワイヤ
９・・・ワイヤ
１０・・・ワイヤ
１１・・・封止樹脂
１２・・・配線
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 25/18
(72)発明者 成瀬 功
千葉県袖ヶ浦市長浦580番地32 三井化学
株式会社内
Ｆターム(参考） 4J040 DA001 DF041 DF051 EB021
EC001 ED001 EE001 EG001
EH021 EJ001 HA136 KA03
KA33 LA02 LA09 NA20
5F047 AA17 BA34 BA37 BA54 BB03
BB11
Claims (7)
- 【請求項１】 接着性を有する有機材料と軟磁性材料を
含む複合材料からなる接着材料。 - 【請求項２】 有機材料が、ガラス転移温度６０℃以上
２５０℃以下の熱可塑性樹脂からなることを特徴とする
請求項１に記載の接着材料。 - 【請求項３】 有機材料が、硬化後のガラス転移温度が
６０℃以上３００℃以下の熱硬化性樹脂からなることを
特徴とする請求項１に記載の接着材料。 - 【請求項４】 軟磁性材料が構成元素としてＦｅ及びＣ
ｒを含み平均粒径が１μｍ以上１００μｍ以下であり比
表面積が１．０ｍ2／ｇ以上５０ｍ2／ｇ以下である偏平
状金属磁性材料であり、該軟磁性材料の含有率が１０体
積％以上６０体積％以下であることを特徴とする請求項
１乃至請求項３いずれかに記載の接着材料。 - 【請求項５】 軟磁性材料が平均粒径１μｍ以上２０μ
ｍ以下のソフトフェライトであり、該軟磁性材料の含有
率が１０体積％以上６０体積％以下であることを特徴と
する請求項１乃至請求項４いずれかに記載の接着材料。 - 【請求項６】 請求項１乃至請求項５いずれかに記載の
集積回路素子間を接着するためのスタックパッケージ用
接着材料。 - 【請求項７】 請求項１乃至請求項６いずれかに記載の
接着材料を用いてアナログ集積回路素子とデジタル集積
回路素子とを積層したことを特徴とするスタックパッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001310898A JP2003124236A (ja) | 2001-10-09 | 2001-10-09 | 接着材料およびそれらを用いたスタックパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001310898A JP2003124236A (ja) | 2001-10-09 | 2001-10-09 | 接着材料およびそれらを用いたスタックパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003124236A true JP2003124236A (ja) | 2003-04-25 |
Family
ID=19129813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001310898A Pending JP2003124236A (ja) | 2001-10-09 | 2001-10-09 | 接着材料およびそれらを用いたスタックパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003124236A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217222A (ja) * | 2004-01-30 | 2005-08-11 | Sony Corp | 集積回路装置 |
| JP2008509572A (ja) * | 2004-08-13 | 2008-03-27 | インテル コーポレイション | スタックダイパッケージにおいてダイを取り付ける方法及び装置 |
| US7902672B2 (en) | 2006-08-17 | 2011-03-08 | Sony Corporation | Semiconductor device and method of manufacturing same |
| JP2012119688A (ja) * | 2010-12-02 | 2012-06-21 | Samsung Electronics Co Ltd | 積層パッケージ構造物、パッケージオンパッケージ素子、およびパッケージオンパッケージ素子製造方法 |
| JP2012124466A (ja) * | 2010-11-18 | 2012-06-28 | Nitto Denko Corp | 半導体装置用接着フィルム、及び、半導体装置 |
| WO2015037390A1 (ja) * | 2013-09-10 | 2015-03-19 | 株式会社村田製作所 | センサモジュール |
| CN104910823A (zh) * | 2014-03-11 | 2015-09-16 | 味之素株式会社 | 粘接膜 |
| JP2016119493A (ja) * | 2010-11-18 | 2016-06-30 | 日東電工株式会社 | ダイボンドフィルム、ダイシング・ダイボンドフィルム、ダイボンドフィルムの製造方法、及び、ダイボンドフィルムを有する半導体装置 |
-
2001
- 2001-10-09 JP JP2001310898A patent/JP2003124236A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217222A (ja) * | 2004-01-30 | 2005-08-11 | Sony Corp | 集積回路装置 |
| JP2008509572A (ja) * | 2004-08-13 | 2008-03-27 | インテル コーポレイション | スタックダイパッケージにおいてダイを取り付ける方法及び装置 |
| JP4732456B2 (ja) * | 2004-08-13 | 2011-07-27 | インテル コーポレイション | スタックダイパッケージにおいてダイを取り付ける方法及び装置 |
| US7902672B2 (en) | 2006-08-17 | 2011-03-08 | Sony Corporation | Semiconductor device and method of manufacturing same |
| JP2012124466A (ja) * | 2010-11-18 | 2012-06-28 | Nitto Denko Corp | 半導体装置用接着フィルム、及び、半導体装置 |
| JP2016119493A (ja) * | 2010-11-18 | 2016-06-30 | 日東電工株式会社 | ダイボンドフィルム、ダイシング・ダイボンドフィルム、ダイボンドフィルムの製造方法、及び、ダイボンドフィルムを有する半導体装置 |
| JP2012119688A (ja) * | 2010-12-02 | 2012-06-21 | Samsung Electronics Co Ltd | 積層パッケージ構造物、パッケージオンパッケージ素子、およびパッケージオンパッケージ素子製造方法 |
| US9520387B2 (en) | 2010-12-02 | 2016-12-13 | Samsung Electronics Co., Ltd. | Stacked package structure and method of forming a package-on-package device including an electromagnetic shielding layer |
| WO2015037390A1 (ja) * | 2013-09-10 | 2015-03-19 | 株式会社村田製作所 | センサモジュール |
| CN104910823A (zh) * | 2014-03-11 | 2015-09-16 | 味之素株式会社 | 粘接膜 |
| JP2015187260A (ja) * | 2014-03-11 | 2015-10-29 | 味の素株式会社 | 接着フィルム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108074878B (zh) | 复合磁性密封材料及使用其的电子电路封装体 | |
| CN107230664B (zh) | 电子电路封装 | |
| US6722030B1 (en) | Process for manufacturing an electronic component, in particular a surface-wave component working with acoustic surface waves | |
| JP2003273571A (ja) | 素子間干渉電波シールド型高周波モジュール | |
| JP2003124236A (ja) | 接着材料およびそれらを用いたスタックパッケージ | |
| US10541210B2 (en) | Electronic device having electromagnetic interference shielding layer and method of manufacturing the same | |
| JP2001237586A (ja) | 回路基板、回路部品内蔵モジュールおよびそれらの製造方法 | |
| US20080122059A1 (en) | Stacked chip package structure and fabricating method thereof | |
| JPH09107192A (ja) | プリント基板およびケース兼用プリント基板ならびに携帯型通信機器 | |
| KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
| US6424047B1 (en) | Plastic ball grid array package for passing JEDEC Level 1 Moisture Sensitivity Test | |
| KR102212258B1 (ko) | 전자파 보호 조성물, 그 제조방법 및 전자파 보호층을 갖는 전자 장치 | |
| KR100792145B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2001068512A (ja) | スティフナ付きｔａｂテープおよびｂｇａパッケージ | |
| US10770219B2 (en) | Coil component | |
| JP6724688B2 (ja) | コイル部品 | |
| KR102240759B1 (ko) | 전자 장치 및 그 제조 방법 | |
| JPH1022683A (ja) | 電磁波シールドシート、電磁波シールド材、印刷回路板、電磁波シールド方法 | |
| CN106373926B (zh) | 封装结构及屏蔽件与其制法 | |
| JP2006156482A (ja) | 回路モジュール体及びその製造方法 | |
| JP2000058336A (ja) | 電子部品のモールド構造 | |
| JP2001308217A (ja) | 半導体装置 | |
| JP3528255B2 (ja) | 混成集積回路素子及びその製造方法 | |
| JP4845274B2 (ja) | 配線基板及びその製造方法 | |
| CN211630732U (zh) | 一种复合型吸波屏蔽材料 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060411 |