JP4732456B2 - スタックダイパッケージにおいてダイを取り付ける方法及び装置 - Google Patents

スタックダイパッケージにおいてダイを取り付ける方法及び装置 Download PDF

Info

Publication number
JP4732456B2
JP4732456B2 JP2007525649A JP2007525649A JP4732456B2 JP 4732456 B2 JP4732456 B2 JP 4732456B2 JP 2007525649 A JP2007525649 A JP 2007525649A JP 2007525649 A JP2007525649 A JP 2007525649A JP 4732456 B2 JP4732456 B2 JP 4732456B2
Authority
JP
Japan
Prior art keywords
die
die attach
processing temperature
temperature
attach agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007525649A
Other languages
English (en)
Other versions
JP2008509572A (ja
Inventor
マネパッリ，ラフル
忍 小浦方
ブエナセダ，ニナ，リッチ
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2008509572A publication Critical patent/JP2008509572A/ja
Application granted granted Critical
Publication of JP4732456B2 publication Critical patent/JP4732456B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Laminated Bodies (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

本発明の実施例は、一般的に集積回路装置の分野に係り、より具体的にはスタックダイ装置を作るようダイをスタックする方法に係る。
チップが回路基板の表面上により密集してパッケージされ得る場合、モジュールの寸法及びコストは低減され得、システムのパフォーマンスは向上され得る。パッケージングの密度を最大化する１つの可能な方法は、スタックチップ装置又はスタックダイ装置として称される三次元スタックを形成するよう互いの上にチップを置くことを有する。過去数年間にわたって、可能であればチップをスタックすることに大きな興味がもたれている。かかるチップスタッキングのスキームは、ワイヤ接続を容易にするよう複数の減少する寸法のチップをスタッキングすること、並びに、スペーサを使用して又はベベリング技術を用いて複数の同一の寸法のチップをスタッキングすることを有する。典型的には、スタックダイ装置の最も下方のダイは、ペーストベース接着剤等のダイアタッチ剤を使用して基板に対して取り付けられる。同一のダイアタッチ剤は、スタックダイ装置において後続のダイを互いに対して取り付けるよう使用される。典型的には、ペーストベース接着剤は、液体として塗布され、ダイは基板上に（又は他のダイ上へと）置かれ、続いて接着剤が硬化される。硬化中、接着剤は比較的高温にまでされる。スタックダイ装置の後続のダイを取り付けるよう、工程は反復される。現在典型的である装置における２乃至４つのスタックダイから、近い将来における６乃至９のスタックダイ及びそれ以上まで、より多くのダイをスタッキングする傾向があり、ダイアタッチ剤に関する問題があがっている。各後続の接着層を硬化するよう温度を反復的に上げることによって、前に適用された接着層の劣化がもたらされるのである。
更に、複数の状況においては、ダイアタッチ剤としてのペーストベース接着剤の使用は、最善ではなく、フィルムダイアタッチ剤によって置き換えられる。例えば、複数の適用に対して、非常に薄いダイが所望される。典型的なダイは、厚さ７２５ミクロンであるが、所定のアプリケーション（無線通信等）に対しては、厚さ２５ミクロンのダイが所望され得る。かかる薄いダイに対して、ダイの一側から他側までの金属密度における不均衡は、ダイに歪みを引き起こす。歪んだダイは、硬化工程を通してペーストベース接着剤との接触を保持しないため、かかる歪みは、ダイアタッチ剤としてのペーストベース接着剤の使用を問題のあるものにする。
更に、ダイパッケージがダイと略同等の寸法を有する際、ダイアタッチ剤に対してペーストベース接着剤を使用することは、後続のワイヤ接続工程を妨げ得るペーストの流出に繋がり得る。
かかる問題は、熱可塑性に基づくフィルム（ｔｈｅｒｍｏｐｌａｓｔｉｃ−ｂａｓｅｄ ｆｉｌｍ）等のフィルムダイアタッチ剤を使用するラミネーション加工の使用を介して、対処され、スタックチップスケールパッケージにおける一般的なダイアタッチ剤として好ましいものとなり始めている。かかる剤は、優れた流動性及び接着／粘着強度等の多くの所望される特徴を有する。
ダイアタッチ剤に対して熱可塑性フィルムを使用する典型的なラミネーション加工において、ダイは、高い温度及び圧力下で基板に対して（又は他のダイに対して）ラミネートされる。フィルムは、ラミネーション加工中、ダイを平らに保持する（歪みを防止する）よう、十分な接着強度を有する。スタックダイ装置を形成するために次のダイを取り付けるよう、工程は反復される。これは、前に取り付けられたダイのダイアタッチフィルムが反復されるラミネーション加工の熱及び圧力にさらされる、ことを意味する。
反復される熱加工は、空隙率及び応力をダイアタッチフィルムにおいて引き起こし得、層間剥離及び歪みをもたらす。結果として、続くラミネーション加工中には、前のダイアタッチフィルム層を層間剥離又は過度に変形することから防ぐよう、最新の注意が払われなければならない。これによって、スタックダイ装置の複数のダイにわたって空隙のない結合ラインを達成し得ることが制限される。更には、空隙、クラック、及び反復される高温／高圧の工程によって引き起こされる他の不具合は、パフォーマンスの信頼性の低下に繋がる。
本発明は、以下の説明を参照し、且つ本発明の実施例を図示するよう使用される図面を添付することによって、最良に理解され得る。
以下の説明において、多種の特定の詳細が説明される。しかしながら、本発明の実施例がかかる特定の詳細無く実行され得る、ことは理解される。他の例において、周知の回路、構造、及び技術は、本願の理解を曖昧なものとしないよう詳細には示されない。
明細書を通しての「一実施例」又は「実施例」に対する参照は、実施例とともに説明される特別な特性、構造、又は特徴が本発明の少なくとも１つの実施例において有される、ことを意味する。故に明細書中の多種の場所において見られる「一実施例において」又は「実施例において」という文章は、必ずしも全てが同一の実施例を参照しているわけではない。更には、特別な特性、構造、又は特徴は、１つ又はそれ以上の実施例において適切な手法において組み合わせられ得る。
更に、本発明の態様は、単一の開示された実施例の全ての特徴においてあるわけではない。故にこの結果、添付の請求項は、当該明細書に明白に組み込まれ、各請求項は、本発明の別個の一実施例として独立する（ｗｉｔｈ ｅａｃｈ ｃｌａｉｍ ｓｔａｎｄｉｎｇ ｏｎ ｉｔｓ ｏｗｎ）。
図１は、本発明の一実施例に従ったスタックダイ装置を作る工程を示す。図１中に示される工程１００は、第１のダイアタッチ剤が選択されるオペレーション１０５で始まる。第１のダイアタッチ剤は、それに関連付けられた加工温度を有する。例えば、第１のダイアタッチ剤がペーストベース接着剤である場合、加工温度は、一実施例に対するペースト接着剤の硬化温度であり得る。他の実施例では、第１のダイアタッチ剤が熱可塑性フィルムである場合、加工温度は熱可塑性フィルムのガラス転移温度（Ｔｇ）を上回る。
オペレーション１１０において、第１のダイは、第１のダイアタッチ剤を使用して基板に対して取り付けられる。第１のダイアタッチ剤の関連加工温度は、ダイ及び基板の温度許容度より高くない。
オペレーション１０５において、第２のダイアタッチ剤は選択される。第２のダイアタッチ剤は、それに関連付けられた加工温度を有し、該加工温度は、第１のダイアタッチ剤と関連付けられる温度より小さい。第２のダイアタッチ剤は、第１のダイアタッチ剤に関連付けられた温度より十分に低い関連加工温度を有して選択され、第２のダイアタッチ剤の加工（例えば硬化又はラミネート）は、前に加工された第１のダイアタッチ剤を特定の温度以内まで（ｔｏ ｗｉｔｈｉｎ ａ ｓｐｅｃｉｆｉｅｄ ｄｅｇｒｅｅ）著しくは低下させない。即ち、第２のダイアタッチ剤の加工は、層間剥離、歪み、又はスタックダイ装置がその意図される目的に対して作動不能にされるまでの他の不具合を引き起こさない。
オペレーション１２０において、第２のダイは、第２のダイアタッチ剤を使用して第１のダイの上にスタックされ、それに取り付けられる。
図２は、本発明の一実施例に従ったスタックダイ装置を示す。図２中に示されるスタックダイ装置２００は、基板２１０を有する。基板２１０は、基板２１０の下方表面２１１上に形成される導電ボール２２０を有する。導電ボール２２０は、マザーボード（図示せず）に対して基板２１０を電気的に接続するものである。ダイ２３０ａは、基板２１０の上方表面２１２上へと配置される。ダイアタッチ剤ＤＡ１は、基板２１０とダイ２３０ａとの間に配置され、ダイ２３０ａを基板２１０に対して取り付ける。本発明の一実施例によれば、ＤＡ１は関連加工温度ＴＤＡ１を有する。
ダイ２３０ｂは、ダイ２３０ａの上へスタックされ、ダイアタッチ剤ＤＡ２を有してダイ２３０ａに対して取り付けられる。本発明の一実施例によれば、ＤＡ２は、ＴＤＡ１より低い関連加工温度ＴＤＡ２を有する。
ダイ２３０ｃは、ダイ２３０ｂの上へスタックされ、ダイアタッチ剤ＤＡ３を有してダイ２３０ｂに対して取り付けられる。本発明の一実施例によれば、ＤＡ３は、ＴＤＡ２より低い関連加工温度ＴＤＡ３を有する。
図２中に示される通り、スタックダイ２３０ａ乃至２３０ｃは、基板２１０に対して及び／又は互いに対して、ワイヤボンド２３１を有して基板２３０ａ乃至２３０ｃワイヤ接続で接着される。スタックダイ２３０ａ乃至２３０ｃの各々は、メモリチップ又は論理プロセッサチップであり得る。本発明の一実施例に対して、ダイ２３０ａは、論理プロセッサチップであり、ダイ２３０ｂ乃至２３０ｃは、メモリチップ（例えばフラッシュメモリ装置）である。更には、スタックダイ装置を形成するダイの数は典型的なものであり、事実上ダイは、本発明の多種の他の実施例に従った装置を有し得る。
本発明の一実施例によれば、マルチプルダイアタッチ剤の各々は熱可塑性フィルムであり得る。従来通りフィルムは、基板に対して適用され、ラミネーション加工に対して熱可塑性フィルムのＴｇを上回る特定の温度まで加熱される。即ち、信頼性の高いラミネーションを与えるよう、フィルムは、柔らかく可撓性があるべきである。Ｔｇは、それを上回ると熱可塑性フィルムが柔らかく柔軟となる温度である。フィルムがＴｇを上回るようにした後、ダイは続いて、歪みを防止するよう圧力を受けて基板に対してラミネートされる。図３Ａは、典型的な熱可塑性フィルムに対する係数（ｍｏｄｕｌｕｓ）／温度グラフを示す。図３Ａ中に示される通り、フィルムに対するＴｇは約６０℃である。典型的なラミネート工程は、約１００ＭＰａ及びそれを下回る係数を有して達成され、理想的には０ＭＰａに近い。したがって、かかるフィルムに対して、ラミネート温度は、Ｔｇを上回り、略１２０℃である。
問題は、スタックダイ装置を形成するよう後続のダイを適用する際に起きる。同一のＴｇを有する同一のフィルムが後続のダイを取り付けるよう使用されるため、前に適用されたフィルムは、再度そのＴｇを上回って上昇される。反復される転移は上述された通りフィルムを劣化させ得、ダイは歪み得る。
本発明の一実施例によれば、熱可塑性フィルムは、基板に対してダイを取り付けるよう使用される（例えば、図２中のＤＡ１）。熱可塑性フィルムは、市販されているポリアミドベースの材料又はエポキシであり得る。後続のフィルムをダイは、上述された通り第２のフィルムを使用してスタックダイ装置を形成するよう取り付けられ得る。本発明の一実施例によれば、第２のフィルムは、より低いＴｇを有する他の市販のダイアタッチ剤であり得る。本発明の他の実施例に対して、第２のフィルムは、より低いＴｇを有する熱可塑性フィルムの改質（ｒｅｆｏｒｍｕｌａｔｉｏｎ）であり得る。ポリマのＴｇは、可塑剤を取り入れることによって低下され得る。可塑剤は、ポリマの空隙率を上昇させるよう取り入れられる小分子であり、ポリマをより低い温度においてより柔軟にする。熱可塑性フィルムのＴｇを低下させるよう使用され得る複数の典型的な可塑剤は、低分子量ポリイミド、アミンターミネートラバー、及び低分子量エポキシを有する。
図３Ｂは、本発明の一実施例に従った３つの熱可塑性フィルムの各々に対する、係数／温度グラフを示す。図３Ｂ中に示される通り、第１のダイアタッチフィルムＤＡ１に対する係数／温度グラフは、図３Ａ中に示されるものであり、１００ＭＰａを下回る所望される係数を達成するよう約１２０℃の加工温度を求める。ＤＡ１は、約６０℃であるＴｇ１であるＴｇを有する。第２のダイアタッチ剤ＤＡ２は、ＤＡ１の改質であり得、より低いＴｇであるＴｇ２を有し、それ故に１００ＭＰａを下回る所望の係数を達成するよう約９０℃のみを有する加工温度を求める。Ｔｇ２は、約４５℃である。それ故に、ＤＡ２を使用するラミネーション加工中、ＤＡ１はある程度転移するが、劣化及び歪みを低減するよう十分な剛性を維持する。第３のダイアタッチ剤ＤＡ３は、ＤＡ１の改質であり得、更に低いＴｇであるＴｇ３を有し、それ故に、１００ＭＰａを下回る所望される係数を達成するよう約９０℃の加工温度のみを求める。Ｔｇ３は、約３０℃である。それ故に、ＤＡ３を使用するラミネーション加工中、ＤＡ２はある程度転移し、ＤＡ１はより少なく転移し、いずれも劣化及び歪みを低減するよう十分な剛性を維持する。
本発明の実施例は、基板に対してダイを取り付けるよう第１のダイアタッチ剤を使用して、並びにスタックダイ装置を形成するよう第１のダイに対して１つ又はそれ以上の追加的なダイを反復して取り付けるよう異なる（一連のより低い加工温度を有する）ダイアタッチ剤を使用して、説明される。他の一実施例に対して、用いられるダイアタッチ剤の各々は、連続的にマルチプルダイを取り付けるよう使用され得る。各ダイアタッチ剤を有して連続的に取り付けられ得るダイの数は、変動し、ダイアタッチ剤及びその関連加工温度に依存する。例えば、比較的高いＴｇを有するダイアタッチフィルムは、１つより多い転移の後に著しい劣化を表し得、それ故に該特定のフィルムを使用して１つのみのダイを取り付けることが所望され得る。その後、スタックダイ装置を作る工程において、他のダイアタッチフィルムは、比較的低いＴｇを有して使用され得る。より低い温度において反復される転移がフィルムに対して不利益ではない際は、２つ又はそれ以上のダイを取り付けることが可能であり得る。
本発明の一実施例は、多種のオペレーションを有する工程として説明されてきた。かかるオペレーションは、典型的なものであり、最も基本的な形式において説明され得るが、オペレーションは、多種の実施例に従った本発明の基本的な範囲から逸脱することなく、該工程に対して追加、又は該工程から削除され得る。例えば、図１を参照して上述された工程１００は、追加的なオペレーションを有し得、該オペレーションにおいては、一連のダイアタッチ剤は、確定され、スタックダイ装置を形成するよう一連のダイを取り付けるよう使用される。
本発明は、複数の実施例に関して説明されてきたが、当業者は、本発明が前述の実施例に制限されず、添付の請求項の趣旨及び範囲内の修正及び改変を有して実行され得る、ことを認識する。故に本明細書は、制限的ではなく例証するものとして考えられるべきである。
本発明の一実施例に従ったスタックダイ装置を作る工程を図示する。 本発明の一実施例に従ったスタックダイ装置を図示する。 典型的な熱可塑性フィルムに対する係数／温度グラフを示す。 本発明の一実施例に従った３つの熱可塑性フィルムの各々に対する係数／温度グラフを示す。

Claims (14)

  1. 基板と、
    第１の関連ダイアタッチ剤加工温度を有する第１のダイアタッチ剤を使用して前記基板に対して取り付けられる第１のダイと、
    第２の関連ダイアタッチ剤加工温度を有する第２のダイアタッチ剤を使用して前記第１のダイに対して取り付けられる第２のダイと、
    第３の関連ダイアタッチ剤加工温度を有する第３のダイアタッチ剤を使用して前記第２のダイに対して取り付けられる第３のダイと、
    を有する装置であって、
    前記第１の関連ダイアタッチ剤加工温度は第１のラミネート温度であり、前記第２の関連ダイアタッチ剤加工温度は第２のラミネート温度であり、前記第３の関連ダイアタッチ剤加工温度は第３のラミネート温度であり、
    前記基板に対して前記第１のダイを取り付ける前記第１のダイアタッチ剤は、第１のガラス転移温度を有する第１の熱可塑性フィルムを有し、前記第１のダイに対して第２のダイを取り付ける前記第２のダイアタッチ剤は、前記第１のガラス転移温度より低い第２のガラス転移温度を有する第２の熱可塑性フィルムを有し、前記第２のダイに対して第３のダイを取り付ける前記第３のダイアタッチ剤は、前記第２のガラス転移温度より低い第３のガラス転移温度を有する第３の熱可塑性フィルムを有する、
    装置。
  2. 前記第２の関連加工温度は、前記第１の関連加工温度より低く、前記第１のダイアタッチ剤を前記第２の関連加工温度にさらすことで前記第１のダイアタッチ剤において空隙又はクラックを引き起こさない、
    請求項１記載の装置。
  3. 前記第３のダイ上へと連続的にスタックされる１つ又はそれ以上の追加的なダイ、を更に有し、
    前記１つ又はそれ以上の追加的なダイの各々は、対応するダイアタッチ剤を使用して前のダイに対して取り付けられる、
    請求項１記載の装置。
  4. 前記第２のダイアタッチ剤は、前記第１の熱可塑性フィルムが改質されたものである、
    請求項１記載の装置。
  5. 前記第２のダイアタッチ剤は、前記第１の熱可塑性フィルムの改質を達成するよう前記第１の熱可塑性フィルムに対して添加される可塑剤を有する、
    請求項４記載の装置。
  6. 前記可塑剤は、低分子量ポリイミドと、アミンターミネートラバーと、低分子量エポキシと、を有する群から選択される、
    請求項５記載の装置。
  7. 論理プロセッサ装置は、前記第１のダイ上で実行され、メモリ装置は、前記第２のダイ上で実行され、
    前記メモリ装置は前記論理プロセッサ装置に対して結合される、
    請求項１記載の装置。
  8. 基板と、
    第１のダイアタッチ剤と、
    第１の関連ダイアタッチ剤加工温度を有する前記第１のダイアタッチ剤を使用して前記基板及び互いに対して取り付けられる、１つ又はそれ以上のダイを有する第１の組と、
    １つ又はそれ以上の後続のダイアタッチ剤を使用して１つ又はそれ以上のダイを有する前の組及び互いに対して取り付けられる、１つ又はそれ以上のダイを有する対応する後続の組と、
    を有する装置であって、
    後続のダイアタッチ剤の各々は、夫々の関連ダイアタッチ剤加工温度を有し、各夫々の関連加工温度は、前記第１の関連加工温度及び各前の夫々の関連加工温度より低く、
    前記第１の関連ダイアタッチ剤加工温度は第１のラミネート温度であり、各夫々の関連ダイアタッチ剤加工温度は夫々のラミネート温度であり、
    前記第１のダイアタッチ剤は、第１のガラス転移温度を有する第１の熱可塑性フィルムを有し、１つ又はそれ以上の後続のダイアタッチ剤のうち少なくとも１つは、前記第１のガラス転移温度より低い第２のガラス転移温度を有する第２の熱可塑性フィルムを有する、
    装置。
  9. 前記後続のダイアタッチ剤の各々は、前記後続のダイアタッチ剤の各々の前記熱可塑性フィルムの改質を達成するよう、前記熱可塑性フィルムに対して添加される可塑剤を有する、
    請求項８記載の装置。
  10. 前記可塑剤は、低分子量ポリイミドと、アミンターミネートラバーと、低分子量エポキシとを有する群から選択される、
    請求項９記載の装置。
  11. 論理プロセッサ装置は、前記１つ又はそれ以上のダイを有する第１の組の第１のダイ上で実行され、メモリ装置は、前記１つ又はそれ以上のダイを有する第１の組の残りのダイの少なくとも１つ上で、また、１つ又はそれ以上のダイを有する連続する組の１つ又はそれ以上のダイ上で実行され、
    前記メモリ装置は、前記論理プロセッサ装置に対して結合される、
    請求項８記載の装置。
  12. 基板と、
    該基板に対して取り付けられる第１のダイと、
    該第１のダイ上で実行される論理プロセッサ装置と、
    前のダイ及び互いに対して取り付けられる少なくとも２つの追加的なダイと、
    前記少なくとも２つの追加的なダイの各々の上で実行される少なくとも２つのメモリ装置と、
    前記第１のダイを前記基板に対して取り付け、第１の関連ダイアタッチ剤加工温度を有する、第１のダイアタッチ剤と、
    前記少なくとも２つの追加的なダイを有する対応する組を、前のダイ及び互いに対して取り付ける、少なくとも２つの後続のダイアタッチ剤と、
    を有するシステムであって、
    各後続のダイアタッチ剤は、夫々の関連ダイアタッチ剤加工温度を有し、各夫々の関連加工温度は、前記第１の関連加工温度及び各前の夫々の関連加工温度より低く、
    前記第１の関連ダイアタッチ剤加工温度は第１のラミネート温度であり、各夫々の関連ダイアタッチ剤加工温度は夫々のラミネート温度であり、
    前記第１のダイアタッチ剤は、第１のガラス転移温度を有する第１の熱可塑性フィルムを有し、前記少なくとも２つの後続のダイアタッチ剤の各々は、前記第１のガラス転移温度より低く各前の夫々の関連加工温度とは異なる別のガラス転移温度を有する異なる熱可塑性フィルムを有する、
    システム。
  13. 前記後続のダイアタッチ剤の各々は、可塑剤を前記熱可塑性フィルムに対して添加することによって前記熱可塑性フィルムから改質される、
    請求項１２記載のシステム。
  14. 前記可塑剤は、低分子量ポリイミドと、アミンターミネートラバーと、低分子量エポキシとを有する群から選択される、
    請求項１３記載のシステム。
JP2007525649A 2004-08-13 2005-07-29 スタックダイパッケージにおいてダイを取り付ける方法及び装置 Expired - Fee Related JP4732456B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/918,585 2004-08-13
US10/918,585 US7224075B2 (en) 2004-08-13 2004-08-13 Methods and systems for attaching die in stacked-die packages
PCT/US2005/026940 WO2006020428A1 (en) 2004-08-13 2005-07-29 Methods and systems for attaching die in stacked-die packages

Publications (2)

Publication Number Publication Date
JP2008509572A JP2008509572A (ja) 2008-03-27
JP4732456B2 true JP4732456B2 (ja) 2011-07-27

Family

ID=35447545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007525649A Expired - Fee Related JP4732456B2 (ja) 2004-08-13 2005-07-29 スタックダイパッケージにおいてダイを取り付ける方法及び装置

Country Status (8)

Country Link
US (2) US7224075B2 (ja)
JP (1) JP4732456B2 (ja)
KR (1) KR20070032817A (ja)
CN (1) CN100594609C (ja)
DE (1) DE112005001962B4 (ja)
HK (1) HK1110437A1 (ja)
TW (1) TWI318448B (ja)
WO (1) WO2006020428A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158807A1 (en) * 2005-12-29 2007-07-12 Daoqiang Lu Edge interconnects for die stacking
US20070152314A1 (en) * 2005-12-30 2007-07-05 Intel Corporation Low stress stacked die packages
US7420269B2 (en) * 2006-04-18 2008-09-02 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
TWI335654B (en) * 2007-05-04 2011-01-01 Advanced Semiconductor Eng Package for reducing stress
US8456856B2 (en) 2009-03-30 2013-06-04 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246539A (ja) * 2001-02-19 2002-08-30 Hitachi Ltd 半導体装置の製造方法
JP2002368190A (ja) * 2001-04-06 2002-12-20 Hitachi Ltd 半導体装置およびその製造方法
JP2003124236A (ja) * 2001-10-09 2003-04-25 Mitsui Chemicals Inc 接着材料およびそれらを用いたスタックパッケージ
JP2004022996A (ja) * 2002-06-19 2004-01-22 Mitsui Chemicals Inc 半導体チップの積層方法
JP2004356529A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2005101312A (ja) * 2003-09-25 2005-04-14 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157589A (en) * 1990-07-02 1992-10-20 General Electric Company Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
TW289900B (ja) * 1994-04-22 1996-11-01 Gould Electronics Inc
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US20010006677A1 (en) * 1996-10-29 2001-07-05 Mcginity James W. Effervescence polymeric film drug delivery system
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
EP1064336B1 (en) * 1998-03-05 2004-07-21 Omnova Solutions Inc. Easily cleanable polymer laminates
US6212767B1 (en) * 1999-08-31 2001-04-10 Micron Technology, Inc. Assembling a stacked die package
AU7247000A (en) * 2000-01-11 2001-07-19 Givaudan Sa Composite materials
JP2001250907A (ja) * 2000-03-08 2001-09-14 Toshiba Corp 半導体装置及びその製造方法
CN1214455C (zh) * 2000-04-25 2005-08-10 日立化成工业株式会社 电路连接用粘接剂、使用其的电路连接方法及电路连接结构体
US6858941B2 (en) * 2000-12-07 2005-02-22 International Business Machines Corporation Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
JP2002367172A (ja) * 2001-06-05 2002-12-20 Tdk Corp マルチレベル光記録媒体、マルチレベル記録方法およびマルチレベル再生方法
JP3719234B2 (ja) * 2001-08-06 2005-11-24 日立化成工業株式会社 半導体用接着フィルム、およびこれを用いた半導体用接着フィルム付きリードフレームならびに半導体装置
US20040245651A1 (en) * 2003-06-09 2004-12-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246539A (ja) * 2001-02-19 2002-08-30 Hitachi Ltd 半導体装置の製造方法
JP2002368190A (ja) * 2001-04-06 2002-12-20 Hitachi Ltd 半導体装置およびその製造方法
JP2003124236A (ja) * 2001-10-09 2003-04-25 Mitsui Chemicals Inc 接着材料およびそれらを用いたスタックパッケージ
JP2004022996A (ja) * 2002-06-19 2004-01-22 Mitsui Chemicals Inc 半導体チップの積層方法
JP2004356529A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2005101312A (ja) * 2003-09-25 2005-04-14 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
HK1110437A1 (en) 2008-07-11
TWI318448B (en) 2009-12-11
US20060033192A1 (en) 2006-02-16
TW200620611A (en) 2006-06-16
KR20070032817A (ko) 2007-03-22
JP2008509572A (ja) 2008-03-27
DE112005001962B4 (de) 2014-08-21
US20060038276A1 (en) 2006-02-23
DE112005001962T5 (de) 2007-10-18
CN101002321A (zh) 2007-07-18
WO2006020428A1 (en) 2006-02-23
CN100594609C (zh) 2010-03-17
US7224075B2 (en) 2007-05-29

Similar Documents

Publication Publication Date Title
KR100603484B1 (ko) 접착제 및 양면 접착 필름
JP4188337B2 (ja) 積層型電子部品の製造方法
JP5918664B2 (ja) 積層型半導体装置の製造方法
JP4719042B2 (ja) 半導体装置の製造方法
JP4746646B2 (ja) 積層型電子部品
JP4732456B2 (ja) スタックダイパッケージにおいてダイを取り付ける方法及び装置
US9669567B2 (en) Manufacturing method of molded article
JP4161544B2 (ja) 半導体素子搭載用接着フィルム
JP3539242B2 (ja) 接着部材、接着部材を設けた半導体搭載用配線基板及びこれを用いた半導体装置
TWI785138B (zh) 安裝結構體之製造方法及使用於其之片材
TW201036124A (en) Package structure and manufacturing method thereof
JP4612450B2 (ja) 積層型半導体装置の製造方法
JP3617504B2 (ja) 半導体素子搭載用接着フィルム
JP4534100B2 (ja) 電子部品用両面接着フィルム、半導体搭載用有機基板および半導体装置
KR100483102B1 (ko) 접착제 및 양면 접착 필름
JP2003096426A (ja) 接着部材
TWI250597B (en) Method for manufacturing multi-chip package having encapsulated bond-wires between stack chips
KR100755127B1 (ko) 다이 접착용 필름, 이를 이용한 반도체 칩 패키징 방법 및 반도체 칩 패키지
JPH11224912A (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
KR20080105636A (ko) 반도체 패키징 구조 및 패키징 방법
JP2003045902A5 (ja)
CN1399508A (zh) 制备高性能网格焊球阵列板的方法以及可用于该方法的夹具
JPH11251512A (ja) 半導体チップの積層方法およびこれを用いた半導体装置
JP5399130B2 (ja) 電子部品内蔵基板の製造方法
KR20200128051A (ko) 반도체 장치의 제조 방법 및 필름형 접착제

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4732456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees