JPH11251512A - 半導体チップの積層方法およびこれを用いた半導体装置 - Google Patents
半導体チップの積層方法およびこれを用いた半導体装置Info
- Publication number
- JPH11251512A JPH11251512A JP10054045A JP5404598A JPH11251512A JP H11251512 A JPH11251512 A JP H11251512A JP 10054045 A JP10054045 A JP 10054045A JP 5404598 A JP5404598 A JP 5404598A JP H11251512 A JPH11251512 A JP H11251512A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- insulating adhesive
- layer
- semiconductor
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップを複数に積層する場合の、
接着剤の流れだしを防止し、配線基板上の電極汚染や、
半導体チップの電極パッドと配線基板とを結合するワイ
ヤを変形させない半導体チップの積層方法とこれを用い
て得た半導体装置の提供を課題とする。 【解決手段】 半導体チップを三次元に絶縁性接着剤を
用いて積層するに際し、絶縁性接着剤層を熱硬化させる
際に組み立てたモジュールの未硬化の絶縁性接着剤層に
正加重がかからないようにする。具体的には加熱処理時
に、組み立てたモジュールを逆さまに加熱炉内に設置
し、絶縁体層にかかる加重を負とする。あるいは、最上
層の半導体チップを上方より支持して加熱炉内に設置
し、絶縁体層にかかる正加重を最低限とする。
接着剤の流れだしを防止し、配線基板上の電極汚染や、
半導体チップの電極パッドと配線基板とを結合するワイ
ヤを変形させない半導体チップの積層方法とこれを用い
て得た半導体装置の提供を課題とする。 【解決手段】 半導体チップを三次元に絶縁性接着剤を
用いて積層するに際し、絶縁性接着剤層を熱硬化させる
際に組み立てたモジュールの未硬化の絶縁性接着剤層に
正加重がかからないようにする。具体的には加熱処理時
に、組み立てたモジュールを逆さまに加熱炉内に設置
し、絶縁体層にかかる加重を負とする。あるいは、最上
層の半導体チップを上方より支持して加熱炉内に設置
し、絶縁体層にかかる正加重を最低限とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係り、特に半導体実装技術における半導体
チップの積層技術に関する。
の製造方法に係り、特に半導体実装技術における半導体
チップの積層技術に関する。
【０００２】
【従来の技術】近年、電子機器の小型・軽量化に対する
要求が増え、それに搭載される半導体装置も高密度化・
小型化が要求されてきている。
要求が増え、それに搭載される半導体装置も高密度化・
小型化が要求されてきている。
【０００３】半導体装置の高密度化・小型化を実現する
方法一つとして、半導体チップを三次元的に実装する方
法が採用されている。
方法一つとして、半導体チップを三次元的に実装する方
法が採用されている。
【０００４】例えば、配線基板上に導電性接着剤を用い
て第一の半導体チップを搭載する。次に、第一の半導体
チップの電極パッドと配線基板上の電極とをワイヤにて
接合し、第一の半導体チップ表面に絶縁性接着剤を塗布
する。次に、第二の半導体チップを絶縁性接着剤上に積
載した後に、絶縁性接着剤を加熱硬化させ、その後第二
の半導体チップの電極パッドと配線基板上の電極とをワ
イヤにて接合する。
て第一の半導体チップを搭載する。次に、第一の半導体
チップの電極パッドと配線基板上の電極とをワイヤにて
接合し、第一の半導体チップ表面に絶縁性接着剤を塗布
する。次に、第二の半導体チップを絶縁性接着剤上に積
載した後に、絶縁性接着剤を加熱硬化させ、その後第二
の半導体チップの電極パッドと配線基板上の電極とをワ
イヤにて接合する。
【０００５】上記の方法では、第一の半導体チップの表
面に塗布する絶縁性接着剤は、ワイヤにダメージを与え
ないように、かつ第二の半導体チップとワイヤとが接触
しないようにするために、その厚さが１５０μｍ以上と
なるようにする。
面に塗布する絶縁性接着剤は、ワイヤにダメージを与え
ないように、かつ第二の半導体チップとワイヤとが接触
しないようにするために、その厚さが１５０μｍ以上と
なるようにする。
【０００６】しかし、第二の半導体チップを絶縁性接着
剤に積載した後に、絶縁性接着剤を加熱硬化させる際に
接着剤が軟化し、配線基板上に流れ出し、そのため、接
着剤層が薄くなり第二の半導体チップの裏面とワイヤが
接触してしまい、ワイヤの変形、およびショートが発生
する。
剤に積載した後に、絶縁性接着剤を加熱硬化させる際に
接着剤が軟化し、配線基板上に流れ出し、そのため、接
着剤層が薄くなり第二の半導体チップの裏面とワイヤが
接触してしまい、ワイヤの変形、およびショートが発生
する。
【０００７】また、接着剤の流れ出しにより配線基板上
の電極部が汚染され二層目の半導体チップのワイヤボン
ディングができなくなることがある。
の電極部が汚染され二層目の半導体チップのワイヤボン
ディングができなくなることがある。
【０００８】
【発明が解決しようとする課題】本発明は上記問題点を
解消するためになされたものであり、半導体チップを複
数に積層する場合の、接着剤の流れだしを防止し、配線
基板上の電極汚染や、半導体チップの電極パッドと配線
基板とを結合するワイヤを変形させない半導体チップの
積層方法とこれを用いて得た半導体装置の提供を課題と
する。
解消するためになされたものであり、半導体チップを複
数に積層する場合の、接着剤の流れだしを防止し、配線
基板上の電極汚染や、半導体チップの電極パッドと配線
基板とを結合するワイヤを変形させない半導体チップの
積層方法とこれを用いて得た半導体装置の提供を課題と
する。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めの本第１の発明は、半導体チップを三次元に絶縁性接
着剤を用いて積層するに際し、絶縁性接着剤層を熱硬化
させる際に組み立てたモジュールの未硬化の絶縁性接着
剤層に正加重がかからないようにするものであり、具体
的には加熱処理時に、組み立てたモジュールを逆さまに
加熱炉内に設置し、絶縁体層にかかる加重を負とするも
のである。あるいは、最上層の半導体チップを上方より
支持して加熱炉内に設置し、絶縁体層にかかる正加重を
最低限とするものである。そして、本第２の発明はこれ
らの方法を用いて得た半導体装置である。
めの本第１の発明は、半導体チップを三次元に絶縁性接
着剤を用いて積層するに際し、絶縁性接着剤層を熱硬化
させる際に組み立てたモジュールの未硬化の絶縁性接着
剤層に正加重がかからないようにするものであり、具体
的には加熱処理時に、組み立てたモジュールを逆さまに
加熱炉内に設置し、絶縁体層にかかる加重を負とするも
のである。あるいは、最上層の半導体チップを上方より
支持して加熱炉内に設置し、絶縁体層にかかる正加重を
最低限とするものである。そして、本第２の発明はこれ
らの方法を用いて得た半導体装置である。
【００１０】
【発明の実施の形態】本発明に拠れば、絶縁性接着剤層
を加熱処理して硬化させる際に、絶縁性接着剤層が軟化
しても、その上の半導体チップの重量がこれに全量かか
ることはない。逆さまに設置した場合にはむしろ負の圧
力（引っ張り圧力）が接着剤層にかかるため、接着剤層
が半導体チップ間から押し出されることはない。よっ
て、接着剤層の厚さもほぼ設定に近い値に維持される。
を加熱処理して硬化させる際に、絶縁性接着剤層が軟化
しても、その上の半導体チップの重量がこれに全量かか
ることはない。逆さまに設置した場合にはむしろ負の圧
力（引っ張り圧力）が接着剤層にかかるため、接着剤層
が半導体チップ間から押し出されることはない。よっ
て、接着剤層の厚さもほぼ設定に近い値に維持される。
【００１１】以下実施例を用いて本発明を説明する。
【００１２】
【実施例】（実施例）まず、図１−（ａ）に示すよう
に、配線基板１上に導電性接着剤２を用いて、第一の半
導体チップ３を接着した。そして、半導体チップ３の電
極パッド４と配線基板１上の電極５とをワイヤボンディ
ングし、次いで絶縁性接着剤６を第一の半導体チップ３
の上に塗布し、図１−（ｂ）に示すように、第二の半導
体チップ７を絶縁性接着剤６上に積載してモジュールを
得た。ここまでは従来技術をそのまま使用するものであ
る。
に、配線基板１上に導電性接着剤２を用いて、第一の半
導体チップ３を接着した。そして、半導体チップ３の電
極パッド４と配線基板１上の電極５とをワイヤボンディ
ングし、次いで絶縁性接着剤６を第一の半導体チップ３
の上に塗布し、図１−（ｂ）に示すように、第二の半導
体チップ７を絶縁性接着剤６上に積載してモジュールを
得た。ここまでは従来技術をそのまま使用するものであ
る。
【００１３】なお、このとき用いた導電性接着剤２はエ
イブルスティック社製 商品名「エイブルボンド ８３６
０」であり、ボンディングに用いたワイヤ８は金線であ
り、用いた絶縁性接着剤６はエイブルスティック社製
商品名「エイブルボンド９６８−１」である。
イブルスティック社製 商品名「エイブルボンド ８３６
０」であり、ボンディングに用いたワイヤ８は金線であ
り、用いた絶縁性接着剤６はエイブルスティック社製
商品名「エイブルボンド９６８−１」である。
【００１４】次に、図１−（ｃ）に示したように逆さキ
ュア用治具９にモジュールを逆さまに搭載し、タバイ社
製の真空オーブン VAC-200 に設置し１５０℃で２時
間加熱処理して絶縁性接着剤を硬化した。その後、真空
オーブンより治具ごとモジュールを取り出し、状態を観
察した。その結果、不良品は２１２個中１個であった。
ュア用治具９にモジュールを逆さまに搭載し、タバイ社
製の真空オーブン VAC-200 に設置し１５０℃で２時
間加熱処理して絶縁性接着剤を硬化した。その後、真空
オーブンより治具ごとモジュールを取り出し、状態を観
察した。その結果、不良品は２１２個中１個であった。
【００１５】次に良品の２１１個の第二の半導体チップ
の電極パッドと配線基板上の電極とをワイヤーボンディ
ングし半導体装置を完成させた。得られた半導体装置を
検査したところ異常は認められずいずれも良品であるこ
とがわかった。
の電極パッドと配線基板上の電極とをワイヤーボンディ
ングし半導体装置を完成させた。得られた半導体装置を
検査したところ異常は認められずいずれも良品であるこ
とがわかった。
【００１６】（実施例２）図２のような逆さキュア用治
具を用いた以外は実施例１と同様にしてモジュールを作
成した。不良率は実施例１と同程度であった。
具を用いた以外は実施例１と同様にしてモジュールを作
成した。不良率は実施例１と同程度であった。
【００１７】（従来例）逆さキュア用治具を用いないこ
とを除き実施例１と同様にしてモジュールを作成した。
不良品は５個中１個の割合で発生した。
とを除き実施例１と同様にしてモジュールを作成した。
不良品は５個中１個の割合で発生した。
【００１８】
【発明の効果】本発明によれば絶縁性接着剤層を加熱処
理する際に、絶縁性接着剤層に荷重をかけることなく処
理できるため軟化した接着剤が流れ出して基板を汚染等
することもなく、ワイヤを変形させたりショートを発生
したりすることもない。そのため、不良率を格段に低下
させることが可能である。
理する際に、絶縁性接着剤層に荷重をかけることなく処
理できるため軟化した接着剤が流れ出して基板を汚染等
することもなく、ワイヤを変形させたりショートを発生
したりすることもない。そのため、不良率を格段に低下
させることが可能である。
【図１】図（ａ）〜（ｃ）は本発明の半導体チップ積層
工程を示す工程図である。
工程を示す工程図である。
【図２】実施例２で用いたモジュールと逆さキュア用治
具とを示した図である。
具とを示した図である。
１−−−配線基板 ２−−−導電性接着剤 ３−−−第一の半導体チップ ４−−−電極パッド ５−−−電極 ６−−−絶縁性接着剤 ７−−−第二の半導体チップ ８−−−ワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 直 東京都青梅市末広町１−６−１ 住友金属 鉱山株式会社電子事業本部内
Claims (4)
- 【請求項１】 半導体チップを三次元に絶縁性接着剤
を用いて積層するに際し、絶縁性接着剤層を熱硬化させ
る際に組み立てたモジュールの未硬化の絶縁性接着剤層
に正加重がかからないようにすることを特徴とする半導
体チップの積層方法。 - 【請求項２】 熱硬化させる際に、組み立てたモジュ
ールを逆さまに加熱炉内に設置し、絶縁体層にかかる加
重を負とする請求項１記載の方法。 - 【請求項３】 熱硬化させる際に、最上層の半導体チ
ップを上方より支持して加熱炉内に設置し、絶縁体層に
かかる正加重を最低限とする請求項１記載の方法。 - 【請求項４】 請求項１〜３記載の方法を用いて作
成した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10054045A JPH11251512A (ja) | 1998-03-06 | 1998-03-06 | 半導体チップの積層方法およびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10054045A JPH11251512A (ja) | 1998-03-06 | 1998-03-06 | 半導体チップの積層方法およびこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251512A true JPH11251512A (ja) | 1999-09-17 |
Family
ID=12959643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10054045A Pending JPH11251512A (ja) | 1998-03-06 | 1998-03-06 | 半導体チップの積層方法およびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251512A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020020088A (ko) * | 2000-09-07 | 2002-03-14 | 마이클 디. 오브라이언 | 반도체패키지 및 그 제조 방법 |
| US6545365B2 (en) | 2000-04-26 | 2003-04-08 | Mitsubishi Denki Kabushiki Kaisha | Resin-sealed chip stack type semiconductor device |
| KR100520602B1 (ko) * | 2001-05-19 | 2005-10-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체칩의 스택킹 구조 |
-
1998
- 1998-03-06 JP JP10054045A patent/JPH11251512A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6545365B2 (en) | 2000-04-26 | 2003-04-08 | Mitsubishi Denki Kabushiki Kaisha | Resin-sealed chip stack type semiconductor device |
| KR20020020088A (ko) * | 2000-09-07 | 2002-03-14 | 마이클 디. 오브라이언 | 반도체패키지 및 그 제조 방법 |
| KR100520602B1 (ko) * | 2001-05-19 | 2005-10-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체칩의 스택킹 구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3913481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4719042B2 (ja) | 半導体装置の製造方法 | |
| US7615413B2 (en) | Method of manufacturing stack-type semiconductor device and method of manufacturing stack-type electronic component | |
| US20030127747A1 (en) | Semiconductor device and manufacturing method thereof | |
| TWI395316B (zh) | 多晶片模組封裝件 | |
| JPH08306738A (ja) | 半導体装置およびその製造方法 | |
| JP4612450B2 (ja) | 積層型半導体装置の製造方法 | |
| JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
| US8455303B2 (en) | Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method | |
| JP2003124262A5 (ja) | ||
| US8432024B2 (en) | Integrated circuit including bond wire directly bonded to pad | |
| JP2002343904A (ja) | 半導体装置 | |
| JPH11251512A (ja) | 半導体チップの積層方法およびこれを用いた半導体装置 | |
| US10269583B2 (en) | Semiconductor die attachment with embedded stud bumps in attachment material | |
| JP2007150342A (ja) | 半導体装置およびその製造方法 | |
| KR101619455B1 (ko) | 적층형 반도체 패키지의 제조방법 | |
| US20070114672A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3419398B2 (ja) | 半導体装置の製造方法 | |
| JPS62196839A (ja) | ハイブリツド型半導体装置 | |
| JP4527105B2 (ja) | 半導体装置 | |
| JPH11121509A (ja) | 強誘電体メモリチップの電気的導通構造、およびこれを有する半導体装置、ならびにこの半導体装置の製造方法 | |
| JPH1058873A (ja) | Ｉｃモジュール | |
| JPS6020895B2 (ja) | 半導体装置の製造方法 | |
| JPH10340927A (ja) | 半導体装置の製造方法およびボンディング装置 | |
| US6531336B1 (en) | Semiconductor apparatus, method of fabricating thereof, fabricating apparatus, circuit board, and electronic device |