CN107230664B - 电子电路封装 - Google Patents

电子电路封装 Download PDF

Info

Publication number
CN107230664B
CN107230664B CN201710177781.5A CN201710177781A CN107230664B CN 107230664 B CN107230664 B CN 107230664B CN 201710177781 A CN201710177781 A CN 201710177781A CN 107230664 B CN107230664 B CN 107230664B
Authority
CN
China
Prior art keywords
film
substrate
electronic circuit
magnetic
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710177781.5A
Other languages
English (en)
Other versions
CN107230664A (zh
Inventor
川畑贤一
早川敏雄
大久保俊郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN107230664A publication Critical patent/CN107230664A/zh
Application granted granted Critical
Publication of CN107230664B publication Critical patent/CN107230664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明目的在于提供一种可兼具高复合屏蔽效果和低背化的电子电路封装。本发明的电子电路封装具备：基板(20)，其具有电源图案(25G)；电子部件(31、32)，其搭载于基板(20)的表面(21)；铸模树脂(40)，其覆盖基板(20)的表面(21)以埋入电子部件(31、32)；磁性膜(50)，其接触并设置于铸模树脂(40)的至少上表面(41)；金属膜(60)，其连接于电源图案(25G)而经由磁性膜(50)覆盖铸模树脂(40)。根据本发明，磁性膜(50)和金属膜(60)依次形成于铸模树脂(40)的上表面(41)，因此可获高复合屏蔽特性。而且，磁性膜(50)直接形成于铸模树脂(40)的上表面(41)且两者之间不夹着粘结剂等，因此有利于产品的低背化。

Description

电子电路封装
技术领域
本发明涉及电子电路封装，特别是涉及具有兼具电磁屏蔽功能和磁屏蔽功能的复合屏蔽功能的电子电路封装。
背景技术
近年来，智能手机等电子设备倾向于采用高性能的无线通信电路以及数字芯片，并且所使用的半导体IC的工作频率也倾向于提高。进一步，具有以最短配线连接多个半导体IC的2.5D结构或3D结构的系统级封装(SIP：system in package)化在加速，并且可以预测电源系统电路的模块化也会在今后不断增加。进一步，可以预测多个电子部件(电感、电容、电阻、滤波器等无源元件；晶体管、二极管等有源元件；半导体IC等集成电路元件；以及其它对电子电路构成来说必要的元件的总称)被模块化后的电子电路模块也会在今后日益增加。总称这些技术的电子电路封装正处于因智能手机等电子设备的高功能化以及小型化、薄型化而被高密度安装的倾向。而相反，这种倾向显示由噪音引起的功能障碍以及电磁干扰变得明显，用现有的噪音对策难以防止功能障碍以及电磁干扰。因此，近年来，电子电路封装的自屏蔽化在发展，现已有通过导电性浆料或者电镀法或溅射法进行的电磁屏蔽的提案以及实用化，但是今后要求更高的屏蔽特性。
为了实现上述要求，近年来有提出兼备电磁屏蔽功能和磁屏蔽功能的复合屏蔽结构的方案。为了获得复合屏蔽结构，需要在电子电路封装中形成由导电膜(金属膜)得到的电磁屏蔽和由磁性膜得到的磁屏蔽。
例如，专利文献1所记载的电子电路模块具有在铸模树脂的表面依次层叠了金属膜和磁性层的结构。另外，专利文献2所记载的半导体封装具有通过粘结剂将由磁性层和金属膜层叠而成的屏蔽箱(屏蔽罐)粘结于铸模树脂的结构。
现有技术文献
专利文献
专利文献1：日本特开2010-087058号公报
专利文献2：美国专利公开第2011/0304015号说明书
发明内容
发明想要解决的技术问题
然而，根据本发明人等的研究，确认了在如专利文献1所述将金属膜和磁性层依次层叠于铸模树脂的表面的结构中，作为今后越来越要求高屏蔽化的移动体通信设备用的电子电路封装，不能够充分获得屏蔽效果。另一方面，在如专利文献2所述使用粘结剂来粘贴屏蔽盒的结构中，不仅仅不利于低背化而且也难以将金属膜连接于基板上的接地线路图案。
因此，本发明目的在于提供一种能够兼具高复合屏蔽效果和低背化的电子电路封装。
解决技术问题的手段
本发明所涉及的电子电路封装的特征在于：具备：基板，其具有电源图案；电子部件，其搭载于所述基板的表面；铸模树脂，其以埋入所述电子部件的方式覆盖所述基板的所述表面；磁性膜，其接触并设置于所述铸模树脂的至少上表面；金属膜，其连接于所述电源图案，并且经由所述磁性膜覆盖所述铸模树脂。
根据本发明，由于磁性膜以及金属膜依次形成于铸模树脂的上表面，所以能够获得高复合屏蔽特性。而且，由于磁性膜直接形成于铸模树脂的上表面并且在两者之间不夹着粘结剂等，所以有利于产品的低背化。
在本发明中，所述磁性膜优选进一步接触于所述铸模树脂的侧面。由此，就能够提高在侧面方向上的复合屏蔽特性。在此情况下，优选所述磁性膜覆盖所述基板的侧面的一部分。
在本发明中，所述磁性膜可以是由磁性填料分散于热固化性树脂材料中得到的复合磁性材料构成的膜，也可以是由软磁性材料构成的薄膜或箔，也可以是由铁氧体等构成的薄膜或散片(bulk sheet)。在使用由复合磁性材料构成的膜的情况下，优选所述磁性填料由铁氧体或者软磁性金属构成，进一步优选所述磁性填料的表面被绝缘涂布。
在本发明中，所述金属膜优选以选自Au、Ag、Cu以及Al中的至少一种金属作为主成分，并且优选所述金属膜的表面被氧化防止覆盖层覆盖。
在本发明中，优选所述电源图案露出于所述基板的侧面，所述金属膜与露出于所述基板的所述侧面的所述电源图案相接触。由此，就能够容易并确实地将金属膜连接于电源图案。
发明效果
这样，根据本发明，能够兼具高复合屏蔽效果和低背化。
附图说明
图1是表示本发明的第1实施方式所涉及的电子电路封装11A的结构的截面图。
图2是表示第1实施方式的变形例所涉及的电子电路封装11B的结构的截面图。
图3是用于说明电子电路封装11A的制造方法的工序图。
图4是用于说明电子电路封装11A的制造方法的工序图。
图5是用于说明电子电路封装11A的制造方法的工序图。
图6是用于说明电子电路封装11A的制造方法的工序图。
图7是表示本发明的第2实施方式所涉及的电子电路封装12A的结构的截面图。
图8是表示本发明的第2实施方式的变形例所涉及的电子电路封装12B的结构的截面图。
图9是用于说明电子电路封装12A的制造方法的工序图。
图10是用于说明电子电路封装12A的制造方法的工序图。
图11是表示本发明的第3实施方式所涉及的电子电路封装13A的结构的截面图。
图12是表示第3实施方式的变形例所涉及的电子电路封装13B的结构的截面图。
图13是表示第3实施方式的变形例所涉及的电子电路封装13C的结构的截面图。
图14是表示第3实施方式的变形例所涉及的电子电路封装13D的结构的截面图。
图15是表示第3实施方式的变形例所涉及的电子电路封装13E的结构的截面图。
图16是用于说明电子电路封装13A的制造方法的工序图。
图17是用于说明电子电路封装13A的制造方法的工序图。
图18是用于说明电子电路封装13A的制造方法的工序图。
图19是表示本发明的第4实施方式所涉及的电子电路封装14A的结构的截面图。
图20是表示第4实施方式的变形例所涉及的电子电路封装14B的结构的截面图。
图21是用于说明电子电路封装14A的制造方法的工序图。
图22是用于说明电子电路封装14A的制造方法的工序图。
图23是表示本发明的第5实施方式所涉及的电子电路封装15A的结构的截面图。
图24是表示第5实施方式的变形例所涉及的电子电路封装15B的结构的截面图。
图25是表示第5实施方式的变形例所涉及的电子电路封装15C的结构的截面图。
图26是表示第5实施方式的变形例所涉及的电子电路封装15D的结构的截面图。
符号说明
11A、11B、12A、12B、13A～13E、14A、14B、15A～15D：电子电路封装
20：基板
20A：集合基板
21：基板的表面
22：基板的背面
23：焊盘图案
24：焊锡
25：内部配线
25G：电源图案
26：外部端子
27：基板的侧面
27a、27d：侧面上部
27b、27e：侧面下部
27c、27f：段差部分
28、29：配线图案
31、32：电子部件
40：铸模树脂
41：铸模树脂的上表面
42：铸模树脂的侧面
43～46：沟槽
50：磁性膜
51：磁性膜的上表面
52：磁性膜的侧面
60：金属膜
70：绝缘膜
具体实施方式
以下参照附图并针对本发明的优选实施方式进行详细说明。
＜第1实施方式＞
图1是表示本发明的第1实施方式所涉及的电子电路封装11A的结构的截面图。
如图1所示，本实施方式所涉及的电子电路封装11A具备：基板20；搭载于基板20的多个电子部件31、32；以埋入电子部件31、32的方式覆盖基板20表面21的铸模树脂40；覆盖铸模树脂40的磁性膜50；覆盖磁性膜50以及铸模树脂40的金属膜60。
对于本实施方式所涉及的电子电路封装11A的种类来说并没有特别的限定，例如，可以列举处理高频信号的高频模块、进行电源控制的电源模块、具有2.5D结构或3D结构的系统级封装(SIP)、无线电通信用或数字电路用半导体封装等。在图1中只表示了2个电子部件31、32，实际上能够内置更多的电子部件。
基板20具有内部埋入有多个配线的两面以及多层配线结构，不论FR-4、FR-5、BT、氰酸酯树脂、酚醛树脂、聚酰亚胺树脂等热固化性树脂基的有机基板；以液晶聚合物等热可塑性树脂基的有机基板；LTCC基板；HTCC基板；柔性基板等种类都可以。在本实施方式中，基板20为4层结构，并且具有形成于基板20的表面21以及背面22的配线层、被埋入到内部的双层配线层。在基板20的表面21上形成多个焊盘图案23。焊盘图案23是用于与电子部件31、32连接的内部电极，两者通过焊锡24(或者导电性浆料)而电连接并且机械连接。作为一个例子，电子部件31是控制器等的半导体芯片，电子部件32是电容器和线圈等无源元件。电子部件的一部分(例如薄型化了的半导体芯片等)也可以被埋入到基板20。
焊盘图案23可以通过形成于基板20内部的内部配线25连接于形成于基板20的背面22的外部端子26。在实际使用时，电子电路封装11A被实装于未图示的主板等，主板上的焊盘图案和电子电路封装11A的外部端子26电连接。作为构成焊盘图案23、内部配线25以及外部端子26的导体材料，可以是铜、银、金、镍、铬、铝、钯等金属或者其金属合金，也可以是将树脂或玻璃作为胶粘剂的导电材料，但在基板20为有机基板或者柔性基板的情况下，从成本和电导率等观点出发，更优选使用铜、银。作为这些导电材料的形成方法，可以使用印刷、电镀、箔层压、溅射、蒸镀、喷墨等方法。
另外，在图1中，符号的末尾标注有G的内部配线25表示是电源图案。电源图案25G是典型地提供接地电位的接地线路图案，不过只要是提供固定电位的线路图案即可，并不限定于接地线路图案。
铸模树脂40是通过以埋入电子部件31、32的方式覆盖基板20的表面21而设置的。在本实施方式中，铸模树脂40的侧面42和基板20的侧面27构成同一平面。作为铸模树脂40的材料可以将热固化性或者热可塑性材料作为基底并可以使用配合了用于匹配热膨胀系数的填料的材料。
铸模树脂40的上表面41被磁性膜50覆盖，两者不夹着粘结剂等而直接接触。磁性膜50由磁性填料分散于热固化性树脂材料中而得到的复合磁性材料构成的膜、由软磁性材料或铁氧体构成的薄膜，或者由箔或散片(bulk sheet)构成，并作为磁屏蔽发挥作用。
在选择由复合磁性材料构成的膜作为磁性膜50的情况下，作为热固化性树脂材料可以使用环氧树脂、酚醛树脂、硅酮树脂、邻苯二甲酸二烯丙酯树脂、聚酰亚胺树脂、聚氨酯树脂等，并且可以使用以印刷法、成型法、狭缝喷嘴涂布法、喷雾法、配置(dispense)法、注射法、转移法、压缩成型方法、使用了未固化的薄片状树脂的层压法等厚膜制法。通过使用热固化性材料，从而能够提高耐热性、绝缘性、耐冲击性、跌落强度等电子电路封装所要求的可靠性。
另外，作为磁性填料优选使用铁氧体或者软磁性金属，特别优选使用块体中磁导率高的软磁性金属。作为铁氧体或者软磁性金属可以列举选自Fe、Ni、Zn、Mn、Co、Cr、Mg、Al、Si中的1种或者2种以上的金属、或者其氧化物。作为具体例子，可以列举Ni-Zn系、Mn-Zn系或Ni-Cu-Zn系等的铁氧体；坡莫合金(Fe-Ni合金)、超级坡莫合金(Fe-Ni-Mo合金)、铁硅铝(sendust)(Fe-Si-Al合金)、Fe-Si合金、Fe-Co合金、Fe-Cr合金、Fe-Cr-Si合金、Fe等。对于磁性填料的形状没有特别的限定，不过为了高充填化可设定为球状，并以成为最密充填的方式混合调配多种粒度分布的填料。为了最大限度地发挥磁导率实数成分的屏蔽效果和磁导率虚数成分的损耗的热转换效果，进一步优选取向形成为长宽比为5以上的扁平粉。
为了提高流动性、紧密附着性、绝缘性，优选磁性填料的表面由Si、Al、Ti、Mg等金属的氧化物或者有机材料绝缘涂布。绝缘涂布可以通过将热固化性材料涂布于磁性填料的表面或者也可以通过金属醇盐的脱水反应来形成氧化膜，最优选形成氧化硅的涂布膜。进一步，更加优选在其上施以有机官能性耦合(organofunctional coupling)处理。
复合磁性材料可以使用印刷法、成型法、狭缝喷嘴涂布法、喷雾法、配置(dispense)法、使用了未固化的片状树脂的层压法等公知的方法形成于铸模树脂40的上表面41。
另外，在作为磁性膜50而选择由软磁性材料或者铁氧体构成的薄膜的情况下，作为其材料可以使用选自Fe、Ni、Zn、Mn、Co、Cr、Mg、Al、Si中的1种或者2种以上的金属、或者其氧化物，除了溅射法、蒸镀法等薄膜制法之外还可以使用电镀法、喷雾法、气溶胶沉积(aerosol deposition，AD)法、热喷涂等形成于铸模树脂40的上表面41。在此情况下，磁性膜50的材料可以适时选择必要的磁导率和频率，不过为了提高低频(kHz～100MHz)侧的屏蔽效果而最优选Fe-Co、Fe-Ni、Fe-Al、Fe-Si系的合金。另一方面，为了提高高频(50～数百MHz)的屏蔽效果，最优选NiZn、MnZn、NiCuZn等的铁氧体膜或者Fe。
进一步，在作为磁性膜50而使用箔或者散片(bulk sheet)的情况下，如果预先将箔或者散片(bulk sheet)设置于形成铸模树脂40时候的模具，则能够直接将由箔或者散片(bulk sheet)构成的磁性膜50形成于铸模树脂40的上表面41。
磁性膜50的上表面51以及侧面52、铸模树脂40的侧面42以及基板20的侧面27由金属膜60覆盖。金属膜60为电磁屏蔽，优选以选自Au、Ag、Cu以及Al中的至少1种金属作为主成分。金属膜60优选尽可能是低电阻，鉴于成本等因素而最优选使用Cu。另外，金属膜60的外侧表面优选被SUS、Ni、Cr、Ti、黄铜等防腐性金属；或者由环氧树脂、酚醛树脂、聚酰亚胺树脂、聚氨酯树脂、硅酮树脂等树脂构成的防氧化膜覆盖。这是由于金属膜60在热、湿度等外部环境下会发生氧化变质，所以为了抑制并防止该氧化变质而优选施以上述处理。金属膜60的形成方法可以适时选择溅射法、蒸镀法、无电解电镀法、电解电镀法等公知的方法，并且也可以在形成金属膜60之前施以作为提高紧密附着性的前处理的等离子体处理、耦合处理、喷砂处理、蚀刻处理等。进一步，作为金属膜60的基底，可以在事前较薄地形成钛或铬、SUS等高紧密附着性金属膜。
如图1所示，电源图案25G露出于基板20的侧面27，金属膜60通过覆盖基板20的侧面27从而与电源图案25G相连接。
虽然没有特别的限定，但是金属膜60与磁性膜50的界面上的电阻值优选为106Ω以上。由此，因为由于电磁波噪音被入射到金属膜60而产生的涡电流基本上不会流入到磁性膜50，所以能够防止由涡电流的流入而引起的磁性膜50的磁特性的降低。所谓金属膜60与磁性膜50的界面上的电阻值，在两者直接接触的情况下是指磁性膜50的表面电阻，而在两者之间存在绝缘膜的情况下是指绝缘膜的表面电阻。
作为将金属膜60与磁性膜50的界面上的电阻值控制为106Ω以上的方法可以列举使用表面电阻充分高的材料作为磁性膜50的材料、或者在磁性膜50的上表面51上形成薄的绝缘材料的方法。图2是表示变形例所涉及的电子电路封装11B的结构的截面图，在磁性膜50与金属膜60之间夹着薄的绝缘膜70这一点上，与图1所表示的电子电路封装11A不同。如果夹着这样的绝缘膜70，则即使是在使用电阻值比较低的材料作为磁性膜50的材料的情况下，也能够将金属膜60与磁性膜50的界面上的电阻值控制在106Ω以上，并且能够防止由涡电流引起的磁特性的降低。
这样，本实施方式所涉及的电子电路封装11A(以及11B)中，磁性膜50以及金属膜60依次层叠于铸模树脂40的上表面41。由此，与磁性膜50和金属膜60的形成位置相反的情况相比，从电子部件31、32放射的电磁波噪音被更有效地屏蔽了。这就是因为从电子部件31、32发生的电磁波噪音在通过磁性膜50时其一部分被吸收，并且没有被吸收的电磁波噪音的一部分被金属膜60反射并且再次通过磁性膜50。这样由于磁性膜50相对于入射的电磁波噪音有2次作用，所以能够有效地屏蔽从电子部件31、32放射的电磁波噪音。
另外，本实施方式所涉及的电子电路封装11A(以及11B)中，由于磁性膜50被直接形成于铸模树脂40的上表面41并且在两者之间不夹着粘结剂等，所以有利于产品的低背化。而且，在本实施方式中因为磁性膜50只被形成于铸模树脂40的上表面41，所以能够容易地将金属膜60连接于电源图案25G。
接下来，就本实施方式所涉及的电子电路封装11A的制造方法进行说明。
图3～图6是用于说明电子电路封装11A的制造方法的工序图。
首先，如图3所示准备具有多层配线结构的集合基板20A。在集合基板20A的表面21上形成多个焊盘图案23，在集合基板20A的背面22上形成多个外部端子26。另外，在集合基板20A的内层形成包含电源图案25G的多个内部配线25。另外，图3所表示的虚线a表示在之后的切割工序中应该被切断的部分。如图3所示电源图案25G被设置于俯视图中与虚线a相重叠的位置。
接下来，如图3所示，以连接于焊盘图案23的形式将多个电子部件31、32搭载于集合基板20A的表面21。具体而言，可以通过在将焊锡24提供给焊盘图案23上之后，搭载电子部件31、32并进行回流焊从而将电子部件31、32连接于焊盘图案23。
接着，如图4所示，以埋入电子部件31、32的方式用铸模树脂40覆盖集合基板20A的表面21。作为铸模树脂40的形成方法，可以使用压缩成型方法、注射法、印刷法、配置(dispense)法、喷嘴涂布工艺等。
接下来，如图5所示，将磁性膜50直接形成于铸模树脂40的上表面41。在此情况下，为了提高铸模树脂40与磁性膜50的紧密附着性，可以对铸模树脂40的上表面41以喷砂处理、蚀刻等方法形成物理性的凹凸，也可以用等离子或短波UV等来进行表面改质，也可以实施有机官能性耦合处理等。
在此，在作为磁性膜50而使用由复合磁性材料构成的膜的情况下，可以使用印刷法、成型法、狭缝喷嘴涂布法、喷雾法、配置(dispense)法、注射法、转移法、压缩成型方法、使用了未固化的薄片状树脂的层压法等厚膜制法。在通过印刷法、狭缝喷嘴涂布法、喷雾法、配置(dispense)法来形成膜的时候，优选根据需要调整复合磁性材料的粘度。粘度的调整可以使用沸点为50～300℃的1种或者2种以上的溶剂来进行稀释。热固化性材料是以主剂、固化剂、固化促进剂为基本，但是也根据要求特性混合2种以上的主剂或固化剂。另外，也可以根据需要混合溶剂，并且也可以混合调配用于提高紧密附着性和流动性的耦合剂、用于阻燃的阻燃剂、用于着色的染料、颜料、可挠性赋予等的非反应性树脂材料、以热膨胀系数调整等为目的非磁性填料。材料可以由捏合机或混合机、真空脱泡搅拌装置、三轴轧辊等已知方法来进行混揉和分散。
另外，在使用由软磁性材料或铁氧体构成的薄膜作为磁性膜50的情况下，除了溅射法和蒸镀法等薄膜制法之外还可以使用电镀法、喷雾法、AD法、热喷涂等。进一步，在作为磁性膜50而使用箔或者散片(bulk sheet)的情况下，如果预先将箔或者散片(bulk sheet)设置于形成铸模树脂40时的模具中则能够直接将由箔或者散片(bulk sheet)构成的磁性膜50形成于铸模树脂40的上表面41。
另外，如图2所示的变形例那样，在磁性膜50与金属膜60之间夹着绝缘膜70的情况下，在形成了磁性膜50之后，可以在其上表面51上较薄地形成热固化性材料或耐热性热可塑性材料、Si的氧化物、低熔点玻璃等绝缘材料。
接下来，如图6所示，通过沿着虚线a切断集合基板20A从而使基板20个片化。在本实施方式中，由于电源图案25G是横切切割位置的虚线a，所以如果沿着虚线a切断集合基板20A，则电源图案25G会从基板20的侧面27露出。
然后，如果以覆盖磁性膜50的上表面51以及侧面52、铸模树脂40的侧面42、以及基板20的侧面27的方式形成金属膜60，则完成了本实施方式所涉及的电子电路封装11A。作为金属膜60的形成方法，可以使用溅射法、蒸镀法、无电解电镀法、电解电镀法等。另外，在形成金属膜60之前也可以实施提高紧密附着性的前处理的等离子体处理、耦合处理、喷砂处理、蚀刻处理等。进一步，作为金属膜60的基底，也可以在事前较薄地形成钛或铬等高附着性金属膜。
这样，通过本实施方式所涉及的电子电路封装11A的制造方法，由于直接将磁性膜50形成于铸模树脂40的上表面41，所以没有必要使用粘结剂等，并且有利于低背化。而且，由于通过切断集合基板20A从而使电源图案25G露出，所以能够容易而且确实地将金属膜60连接于电源图案25G。
＜第2实施方式＞
图7是表示本发明的第2实施方式所涉及的电子电路封装12A结构的截面图。
如图7所示，本实施方式所涉及的电子电路封装12A除了基板20以及金属膜60的形状不同这一点之外，其余均与图1所示的第1实施方式所涉及的电子电路封装11A相同。因此，将相同符号标注于相同要素，并省略重复的说明。
在本实施方式中，基板20的侧面27成为阶梯状。具体地来说具有侧面下部27b比侧面上部27a更突出的形状。于是，金属膜60不是形成于基板20的侧面整体，而是以覆盖侧面部27a和段差部分27c的形式而被设置，侧面下部27b不被金属膜60覆盖。在本实施方式中，由于电源图案25G露出于基板20的侧面上部27a，所以金属膜60经由该部分而被连接于电源图案25G。另外，在作为磁性膜50的材料而使用电阻值较低的材料的情况下，如图8所表示的变形例所涉及的电子电路封装12B那样，优选在磁性膜50与金属膜60之间夹着薄的绝缘膜70。
图9以及图10是用于说明电子电路封装12A的制造方法的工序图。
首先，根据使用图3～图5来进行说明的方法，在将磁性膜50形成于铸模树脂40的上表面41之后，如图9所示，沿着表示切割位置的虚线a形成沟槽43。沟槽43的深度为完全切断铸模树脂40并且不完全切断基板20。由此，铸模树脂40的侧面42、基板20的侧面上部27a以及段差部分27c露出于沟槽43的内部。在此，作为侧面上部27a的深度有必要设定成至少电源图案25G露出的深度。另外，如图8所表示的变形例那样，在磁性膜50与金属膜60之间夹着绝缘膜70的情况下，可以在形成沟槽43之前将热固化性材料或耐热性热可塑性材料、Si的氧化物、低熔点玻璃等绝缘材料较薄地形成于磁性膜50的上表面51。
接下来，如图10所示，使用溅射法、蒸镀法、无电解电镀法、电解电镀法等来形成金属膜60。由此，磁性膜50的上表面51以及沟槽43的内部被金属膜60覆盖。此时，在基板20的侧面上部27a露出的电源图案25G连接于金属膜60。
然后，如果通过沿着虚线a切断集合基板20A从而使基板20个片化，则完成了本实施方式所涉及的电子电路封装12A。
这样，根据本实施方式所涉及的电子电路封装12A的制造方法，由于形成了沟槽43，所以能够在使集合基板20A个片化之前形成金属膜60，并且金属膜60的形成变得容易而且确实。
＜第3实施方式＞
图11是表示本发明的第3实施方式所涉及的电子电路封装13A的结构的截面图。
如图11所示本实施方式所涉及的电子电路封装13A在磁性膜50不仅覆盖铸模树脂40的上表面41而且还覆盖侧面42这一点上与图1所示的第1实施方式所涉及的电子电路封装11A不同。其它结构均与第1实施方式所涉及的电子电路封装11A相同，因此将相同符号标注于相同要素，并省略重复的说明。
在本实施方式中，铸模树脂40的侧面42被磁性膜50完全覆盖，因此，实质上不存在铸模树脂40与金属膜60接触的部分。通过如此结构，能够提高铸模树脂40的侧面上的复合屏蔽效果。特别地，在铸模树脂40的侧面方向上放射的电磁波噪音被有效屏蔽。
另外，在使用电阻值较低的材料作为磁性膜50的材料的情况下，如图12所示的变形例所涉及的电子电路封装13B那样，优选在磁性膜50的上表面51与金属膜60之间夹着薄的绝缘膜70，并且更加优选如图13所示的其它的变形例所涉及的电子电路封装13C那样，在磁性膜50的上表面51以及侧面52与金属膜60之间夹着薄的绝缘膜70。
另外，在图11～图13所示的例子中，磁性膜50的侧面52和基板20的侧面27实质上构成了同一平面，但在本发明中这一点并不是必须的。例如，也可以是如图14所表示的变形例所涉及的电子电路封装13D那样，铸模树脂40的侧面42和基板20的侧面27构成了同一平面，并且磁性膜50覆盖铸模树脂40的侧面42的结构。进一步，也可以是如图15所表示的变形例所涉及的电子电路封装13E那样，磁性膜50覆盖被形成于基板20表面21的配线图案28的侧面的结构。
图16～图18是用于说明电子电路封装13A的制造方法的工序图。
首先，根据使用图3以及图4所说明的方法，在形成了铸模树脂40之后，如图16所示沿着表示切割位置的虚线a形成宽度W1的沟槽44。沟槽44的深度为基本完全切断铸模树脂40并且不达到被形成于基板20的内部配线25。由此，铸模树脂40的侧面42和基板20的表面21露出于沟槽44的内部。
接着，如图17所示以填埋沟槽44内部的形式形成磁性膜50。此时，并不是必须用磁性膜50来完全填埋沟槽44的内部，但是在用磁性膜50来填埋沟槽44的内部的情况下，由于对于磁性膜50来说需要一定程度的膜厚，所以作为磁性膜50有必要使用复合磁性材料。由此，磁性膜50被直接形成于铸模树脂40的上表面41以及侧面42，并且露出于沟槽44底部的基板20的表面21也被磁性膜50覆盖。另外，如图12所示的变形例那样，在磁性膜50的上表面51与金属膜60之间夹着绝缘膜70的情况下，可以在形成了磁性膜50之后，可以在其上表面51上较薄地形成热固化性材料或耐热性热可塑性材料、Si的氧化物、低熔点玻璃等绝缘材料。
接下来，如图18所示通过沿着虚线a形成宽度W2的沟槽45从而切断集合基板20A并个片化为多个基板20。此时，沟槽45的宽度W2有必要做得细于沟槽44的宽度W1。由此，可以使形成于沟槽44内部的磁性膜50残存，并且基板20被个片化。另外，如图13所示的变形例那样，在磁性膜50的上表面51以及侧面52与金属膜60之间夹着绝缘膜70的情况下，可以在不由沟槽45来将基板20个片化而是使磁性膜50的侧面52露出之后，在磁性膜50的上表面51以及侧面52上较薄地形成热固化性材料或耐热性热可塑性材料、Si的氧化物、低熔点玻璃等绝缘材料，并且之后切断基板20。
然后，如果以覆盖磁性膜50的上表面51以及侧面52、基板20的侧面27的方式形成金属膜60，则完成了本实施方式所涉及的电子电路封装13A。
这样，本实施方式所涉及的电子电路封装13A的制造方法中，依次形成宽度不同的2个沟槽43、44，所以可以不用复杂的工序而用磁性膜50覆盖铸模树脂40的侧面42。
＜第4实施方式＞
图19是表示本发明的第4实施方式所涉及的电子电路封装14A的结构的截面图。
如图19所示，本实施方式所涉及的电子电路封装14A除了基板20以及金属膜60的形状有所不同这一点之外，其余均与图11所示的第3实施方式所涉及的电子电路封装13A相同。为此，将相同符号标注于相同要素，并省略重复的说明。
本实施方式与第2实施方式同样，是以基板20的侧面下部27b具有比侧面上部27a更突出的形状并且金属膜60覆盖侧面上部27a和段差部分27c的形式进行设置。在本实施方式中，电源图案25G也露出于基板20的侧面上部27a，所以金属膜60通过该部分连接于电源图案25G。另外，在作为磁性膜50的材料而使用电阻值较低的材料的情况下，如图20所示的变形例所涉及的电子电路封装14B那样，优选在磁性膜50的上表面51(以及侧面52)与金属膜60之间夹着薄的绝缘膜70。
图21以及图22是用于说明电子电路封装14A的制造方法的工序图。
首先，根据使用图3、图4、图16以及图17说明的方法，在将磁性膜50形成于铸模树脂40的上表面41以及沟槽44的内部之后，如图21所示，沿着表示切割位置的虚线a形成宽度W3的沟槽46。沟槽46被加工成完全切断铸模树脂40并且不完全切断基板20的深度，并且将宽度W3加工成细于图16所示的沟槽44的宽度W1。由此，磁性膜50的侧面52和基板20的侧面上部27a以及段差部分27c露出于沟槽46的内部。在此，作为侧面上部27a的深度有必要设定成至少电源图案25G露出的深度。
接着，如图22所示，使用溅射法、蒸镀法、无电解电镀法、电解电镀法等来形成金属膜60。由此，金属膜60覆盖磁性膜50的上表面51以及沟槽46的内部。此时，露出于基板20的侧面上部27a的电源图案25G连接于金属膜60。
然后，如果通过沿着虚线a切断集合基板20A从而使基板20个片化，则完成了本实施方式所涉及的电子电路封装14A。
这样，根据本实施方式所涉及的电子电路封装14A的制造方法，由于与第2实施方式同样，能够在个片化之前形成金属膜60，所以金属膜60的形成变得容易。
＜第5实施方式＞
图23是表示本发明的第5实施方式所涉及的电子电路封装15A的结构的截面图。
如图23所示，本实施方式所涉及的电子电路封装15A在磁性膜50覆盖基板20的侧面27的一部分这一点上与图11所示的第3实施方式所涉及的电子电路封装13A不同。其他结构均与第3实施方式所涉及的电子电路封装13A相同，所以将相同符号标注于相同要素，并省略重复的说明。
在本实施方式中，基板20的侧面27为阶梯状。具体而言具有侧面下部27e比侧面上部27d更突出的形状。于是，磁性膜50是以覆盖铸模树脂40的上表面41以及侧面42，并且覆盖基板20的侧面上部27d和段差部27f的形式而设置的。基板20的侧面下部27e不被磁性膜50覆盖，露出于侧面下部27e的电源图案25G与金属膜60接触。
通过这样的结构，基板20的表面21与铸模树脂40的界面被磁性膜50覆盖。一般来说，在基板20的表面21上形成阻焊层，如果包含于基板20或包含于铸模树脂40的水分在回流焊的时候发生膨胀，则有可能会在基板与阻焊层之间以及在铸模材料与阻焊层之间因膨胀的水分而发生剥离，或者向阻焊层或铸模材料以及基板产生裂纹，作为电磁屏蔽膜而形成的金属膜60发生膨胀、并发生剥离。进一步由于接合并固定电子部件的焊锡24在回流焊的MAX温度附近会发生熔融，由其体积膨胀而可能产生应力，所以会进一步加速上述不良现象。因此，在本实施方式中，因为由磁性膜50以高紧密附着力来按压基板20的表面21与铸模树脂40的界面，所以像这样的剥离就变得难以发生。特别是如果作为磁性膜50的材料而使用复合磁性材料，则不仅以高紧密附着力来物理性地按压基板20与铸模树脂40的界面而且到达基板20与铸模树脂40的界面的水分能够经由作为磁性膜50的材料的复合磁性材料移动，因此能够更加有效地防止基板与阻焊层之间以及铸模材料与阻焊层之间的剥离、或者向阻焊层或铸模材料、基板的裂纹、作为电磁屏蔽膜而形成的金属膜60的膨胀以及剥离，并且能够提高可靠性。
本实施方式所涉及的电子电路封装15A，在进行图16所示的工序的时候，可以通过更深地形成沟槽4来制作。
另外，在本实施方式中，也优选在使用电阻值较低的材料作为磁性膜50的材料的情况下，如图24所示的变形例所涉及的电子电路封装15B那样在磁性膜50的上表面51(以及侧面52)与金属膜60之间夹着薄的绝缘膜70。
图25是表示变形例所涉及的电子电路封装15C的结构的截面图。
图25所示的电子电路封装15C在磁性膜50覆盖露出于基板20的侧面27的配线图案29这一点上与图23所示的电子电路封装15A不同。其它结构与电子电路封装15A都相同，因此将相同符号标注于相同要素，并省略重复的说明。
与磁性膜50接触的配线图案29可以是接地等的电源图案，并且也可以是信号配线。但是，在使用高导电性的材料作为磁性膜50的材料的情况下，有必要是提供与金属膜60接触的电源图案25G相同电位的配线图案29。
根据这样的结构，除了防止基板与阻焊层之间以及铸模材料与阻焊层之间的剥离、或者向阻焊层或铸模材料、基板的裂纹、作为电磁屏蔽膜而形成的金属膜60的膨胀以及剥离等的效果之外，还能够防止由水分的膨胀引起的基板20与配线图案29的界面的剥离，所以能够确保更高的可靠性。在此情况下，也可以通过使用复合磁性材料作为磁性膜50的材料来更加有效地防止配线图案29的剥离。
这种情况也优选在使用电阻值较低的材料作为磁性膜50的材料的情况下，如图26所示的变形例所涉及的电子电路封装15D那样在磁性膜50的上表面51(以及侧面52)与金属膜60之间夹着薄的绝缘膜70。
以上，针对本发明的优选实施方式进行了说明，但是本发明并不限定于上述实施方式，可以在不脱离本发明的宗旨的范围内进行各种变更，显然这些变更也包含于本发明的范围内。
实施例
实际制作了具有与图1所示的电子电路封装11A相同结构的实施例试样1。作为基板20使用了平面尺寸为8.5mm×8.5mm并且厚度为0.3mm的多层树脂基板。作为磁性膜50，使用了将由Fe系的组成构成的球状的磁性填料分散混合于热固化性树脂中得到的导磁率μ＝25的复合磁性材料，在用丝网印刷以大约50μm的厚度在铸模树脂40的上表面41上形成复合磁性材料之后以规定条件进行了后固化。作为金属膜60使用了Cu(膜厚1μm)和Ni(膜厚2μm)的层叠膜。
另外，作为比较例，制作了从实施例试样1削除了磁性膜50的比较例试样1、从实施例试样1削除金属膜60的比较例试样2。因此，比较例试样1的屏蔽只是由金属膜60构成的电磁屏蔽，比较例试样2的屏蔽只是由磁性膜50构成的磁屏蔽。
接下来，用回流焊将各试样安装于屏蔽特性评价用基板，并通过用近傍磁场测定装置来测定噪音衰减量从而评价屏蔽特性。将评价结果示于表1中。数值的单位为dBμV。
[表1]
Figure BDA0001252804640000181
如表1所示，确认了实施例试样1的噪音衰减量大于比较例试样1、2。另外，计算出屏蔽仅有金属膜60的比较例试样1的噪音衰减量(A)与屏蔽仅有磁性膜50的比较例试样2的噪音衰减量(B)之和，从而可知实施例试样1能够获得大于该计算值(A+B)的噪音衰减量。即，确认了具有依次层叠磁性膜50和金属膜60的结构的复合屏蔽能够获得高于单纯地将由仅金属膜60的电磁屏蔽得到的屏蔽效果和由仅磁性膜50的磁屏蔽得到的屏蔽效果加起来的情况下的复合屏蔽效果。
接下来，制作具有与图1所示的电子电路封装11A相同结构的另外的实施例试样2、将实施例试样2的磁性膜50和金属膜60的层叠顺序反过来的比较例试样3，在安装于屏蔽特性评价用基板的状态下用近傍磁场测定装置来测定噪音衰减量。将测定结果示于表2中。数值的单位为dBμV。
[表2]
Figure BDA0001252804640000191
如表2所示，将磁性膜50和金属膜60的层叠顺序反过来的比较例试样3其噪音衰减量少于实施例试样2。由此，确认了通过依次层叠磁性膜50和金属膜60从而就能够获得高复合屏蔽效果。另外，确认了实施例试样2与比较例试样3之差(E-D)在低频区域表现得更为显著。

Claims (9)

1.一种电子电路封装，其特征在于：
具备：
基板，其具有电源图案；
电子部件，其搭载于所述基板的表面；
铸模树脂，其以埋入所述电子部件的方式覆盖所述基板的所述表面；
磁性膜，其接触并设置于所述铸模树脂的至少上表面；
金属膜，其连接于所述电源图案并且经由所述磁性膜覆盖所述铸模树脂，
所述磁性膜是由将磁性填料分散于热固化性树脂材料中而得到的复合磁性材料构成的膜，
所述金属膜与所述磁性膜的界面上的电阻值为106Ω以上。
2.如权利要求1所述的电子电路封装，其特征在于：
所述磁性膜进一步接触于所述铸模树脂的侧面。
3.如权利要求2所述的电子电路封装，其特征在于：
所述磁性膜覆盖所述基板的侧面的一部分。
4.如权利要求1所述的电子电路封装，其特征在于：
所述磁性填料是由铁氧体或者软磁性金属构成。
5.如权利要求4所述的电子电路封装，其特征在于：
所述磁性填料的表面被绝缘涂布。
6.如权利要求1所述的电子电路封装，其特征在于：
所述金属膜以选自Au、Ag、Cu以及Al中的至少一种金属作为主成分。
7.如权利要求1所述的电子电路封装，其特征在于：
所述金属膜的表面被氧化防止覆盖层覆盖。
8.如权利要求1～7中任一项所述的电子电路封装，其特征在于：
所述电源图案露出于所述基板的侧面，并且所述金属膜与露出于所述基板的所述侧面的所述电源图案接触。
9.一种电子电路封装，其特征在于：
具备：
基板，其具有电源图案；
电子部件，其搭载于所述基板的表面；
铸模树脂，其以埋入所述电子部件的方式覆盖所述基板的所述表面；
磁性膜，其接触并设置于所述铸模树脂的至少上表面；
金属膜，其连接于所述电源图案，并经由所述磁性膜覆盖所述铸模树脂，并且不经由所述铸模树脂而覆盖所述磁性膜的侧面，
所述磁性膜是由将磁性填料分散于热固化性树脂材料中而得到的复合磁性材料构成的膜，
所述金属膜与所述磁性膜的界面上的电阻值为106Ω以上，
所述基板的侧面的至少一部分具有不被所述磁性膜覆盖并且露出所述电源图案的部分，所述金属膜与露出于所述基板的所述侧面的所述电源图案接触。
CN201710177781.5A 2016-03-23 2017-03-23 电子电路封装 Active CN107230664B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-058729 2016-03-23
JP2016058729A JP5988003B1 (ja) 2016-03-23 2016-03-23 電子回路パッケージ

Publications (2)

Publication Number Publication Date
CN107230664A CN107230664A (zh) 2017-10-03
CN107230664B true CN107230664B (zh) 2020-02-14

Family

ID=56871725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710177781.5A Active CN107230664B (zh) 2016-03-23 2017-03-23 电子电路封装

Country Status (4)

Country Link
US (1) US20170278804A1 (zh)
JP (1) JP5988003B1 (zh)
CN (1) CN107230664B (zh)
TW (1) TWI634639B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6107998B1 (ja) * 2016-03-23 2017-04-05 Tdk株式会社 電子回路パッケージ
US9972579B1 (en) * 2016-11-16 2018-05-15 Tdk Corporation Composite magnetic sealing material and electronic circuit package using the same
US10242954B2 (en) * 2016-12-01 2019-03-26 Tdk Corporation Electronic circuit package having high composite shielding effect
US20190035744A1 (en) * 2016-03-31 2019-01-31 Tdk Corporation Electronic circuit package using composite magnetic sealing material
WO2018051858A1 (ja) * 2016-09-16 2018-03-22 株式会社村田製作所 電子部品
US10068854B2 (en) * 2016-10-24 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR101896435B1 (ko) 2016-11-09 2018-09-07 엔트리움 주식회사 전자파차폐용 전자부품 패키지 및 그의 제조방법
CN209658154U (zh) * 2016-12-05 2019-11-19 株式会社村田制作所 电子元件
JP6676191B2 (ja) * 2016-12-21 2020-04-08 三菱電機株式会社 半導体装置
WO2018135555A1 (ja) * 2017-01-18 2018-07-26 株式会社村田製作所 モジュール
CN210223996U (zh) 2017-02-28 2020-03-31 株式会社村田制作所 带薄膜屏蔽层的电子部件
JP6965928B2 (ja) * 2017-06-29 2021-11-10 株式会社村田製作所 高周波モジュール
KR20190006359A (ko) * 2017-07-10 2019-01-18 엘지전자 주식회사 전자장치
JP6624351B2 (ja) * 2017-09-07 2019-12-25 株式会社村田製作所 モジュール部品
US10373917B2 (en) * 2017-12-05 2019-08-06 Tdk Corporation Electronic circuit package using conductive sealing material
JP6504302B1 (ja) * 2018-06-12 2019-04-24 東洋インキＳｃホールディングス株式会社 電磁波シールドシート、部品搭載基板、および電子機器
CN112437980A (zh) * 2018-07-27 2021-03-02 高通股份有限公司 包括增强型电磁屏蔽件的集成电路封装
US10438901B1 (en) 2018-08-21 2019-10-08 Qualcomm Incorporated Integrated circuit package comprising an enhanced electromagnetic shield
JP6497477B1 (ja) * 2018-10-03 2019-04-10 東洋インキＳｃホールディングス株式会社 電磁波シールドシート、および電子部品搭載基板
CN112913341B (zh) * 2018-10-25 2023-09-05 株式会社村田制作所 电子部件模块以及电子部件模块的制造方法
KR102626315B1 (ko) * 2018-11-13 2024-01-17 삼성전자주식회사 반도체 패키지
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
TWI744572B (zh) 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
TWI728604B (zh) * 2019-01-01 2021-05-21 蔡憲聰 具有封裝內隔室屏蔽及主動電磁相容屏蔽的半導體封裝及其製作方法
KR102212079B1 (ko) 2019-03-22 2021-02-04 쓰리엠 이노베이티브 프로퍼티즈 캄파니 전자 어셈블리, 이를 포함하는 전자 장치 및 전자 어셈블리를 제작하는 방법
KR20200116570A (ko) * 2019-04-01 2020-10-13 삼성전자주식회사 반도체 패키지
KR102297902B1 (ko) 2019-06-13 2021-09-02 삼성전기주식회사 전자 소자 모듈
WO2021054334A1 (ja) * 2019-09-19 2021-03-25 株式会社村田製作所 モジュール
WO2021124805A1 (ja) * 2019-12-20 2021-06-24 株式会社村田製作所 電子部品モジュール
KR20210143586A (ko) * 2020-05-20 2021-11-29 쓰리엠 이노베이티브 프로퍼티즈 캄파니 복수의 자성 금속 입자들을 포함하는 다층 테이프 및 전자 어셈블리

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193246A (ja) * 2002-12-10 2004-07-08 Sony Corp 磁気メモリ装置
CN101261970A (zh) * 2007-03-06 2008-09-10 松下电器产业株式会社 半导体装置以及半导体装置的制造方法
CN102194769A (zh) * 2010-03-11 2011-09-21 国碁电子(中山)有限公司 芯片封装结构及方法
JP2011198866A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
CN102270588A (zh) * 2010-06-02 2011-12-07 新科金朋有限公司 在半导体管芯周围形成emi屏蔽层的半导体器件和方法
CN102550140A (zh) * 2009-10-01 2012-07-04 松下电器产业株式会社 组件及其制造方法
CN104009023A (zh) * 2013-02-27 2014-08-27 日月光半导体制造股份有限公司 具有热增强型共形屏蔽的半导体封装及相关方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925835B2 (ja) * 2000-04-10 2007-06-06 株式会社日立製作所 電磁波吸収材とその製造法及びそれを用いた各種用途
JP2003218249A (ja) * 2002-01-18 2003-07-31 Mitsui Chemicals Inc 半導体中空パッケージ
US7129422B2 (en) * 2003-06-19 2006-10-31 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
US7989947B2 (en) * 2007-03-06 2011-08-02 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2010087058A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 高周波モジュール
JP5408253B2 (ja) * 2009-06-17 2014-02-05 日本電気株式会社 Ｉｃパッケージ
JP5402482B2 (ja) * 2009-10-01 2014-01-29 パナソニック株式会社 モジュールとモジュールの製造方法
KR101798571B1 (ko) * 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193246A (ja) * 2002-12-10 2004-07-08 Sony Corp 磁気メモリ装置
CN101261970A (zh) * 2007-03-06 2008-09-10 松下电器产业株式会社 半导体装置以及半导体装置的制造方法
CN102550140A (zh) * 2009-10-01 2012-07-04 松下电器产业株式会社 组件及其制造方法
CN102194769A (zh) * 2010-03-11 2011-09-21 国碁电子(中山)有限公司 芯片封装结构及方法
JP2011198866A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
CN102270588A (zh) * 2010-06-02 2011-12-07 新科金朋有限公司 在半导体管芯周围形成emi屏蔽层的半导体器件和方法
CN104009023A (zh) * 2013-02-27 2014-08-27 日月光半导体制造股份有限公司 具有热增强型共形屏蔽的半导体封装及相关方法

Also Published As

Publication number Publication date
TWI634639B (zh) 2018-09-01
US20170278804A1 (en) 2017-09-28
TW201801281A (zh) 2018-01-01
JP5988003B1 (ja) 2016-09-07
JP2017174947A (ja) 2017-09-28
CN107230664A (zh) 2017-10-03

Similar Documents

Publication Publication Date Title
CN107230664B (zh) 电子电路封装
US10170431B2 (en) Electronic circuit package
US10269726B2 (en) Electronic circuit package
US9953932B2 (en) Electronic circuit package
CN108133912B (zh) 电子电路封装
CN107452691B (zh) 电子电路封装
JP6107998B1 (ja) 電子回路パッケージ
CN108074878B (zh) 复合磁性密封材料及使用其的电子电路封装体
CN110034075B (zh) 使用具有导电性的模制材料的电路封装
CN109119380B (zh) 使用复合磁性密封材料的电子电路封装
CN107424961B (zh) 使用复合磁性密封材料的电子电路封装
US20190035744A1 (en) Electronic circuit package using composite magnetic sealing material
JP2018019057A (ja) 電子回路パッケージ
JP2014195059A (ja) 電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant