CN112437980A - 包括增强型电磁屏蔽件的集成电路封装 - Google Patents

包括增强型电磁屏蔽件的集成电路封装 Download PDF

Info

Publication number
CN112437980A
CN112437980A CN201880095550.2A CN201880095550A CN112437980A CN 112437980 A CN112437980 A CN 112437980A CN 201880095550 A CN201880095550 A CN 201880095550A CN 112437980 A CN112437980 A CN 112437980A
Authority
CN
China
Prior art keywords
shield
package
mold
substrate
sidewalls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880095550.2A
Other languages
English (en)
Inventor
C·陆
A·K·克雷夫特
L·安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN112437980A publication Critical patent/CN112437980A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一些特征涉及一种封装，该封装包括：基板，耦合到该基板的电子组件，至少部分地围绕该电子组件的模塑件，以及该模塑件上方的第一屏蔽件和第一屏蔽件上方的第二屏蔽件，该第一屏蔽件由选择成具有高磁导率屏蔽件的材料制成。该封装包括增强型电磁屏蔽件。

Description

包括增强型电磁屏蔽件的集成电路封装
背景技术
公开领域
各种特征涉及用于集成电路封装的增强型电磁屏蔽件。
背景
集成电路、集成电路封装和电子器件正在被持续地向更小的形状因子驱动。需要更小的形状因子，以使得此类器件可以被集成到移动设备(诸如移动电话、平板设备、膝上型设备等)中。集成电路封装包括若干组件(诸如基板)和电子器件(包括管芯、集成电路和无源器件)。这些电子器件(包括管芯、集成电路和无源器件)需要电磁屏蔽。电磁屏蔽件保护这些电子器件不受射频、电磁场和静电场的影响。同样，电磁屏蔽件保护在该电磁屏蔽件之外的电子器件不受由该集成电路封装上的电子器件生成的射频、电磁场和静电场的影响。实现具有改善的屏蔽有效性的小形状因子电磁屏蔽件存在挑战。
图1解说了包括常规屏蔽件的封装。具体而言，图1解说了集成电路(IC)封装100，IC封装100包括基板102、电子组件110和112(例如，管芯、或无源组件)、模塑件120、以及屏蔽件140。屏蔽件140被溅镀到模塑件120上。溅镀屏蔽件140以使得该屏蔽件的高度可以保持较小。然而，一个缺点是溅镀工艺要求屏蔽件140的金属颗粒较小(例如，几十纳米)。小粒度导致屏蔽有效性减小。另一缺点在于，在期望使用高磁导率材料(例如，如第一屏蔽件)的情况下，溅镀工艺由于小粒度的重新布置而无法保持高磁导率。
相应地，存在对于增大的屏蔽有效性而同时维持小形状因子的产业需求。换言之，存在对于不会显著增大IC封装100的高度的具有增大的屏蔽有效性的电磁屏蔽件的产业需求。
概述
各种特征涉及用于集成电路封装的增强型电磁屏蔽件。
第一示例提供了一种封装，该封装包括：基板，耦合到该基板的电子组件，至少部分地围绕该电子组件并且耦合到该基板的模塑件，该模塑件上方的第一屏蔽件，以及第一屏蔽件上方的第二屏蔽件。第一屏蔽件是高磁导率屏蔽件。
第二示例提供了一种制造集成电路封装的方法，该方法包括：将电子组件耦合到基板；将该电子组件和该基板耦合到模塑件，该模塑件至少部分地围绕该电子组件；以及将第一屏蔽件耦合在该模塑件上方。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了包括常规屏蔽件的封装。
图2解说了包括增强型电磁屏蔽件的集成电路封装的侧视图。
图3A–3F解说了用于制造包括增强型电磁屏蔽件的集成电路封装的示例性序列。
图4解说了用于制造包括增强型电磁屏蔽件的集成电路封装的方法的示例性流程图。
图5解说了可包括本文中描述的各种基板、集成器件、集成器件封装、半导体器件、管芯、集成电路和/或封装的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各个方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可以实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免湮没本公开的这些方面。
概览
一些特征涉及包括耦合到基板的电子组件的封装，该封装包括增强型电磁屏蔽件。模塑件至少部分地围绕该电子组件，并且耦合到该基板。第一屏蔽件位于该模塑件上方，并且第二屏蔽件位于第一屏蔽件上方。第一屏蔽件和第二屏蔽件是电磁屏蔽件，它们被配置成减少对该封装内的电子组件以及在该封装之外的电子组件的电磁干扰。
可任选的粘合层(例如，阻焊层)可被放置在模塑件上方和第一屏蔽件下方。该可任选的粘合层增加了第一屏蔽件与模塑件之间的粘合性。
模塑件包括模塑件侧壁(即，多个模塑件侧壁)，第一屏蔽件包括第一屏蔽件侧壁(即，多个第一屏蔽件侧壁)，并且基板包括基板侧壁(即，多个基板侧壁)。第一屏蔽件位于模塑件上方，并且也可以位于可任选的粘合层上方。在一个方面，第一屏蔽件可以不在模塑件侧壁上方。第二屏蔽件位于第一屏蔽件上方、第一屏蔽件侧壁上方、模塑件侧壁上方、以及基板侧壁上方。
第一屏蔽件是高磁导率屏蔽件。即，第一屏蔽件由被选为具有高磁导率的材料制成。高磁导率材料是具有大于10H/m的磁导率的材料。第一屏蔽件可具有相对于第二屏蔽件而言较高的磁导率。第一屏蔽件可以具有软磁属性。第一屏蔽件是电磁屏蔽件，其被配置成增强屏蔽有效性。
第二屏蔽件可具有相对于第一屏蔽件而言较低的磁导率以实现减小的高度。因为第一屏蔽件具有相对于第二屏蔽件较高的磁导率，所以第一屏蔽件提供了对多频带宽的增强型电磁屏蔽。封装可以包括多层屏蔽件，该多层屏蔽件包括多个第一屏蔽件或多个第二屏蔽件或两者。在一个方面，封装可以包括：在模塑件上方的第一屏蔽件(例如，高磁导率屏蔽件)、在第一屏蔽件上方的第二屏蔽件(例如，经溅镀的屏蔽件)、以及在第二屏蔽件上方的第三屏蔽件，其中第三屏蔽件是高磁导率屏蔽件。在另一方面，封装可包括：第三屏蔽件上方的第四屏蔽件。
包括增强型电磁屏蔽件的集成电路封装
图2解说了包括增强型电磁屏蔽件的集成电路封装的侧视图。具体而言，图2解说了集成电路(IC)封装200。IC封装200包括基板202、电子组件210和212、模塑件220、可任选的粘合层230、第一屏蔽件232、以及第二屏蔽件240。应理解，图2是IC封装200的简化附图。IC封装200可包括未示出的附加元件，诸如介电层、钝化层、金属层、以及嵌入在基板202、或各电子组件210之一的硅基板中的电子组件。
基板202可以是封装基板。替换地，电子组件210或212中的至少一者以及基板202一起可包括晶片级封装。基板202包括基板侧壁。基板202可被耦合到接地。
电子组件210可以是IC、管芯、无源器件或任何其他类型的电子组件。电子组件212可以是IC、管芯、无源器件或任何其他类型的电子组件。IC封装200可仅具有单个电子组件(例如，210或212之一)，或者可具有许多电子组件。
模塑件220至少部分地围绕电子组件210和/或212，并且被耦合到基板202。模塑件220具有顶侧、以及第一模塑件侧壁、第二模塑件侧壁、第三模塑件侧壁和第四模塑件侧壁(即，统称为模塑件侧壁)。模塑件220可包括以下材料中的一者或多者：环氧树脂以及熔融二氧化硅填料或任何其他有机填充材料，但并不限于此。例如，模塑件220可以是能沉积、形成或模塑在电子组件210和/或212上方并且提供对IC封装200以及电子组件210和/或212的机械支撑和环境保护的任何材料。
粘合层230是可任选的层。粘合层230可被形成在模塑件220的顶侧上方以及第一屏蔽件232下方。在一个方面，粘合层230的第一侧直接耦合到模塑件220，并且粘合层230的第二侧直接耦合到第一屏蔽件232。粘合层230被配置成改进第一屏蔽件232与模塑件220之间的粘合性。该粘合性允许IC封装200更好地耐受可靠性测试(诸如经受高温)并且将有助于防止分层。鉴于此，粘合层230增大了IC封装200的可靠性。在一个方面，粘合层可以是具有粘合属性(诸如阻焊剂)的任何材料。
粘合层230具有长度、宽度和高度。粘合层230的长度可在X轴上测量。粘合层230的宽度可在Y轴上测量(即，从该页面里出来)。可任选的粘合层230被配置成具有与第一屏蔽件232的长度和宽度相似的长度和宽度。替换地，粘合层230可具有小于第一屏蔽件232的长度和/或宽度。粘合层230的高度可在Z轴上测量(即，垂直测量)。
第一屏蔽件232(即，增强型电磁屏蔽件)位于模塑件220上方，并且在一个方面，可被直接耦合到模塑件220。在另一方面，第一屏蔽件232耦合到可任选的粘合层230。第一屏蔽件232具有顶侧、以及第一个第一屏蔽件侧壁、第二个第一屏蔽件侧壁、第三个第一屏蔽件侧壁和第四个第一屏蔽件侧壁(即，统称为第一屏蔽件侧壁)。在一个方面，第一屏蔽件230位于模塑件360顶侧上，但是第一屏蔽件230不位于模塑件360侧壁上。
第一屏蔽件232是高磁导率屏蔽件。第一屏蔽件232的材料可由高磁导率金属制成。磁导率是指材料吸引和传导磁通量线的能力。材料对磁场的传导性越强，其磁导率越高。在一个方面，材料可具有大于10H/m的磁导率。第一屏蔽件232可包括铁磁材料。第一屏蔽件232可包括以下材料中的任一者或以下材料中的一者或多者的组合：铁(Fe)、镍(Ni)、铜(Cu)、或锰(Mn)，然而并不限于此。
第一屏蔽件232由被选择成具有相对于第二屏蔽件而言较大粒度的材料制成。与具有较小粒度的材料相比较而言，较大的粒度提供了改进的电磁屏蔽。
第一屏蔽件232具有长度、宽度和高度。第一屏蔽件232的长度可在X轴上测量。第一屏蔽件232的宽度可在Y轴上测量(即，从该页面里出来)。第一屏蔽件232的长度和宽度可由本领域技术人员确定。例如，第一屏蔽件232的长度和宽度可足够大以覆盖电子组件210和212，或者可足够大以覆盖基板202。可任选的粘合层230被配置成具有与第一屏蔽件232的长度和宽度相似的长度和宽度。替换地，粘合层230可具有小于第一屏蔽件232的长度和/或宽度。第一屏蔽件232的高度可在Z轴上测量(即，垂直测量)。例如，第一屏蔽件232的高度可以通过第一屏蔽件侧壁的高度来测量。为了保持IC封装200的形状因子较小，第一屏蔽件232的高度可保持较小。第一屏蔽件232的高度可以在约100nm至300μm的范围内。在一个方面，第一屏蔽件232的高度可为约100nm。在另一方面，第一屏蔽件232的高度可为约500nm。
第二屏蔽件240位于第一屏蔽件232上方。第二屏蔽件240可至少部分地包封第一屏蔽件232、经模塑的电子组件210和212、以及可任选的粘合剂230。在一个方面，第二屏蔽件240可以直接耦合到第一屏蔽件232。第二屏蔽件240位于第一屏蔽件232侧壁上方和模塑件220侧壁上方，以使得第二屏蔽件240环绕IC封装200。第二屏蔽件240也位于基板202侧壁上方，并且经由基板202(即，通过基板202接地连接)耦合到接地。在一个方面，第二屏蔽件240被溅镀在包括第一屏蔽件侧壁的第一屏蔽件232和模塑件侧壁上方。可以使用溅镀技术以使得第二屏蔽件240与使用其他技术相比较而言更薄。在另一方面，第二屏蔽件240具有与第一屏蔽件230相比较而言较小的粒度。
第二屏蔽件240具有长度、宽度和高度。第二屏蔽件240的长度可在X轴上测量。第二屏蔽件240的宽度可在Y轴上测量(即，从该页面里出来)。第二屏蔽件240的长度和宽度可由本领域技术人员确定。例如，第二屏蔽件240的长度和宽度可足够大以覆盖电子组件210和212，或者可足够大以覆盖基板202、以及覆盖第一屏蔽件232。第二屏蔽件240的高度可在Z轴上测量(即，垂直测量)。第二屏蔽件240的高度可被测量为：从第一屏蔽件232的顶侧到第二屏蔽件240的顶侧的距离。替换地，第二屏蔽件240的高度可被测量为：从第二屏蔽件232的底侧到第二屏蔽件240的顶侧的距离。为了保持IC封装200的形状因子较小，第二屏蔽件240的高度可保持较小。第二屏蔽件240的高度可以在约0.5-19μm的范围内。
第一屏蔽件232和第二屏蔽件240一起可具有约小于319μm的总屏蔽件高度。在另一方面，总屏蔽件高度可为约小于119μm。
第一屏蔽件232在第二屏蔽件240上方的布置可被重复。例如，第三屏蔽件(未示出)可位于第二屏蔽件240上方，其中第三屏蔽件是高磁导率屏蔽件。此外，第四屏蔽件(未示出)可位于第三屏蔽件上方，即，其中第三屏蔽件是高磁导率屏蔽件。第四屏蔽件可以是高电导率屏蔽件或与第二屏蔽件240相似。
与常规的电磁共形屏蔽相比，所公开的具有增强型电磁屏蔽件的集成电路封装200在覆盖1MHz–10GHz的宽频率范围上具有高屏蔽有效性。例如，第一屏蔽件232在较低频率范围(<3GHz)内增大了屏蔽有效性，而第二屏蔽件240在较高频率(>3GHz)处作出贡献。此外，因为第一屏蔽件232是薄金属(例如，约300um或更小)，所以它缩短了溅镀过程并因此降低了成本。
用于制造包括增强型电磁屏蔽件的集成电路封装的示例性序列
在一些实现中，制造包括增强型电磁屏蔽件的集成电路封装包括若干过程。图3(其包括图3A–3F)解说了用于制造包括增强型电磁屏蔽件的集成电路封装的示例性序列。在一些实现中，图3A-3F的序列可被用来制造本公开中所描述的图2的IC封装。现在将在制造包括图2的增强型电磁屏蔽件的IC封装的上下文中描述图3A-3F。
应当注意，图3A-3F的序列可以组合一个或多个阶段以简化和/或阐明该序列。在一些实现中，各过程的次序可被改变或修改。
图3A解说了耦合到基板302的电子组件310和312。在一个方面，电子组件310和312被表面安装到基板302。电子组件310可以是IC、管芯、无源器件或任何其他类型的电子组件。电子组件312可以是IC、管芯、无源器件或任何其他类型的电子组件。基板302可仅具有单个电子组件(例如，310或312之一)，或者可使许多电子组件耦合到该基板302。
基板302可以是封装基板。替换地，电子组件310或312中的至少一者以及基板302一起可包括晶片级封装。
图3B解说了第一屏蔽件332的形成。可任选的粘合层330可被印刷在第一屏蔽件332的一侧上。替换地，可以使用其他方法以在第一屏蔽件332的一侧上提供可任选的粘合层330。
图3C解说了将具有可任选的粘合剂330(若需要)的第一屏蔽件332放入塑封模具360a中，以交付模塑件颗粒360b(例如，模塑件360)。第一屏蔽件332位于模塑件颗粒360b(例如，模塑件360)上方，而不位于任何模塑件360侧壁上。在这个方面，模塑件颗粒360b形式的模塑件360被交付到可任选的粘合层330和第一屏蔽件332上。在另一方面，模塑件颗粒360b形式的模塑件360被直接交付到第一屏蔽件332上。离型膜(未示出)可位于塑封模具360a与第一屏蔽件332之间，以稍后帮助释放塑封模具360a。
图3D解说了将图3A的结构耦合到图3C的结构。在一个方面，使用压缩以将基板以及电子组件310和312压入模塑件颗粒360b(例如，模塑件360)、可任选的粘合剂330和第一屏蔽件332中。通过利用压缩，可任选的粘合剂330和第一屏蔽件332将粘合到模塑件360。随后，模塑件360围绕电子组件310和312。相应地，将第一屏蔽件332耦合在模塑件360上方发生在单个处理步骤中。换言之，电子组件310和312通过压缩而变成“被封装”。在另一方面，可以使用热压缩。在另一方面(未示出)，第一屏蔽件332可被层压在模塑件360上。其他已知方法也可用于进行封装。
图3E解说了在释放塑封模具360a、留下集成电路封装之后的图3D的结构，该集成电路封装包括第一屏蔽件332、模塑件360、电子组件310和312、以及基板302。进一步，图3E解说了切割之后的图3D的结构。
图3F解说了包括第二屏蔽件340的IC封装，诸如IC封装200。第二屏蔽件340被沉积在第一屏蔽件332上方并且围绕第一屏蔽件332、粘合剂330和模塑件360。第二屏蔽件340可被溅镀到第一屏蔽件332上。
图3F的IC封装可包括未示出的附加元件，诸如介电层、钝化层、金属层、以及嵌入在基板302、或各电子组件310或312之一的硅基板中的电子组件。
用于制造包括增强型电磁屏蔽件的集成电路封装的方法的示例性流程图
图4解说了用于制造包括增强型电磁屏蔽件的集成电路封装的方法的示例性流程图。应当注意，出于清楚和简化目的，图4的流程图并不一定包括制造包括一个或多个嵌入式互连的基板的所有步骤。此外，在一些实例中，若干步骤可能已经被组合成单个步骤，以简化工序的描述。
如图4中示出的，在步骤402，该方法包括将电子组件耦合到基板。
在步骤404，该方法包括将电子组件和基板耦合到模塑件，该模塑件至少部分地围绕该电子组件。
在步骤406，该方法包括将第一屏蔽件耦合在该模塑件上方。
在步骤408，该方法包括将第二屏蔽件耦合在第一屏蔽件上方，其中第一屏蔽件是高磁导率屏蔽件。
示例性电子设备
图5解说了可集成有包括增强型电磁屏蔽件的前述集成电路封装中的任一者的各种电子设备。例如，移动电话设备502、膝上型计算机设备504、固定位置终端设备506、可穿戴设备508可包括如本文中描述的集成器件500。集成器件500可以是例如本文中描述的基板、集成电路、管芯、集成器件、集成器件封装、集成电路器件、器件封装、集成电路(IC)封装、层叠封装器件中的任一者。图5中解说的设备502、504、506、508仅仅是示例性的。其他电子设备也可以集成器件500为特征，此类电子设备包括但不限于设备(例如，电子设备)组，该设备组包括移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读取装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备(例如，手表、眼镜)、物联网(IoT)设备、服务器、路由器、机动交通工具(例如，自主交通工具)中实现的电子设备、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图2至图4中解说的各组件、过程、特征、和/或功能中的一者或多者可以被重新安排和/或组合成单个组件、过程、特征或功能，或者实施在若干组件、过程或功能中。也可添加附加元件、组件、过程、和/或功能而不会脱离本公开。在一些实现中，器件可包括管芯、集成器件、管芯封装、集成电路(IC)、器件封装、集成电路(IC)封装、晶片、半导体器件、层叠封装(PoP)器件、和/或中介体。
措辞“示例性”在本文中用于意指“用作示例、实例、或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C仍可被认为是彼此耦合的——即便它们并非彼此直接物理接触。如本文中使用的术语“穿过”意指穿越，并且包括整个穿越对象或部分穿越对象。
还注意到，本文中所包含的各种公开可以作为被描绘为流程图、流图、结构图或框图的过程来描述。尽管流程图可以将操作描述为按次序的过程，但很多操作可以并行地或同时地进行。另外，可以重新排列操作的顺序。过程在其操作完成时终止。
本文中所描述的本公开的各种特征可实现于不同系统中而不会脱离本公开。应当注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (32)

1.一种封装，包括：
基板；
耦合到所述基板的电子组件；
至少部分地围绕所述电子组件并且耦合到所述基板的模塑件；
位于所述模塑件上方的第一屏蔽件；以及
位于所述第一屏蔽件上方的第二屏蔽件，其中所述第一屏蔽件是高磁导率屏蔽件。
2.如权利要求1所述的封装，其中，所述第一屏蔽件具有大于10H/m的磁导率。
3.如权利要求1所述的封装，其中，所述第一屏蔽件具有相对于所述第二屏蔽件而言较高的磁导率。
4.如权利要求1所述的封装，其中，所述第一屏蔽件具有相对于所述第二屏蔽件而言大的粒度。
5.如权利要求1所述的封装，进一步包括：在所述第一屏蔽件与所述模塑件之间的粘合层，所述粘合层耦合到所述模塑件。
6.如权利要求5所述的封装，其中，所述粘合层是阻焊剂。
7.如权利要求5所述的封装，其中，所述粘合层被配置成具有与所述第一屏蔽件的长度和宽度相似的长度和宽度。
8.如权利要求1所述的封装，进一步包括多个模塑件侧壁和多个第一屏蔽件侧壁，其中所述第二屏蔽件位于所述多个模塑件侧壁和所述多个第一屏蔽件侧壁上方。
9.如权利要求8所述的封装，进一步包括多个基板侧壁，其中，所述第二屏蔽件位于所述多个基板侧壁上方。
10.如权利要求8所述的封装，其中，所述第一屏蔽件不位于所述多个模塑件侧壁上。
11.如权利要求9所述的封装，进一步包括：
位于所述第二屏蔽件上方的第三屏蔽件，其中所述第三屏蔽件是高磁导率屏蔽件，并且其中所述第一屏蔽件不位于所述多个模塑件侧壁上。
12.如权利要求11所述的封装，进一步包括位于所述第三屏蔽件上方的第四屏蔽件。
13.如权利要求1所述的封装，其中，所述第一屏蔽件被配置成具有约100nm到约300μm的高度。
14.如权利要求10所述的封装，其中，所述第二屏蔽件被配置成具有约0.5μm到19μm的高度。
15.如权利要求1所述的封装，其中，包括所述第一屏蔽件和所述第二屏蔽件的总屏蔽件高度小于约319μm。
16.如权利要求1所述的封装，其中，所述第一屏蔽件包括铁磁材料。
17.如权利要求16所述的封装，其中，所述第一屏蔽件包括铁和镍或其合金。
18.如权利要求1所述的封装，其中，所述第二屏蔽件是经溅镀的屏蔽件。
19.如权利要求18所述的封装，其中，所述第二屏蔽件包括以下至少一者：钛、镍、铬、或其组合。
20.如权利要求1所述的封装，其中，所述封装被纳入到从包括以下各项的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端或服务器、平板计算机、以及膝上型计算机，并且进一步包括所述设备。
21.一种制造集成电路封装的方法，包括：
将电子组件耦合到基板；
将所述电子组件和所述基板耦合到模塑件，所述模塑件至少部分地围绕所述电子组件；
将第一屏蔽件耦合在所述模塑件上方；以及
将第二屏蔽件耦合在所述第一屏蔽件上方，其中所述第一屏蔽件是高磁导率屏蔽件。
22.如权利要求21所述的方法，进一步包括：
将所述第一屏蔽件耦合到塑封模具，所述塑封模具包括位于所述第一屏蔽件与所述塑封模具之间的离型膜；
以模塑件颗粒的形式在所述第一屏蔽件上方提供所述模塑件；以及
通过热压缩来将所述电子组件和所述基板耦合到所述塑封模具、所述模塑件和所述第一屏蔽件。
23.如权利要求22所述的方法，进一步包括释放所述塑封模具和所述离型膜。
24.如权利要求23所述的方法，进一步包括将所述第二屏蔽件溅镀在所述第一屏蔽件上方。
25.如权利要求21所述的方法，进一步包括将所述第二屏蔽件溅镀在所述第一屏蔽件上方。
26.如权利要求22所述的方法，其中，所述第一屏蔽件具有相对于所述第二屏蔽件而言大的粒度。
27.如权利要求21所述的方法，进一步包括：
在所述第一屏蔽件与所述模塑件之间提供粘合层，所述粘合层耦合到所述模塑件并且具有与所述第一屏蔽件的长度和宽度相似的长度和宽度。
28.如权利要求21所述的方法，其中，所述模塑件包括多个模塑件侧壁，所述第一屏蔽件包括多个第一屏蔽件侧壁，并且所述基板包括多个基板侧壁，所述第二屏蔽件位于所述模塑件侧壁、所述多个第一屏蔽件侧壁和所述多个基板侧壁上方。
29.如权利要求28所述的方法，其中，所述第一屏蔽件不位于所述多个模塑件侧壁上。
30.如权利要求21所述的方法，其中，所述第一屏蔽件被配置成具有约100nm到约300μm的高度。
31.如权利要求21所述的封装，其中，所述第二屏蔽件被配置成具有约0.5μm到19μm的高度。
32.如权利要求21所述的封装，其中，所述第一屏蔽件包括铁和镍或其合金。
CN201880095550.2A 2018-07-27 2018-07-27 包括增强型电磁屏蔽件的集成电路封装 Pending CN112437980A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/097317 WO2020019272A1 (en) 2018-07-27 2018-07-27 Integrated circuit package comprising enhanced electromagnetic shield

Publications (1)

Publication Number Publication Date
CN112437980A true CN112437980A (zh) 2021-03-02

Family

ID=69182142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880095550.2A Pending CN112437980A (zh) 2018-07-27 2018-07-27 包括增强型电磁屏蔽件的集成电路封装

Country Status (5)

Country Link
US (1) US20210327825A1 (zh)
EP (1) EP3830869A4 (zh)
CN (1) CN112437980A (zh)
TW (1) TW202008556A (zh)
WO (1) WO2020019272A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102892279A (zh) * 2012-09-06 2013-01-23 刘伟德 一种电磁屏蔽材料、应用及其制造工艺
US20130214396A1 (en) * 2012-02-16 2013-08-22 Samsung Electronics Co., Ltd. Semiconductor packages
CN105556659A (zh) * 2013-10-15 2016-05-04 英特尔公司 磁屏蔽的集成电路封装
CN107230664A (zh) * 2016-03-23 2017-10-03 Tdk株式会社 电子电路封装
CN108133912A (zh) * 2016-12-01 2018-06-08 Tdk株式会社 电子电路封装

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104039121B (zh) * 2013-03-08 2017-10-31 祝琼 一种吸波导磁屏蔽膜及其制作方法
US9871005B2 (en) * 2016-01-07 2018-01-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US9953930B1 (en) * 2016-10-20 2018-04-24 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130214396A1 (en) * 2012-02-16 2013-08-22 Samsung Electronics Co., Ltd. Semiconductor packages
CN102892279A (zh) * 2012-09-06 2013-01-23 刘伟德 一种电磁屏蔽材料、应用及其制造工艺
CN105556659A (zh) * 2013-10-15 2016-05-04 英特尔公司 磁屏蔽的集成电路封装
CN107230664A (zh) * 2016-03-23 2017-10-03 Tdk株式会社 电子电路封装
CN108133912A (zh) * 2016-12-01 2018-06-08 Tdk株式会社 电子电路封装

Also Published As

Publication number Publication date
TW202008556A (zh) 2020-02-16
EP3830869A1 (en) 2021-06-09
EP3830869A4 (en) 2022-07-13
WO2020019272A1 (en) 2020-01-30
US20210327825A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
CN108140637B (zh) 包括嵌入式堆叠封装（PoP）器件的集成器件
US20210280507A1 (en) Package comprising dummy interconnects
CA3031207C (en) Package comprising switches and filters
US10438901B1 (en) Integrated circuit package comprising an enhanced electromagnetic shield
US20170092594A1 (en) Low profile package with passive device
US20210091017A1 (en) Package comprising discrete antenna device
US11201127B2 (en) Device comprising contact to contact coupling of packages
US11452246B2 (en) Patch substrate configured as a shield located over a cavity of a board
US11626336B2 (en) Package comprising a solder resist layer configured as a seating plane for a device
US11581251B2 (en) Package comprising inter-substrate gradient interconnect structure
CN112437980A (zh) 包括增强型电磁屏蔽件的集成电路封装
CN116075931A (zh) 包括被配置为散热器的导线接合件的封装件
US11985804B2 (en) Package comprising a block device with a shield and method of fabricating the same
CN115332089A (zh) 半导体器件和在半导体器件上形成多层屏蔽结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210302

WD01 Invention patent application deemed withdrawn after publication