CN108140637B - 包括嵌入式堆叠封装（PoP）器件的集成器件 - Google Patents

包括嵌入式堆叠封装（PoP）器件的集成器件 Download PDF

Info

Publication number
CN108140637B
CN108140637B CN201680056896.2A CN201680056896A CN108140637B CN 108140637 B CN108140637 B CN 108140637B CN 201680056896 A CN201680056896 A CN 201680056896A CN 108140637 B CN108140637 B CN 108140637B
Authority
CN
China
Prior art keywords
package
pop
layer
integrated device
encapsulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680056896.2A
Other languages
English (en)
Other versions
CN108140637A (zh
Inventor
R·库玛
C-K·金
M·沙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN108140637A publication Critical patent/CN108140637A/zh
Application granted granted Critical
Publication of CN108140637B publication Critical patent/CN108140637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/80—Services using short range communication, e.g. near-field communication [NFC], radio-frequency identification [RFID] or low energy communication
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Transceivers (AREA)

Abstract

一种集成器件包括印刷电路板(PCB)和耦合到印刷电路板(PCB)的堆叠封装(PoP)器件。堆叠封装(PoP)器件包括包含第一电子封装组件(例如，第一管芯)的第一封装件和耦合到第一封装件的第二封装件。集成器件包括形成在第一封装件与第二封装件之间的第一包封层。集成器件包括至少部分地包封堆叠封装(PoP)器件的第二包封层。集成器件被配置为提供蜂窝功能、无线保真功能和蓝牙功能。在一些实现中，第一包封层与第二包封层分离。在一些实现中，第二包封层包括第一包封层。堆叠封装(PoP)器件包括位于第一封装件与第二封装件之间的间隙控制件。

Description

包括嵌入式堆叠封装（PoP）器件的集成器件
优先权声明/权益声明
本申请要求于2015年10月2日在美国专利和商标局提交的美国临时申请号62/236,766以及于2016年4月13日在美国专利和商标局提交的美国非临时申请号15/097,719的优先权和权益，这两者通过引用明确地并入本文。
技术领域
各种特征可以涉及一种集成器件，并且更具体地涉及一种包括嵌入式堆叠封装(PoP)器件的集成器件。
背景技术
诸如智能电话、平板电脑的移动设备、物联网(IoT)等需要多个组件、芯片组等。通常，这些组件在具有一个或多个集成电路的印刷电路板上提供。将这些组件封装在一起成为产品变得越来越具有挑战性。图1示出了集成器件100，其包括印刷电路板(PCB)102、第一集成电路(IC)封装件104、第二集成电路(IC)封装件106、无源组件108(例如，电容器)和盖子130。第一集成电路(IC)封装件104、第二集成电路(IC)封装件106和无源组件108耦合到印刷电路板(PCB)102。
盖子130耦合到印刷电路板(PCB)102。盖子130可以是覆盖和保护第一集成电路(IC)封装件104、第二集成电路(IC)封装件106 和无源组件108免于外部环境的金属材料。盖子130的使用导致集成器件100中出现空隙。因此，在集成器件100中存在浪费的空间。集成器件100中的这种浪费的空间限制了集成器件100可以有多小，其进而限制了其中可以实现集成器件的设备的类型。
减小集成器件的尺寸造成了若干技术障碍和挑战。首先，随着集成电路(IC)被封装为彼此靠得更近，它们开始实质上相互干扰，这可能导致一个或多个不起作用的IC。其次，将IC更紧密地封装在集成器件中可能会引起结构缺陷，这可能导致有缺陷的或不起作用的集成器件。
图2示出了当IC被紧密地封装在一起时的这样的缺陷的示例。如图所示，图2示出了堆叠封装(PoP)器件200，其包括第一封装件202、第二封装件204和空隙290。第一封装件202包括第一管芯 220、第一封装件衬底222和第一包封层250。第一封装件衬底222 包括第一多个焊盘224和第一焊盘226。第一管芯220通过第一多个焊球228耦合到第一封装件衬底222。具体地，第一管芯220通过第一多个焊球228耦合到第一多个焊盘224。第二多个焊球236耦合到第一封装件衬底222。
第二封装件204包括第二管芯240、第二封装件衬底242、第二焊盘246、第三多个焊球256和第二包封层260。第二管芯240耦合到第二封装件衬底242。第二封装件204通过第三多个焊球256耦合到第一封装件202。例如，第三多个焊球256耦合到第一封装件衬底 222的第一焊盘226和第二封装件204的第二焊盘246。
图2示出了第一管芯220与第二封装件204的第二封装件衬底 242之间的空隙290。空隙290是第一包封层250中的空间。当第一管芯220与第二封装件衬底242之间的间隙或空间太小或太窄以致不能允许第一包封层250完全流入第一管芯220与第二封装件衬底242之间时，空隙290可能发生。
由于在这个空间周围缺乏结构支撑，空隙290的存在会引起堆叠封装(PoP)器件200中发生翘曲和/或变形(如箭头所示)。翘曲和/ 或变形的一个不期望的副作用是可能发生在第三多个焊球256与第一焊盘226和第二焊盘246之间的弱接合点和/或开放接合点。例如，如图2所示，堆叠封装(PoP)器件200上的翘曲和/或变形引起第一焊盘226与第二焊盘246之间的分离增加，这有效地拉伸了第三多个焊球256(如箭头所示)，并且导致堆叠封装(PoP)器件200中产生较弱的接合点和/或开放接合点。弱接合点和/或开放接合点可以防止信号正确地穿过堆叠封装(PoP)器件，导致有缺陷的堆叠封装(PoP) 器件。因此，为了避免这种负面影响，第一管芯220与第二封装件衬底242之间的间隙或空间必须增加，这有效地增加了堆叠封装(PoP) 器件200的尺寸，这是不期望的。
期望减小器件和封装件的尺寸、高度和/或空间，使得这些器件和封装件被放置在较小的设备中。理想地，这样的器件或封装件将具有更好的形状因子，制造更便宜，同时满足移动设备、物联网(IoT) 设备和/或可穿戴设备的需求和/或要求。
发明内容
各种特征一般地涉及一种集成器件，并且更具体地涉及一种包括嵌入式堆叠封装(PoP)器件的集成器件。在一些实施例中，用于设备的各种组件被组合成单个封装件，导致系统级封装(SiP)。SiP可以包括诸如应用处理器、调制解调器、WiFi、全球定位系统、蓝牙、射频组件等多个组件，以提供诸如移动电话、IoT设备等功能移动通信设备。在一些实施例中，SiP可以被提供作为气密密封封装件。在 SiP内，组件可以例如利用模制材料来被覆盖或包封，并且在模制中使用一层或多层导电材料彼此隔离。导电层可以提供信号隔离、降噪，提高气密性以及SiP的可靠性和耐用性。
例如，一种集成器件可以包括印刷电路板(PCB)和耦合到印刷电路板(PCB)的堆叠封装(PoP)器件。堆叠封装(PoP)器件包括：包括第一管芯的第一封装件、耦合到第一封装件的第二封装件、以及形成在第一管芯与第二封装件之间的第一包封层。集成器件包括至少部分地包封堆叠封装(PoP)器件的第二包封层。集成器件被配置为提供蜂窝功能、无线保真(WiFi)功能和蓝牙功能。
另一示例提供了一种装置，其包括印刷电路板(PCB)和耦合到印刷电路板(PCB)的堆叠封装(PoP)器件。堆叠封装(PoP)器件包括：包括第一电子封装组件的第一封装件、以及耦合到第一封装件的第二封装件。该装置包括形成在第一封装件与第二封装件之间的第一包封层、以及至少部分地包封堆叠封装(PoP)器件的第二包封层。该装置被配置为提供蜂窝功能部件、无线保真(WiFi)功能部件和蓝牙功能部件。
另一示例提供了一种用于制造集成器件的方法。该方法提供印刷电路板(PCB)。该方法将堆叠封装(PoP)器件耦合到印刷电路板 (PCB)。将堆叠封装(PoP)器件耦合包括提供包括第一电子封装组件的第一封装件，以及将第二封装件耦合到第一封装件。该方法在第一封装件与第二封装件之间形成第一包封层。该方法形成至少部分地包封堆叠封装(PoP)器件的第二包封层。该集成器件配置为提供蜂窝功能、无线保真(WiFi)功能和蓝牙功能。
附图说明
根据下面结合附图阐述的详细描述，各个特征、本质和优点可以变得很清楚，在附图中相同的参考标记始终对应地标识。
图1示出了包括若干封装件的集成器件的视图。
图2示出了堆叠封装(PoP)器件的截面图。
图3示出了包括嵌入式堆叠封装(PoP)器件的集成器件的视图。
图4示出了包括嵌入式堆叠封装(PoP)器件的集成器件的剖面图。
图5示出了包括嵌入式堆叠封装(PoP)器件的另一集成器件的剖面图。
图6示出了包括嵌入式堆叠封装(PoP)器件的另一集成器件的剖面图。
图7示出了包括嵌入式堆叠封装(PoP)器件的另一集成器件的剖面图。
图8示出了用于制造包括嵌入式堆叠封装(PoP)器件的集成器件的序列的示例。
图9示出了用于制造包括嵌入式堆叠封装(PoP)器件的另一集成器件的序列的示例。
图10示出了用于制造包括嵌入式堆叠封装(PoP)器件的集成器件的示例性方法的流程图。
图11示出了包括嵌入式堆叠封装(PoP)器件的集成器件的封装件、电路和应用。
图12示出了包括间隙控制件的堆叠封装(PoP)器件的截面图。
图13示出了间隙控制件的示例。
图14示出了间隙控制件的另一示例。
图15示出了间隙控制件的另一示例。
图16示出了包括间隙控制件的另一堆叠封装(PoP)器件的截面图。
图17示出了包括间隙控制件的另一堆叠封装(PoP)器件的截面图。
图18示出了包括间隙控制件的另一堆叠封装(PoP)器件的截面图。
图19示出了包括间隙控制件的另一堆叠封装(PoP)器件的截面图。
图20示出了包括间隙控制件的另一堆叠封装(PoP)器件的截面图。
图21(其包括图21A至图21C)示出了用于制造包括间隙控制件的封装件的序列的示例。
图22示出了用于制造包括间隙控制件的堆叠封装(PoP)器件的序列的示例。
图23(其包括图23A至图23B)示出了用于制造包括间隙控制件的封装件的序列的示例。
图24示出了用于制造包括间隙控制件的堆叠封装(PoP)器件的序列的示例。
图25示出了用于制造包括间隙控制件的堆叠封装(PoP)器件的示例性方法的流程图。
图26示出了可以包括本文中描述的各种集成器件、集成器件封装件、半导体器件、管芯、集成电路和/或封装件的各种电子设备。
具体实施方式
在以下描述中，给出具体细节以提供对本公开的各个方面的透彻理解。然而，本领域普通技术人员将理解，可以在没有这些具体细节的情况下实践这些方面。例如，可以以框图示出电路以便避免不必要的细节模糊各方面。在其他情况下，可以没有详细示出公知的电路、结构和技术，以免模糊本公开的各方面。
一些特征涉及一种包括印刷电路板(PCB)和耦合到印刷电路板 (PCB)的堆叠封装(PoP)器件的集成器件。堆叠封装(PoP)器件包括：包括第一电子封装组件(例如，第一管芯)的第一封装件、以及耦合到第一封装件的第二封装件。集成器件包括形成在第一封装件与第二封装件之间的第一包封层。集成器件包括至少部分地包封堆叠封装(PoP)器件的第二包封层。集成器件被配置为提供蜂窝功能、无线保真(WiFi)功能和蓝牙功能。在一些实现中，第一包封层与第二包封层分离。在一些实现中，第二包封层包括第一包封层。堆叠封装(PoP)器件包括位于第一封装件与第二封装件之间的至少一个间隙控制件。集成器件包括集成器件和/或系统级封装(SiP)。
在一些实现中，器件和/或封装件的高度可以沿着封装件的Z方向来定义，这在本公开的图中示出。在一些实现中，器件和/或封装件的Z方向可以沿器件和/或封装件的顶部部分与底部部分之间的轴线来定义。术语顶部和底部可以是任意指定的，然而作为示例，器件和 /或封装件的顶部部分可以是包括包封层的部分，而封装件的底部部分可以是包括重新分配部分或多个焊球的部分。在一些实现中，封装件的顶部部分可以是封装件的背面，并且封装件的底部部分可以是封装件的正面。封装件的正面可以是封装件的有源侧。顶部部分可以是相对于较低部分的较高部分。底部部分可以是相对于较高部分的较低部分。下面将进一步描述顶部部分和底部部分的其他示例。
封装件的X-Y方向可以是指封装件的横向方向和/或占地。X-Y 方向的示例在本公开的图中示出以及/或者在下面进一步描述。在本公开的很多附图中，器件和/或封装件及其相应组件在X-Z截面或X-Z 平面上示出。然而，在一些实现中，封装件及其代表性组件可以在 Y-Z截面或Y-Z平面上表示。
在一些实现中，互连是允许或促进两个点、元件和/或组件之间的电连接的器件或封装件的元件或组件。在一些实现中，互连可以包括迹线、过孔、焊盘、柱、重新分配金属层和/或凸块下金属化(UBM) 层。在一些实现中，互连是可以被配置为针对信号(例如，数据信号、接地信号、功率信号)提供电路径的导电材料。互连可以是电路的一部分。互连可以包括多于一个元件或组件。
包括嵌入式堆叠封装(PoP)器件的示例性集成器件
图3示出了集成器件301，其包括堆叠封装(PoP)器件300、封装件302至311、无源组件315、包封层316、内部屏蔽件330、外部屏蔽件340和印刷电路板(PCB)350。集成器件301可以包括系统级封装(SiP)。一个或多个封装件302至311可以包括集成电路(IC) 封装件。一个或多个封装件302至311可以是电子封装组件的示例。
堆叠封装(PoP)器件300、封装件302至311、无源组件315(例如，电容器)、内部屏蔽件430和外部屏蔽件440耦合到印刷电路板 (PCB)350。包封层316可以以各种方式部分地或完全地包封或覆盖堆叠封装(PoP)器件300、封装件302至311、无源组件315和内部屏蔽件330。尽管作为封装件中的单个系统来提供，但是这些组件可以机械地和/或电气地彼此隔离。
例如，也如图所示，图3示出了内部屏蔽件330可以被配置为围绕一个或多个封装件302至311和/或堆叠封装(PoP)器件300。在一些实现中，内部屏蔽件330被配置为隔离一个或多个封装件302至 311和/或堆叠封装(PoP)器件300，使得它们不会相互干扰。封装件(例如，封装件302至311)可以包括管芯，或者可以是管芯(例如，半导体器件)。封装件(例如，封装件302至311)可以包括晶片级封装(WLP)。
包封层316用作器件300的组件的覆盖或保护结构。包封层316 可以是具有各种粘度和热性质的模制化合物。本领域技术人员将认识到，可以在包封层316中使用其他类型的材料。
外部屏蔽件340被配置为至少部分地围绕包封层316。外部屏蔽件340耦合到内部屏蔽件330。内部屏蔽件330和外部屏蔽件340的组合可以针对集成器件301提供屏蔽。内部屏蔽件330和外部屏蔽件 340可以包括导电材料(例如，金属、铜)。内部屏蔽件330和外部屏蔽件340可以具有相同的材料或不同的材料。在一些实现中，内部屏蔽件330可以包括金属片。在一些实现中，内部屏蔽件330具有大约 250微米(μm)或更小的厚度。在一些实现中，外部屏蔽件340具有大约50微米(μm)或更小的厚度。
集成器件301可以包括被配置为提供若干移动功能和能力的任何组件，包括但不限于定位功能、无线连接功能(例如，无线通信)和 /或蜂窝连接功能(例如，蜂窝通信)。定位功能、无线和/或蜂窝连接功能的示例包括全球定位系统(GPS)功能、无线保真(WiFi)功能、蓝牙功能和射频(RF)功能(例如，射频前端(RFFE)功能)。RFFE 功能的示例包括全球移动通信系统(GSM)、宽带码分多址 (WCDMA)、频分双工长期演进(FDD-LTE)、时分双工长期演进 (TDD-LTE)。这些功能可以在一个或多个封装件302至311和/或堆叠封装(PoP)器件300中实现。以上移动功能在下面在图11中进一步描述。
图3进一步示出了集成器件301可以包括嵌入式堆叠封装(PoP) 器件300。在一些实现中，将堆叠封装(PoP)器件300嵌入集成器件301向集成器件提供小于其他传统集成器件的总体形状因子(例如，尺寸、面积、体积)，同时提供包括全面、完全和/或完整范围的移动功能的集成器件。具有这样的移动功能的集成器件的示例尺寸在下面在图11中进一步描述。
在一些实现中，包括上述移动功能(例如，蜂窝功能、无线保真 (WiFi)功能和蓝牙功能)中的至少一些的集成器件301通过本申请中描述的结构和/或制造过程而成为可能。如下面将进一步描述，制造具有很多移动功能、小形状因子并且被封装在包封层中(例如，被包封层完全包封)的集成器件(例如，集成器件301)包括很多制造和生产挑战，这些在本申请中解决。特别地，随着集成器件中的组件之间的尺寸和间距变小，出现了缺陷，这引起集成器件中发生性能和可靠性问题。这些问题对于提供移动功能(例如，蜂窝功能、无线保真 (WiFi)功能、蓝牙功能)的集成器件特别重要，因为这些集成器件正在较小的电子设备中实现。本申请中描述的集成器件(例如，集成器件301)和制造过程提供了解决这些议题、关注点、问题和挑战的解决方案。
图3进一步示出了通过使用一个或多个包封层而气密地密封的集成器件301的示例，这有助于提高集成器件301的可靠性和耐用性。
图4至图7示出了包括堆叠封装(PoP)器件的集成器件301的截面BB上的各种剖面图。尽管在图4至图7中未示出，但是在一些实现中，堆叠封装(PoP)器件可以包括一个或多个间隙控制件。一些间隙控制件的示例在下面参考图12至图25进一步描述。
图4示出了集成器件301的剖面图。如图4所示，集成器件301 包括印刷电路板(PCB)350、堆叠封装(PoP)器件300、封装件302、无源组件315、包封层316(例如，第二包封层)、内部屏蔽件330和外部屏蔽件340。印刷电路板(PCB)350包括多个互连360(例如，焊盘)。堆叠封装(PoP)器件300、封装件302、无源组件315、内部屏蔽件330和外部屏蔽件340耦合到印刷电路板(PCB)350。包封层316至少部分地包封堆叠封装(PoP)器件300、封装件302、无源组件315和内部屏蔽件330。
堆叠封装(PoP)器件300包括第一封装件401、第二封装件402 和第一包封层416。第二封装件402通过多个封装互连427耦合到第一封装件401。多个封装互连427包括焊料互连(例如，焊球)。
第一封装件401包括第一封装件衬底410和第一管芯411。第二封装件402包括第二封装件衬底420和第二管芯421。第一包封层416 形成在第一封装件401与第二封装件402之间。特别地，第一包封层 416至少形成在第一管芯411(例如，第一管芯411的背面)与第二封装件衬底420(例如，第二封装件衬底420的底表面)之间。
图4示出了包封层316和第一包封层416是分离的包封层。在一些实现中，本领域技术人员将认识到，包封堆叠封装(PoP)器件300 的包封层可以是形成在堆叠封装(PoP)器件300中的相同的包封层。
图5示出了包括堆叠封装(PoP)器件的集成器件501。图5的集成器件501类似于图4的集成器件301，除了堆叠封装(PoP)器件 500被不同地嵌入集成器件501中之外。
堆叠封装(PoP)器件500包括第一封装件401和第二封装件402。第一封装件401包括第一封装件衬底410和第一管芯411。第二封装件402通过多个封装互连427耦合到第一封装件401。
如图5所示，包封层316至少部分地包封堆叠封装(PoP)器件 500，并且形成在第一封装件401与第二封装件402之间。特别地，包封层316至少形成在第一管芯411(例如，第一管芯411的背面)与第二封装件衬底420(例如，第二封装件衬底420的底表面)之间。在一些实现中，提供包封并且嵌入堆叠封装(PoP)器件500的包封层可以实现成本低并且具有小的形状因子的集成器件501，因为其可以减少制造集成器件的工艺的数目。
图6示出了包括堆叠封装(PoP)器件的集成器件601。图6的集成器件601类似于图4的集成器件301，除了集成器件601可以包括与集成器件301的内部屏蔽件330不同的内部屏蔽件630之外。特别地，内部屏蔽件630可以比内部屏蔽件330更薄。在一些实现中，内部屏蔽件630使用与内部屏蔽件330不同的工艺来形成。如上所述，内部屏蔽件330可以包括已经被加工以形成期望的形状并且然后利用焊料或某种其他导电机构耦合到印刷电路板(PCB)350的金属片。在一些实现中，内部屏蔽件630可以是形成(例如，沉积、粘贴)在包封层316的腔体中的金属层(例如，铜层)。内部屏蔽件630耦合到外部屏蔽件340和印刷电路板(PCB)350。
图7示出了包括堆叠封装(PoP)器件的集成器件701。图7的集成器件701类似于图6的集成器件601，除了堆叠封装(PoP)器件 500被不同地嵌入集成器件701中之外。
堆叠封装(PoP)器件500包括第一封装件401和第二封装件402。第一封装件401包括第一封装件衬底410和第一管芯411。第二封装件402通过多个封装互连427耦合到第一封装件401。
如图7所示，包封层316至少部分地包封堆叠封装(PoP)器件 500，并且形成在第一封装件401与第二封装件402之间。特别地，包封层316至少形成在第一管芯411(例如，第一管芯411的背面)与第二封装件衬底420(例如，第二封装件衬底420的底表面)之间。在一些实现中，提供包封并且嵌入堆叠封装(PoP)器件500的包封层可以实现成本低并且具有小的形状因子的集成器件701，因为其可以减少制造集成器件的工艺的数目。
虽然在图4至图7中未示出，但是在一些实现中，堆叠封装(PoP) 器件(例如，300、500)可以包括一个或多个间隙控制件。间隙控制件可以被配置为在堆叠封装(PoP)器件中提供机械支撑和稳定性。可以提供间隙控制件以确保有足够的空间用于在第一管芯411与第二封装件衬底420之间形成包封层(例如，316、416)。在一些实现中，一个或多个间隙控制件可以包括一个或多个导电的材料。然而，间隙控制件被配置为不提供用于电信号的电路径。间隙控制件的示例在下面参考图12至图25进一步描述。
因此，图3至图7描述了集成器件(例如，SiP)中的各种堆叠封装(PoP)器件。不同的实现可以将不同的堆叠封装(PoP)器件嵌入集成器件中。以下至少参考图12至图25来进一步描述可以在本公开中描述的集成器件301和/或任何其他集成器件中实现和/或嵌入的不同的堆叠封装(PoP)器件的详细示例。
已经描述了包括嵌入式堆叠封装(PoP)器件的集成器件的各种示例，现在将描述用于制造包括嵌入式堆叠封装(PoP)器件的集成器件的各种工艺和方法。
用于制造包括嵌入式堆叠封装(PoP)器件的集成器件的示例性序列
在一些实现中，提供/制造包括嵌入式堆叠封装(PoP)器件的集成器件包括若干工艺。图8示出了用于提供/制造包括嵌入式堆叠封装 (PoP)器件的集成器件的示例性序列。在一些实现中，图8的序列可以用于制造图3至图5的包括嵌入式堆叠封装(PoP)器件的集成器件和/或本公开中描述的其他集成器件。现在将在提供/制造图5的集成器件的上下文中描述图8。
应当注意，图8的序列可以组合一个或多个阶段，以便简化和/ 或阐明用于提供包括嵌入式堆叠封装(PoP)器件的集成器件的序列。在一些实现中，工艺的顺序可以改变或修改。
阶段1示出了在提供包括多个互连360的印刷电路板(PCB)350 之后的状态。在一些实现中，印刷电路板(PCB)350由供应商提供或者是制造的。
阶段2示出了耦合到印刷电路板(PCB)350的堆叠封装(PoP) 器件500、内部屏蔽件330和无源组件315。在一些实现中，使用回流焊工艺来将堆叠封装(PoP)器件500、内部屏蔽件330和无源组件315(例如，通过使用焊料互连)耦合到印刷电路板(PCB)350。例如，内部屏蔽件330通过焊料互连332耦合到印刷电路板(PCB) 350。
阶段3示出了至少部分地形成在堆叠封装(PoP)器件500、内部屏蔽件330和无源组件315之上的包封层316。例如，包封层316可以使用模制化合物来形成并且使用已知的工艺和工具来进行温度固化。
阶段4示出了在包封层316中形成暴露内部屏蔽件330的一部分的腔体830之后的状态。不同的实现可以使用不同的工艺来形成腔体830。激光工艺和/或光刻工艺可以用于形成腔体830。
阶段5示出了在包封层316之上形成外部屏蔽件340之后的状态。外部屏蔽件340可以使用诸如导电膏、铜或其他导电金属等各种材料形成。如在阶段5所示，外部屏蔽件340耦合到内部屏蔽件330和印刷电路板(PCB)350。在一些实现中，阶段5示出了包括堆叠封装(PoP)器件500、封装件302、无源组件315、内部屏蔽件330、焊料互连332、包封层316、印刷电路板(PCB)350和外部屏蔽件340 的集成器件601。
用于制造包括嵌入式堆叠封装(PoP)器件的集成器件的示例性序列
在一些实现中，提供/制造包括嵌入式堆叠封装(PoP)器件的集成器件包括若干工艺。图9示出了用于提供/制造包括嵌入式堆叠封装 (PoP)器件的集成器件的示例性序列。在一些实现中，图9的序列可以用于制造图3至图5的包括嵌入式堆叠封装(PoP)器件的集成器件和/或本公开中描述的其他集成器件。现在将在提供/制造图6的集成器件的上下文中描述图9。
应当注意，图9的序列可以组合一个或多个阶段，以便简化和/ 或阐明用于提供包括嵌入式堆叠封装(PoP)器件的集成器件的序列。在一些实现中，工艺的顺序可以改变或修改。
阶段1示出了在提供包括多个互连360的印刷电路板(PCB)350 之后的状态。在一些实现中，印刷电路板(PCB)350由供应商提供或者是制造的。
阶段2示出了耦合到印刷电路板(PCB)350的堆叠封装(PoP) 器件300和无源组件315。在一些实现中，使用回流焊工艺来将堆叠封装(PoP)器件300和无源组件315(例如，通过使用焊料互连) 耦合到印刷电路板(PCB)350。
阶段3示出了至少部分地形成在堆叠封装(PoP)器件300和无源组件315之上的包封层316。
阶段4示出了形成在包封层316中的腔体930。不同的实现可以使用不同的工艺来形成腔体930。可以使用激光工艺和/或光刻工艺来形成腔体930。
阶段5示出了利用导电材料填充腔体930以形成内部屏蔽件630。不同的实现可以使用不同的工艺来形成内部屏蔽件630。在一些实现中，可以使用粘贴工艺、镀敷工艺和/或溅射工艺来填充腔体930以形成内部屏蔽件630。
阶段6示出了形成在包封层316之上的外部屏蔽件340。如在阶段6所示，外部屏蔽件340耦合到内部屏蔽件630和印刷电路板(PCB) 350。在一些实现中，阶段6示出了包括堆叠封装(PoP)器件300、封装件302、无源组件315、内部屏蔽件630、包封层316、印刷电路板(PCB)350和外部屏蔽件340的集成器件501。
用于制造包括嵌入式堆叠封装(PoP)器件的集成器件的示例性方法
在一些实现中，提供/制造包括嵌入式堆叠封装(PoP)器件的集成器件包括若干工艺。图10示出了用于提供/制造包括嵌入式堆叠封装(PoP)器件的集成器件的方法1000的示例性流程图。在一些实现中，图10的方法可以用于提供/制造图3至图7的包括嵌入式堆叠封装(PoP)器件的集成器件和/或本公开中描述的其他集成器件。将在提供/制造图5的器件封装件的上下文中描述图10。
应当注意，图10的流程图可以组合一个或多个工艺以便简化和/ 或阐明用于提供集成器件的方法。在一些实现中，工艺的顺序可以改变或修改。
在阶段1005，将堆叠封装(PoP)器件(例如，300)、至少一个封装件(例如，302)和内部屏蔽件(例如，330)耦合到印刷电路板 (PCB)(例如，350)。将堆叠封装(PoP)器件、至少一个封装件和内部屏蔽件耦合到印刷电路板(PCB)的示例在图8中示出和描述(例如，图8的阶段2)。可以使用回流焊工艺来将堆叠封装(PoP)器件、至少一个封装件和内部屏蔽件耦合到(例如，通过多个焊料互连)印刷电路板(PCB)。
在阶段1010，执行去助焊剂工艺以去除可能在将堆叠封装(PoP) 器件、至少一个封装件和内部屏蔽件耦合到印刷电路板(PCB)期间累积的残留物。
在阶段1015，提供至少部分地包封堆叠封装(PoP)器件的包封层(例如，第一包封层416)。在一些实现中，所提供的包封层可以形成在堆叠封装(PoP)器件中。例如，至少部分地包封堆叠封装(PoP) 器件500的包封层(例如，包封层316)形成在堆叠封装(PoP)器件500的第一封装件401的第一管芯411与堆叠封装(PoP)器件500 的第二封装件402的第二封装件衬底420之间。
可选地，在阶段1020，可以标记堆叠封装(PoP)器件，其可以包括使用激光来标记包封层的部分。
在一些实现中，若干堆叠封装(PoP)器件同时在晶片上被制造。在这种情况下，在阶段1025，可以将晶片分割以便形成单独的堆叠封装(PoP)器件。
在阶段1030，形成包封层之上的外部屏蔽件。在一些实现中，外部屏蔽件的形成包括在包封层中形成腔体并且在包封层之上形成金属层以形成外部屏蔽件。外部屏蔽件被形成为使得外部屏蔽件耦合到内部屏蔽件。在一些实现中，外部屏蔽件包括遵循包封层的形状和/ 或轮廓的共形屏蔽件。镀敷工艺可以用于在包封层之上形成外部屏蔽件。
包括嵌入式堆叠封装(PoP)器件的集成器件的示例性功能
如上所述，本公开中描述的集成器件可以被配置为以小的空间和 /或形状因子来提供全面的移动功能(例如，蜂窝功能、无线保真(WiFi) 功能、蓝牙功能、全球定位系统(GPS)功能)，从而允许集成器件在诸如但不限于可穿戴设备、手表、眼镜和物联网(IoT)设备等小型设备中实现，并且因此使得这些小型设备能够具有全面的移动功能。
例如，在一些实现中，集成器件301或本公开中描述的任何集成器件的尺寸可以是大约30mm(W)×30mm(L)×2mm(H)或更小。在一些实现中，集成器件301或本公开中描述的任何集成器件的尺寸可以是大约26mm(W)×26mm(L)×1.8mm(H)或更小。在一些实现中，集成器件301或本公开中描述的任何集成器件的尺寸可以是大约52mm(W)×52mm(L)×2mm(H)或更小。
图11示出了具有嵌入式堆叠封装(PoP)的集成器件可以具有的功能的概念图。如图11所示，集成器件1101包括处理器、存储器和 /或调制解调器功能1100(例如，用于处理器、存储器和调制解调器的部件)、定位功能1102(例如，用于定位的部件，全球定位系统(GPS))、第一无线通信功能1103(例如，用于第一无线通信的部件， WiFi)、第二无线通信功能1104(例如，用于第二无线通信的部件，蓝牙)、编解码器功能1105(例如，用于编码和/解码的部件)、功率管理功能1106(例如，用于功率管理的部件)、至少一个传感器功能 1107(例如，用于传感器的部件)、第一射频前端(RFFE)功能1108 (例如，用于第一RFFE的部件)、第二射频前端(RFFE)功能1109 (例如，用于第二RFFE的部件)、第三射频前端(RFFE)功能1110 (例如，用于第三RFFE的部件)和射频(RF)收发器功能1111(例如，用于RF收发的部件)。
RFFE功能的示例包括全球移动通信系统(GSM)、宽带码分多址 (WCDMA)、频分双工长期演进(FDD-LTE)、时分双工长期演进 (TDD-LTE)。RFFE功能的上述示例中的每一个可以包括一个或多个不同的频带。
在一些实现中，上述功能可以在一个或多个封装件302至311(例如，电子封装组件)和/或堆叠封装(PoP)器件300中实现。因此，例如，处理器、存储器和调制解调器功能1100可以是处理器、存储器和调制解调器封装件。在一些实现中，上述功能可以被实现为一个或多个封装件302至311和/或堆叠封装(PoP)器件300中的一个或多个电路。例如，处理器、存储器和调制解调器功能1100可以在包括第一封装件401和第二封装件402的堆叠封装(PoP)器件300中实现。在一些实现中，处理器功能可以在第一封装件401的第一管芯 411中实现，并且存储器功能可以在第二封装件402的第二管芯421 中实现。在一些实现中，上述功能(例如，1100至1111)中的一个或多个可以组合在单个封装件、电路和/或多个封装件和/或电路中。不同的实现可以将不同的功能与不同的封装件和/或电路组合(例如，蓝牙功能可以与WiFi功能在单个封装件或电路中组合)。其他实现可以包括其他功能。例如，调制解调器功能(例如，用于调制解调器的部件)可以被实现为单独的功能或另一功能的一部分。在一些实现中，调制解调器功能可以是处理器和存储器功能的一部分或者其他功能的一部分。
已经描述了包括嵌入式堆叠封装(PoP)器件的集成器件，其中集成器件可以包括若干移动功能(例如，蜂窝功能、WiFi功能、蓝牙功能、GPS功能)，现在将在下面描述堆叠封装(PoP)器件的各种示例。
包括间隙控制件的示例性堆叠封装(PoP)器件
图12示出了包括第一封装件1201、第二封装件1202和间隙控制件1270的堆叠封装(PoP)器件1200。第二封装件1202耦合到第一封装件1201。第一封装件1201可以是第一集成电路(IC)封装件，并且第二封装件1202可以是第二集成电路(IC)封装件。堆叠封装 (PoP)器件1200通过多个焊球1251耦合到印刷电路板(PCB)350。堆叠封装(PoP)器件1200可以嵌入本公开中描述的任何集成器件中。
在一些实现中，间隙控制件1270位于第一封装件1201与第二封装件1202之间。在一些实现中，间隙控制件1270位于第一封装件1201 的电子封装组件(例如，第一管芯1211)与第二封装件1202之间。
如下面将进一步描述的，在一些实现中，间隙控制件1270被配置为针对第二封装件1202(例如，第二封装件1202的第二封装件衬底1220)提供机械支撑、机械稳定性。因此，在一些实现中，间隙控制件1270可以被配置为作为最小化或减小第二封装件(例如，第二封装件1202)中的任何翘曲、变形和/或挠曲的后止挡块来操作。在一些实现中，间隙控制件1270可以包括一种或多种导电的材料。然而，间隙控制件1270被配置为不提供用于电信号的电路径。
在一些实现中，间隙控制件1270被配置为确保在第一封装件 1201的管芯与第二封装件1202的封装件衬底之间存在足够的距离、空间或间隙，使得包封层可以被提供(例如，形成)在第一封装件1201 的管芯与第二封装件1202的封装件衬底之间的空间或间隙中。间隙控制件1270可以是可选的。
第一封装件1201包括第一封装件衬底1210、第一管芯1211、第一底部填料1214、多个第一焊球1215、第一包封层1216和间隙控制件1270。在一些实现中，第一封装件1201还可以包括多个封装互连 1227。
第一封装件衬底1210包括至少一个电介质层1212、多个第一互连1213(例如，多个第一衬底互连)、第一阻焊层1280和第二阻焊层 1282。多个第一互连1213可以包括迹线、过孔和/或焊盘。第一封装件衬底1210通过多个焊球1251耦合到印刷电路板(PCB)350。更具体地，多个第一互连1213耦合到多个焊球1251。
第一管芯1211可以是包括多个晶体管和/或其他电子组件的集成电路(IC)。第一管芯1211可以是逻辑管芯和/或存储器管芯。第一管芯1211可以是裸管芯。第一管芯1211通过多个第一焊球1215耦合到第一封装件衬底1210。第一底部填料1214位于第一管芯1211与第一封装件衬底1210之间。第一底部填料1214可以至少部分地围绕多个第一焊球1215中的至少一些。
第一包封层1216至少部分地包封第一管芯1211、间隙控制件 1270和多个封装互连1227。不同的实现可以针对第一包封层1216使用不同的材料。例如，第一包封层1216可以包括模制材料和/或环氧树脂填料。
第二封装件1202包括第二封装件衬底1220、第二管芯1221、第二底部填料1224、多个第二焊球1225和第二包封层1226。在一些实现中，第二封装件1202还可以包括多个封装互连1227。
第二封装件衬底1220包括至少一个电介质层1222、多个第二互连1223(例如，多个第二衬底互连)、第一阻焊层1284和第二阻焊层 1286。多个第二互连1223可以包括迹线、过孔和/或焊盘。
第二管芯1221可以是包括多个晶体管和/或其他电子组件的集成电路(IC)。第二管芯1221可以是逻辑管芯和/或存储器管芯。第二管芯1221可以是裸管芯。第二管芯1221通过多个第二焊球1225耦合到第二封装件衬底1220。第二底部填料1224位于第二管芯1221与第二封装件衬底1220之间。第二底部填料1224可以至少部分地围绕多个第二焊球1225中的至少一些。
第二包封层1226至少部分地包封第二管芯1221。不同的实现可以针对第二包封层1226使用不同的材料。例如，第二包封层1226可以包括模制材料和/或环氧树脂填料。
第二封装件1202通过多个封装互连1227耦合到第一封装件 1201。多个封装互连1227可以包括焊料互连(例如，焊球)。多个封装互连1227耦合到第一封装件衬底1210和第二封装件衬底1220。更具体地，多个封装互连1227耦合到(第一封装件衬底1210的)多个第一互连1213和(第二封装件衬底1220的)多个第二互连1223。
间隙控制件1270可以是被配置为在第一管芯(例如，第一管芯 1211)与第二封装件(例如，第二封装件1202)之间提供最小间隙的用于间隙控制的部件。间隙控制件1270位于第一管芯1211之上(例如，在第一管芯1211的背面表面之上)。特别地，间隙控制件1270位于第一管芯1211与第二封装件1202的第二封装件衬底1220之间。在一些实现中，间隙控制件1270被配置为在第一封装件1201的第一管芯1211与第二封装件1202的第二封装件衬底1220之间提供最小距离、最小空间和/或最小间隙。在一些实现中，最小距离、最小空间和最小间隙确保了存在足够的空间用于第一包封层1216在第一封装件1201的第一管芯1211与第二封装件1202的第二封装件衬底1220 之间流动(例如，在制造过程期间)，即使第二封装件衬底1220存在翘曲、变形和/或挠曲。因此，在一些实现中，位于第一管芯1211之上(例如，在第一管芯1211的背面表面之上)的至少一个间隙控制件1270确保了在第一管芯1211与(第二封装件1202的)第二封装件衬底1220之间形成足够量的第一包封层1216。
图12示出了堆叠封装(PoP)器件1200至少部分地被包封层316 包封。包封层316可以是堆叠封装(PoP)器件1200的第二包封层。在一些实现中，包封层316可以与第一包封层1216不同且分离。在一些实现中，包封层316可以包括第一包封层1216。在一些实现中，包封层316与第一包封层1216相同。因此，在一些实现中，包封层 316可以包封堆叠封装(PoP)器件1200并且位于堆叠封装(PoP) 器件1200内部。以上概念在图12中通过包封层316与第一包封层 1216之间的虚线边界(例如，线)来示出。注意，包封层316(例如，第二包封层)与第一包封层1216之间的边界(例如，虚线)仅仅是示例性的。不同的实现可以在包封层316(例如，第二包封层)与第一包封层1216之间具有不同的边界形状和尺寸。
在一些实现中，间隙控制件1270中的一个或多个可以单独地或共同地占据第一管芯(例如，第一管芯1211)与第二封装件(例如，第二封装件1202)之间的小于实质上全部空间。在一些实现中，间隙控制件1270中的一个或多个单独地或共同地耦合到第一管芯(例如，第一管芯1211)的小于实质上全部背面表面。在一些实现中，间隙控制件1270中的一个或多个单独地或共同地耦合到第一管芯(例如，第一管芯1211)的小于大部分背面表面。
第一管芯1211(例如，第一管芯1211的顶表面)与第二封装件 1202(例如，第二封装件衬底1220的底表面)之间的距离、空间或间隙可以随着不同的实现而变化。在一些实现中，间隙1290可以是大约10微米(μm)或更大。在一些实现中，间隙控制件1270具有大约10至100微米(μm)或更小的高度和/或厚度。
在一些实现中，间隙控制件1270确保了第一管芯1211(例如，第一管芯1211的背面)与第二封装件202(例如，第二封装件衬底1220的底表面)之间的最小间隙(例如，间隙1290)是大约10微米 (μm)或更大。
在一些实现中，间隙控制件1270消除、减小和/或最小化第一管芯1211与第二封装件衬底1220之间的空隙，从而提供更稳健和可靠的堆叠封装(PoP)器件1200。因此，间隙控制件1270被配置为允许第一包封层1216填充第一管芯1211与第二封装件衬底1220之间的空间(例如，以至少填充该空间的大部分或相当大的一部分)。此外，当形成第一包封层1216时，间隙控制件1270被配置为实质上不阻碍第一包封层1216的流动(例如，在制造过程期间)。下面在图22 中进一步描述如何形成第一包封层1216的示例。因此，间隙控制件 1270中的一个或多个的使用提供了有效且反直观的方法，以确保第一包封层1216可以在堆叠封装(PoP)器件1200的制造过程期间在第一管芯1211与第二封装件衬底1220之间流动。
不同的实现可以将间隙控制件1270定位在第一管芯1211的不同部分之上。在一些实现中，第二封装件衬底1220的最大量的翘曲、变形和/或挠曲可能发生在第一管芯1211的中心、第一封装件1201 的中心和/或第二封装件1202的中心上方的空间中。在一些实现中，间隙控制件1270可以定位在第一管芯1211的中心上或附近(例如，靠近)，以确保在第二封装件衬底1220的可能潜在地具有最大量的翘曲、变形和/或挠曲的一部分中存在支撑。
图12示出了间隙控制件1270包括间隔件1272和粘合剂层1274。粘合剂层1274至少部分地围绕间隔件1272。不同的实现可以针对间隔件1272和粘合剂层1274使用不同的材料。在一些实现中，间隔件 1272可以是金属球(例如，铜球)。粘合剂层1274可以用于将间隔件 1272耦合到第一管芯1211。在一些实现中，粘合剂层1274可以被配置为在第一包封层1216形成在第一管芯1211与第二封装件1202之间时防止间隙控制件1270实质上移动。
间隔件1272可以包括包含陶瓷、金属和/或聚合物(例如，铜、聚合物芯球和/或聚合物柱)的固体间隔件。粘合剂层1274可以包括底部填料和/或高粘度角填充材料(例如，Cookson HEL-30、Namics G8345D)和RTV硅(例如，ASE 600)。粘合剂层1274可以包括烧结膏(例如，Ormet 406、CS650)。
如图12所示，第一包封层1216至少部分地围绕粘合剂层1274 和/或间隔件1272。图12还示出了间隙控制件1270与第一管芯1211 直接物理接触，但是不与第二封装件1202(例如，第二封装件1202 的第二封装件衬底1220)直接物理接触。在一些实现中，间隙控制件 1270可以与第一管芯1211和第二封装件1202(例如，第二封装件1202 的第二封装件衬底1220)两者直接物理接触。在一些实现中，间隙控制件1270可以与第二封装件1202(例如，第二封装件1202的第二封装件衬底1220)直接物理接触，但是不与第一管芯1211直接接触。
本公开示出和描述了使用焊球(例如，1215、1225)将管芯(例如，1211、1221)耦合到封装件衬底(例如，1210、1220)。然而，在一些实现中，可以使用其他互连来将管芯耦合到封装件衬底。例如，一些实现可以使用引线键合和柱(例如，铜柱)来将管芯耦合到封装件衬底。
如上所述，不同的实现可以使用间隙控制件1270的不同配置。例如，不同的实现可以使用不同数目的间隙控制件1270。此外，间隙控制件1270可以不同地位于第一管芯1211之上(例如，在第一管芯 1211的中心上或附近)。在一些实现中，间隙控制件1270可以包括不同的结构和/或材料。
图13示出了包括粘合剂层1274的间隙控制件1370。粘合剂层 1274形成在第一管芯1211之上，并且至少部分地被第一包封层1216 包围。
图14示出了包括间隔件1272的间隙控制件1470。间隔件1272 形成在第一管芯1211之上，并且至少部分地被第一包封层1216包围。
图15示出了包括多个间隔件1572和粘合剂层1274的间隙控制件1570。多个间隔件1572至少部分地被粘合剂层1274包围。多个间隔件1572和粘合剂层1274形成在第一管芯1211之上，并且至少部分地被第一包封层1216包围。
如本公开所示，间隙控制件(例如，1270、1370、1470、1570) 耦合到第一封装件(例如，第一封装件1201)，但是没有耦合到第二封装件(例如，第二封装件1202)。在一些实现中，间隙控制件(例如，1270、1370、1470、1570)可以物理地接触第二封装件，但不是永久地接合到第二封装件。例如，间隙控制件可以接合到第一封装件但是不接合到第二封装件(例如，不与第二封装件接合)。
间隙控制件1370、1470和/或1570可以是用于在第一管芯(例如，第一管芯1211)与第二封装件(例如，第二封装件1202)之间提供最小间隙的用于间隙控制的部件。在一些实现中，间隙控制件1370、 1470、1570中的一个或多个可以占据第一管芯(例如，第一管芯1211) 与第二封装件(例如，第二封装件1202)之间的小于实质上全部空间。在一些实现中，间隙控制件1370、1470和/或1570中的一个或多个单独地或共同地耦合到第一管芯(例如，第一管芯1211)的小于实质上全部背面。在一些实现中，间隙控制件1370、1470和/或1570中的一个或多个单独地或共同地耦合到第一管芯(例如，第一管芯1211)的小于大部分背面表面。
如针对间隙控制件1270所描述的尺寸可以适用于间隙控制件 1370、1470和/或1570的尺寸。此外，间隙控制件1370、1470和/或 1570可以在本公开中描述的任何堆叠封装(PoP)器件中实现。不同的实现可以包括包含间隙控制件的堆叠封装(PoP)器件的不同的配置和/或组合。以下是包括间隙控制件的不同堆叠封装(PoP)器件的另外的示例。
包括间隙控制件的示例性堆叠封装(PoP)器件
图16示出了包括第一封装件1601、第二封装件1202和间隙控制件1270的另一堆叠封装(PoP)器件1600。第二封装件1202耦合到第一封装件1601。第一封装件1601可以是第一集成电路(IC)封装件。堆叠封装(PoP)器件1600通过多个焊球1251耦合到印刷电路板(PCB)350。堆叠封装(PoP)器件1600类似于堆叠封装(PoP) 器件1200，除了第一封装件1601具有不同的配置之外。堆叠封装 (PoP)器件1600可以嵌入在本公开中描述的任何集成器件中。
如上所述并且在下面进一步描述，在一些实现中，间隙控制件 1270被配置为确保在第一封装件1601的管芯与第二封装件1202的封装件衬底之间存在足够的距离、空间或间隙，使得可以在第一封装件 1601的管芯与第二封装件1202的封装件衬底之间的空间或间隙中提供(例如，形成)包封层。间隙控制件1270可以是可选的。
第一封装件1601包括第一封装件衬底1210、第一管芯1211、第一底部填料1214、多个第一焊球1215、第一包封层1216、间隙控制件1270和包封层1616。因此，第一封装件1601包括两个包封层(例如，1216、1616)。在一些实现中，第一封装件1601还可以包括多个封装互连1627。多个封装互连1627可以包括多个封装互连1617和多个封装互连1227。
包封层1616至少部分地包封第一管芯1211和多个封装互连1627。例如，包封层1616可以至少部分地包封第一管芯1211和多个封装互连1617。在一些实现中，包封层1616的表面可以与第一管芯 1211的表面(例如，背面表面)实质上共面。第一包封层1216形成在第一管芯1211和包封层1616之上。包封层1616可以是与第一包封层1216相同的材料或不同的材料。第一包封层1216至少部分地包封间隙控制件1270和多个封装互连1627。
第二封装件1202包括第二封装件衬底1220、第二管芯1221、第二底部填料1224、多个第二焊球1225和第二包封层1226。在一些实现中，第二封装件1202还可以包括多个封装互连1627，其包括多个封装互连1617和多个封装互连1227。
第二封装件1202通过多个封装互连1627耦合到第一封装件 1601，多个封装互连1627包括多个封装互连1227和多个封装互连 1617。多个封装互连1627可以包括焊料互连(例如，焊球)。多个封装互连1627耦合到第一封装件衬底1210和第二封装件衬底1220。特别地，多个封装互连1627耦合到(第一封装件衬底1210的)多个第一互连1213和(第二封装件衬底1220的)多个第二互连1223。在一些实现中，多个封装互连1227耦合到多个第二互连1223和多个封装互连1617。多个封装互连1617耦合到多个第一互连1213。
图16示出了堆叠封装(PoP)器件1600至少部分地被包封层316 包封。在一些实现中，包封层316可以与第一包封层1216不同且分离。在一些实现中，包封层316可以包括第一包封层1216。在一些实现中，包封层316与第一包封层1216相同。因此，在一些实现中，包封层316可以包封堆叠封装(PoP)器件1600并且位于堆叠封装 (PoP)器件1600内部。以上概念在图16中通过包封层316与第一包封层1216之间的虚线边界(例如，线)来示出。
间隙控制件1270位于第一管芯1211之上(例如，在第一管芯1211 的顶表面之上)。特别地，间隙控制件1270位于第一封装件1601的第一管芯1211与第二封装件1202的第二封装件衬底1220之间。在一些实现中，间隙控制件1270被配置为在第一封装件1601的第一管芯1211与第二封装件1202的第二封装件衬底1220之间提供最小距离、最小空间和/或最小间隙。在一些实现中，最小距离、最小空间、最小间隙确保了存在足够的空间用于第一包封层1216在第一封装件 1601的第一管芯1211与第二封装件1202的第二封装件衬底1220之间流动(例如，在制造过程期间)，即使第二封装件衬底1220存在翘曲、变形/或挠曲。因此，在一些实现中，位于第一管芯1211之上(例如，在第一管芯1211的顶表面之上)的至少一个间隙控制件1270确保了在第一管芯1211与(第二封装件1202的)第二封装件衬底1220 之间形成足够量的第一包封层1216。
包括间隙控制件的示例性堆叠封装(PoP)器件
图17示出了包括第一封装件1701、第二封装件1202和间隙控制件1270的另一堆叠封装(PoP)器件1700。第二封装件1202耦合到第一封装件1701。第一封装件1701可以是第一集成电路(IC)封装件。堆叠封装(PoP)器件1700通过多个焊球1251耦合到印刷电路板(PCB)350。堆叠封装(PoP)器件1700类似于堆叠封装(PoP) 器件1600，除了第一封装件1701具有不同的配置之外。特别地，第一封装件1701包括两个包封层，其中一个包封层被过模制在第一封装件1701的第一管芯1211之上。堆叠封装(PoP)器件1700可以嵌入本公开中描述的任何集成器件中。
如上所述并且在下面进一步描述，在一些实现中，间隙控制件 1270被配置为确保在第一封装件1701的管芯与第二封装件1202的封装件衬底之间存在足够的距离、空间或间隙，使得可以在第一封装件 1701的管芯与第二封装件1202的封装件衬底之间的空间或间隙中提供(例如，形成)包封层。间隙控制件1270可以是可选的。
第一封装件1701包括第一封装件衬底1210、第一管芯1211、第一底部填料1214、多个第一焊球1215、第一包封层1216、间隙控制件1270和包封层1716。因此，第一封装件1701包括两个包封层(例如，1216、1716)。在一些实现中，第一封装件1701还可以包括多个封装互连1627。多个封装互连1627可以包括多个封装互连1617和多个封装互连1227。
包封层1716至少部分地包封第一管芯1211和多个封装互连 1627。特别地，包封层1716过模制在第一管芯1211之上。也就是说，包封层1716包封第一管芯1211的表面(例如，背面表面)。因此，包封层1716的表面与第一管芯1211的表面(例如，背面表面)实质上不共面。第一包封层1216至少部分地包封间隙控制件1270和多个封装互连1627。第一包封层1216形成在包封层1716之上。包封层 1716可以是与第一包封层1216相同的材料或不同的材料。
图17示出了堆叠封装(PoP)器件1700至少部分地被包封层316 包封。在一些实现中，包封层316可以与第一包封层1216不同且分离。在一些实现中，包封层316可以包括第一包封层1216。在一些实现中，包封层316与第一包封层1216相同。因此，在一些实现中，包封层316可以包封堆叠封装(PoP)器件1700并且位于堆叠封装(PoP)器件1700内部。以上概念在图17中通过包封层316与第一包封层1216之间的虚线边界(例如，线)来示出。
如图17所示，间隙控制件1270位于包封层1716之上。特别地，间隙控制件1270位于第一封装件1701的第一管芯1211与第二封装件1202的第二封装件衬底1220之间。在一些实现中，间隙控制件1270 被配置为在第一封装件1701的第一管芯1211之上的包封层1716与第二封装件1202的第二封装件衬底1220之间提供最小距离、最小空间和/或最小间隙。在一些实现中，最小距离、最小空间、最小间隙确保了存在足够的空间用于第一包封层1216在第一封装件1701的第一管芯1211之上的包封层1716与第二封装件1202的第二封装件衬底1220之间流动(例如，在制造过程期间)，即使第二封装件衬底1220 存在翘曲、变形和/或挠曲。因此，在一些实现中，位于第一管芯1211 上的包封层1716之上的至少一个间隙控制件1270确保了在第一管芯 1211之上的包封层1716与(第二封装件1202的)第二封装件衬底1220之间形成足够量的第一包封层1216。
图17示出了间隙控制件1270与第一管芯1211和第二封装件1202 (例如，第二封装件1202的第二封装件衬底1220)均不直接物理接触。图17还示出了间隙控制件1270被配置为在第一管芯1211之上的包封层1716与第二封装件1202(例如，第二封装件1202的第二封装件衬底1220的底表面)之间提供间隙1290(例如，最小间隙)。在一些实现中，第一管芯1211与第二封装件1202(例如，第二封装件 1202的第二封装件衬底1220)之间的间隙可以包括间隙1290以及在第一管芯1211之上的包封层1716的厚度。
包括间隙控制件的示例性堆叠封装(PoP)器件
图18示出了包括第一封装件1801、第二封装件1202和间隙控制件1270的另一堆叠封装(PoP)器件1800。第二封装件1202耦合到第一封装件1801。堆叠封装(PoP)器件1800通过多个焊球1251耦合到印刷电路板(PCB)350。堆叠封装(PoP)器件1800类似于堆叠封装(PoP)器件1600，除了第一封装件1801具有不同的配置之外。特别地，第一封装件1801包括晶片级封装(WLP)。堆叠封装(PoP) 器件1800可以嵌入本公开中描述的任何集成器件中。
如上所述并且在下面进一步描述，在一些实现中，间隙控制件 1270被配置为确保在第一封装件1801的管芯与第二封装件1202的封装件衬底之间存在足够的距离、空间或间隙，使得可以在第一封装件 1801的管芯与第二封装件1202的封装件衬底之间的空间或间隙中提供(例如，形成)包封层。间隙控制件1270可以是可选的。
第一封装件1801可以包括扇出晶片级封装件(FOWLP)。第一封装件1801包括第一重新分配部分1810、第一管芯1811、第一包封层 1216和包封层1816。第一重新分配部分1810可以是扇出部分(例如，用于扇出或路由去往和来自具有不同I/O节距的设备的信令)。第一封装件1801还可以包括多个封装互连1827。多个封装互连1827可以包括多个封装互连1817和多个封装互连1227。多个封装互连1827 可以包括焊料互连(例如，焊球)。
第一重新分配部分1810包括至少一个电介质层1812、至少一个重新分配层1815和至少一个凸块下金属化(UBM)层1819。重新分配层(例如，1815)可以向封装件的其他部分重新分配来自管芯的I/O 焊盘的信令。至少一个重新分配层1815耦合到至少一个UBM层1819。至少一个UBM层1819耦合到多个焊球1251。在一些实现中，至少一个UBM层1819可以是可选的。在这种情况下，多个焊球1251 可以耦合到至少一个重新分配层1815。
第一管芯1811可以是包括多个晶体管和/或其他电子组件的集成电路(IC)。第一管芯1811可以是逻辑管芯和/或存储器管芯。第一管芯1811可以是裸管芯。第一管芯1811可以包括焊盘1813。第一管芯 1811耦合到第一重新分配部分1810。特别地，第一管芯1811的焊盘 1813耦合到至少一个重新分配层1815。
包封层1816至少部分地包封第一管芯1811和多个封装互连 1827。例如，包封层1816可以至少部分地包封第一管芯1811和多个封装互连1817。在一些实现中，包封层1816的表面可以与第一管芯 1811的表面(例如，背面表面)实质上共面。第一包封层1216形成在第一管芯1811和包封层1816之上。包封层1816可以是与第一包封层1216相同的材料或不同的材料。第一包封层1216至少部分地包封间隙控制件1270和多个封装互连1827。
第二封装件1202通过多个封装互连1827耦合到第一封装件 1801，多个封装互连1827包括多个封装互连1227和多个封装互连 1817。多个封装互连1827可以包括焊料互连(例如，焊球)。多个封装互连1827耦合到第一重新分配部分1810和第二封装件衬底1220。特别地，多个封装互连1827耦合到(第一重新分配部分1810的)至少一个重新分配层1815和(第二封装件衬底1220的)多个第二互连 1223。在一些实现中，多个封装互连1227耦合到多个第二互连1223 和多个封装互连1817。多个封装互连1817耦合到第一重新分配部分 1810的至少一个重新分配层1815。
图18示出了堆叠封装(PoP)器件1800至少部分地由包封层316 包封。在一些实现中，包封层316可以与第一包封层1216不同且分离。在一些实现中，包封层316可以包括第一包封层1216。在一些实现中，包封层316与第一包封层1216相同。因此，在一些实现中，包封层316可以包封堆叠封装(PoP)器件1800并且位于堆叠封装 (PoP)器件1800内部。以上概念在图18中通过包封层316与第一包封层1216之间的虚线边界(例如，线)来示出。
间隙控制件1270位于第一管芯1811(例如，第一管芯1811的背面之上)之上。特别地，间隙控制件1270位于第一封装件1801的第一管芯1811与第二封装件1202的第二封装件衬底1220之间。在一些实现中，间隙控制件1270被配置为在第一封装件1801的第一管芯1811与第二封装件1202的第二封装件衬底1220之间提供最小距离、最小空间和/或最小间隙。在一些实现中，最小距离、最小空间、最小间隙确保了存在足够的空间用于第一包封层1216在第一封装件1801 的第一管芯1811与第二封装件1202的第二封装件衬底1220之间流动(例如，在制造过程期间)，即使第二封装件衬底1220存在翘曲、变形和/或挠曲。因此，在一些实现中，位于第一管芯1811之上(例如，在第一管芯1811的背面之上)的至少一个间隙控制件1270确保了在第一管芯1811与(第二封装件1202的)第二封装件衬底1220 之间形成足够量的第一包封层1216。
包括间隙控制件的示例性堆叠封装(PoP)器件
图19示出了包括第一封装件1701、第二封装件1902和间隙控制件1270的另一堆叠封装(PoP)器件1900。第二封装件1902耦合到第一封装件1701。第一封装件1701可以是第一集成电路(IC)封装件。堆叠封装(PoP)器件1900通过多个焊球1251耦合到印刷电路板(PCB)350。堆叠封装(PoP)器件1900类似于图17的堆叠封装 (PoP)器件1700，除了第二封装件1902具有不同的配置之外。特别地，第二封装件1902包括晶片级封装(WLP)。堆叠封装(PoP)器件1900可以嵌入本公开中描述的任何集成器件中。
如下面将进一步描述，在一些实现中，间隙控制件1270被配置为确保在第一封装件1701的管芯与第二封装件1902的重新分配部分之间存在足够的距离、空间或间隙，使得可以在第一封装件1701的管芯与第二封装件1902的重新分配部分之间的空间或间隙中提供(例如，形成)包封层。间隙控制件1270可以是可选的。
第一封装件1701包括第一封装件衬底1210、第一管芯1211、第一底部填料1214、多个第一焊球1215、第一包封层1216、间隙控制件1270和包封层1716。因此，第一封装件1701包括两个包封层(例如，1216、1716)。在一些实现中，第一封装件1701还可以包括多个封装互连1627。多个封装互连1627可以包括多个封装互连1617和多个封装互连1227。
第二封装件1902可以包括扇出晶片级封装件(FOWLP)。第二封装件1902包括第二重新分配部分1920、第二管芯1921和第二包封层 1926。第二重新分配部分1920可以是扇出部分(例如，用于扇出或路由去往和来自具有不同I/O节距的设备的信令)。
第二重新分配部分1920包括至少一个电介质层1922、至少一个重新分配层1925和至少一个凸块下金属化(UBM)层1929。重新分配层(例如，1925)可以向封装件的其他部分重新分配来自管芯的I/O 焊盘的信令。至少一个重新分配层1925耦合到至少一个UBM层1929。至少一个UBM层1929耦合到多个封装互连1227(例如，焊球)。在一些实现中，至少一个UBM层1929可以是可选的。在这种情况下，多个封装互连1227(例如，焊球)可以耦合到至少一个重新分配层1925。
第二管芯1921可以是包括多个晶体管和/或其他电子组件的集成电路(IC)。第二管芯1921可以是逻辑管芯和/或存储器管芯。第二管芯1921可以是裸管芯。第二管芯1921可以包括焊盘1923。第二管芯 1921耦合到第二重新分配部分1920。特别地，第二管芯1921的焊盘 1923耦合到至少一个重新分配层1925。
第二包封层1926至少部分地包封第二管芯1921。第二包封层 1926耦合到第二重新分配部分1920。不同的实现可以针对第二包封层1926使用不同的材料。例如，第二包封层1926可以包括模制材料和/或环氧树脂填料。
如图19所示，间隙控制件1270位于包封层1716之上。特别地，间隙控制件1270位于第一封装件1701的第一管芯1211与第二封装件1902的第二重新分配部分1920之间。在一些实现中，间隙控制件 1270被配置为在第一封装件1701的第一管芯1211之上的包封层1716与第二封装件1902的第二重新分配部分1920之间提供最小距离、最小空间和/或最小间隙。在一些实现中，最小距离、最小空间、最小间隙确保了存在足够的空间用于第一包封层1216在第一封装件1701的第一管芯1211之上的包封层1716与第二封装件1902的第二重新分配部分1920之间流动(例如，在制造过程期间)，即使第二重新分配部分1920存在翘曲、变形和/或挠曲。在一些实现中，位于第一管芯 1211上的包封层1716之上的至少一个间隙控制件1270确保了在第一管芯1211之上的包封层1716与(第二封装件1902的)第二重新分配部分1920之间形成足够量的第一包封层1216。
图19示出了堆叠封装(PoP)器件1900至少部分地被包封层316 封装。在一些实现中，包封层316可以与第一包封层1216不同且分离。在一些实现中，包封层316可以包括第一包封层1216。在一些实现中，包封层316与第一包封层1216相同。因此，在一些实现中，包封层316可以包封堆叠封装(PoP)器件1900并且位于堆叠封装 (PoP)器件1900内部。以上概念在图19中通过包封层316与第一包封层1216之间的虚线边界(例如，线)来示出。
图19示出了间隙控制件1270与第一管芯1211和第二封装件1902 (例如，第二封装件1902的第二重新分配部分1920)均不直接物理接触。在一些实现中，包封层1716的表面可以与第一管芯1211的表面(例如，顶表面)共面，例如，如图16中所述。在这种情况下，间隙控制件1270可以位于第一管芯1211之上并且与第一管芯1211 物理接触。
图19还示出了间隙控制件1270被配置为在第一管芯1211之上的包封层1716与第二封装件1902(例如，第二封装件1902的第二重新分配部分1920的底表面)之间提供间隙1290(例如，最小间隙)。在一些实现中，第一管芯1211与第二封装件1902(例如，第二封装件1902的第二重新分配部分1920)之间的间隙可以包括间隙1290 以及在第一管芯1211之上的包封层1716的厚度。
包括间隙控制件的示例性堆叠封装(PoP)器件
图20示出了包括第一封装件2001、第二封装件1902和间隙控制件1270的另一堆叠封装(PoP)器件2000。第二封装件1902耦合到第一封装件2001。堆叠封装(PoP)器件2000通过多个焊球1251耦合到印刷电路板(PCB)350。堆叠封装(PoP)器件2000类似于堆叠封装(PoP)器件1900，除了第一封装件2001具有不同的配置之外。特别地，第一封装件2001包括晶片级封装(WLP)。因此，图20的堆叠封装(PoP)器件2000包括两个晶片级封装(WLP)。堆叠封装(PoP)器件2000可以嵌入本公开中描述的任何集成器件中。
如上所述并且在下面进一步描述，在一些实现中，间隙控制件 1270被配置为确保在第一封装件2001的管芯与第二封装件1902的重新分配部分之间存在足够的距离、空间或间隙，使得可以在第一封装件2001的管芯与第二封装件1902的重新分配部分之间的空间或间隙中提供(例如，形成)包封层。间隙控制件1270可以是可选的。
第一封装件2001可以包括扇出晶圆片封装件(FOWLP)。第一封装件2001包括第一重新分配部分1810、第一管芯1811、第一包封层 1216、包封层1816和多个互连2017(例如，过孔)。第一重新分配部分1810可以是扇出部分(例如，用于扇出或路由去往和来自具有不同I/O节距的设备的信令)。第一封装件2001还可以包括多个封装互连1227。
第一重新分配部分1810包括至少一个电介质层1812、至少一个重新分配层1815和至少一个凸块下金属化(UBM)层1819。重新分配层(例如，1815)可以向封装件的其他部分重新分配来自管芯的I/O 焊盘的信令。至少一个重新分配层1815耦合到至少一个UBM层1819。至少一个UBM层1819耦合到多个焊球1251。在一些实现中，至少一个UBM层1819可以是可选的。在这种情况下，多个焊球1251 可以耦合到至少一个重新分配层1815。
第一管芯1811可以是包括多个晶体管和/或其他电子组件的集成电路(IC)。第一管芯1811可以是逻辑管芯和/或存储器管芯。第一管芯1811可以是裸管芯。第一管芯1811可以包括焊盘1813。第一管芯 1811耦合到第一重新分配部分1810。特别地，第一管芯1811的焊盘 1813耦合到至少一个重新分配层1815。
多个互连2017穿过包封层1816。多个互连2017耦合到第一重新分配部分1810。特别地，多个互连2017耦合到至少一个重新分配层 1815。
包封层1816至少部分地包封第一管芯1811和多个互连2017。在一些实现中，包封层1816的表面可以与第一管芯1811的表面(例如，背面表面)实质上共面。第一包封层1216形成在第一管芯1811和包封层1816之上。包封层1816可以是与第一包封层1216相同的材料或不同的材料。第一包封层1216至少部分地包封间隙控制件1270和多个互连1227。
第二封装件1902可以包括扇出晶片级封装件(FOWLP)。第二封装件1902包括第二重新分配部分1920、第二管芯1921和第二包封层 1926。第二重新分配部分1920可以是扇出部分(例如，用于扇出或路由去往和来自具有不同I/O间距的设备的信令)。
第二封装件1902通过多个封装互连1227耦合到第一封装件2001。多个封装互连1227可以包括焊料互连(例如，焊球)。多个封装互连1227耦合到第二重新分配部分1920和第一封装件2001的多个互连2017(例如，过孔)。特别地，多个封装互连1227耦合到UBM 层1929和第一封装件2001的多个互连2017(例如，过孔)。在一些实现中，多个封装互连1227耦合到重新分配层1925和第一封装件 2001的多个互连2017(例如，过孔)。
间隙控制件1270位于第一管芯1811之上(例如，在第一管芯1811 的背面之上)。特别地，间隙控制件1270位于第一封装件2001的第一管芯1811与第二封装件1902的第二重新分配部分1920之间。在一些实现中，间隙控制件1270被配置为在第一封装件2001的第一管芯1811与第二封装件1902的第二重新分配部分1920之间提供最小距离、最小空间和/或最小间隙。在一些实现中，最小距离、最小空间、最小间隙确保了存在足够的空间用于第一包封层1216在第一封装件 2001的第一管芯1811与第二封装件1902的第二重新分配部分1920之间流动(例如，在制造过程期间)，即使第二重新分配部分1920存在翘曲、变形和/或挠曲。因此，在一些实现中，位于第一管芯1811 之上(例如，在第一管芯1811的背面之上)的至少一个间隙控制件 1270确保了在第一管芯1811与(第二封装件1902的)第二重新分配部分1920之间形成足够量的第一包封层1216。
图20示出了堆叠封装(PoP)器件2000至少部分地被包封层316 封装。在一些实现中，包封层316可以与第一包封层1216不同且分离。在一些实现中，包封层316可以包括第一包封层1216。在一些实现中，包封层316与第一包封层1216相同。因此，在一些实现中，包封层316可以包封堆叠封装(PoP)器件2000并且位于堆叠封装 (PoP)器件2000内部。以上概念在图20中通过包封层316与第一包封层1216之间的虚线边界(例如，线)来示出。
已经描述了包括间隙控制件的堆叠封装(PoP)器件的各种示例，现在将描述用于制造包括间隙控制件的堆叠封装(PoP)器件的各种工艺和方法。
用于制造包括间隙控制件的封装件的示例性序列
在一些实现中，提供/制造包括间隙控制件的封装件包括若干工艺。图21(其包括图21A至图21C)示出了用于提供/制造包括间隙控制件的封装件的示例性序列。在一些实现中，图21A至图21C的序列可以用于制造图12和图16至图19的包括间隙控制件的封装件 (例如，集成电路(IC)封装件)和/或本公开中描述的其他封装件。将在提供/制造图16的封装件的上下文中描述图21A至图21C。特别地，将在制造图16的第一封装件1601的上下文中描述图21A至图 21C。
应当注意，图21A至图21C的序列可以组合一个或多个阶段，以便简化和/或阐明用于提供封装件的序列。在一些实现中，工艺的顺序可以改变或修改。
如图21A所示，阶段1示出了所提供的第一电介质层2112。第一电介质层2112可以是核心层。第一电介质层2112可以由供应商形成或提供。
阶段2示出了形成在第一电介质层2112中的至少一个腔体2101。不同的实现可以不同地在第一电介质层2112中形成腔体2101。可以使用激光工艺和/或光刻工艺来形成腔体2101。
阶段3示出了形成在第一电介质层2112上和/或中的第一金属层 2104和第二金属层2106。第一金属层2104和第二金属层2106可以表示多个第一互连1213，如至少在图16中描述。
阶段4示出了形成在第一电介质层2112上的第二电介质层2122 和第三电介质层2132。
阶段5示出了形成在第二电介质层2122中的至少一个腔体2105 以及形成在第三电介质层2132中的至少一个腔体2107。不同的实现可以不同地在第二电介质层2122中形成腔体2105以及在第三电介质层2132中形成腔体2107。可以使用激光工艺和/或光刻工艺来形成腔体2105和/或腔体2107。
阶段6示出了形成在第二电介质层2122上和/或中的第三金属层 2108、形成在第三电介质层2132上和/或中的第四金属层2110。第三金属层2108和第四金属层2110可以表示多个第一互连1213，如上面至少在图16中描述。阶段6可以表示包括至少一个电介质层和多个第一互连的封装件衬底(例如，第一封装件衬底1210)。
阶段7示出了形成在电介质层1212之上的第一阻焊层1280和形成在电介质层1212之上的第二阻焊层1282。电介质层1212可以共同表示第一电介质层2112、第二电介质层2122和第三电介质层2132。阶段7可以表示包括电介质层1212、多个第一互连1213、第一阻焊层1280和第二阻焊层1282的封装件衬底(例如，第一封装件衬底 1210)。
如图21B所示，阶段8示出了耦合到第一封装件衬底1210的多个焊球1251。特别地，多个焊球1252耦合到多个第一互连1213。
阶段9示出了通过多个第一焊球1215耦合到第一封装件衬底 1210的第一管芯1211。不同的实现可以不同地将第一管芯1211耦合到第一封装件衬底1210(例如，通过使用互连柱)。在一些实现中，可以使用回流焊工艺(例如，芯片附接回流焊工艺)来将第一管芯1211 耦合到第一封装件衬底1210。在一些实现中，可以在回流焊工艺之后使用回流工艺。
阶段10示出了设置在第一管芯1211与第一封装件衬底1210之间的第一底部填料1214。第一底部填料1214可以至少部分地围绕多个第一焊球1215。在一些实现中，提供第一底部填料1214包括底部填料分配过程。
如图21C所示，阶段11示出了设置(例如，形成)在第一封装件衬底1210之上的多个封装互连1617。多个封装互连1617可以包括焊料互连。
阶段12示出了至少部分地形成在第一管芯1211、第一封装件衬底1210和多个封装互连1617之上的包封层1616。在一些实现中，包封层1616至少部分地包封第一管芯1211和多个封装互连1617。在一些实现中，第一管芯1211被包封层1616完全包封，并且包封层1616被研磨使得包封层1616的顶表面与第一管芯1211的表面(例如，背面表面)实质上共面。
阶段13示出了形成在包封层1616中的至少一个腔体2116。腔体 2116可以被形成为至少部分地暴露多个封装互连1617。可以使用激光工艺和/或光刻工艺来形成腔体2116。
阶段14示出了耦合到第一管芯1211(例如，耦合到第一管芯1211 的背面表面)的至少一个间隙控制件1270。在一些实现中，阶段14 示出了包括第一封装件衬底1210、第一管芯1211、多个封装互连 1617、包封层1616和至少一个间隙控制件1270的第一封装件1601。在一些实现中，至少一个间隙控制件1270被沉积在第一管芯1211上。
在一些实现中，在晶片上同时制造若干第一封装件，并且执行分割工艺以将晶片切割成单独的封装件。
用于制造包括间隙控制件的堆叠封装(PoP)器件的示例性序列
在一些实现中，提供/制造包括间隙控制件的堆叠封装(PoP)器件包括若干工艺。图22示出了用于提供/制造包括间隙控制件的堆叠封装(PoP)器件的示例性序列。在一些实现中，图22的序列可以用于制造图12和图16至图17的包括间隙控制件的堆叠封装(PoP)器件和/或本公开中描述的其他堆叠封装(PoP)器件。将在提供/制造图 12的堆叠封装(PoP)器件的上下文中描述图22。
应当注意，图22的序列可以组合一个或多个阶段，以便简化和/ 或阐明用于提供堆叠封装(PoP)器件的序列。在一些实现中，工艺的顺序可以改变或修改。
如图22所示，阶段1示出了所提供的第一封装件1201。第一封装件1201包括第一封装件衬底1210、第一管芯1211、第一底部填料 1214和间隙控制件1270。图21A至图21C示出了用于制造第一封装件1201的序列的示例。
阶段2示出了通过多个封装互连1227耦合到第一封装件1201的第二封装件1202。第二封装件1202包括第二封装件衬底1220、第二管芯1221、第二底部填料1224和第二包封层1226。第二封装件1202 还可以包括多个封装互连1227。多个封装互连1227包括焊料互连(例如，焊球)。
阶段3示出了设置(例如，形成)在第一封装件1201与第二封装件1202之间的第一包封层1216。阶段3可以示出包括第一封装件 1201和第二封装件1202的堆叠封装(PoP)器件1200。第一封装件 1201包括第一管芯1211、间隙控制件1270和第一包封层1216。第二封装件1202可以包括第二封装件衬底1220。
如阶段3所示，第一包封层1216形成在第一封装件1201的第一管芯1211的背面表面与第二封装件1202的第二封装件衬底1220的底表面之间。
用于制造包括间隙控制件的封装件的示例性序列
在一些实现中，提供/制造包括间隙控制件的封装件包括若干工艺。图23(其包括图23A至图23B)示出了用于提供/制造包括间隙控制件的封装件的示例性序列。在一些实现中，图23A至图23B的序列可以用于制造图18至图20的包括间隙控制件的封装件(例如，集成电路(IC)封装件)和/或本公开中描述的其他封装件。将在提供/制造图20的封装件的上下文中描述图23A至图23B。特别地，将在制造图20的第一封装件2001的上下文中描述图23A至图23B。图 23A至图23B可以用于制造扇出晶片级封装件(FOWLP)。
应当注意，图23A至图23B的序列可以组合一个或多个阶段，以便简化和/或阐明用于提供封装件的序列。在一些实现中，工艺的顺序可以改变或修改。
如图23A所示，阶段1示出了耦合到载体2300的第一管芯1811。第一管芯1811包括焊盘1813和至少一个钝化层1814。载体2300可以是胶带层。
阶段2示出了形成在第一管芯1811之上的包封层1816。包封层 1816可以至少部分地包封第一管芯1811。包封层1816被形成为使得包封层1816的表面与第一管芯1811的背面表面实质上共面。在一些实现中，包封层1816可以围绕第一管芯1811不同地形成。
阶段3示出了与载体2300去耦合(例如，分离)的第一管芯1811 和包封层1816。
阶段4示出了形成在第一管芯1811和包封层1816之上的第一电介质层1812a和第一重新分配层1815a。第一电介质层1812a形成在第一管芯1811的钝化层1814之上。第一重新分配层1815a被形成为使得第一重新分配层1815a耦合到第一管芯1811的焊盘1813。
阶段5示出了形成在第一电介质层1812a和第一重新分配层 1815a之上的第二电介质层1812b。阶段5还示出了在第二重新分配层1815b被形成在第一重新分配层1815a之上并且耦合到第一重新分配层1815a之后的状态。第一重新分配层1815a和第二重新分配层1815b可以表示重新分配层1815。
如图23B所示，阶段6示出了形成在第二电介质层1812b和第二重新分配层1815b之上的第三电介质层1812c。阶段6还示出了在 UBM层1819被形成在第二重新分配层1815b之上并且耦合到第二重新分配层1815b之后的状态。第一电介质层1812a、第二电介质层1812b和第三电介质层1812c可以表示电介质层1812。
阶段7示出了耦合到UBM层1819的多个焊球1251。在一些实现中，UBM层1819可以是可选的。在这种情况下，多个焊球1851 可以耦合到重新分配层1815。
阶段8示出了形成在包封层1816中的至少一个腔体2317。不同的实现可以不同地在包封层1816中形成腔体2317。可以使用激光工艺和/或光刻工艺来形成腔体2317。阶段8示出了包括电介质层1812、重新分配层1815和UBM层1819的第一重新分配部分1810。
阶段9示出了形成在包封层1816的腔体2317中的多个互连 2017。多个互连2017可以包括过孔。镀敷工艺可以用于形成多个互连2017。
阶段10示出了耦合到第一管芯1811(例如，耦合到第一管芯1811 的背面表面)的至少一个间隙控制件1270。在一些实现中，阶段10 示出了包括第一重新分配部分1810、第一管芯1811、包封层1816、多个互连2017和至少一个间隙控制件1270的第一封装件2001。
在一些实现中，在晶片上同时制造若干第一封装件，并且执行分割工艺以将晶片切割成单独的封装件。
用于制造包括间隙控制件的堆叠封装(PoP)器件的示例性序列
在一些实现中，提供/制造包括间隙控制件的堆叠封装(PoP)器件包括若干工艺。图24示出了用于提供/制造包括间隙控制件的堆叠封装(PoP)器件的示例性序列。在一些实现中，图24的序列可以用于制造图20的包括间隙控制件的堆叠封装(PoP)器件和/或本公开中描述的其他堆叠封装(PoP)器件。将在提供/制造图20的堆叠封装(PoP)器件的上下文中描述图24。
应当注意，图24的序列可以组合一个或多个阶段，以便简化和/ 或阐明用于提供堆叠封装(PoP)器件的序列。在一些实现中，工艺的顺序可以改变或修改。
如图24所示，阶段1示出了所提供的第一封装件2001。第一封装件2001可以是扇出晶片级封装件(FOWLP)。第一封装件2001包括第一重新分配部分1810、至少一个重新分配层1815、至少一个UBM 层1819、第一管芯1811、焊盘1813和间隙控制件1270。图23A至图23B示出了用于制造第一封装件2001的序列的示例。
阶段2示出了通过多个封装互连227耦合到第一封装件2001的第二封装件1902。第二封装件1902包括第二重新分配部分1920、至少一个重新分配层1925、至少一个UBM层1929、第二管芯1921和焊盘1923。第二封装件1902还可以包括多个封装互连227。多个封装互连1227包括焊料互连(例如，焊球)。
阶段3示出了设置(例如，形成)在第一封装件2001与第二封装件1902之间的第一包封层1216。阶段3可以示出包括第一封装件 2001和第二封装件1902的堆叠封装(PoP)器件2000。第一封装件 2001包括第一管芯1811、间隙控制件1270和第一包封层1216。第二封装件1902可以包括第二重新分配部分1920。
如阶段3所示，第一包封层1216形成在第一封装件2001的第一管芯1811的背面表面与第二封装件1902的第二重新分配部分1920 的底表面之间。
用于制造包括间隙控制件的堆叠封装(PoP)器件的示例性方法
在一些实现中，提供/制造包括间隙控制件的堆叠封装(PoP)包括若干工艺。图25示出了用于提供/制造包括间隙控制件的堆叠封装 (PoP)的方法的示例性流程图。在一些实现中，图25的方法可以用于提供/制造图12、图16至图20的包括间隙控制件的堆叠封装(PoP) 和/或本公开中描述的其他堆叠封装(PoP)器件。将在提供/制造图 12的器件封装件的上下文中描述图25。
应当注意，图25的流程图可以组合一个或多个工艺，以便简化和/或阐明用于提供堆叠封装(PoP)器件的方法。在一些实现中，工艺的顺序可以改变或修改。
在阶段2505，形成包括第一电子封装组件(例如，第一管芯)的第一集成电路(IC)封装件。形成第一集成电路(IC)封装件的示例在图21A至图21C和图23A至图23B中示出和描述。在一些实现中，第一集成电路(IC)封装件可以包括扇出晶片级封装件(FOWLP)。第一集成电路(IC)封装件可以包括封装件衬底或重新分配部分。第一集成电路(IC)封装件可以包括包封层。第一封装件(例如，第一集成电路(IC)封装件)的示例包括第一封装件1201、第一封装件 1601、第一封装件1701、第一封装件1801和第一封装件2001。
在阶段2510，在第一集成电路(IC)封装件之上提供至少一个间隙控制件。间隙控制件可以被提供并且耦合到第一管芯(例如，在第一管芯1211的背面表面的中心上或附近)。间隙控制件的示例包括间隙控制件1270、间隙控制件1370、间隙控制件1470和间隙控制件 1570。
在阶段2515，形成包括第二管芯的第二集成电路(IC)封装件。形成第二集成电路(IC)封装件的示例在图21A至图21C和图23A至图23B 中示出和描述。在一些实现中，第二集成电路(IC)封装件可以包括扇出晶圆级封装件(FOWLP)。第二集成电路(IC)封装件可以包括封装件衬底或重新分配部分。第二集成电路(IC)封装件可以包括包封层。第二封装件(例如，第二集成电路(IC)封装件)的示例包括第二封装件1202和第二封装件1902。
在阶段2520，将第二集成电路(IC)封装件通过多个封装互连(例如，多个封装互连1227)耦合到第一集成电路(IC)封装件。
在阶段2525，可选地，在第一集成电路(IC)封装件与第二集成电路(IC)封装件之间形成第一包封层。特别地，第一包封层(例如，第一包封层1216)形成在第一封装件的第一管芯与第二封装件(例如，第二封装件的第二封装件衬底、第二封装件的第二重新分配部分)之间。
示例性电子设备
图26示出了可以与前述集成器件、半导体器件、集成电路、管芯、中介层、封装件或堆叠封装(PoP)中的任一者集成的各种电子设备。例如，移动电话设备2602、膝上型计算机设备2604、固定位置终端设备2606、可穿戴设备2608可以包括如本文中描述的集成设备2600。集成设备2600可以是例如本文中描述的集成电路、管芯、集成器件、集成器件封装件、集成电路器件、器件封装件、集成电路 (IC)封装件、堆叠封装器件中的任一者。图26所示的设备2602、 2604、2606、2608仅仅是示例性的。其他电子设备还可以以集成设备 2600为特征，包括但不限于一组设备(例如，电子设备)，包括移动设备、手持个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、全球定位系统(GPS)功能设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如抄表设备)、通信设备、智能手机、平板电脑、计算机、可穿戴设备(例如，手表、眼镜)、物联网(IoT)设备、服务器、路由器、在机动车辆(例如，自动车辆)中实现的电子设备、或者存储或取回数据或计算机指令的任何其他设备、或者其任何组合。
图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图19、图20、图 21A至图21C、图22、图23A至图23B、图24、图25和/或图26所示的一个或多个组件、过程、特征和/或功能可以重新排列以及/或者组合成单个组件、过程、特征或功能或者在若干组件、过程或功能中实施。在不脱离本公开的情况下，还可以添加附加的元件、组件、过程和/或功能。还应当注意，图2、图3、图4、图5、图6、图7、图 8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图19、图20、图21A至图21C、图22、图23A至图23B、图 24、图25和/或图26以及其在本公开中的相应描述不限于管芯和/或 IC。在一些实现中，图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图 19、图20、图21A至图21C、图22、图23A至图23B、图24、图25 和/或图26以及其相应描述可以用于制造、创建、提供和/或生产集成器件。在一些实现中，一种设备可以包括管芯、集成器件、管芯封装件、集成电路(IC)、器件封装件、集成电路(IC)封装件、晶片、半导体器件、堆叠封装(PoP)器件和/或中介层。
措辞“示例性”在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何实现或方面不一定被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指代两个对象之间的直接或间接耦合。例如，如果对象A物理接触对象B，并且对象B接触对象C，则对象A和C仍然可以被视为彼此耦合，即使它们不直接彼此物理接触。
另外，应当注意，本文中包含的各种公开可以被描述为被描绘为流程图、流程图示、结构图或框图的过程。尽管流程图可以将操作描述为顺序过程，但是很多操作可以并行或同时执行。另外，操作的顺序可以重新排列。过程在其操作完成时终止。
本文中描述的本公开的各种特征可以在不脱离本公开的情况下在不同的系统中实现。应当注意，本公开的前述方面仅仅是示例，而不应当被解释为限制本公开。本公开的各方面的描述旨在是说明性的，而不是限制权利要求的范围。这样，本教导可以容易地应用于其他类型的装置，并且对于本领域技术人员来说很多替代、修改和变化将是显而易见的。

Claims (37)

1.一种集成器件，包括：
印刷电路板(PCB)；
堆叠封装(PoP)器件，耦合到所述印刷电路板(PCB)，其中所述堆叠封装(PoP)器件包括：
第一封装件，包括第一电子封装组件；
第二封装件，耦合到所述第一封装件，使得在所述第一电子封装组件与所述第二封装件之间存在间隔，其中所述间隔为100微米(μm)或更小；以及
间隙控制件，被配置为提供所述第一封装件与所述第二封装件之间的空间，所述间隙控制件包括间隔件和粘合层；
第一包封层，形成在所述第一封装件与所述第二封装件之间，使得所述第一包封层耦合到所述第一封装件和所述第二封装件；以及
第二包封层，至少部分地包封所述堆叠封装(PoP)器件，
其中所述第一包封层被配置为至少部分地包封包括所述间隔件和所述粘合层的所述间隙控制件。
2.根据权利要求1所述的集成器件，其中所述第二包封层包括所述第一包封层。
3.根据权利要求1所述的集成器件，其中所述第一包封层与所述第二包封层分离。
4.根据权利要求1所述的集成器件，进一步包括耦合到所述印刷电路板(PCB)的至少一个电子封装组件，其中所述至少一个电子封装组件在所述堆叠封装(PoP)器件外部。
5.根据权利要求4所述的集成器件，其中所述堆叠封装(PoP)器件和所述至少一个电子封装组件被配置为提供蜂窝功能、无线保真(WiFi)功能和蓝牙功能。
6.根据权利要求4所述的集成器件，其中所述集成器件被配置为提供全球定位系统(GPS)功能、无线保真(WiFi)功能、蓝牙功能和至少一个射频前端(RFFE)功能。
7.根据权利要求6所述的集成器件，其中至少一个射频前端(RFFE)功能包括全球移动通信系统(GSM)、宽带码分多址(WCDMA)、频分双工长期演进(FDD-LTE)、和/或时分双工长期演进(TDD-LTE)。
8.根据权利要求4所述的集成器件，进一步包括被配置为至少部分地围绕所述至少一个电子封装组件的内部屏蔽件，其中所述内部屏蔽件被配置为将所述至少一个电子封装组件与所述堆叠封装(PoP)器件隔离。
9.根据权利要求8所述的集成器件，进一步包括形成在所述第二包封层之上的外部屏蔽件，其中所述外部屏蔽件耦合到所述内部屏蔽件。
10.根据权利要求1所述的集成器件，其中所述间隙控制件位于所述第一封装件与所述第二封装件之间，并且被配置为在所述第一封装件与所述第二封装件之间提供最小间隙，其中所述最小间隙为10微米(μm)或更大。
11.根据权利要求10所述的集成器件，其中所述第二封装件包括第二封装件衬底，并且所述间隙控制件位于所述第一电子封装组件与所述第二封装件衬底之间。
12.根据权利要求11所述的集成器件，其中所述第一包封层形成在所述第一电子封装组件与所述第二封装件衬底之间。
13.根据权利要求11所述的集成器件，其中所述第一电子封装组件与所述第二封装件衬底之间的间隙为100微米(μm)或更小。
14.根据权利要求10所述的集成器件，其中所述第二封装件包括第二重新分配部分，并且所述间隙控制件位于所述第一电子封装组件与所述第二重新分配部分之间。
15.根据权利要求14所述的集成器件，其中所述第一包封层形成在所述第一电子封装组件与所述第二重新分配部分之间。
16.根据权利要求10所述的集成器件，其中所述间隙控制件耦合到所述第一封装件，但是不与所述第二封装件耦合。
17.根据权利要求1所述的集成器件，其中所述第一包封层填充所述第一电子封装组件与所述第二封装件之间的至少大部分空间。
18.根据权利要求1所述的集成器件，其中所述集成器件被包含到从这样的组选择的设备中，所述组包括以下各项：娱乐单元、导航设备、通信设备、个人数字助理、固定位置终端、计算机、可穿戴设备、物联网(IoT)设备、服务器和机动车辆中的设备。
19.根据权利要求18所述的集成器件，其中
所述计算机包括平板计算机或膝上型计算机；
所述娱乐单元包括音乐播放器或视频播放器；或者
所述通信设备包括移动电话。
20.根据权利要求1所述的集成器件，其中所述第一包封层形成在所述第一电子封装组件与所述第二封装件之间，使得所述第一包封层耦合到所述第一电子封装组件和所述第二封装件。
21.根据权利要求1所述的集成器件，其中所述第一包封层形成在所述第一封装件与所述第二封装件之间，使得所述第一包封层包封所述第一电子封装组件的侧部和顶部。
22.根据权利要求1所述的集成器件，其中所述第一封装件被配置为通过多个封装互连来电耦合到所述第二封装件，所述多个封装互连由所述第一包封层包封。
23.根据权利要求1所述的集成器件，其中所述集成器件具有52mm(W)×52mm(L)×2mm(H)或更小的尺寸。
24.根据权利要求1所述的集成器件，其中所述集成器件具有26mm(W)×26mm(L)×1.8mm(H)与52mm(W)×52mm(L)×2mm(H)之间的尺寸。
25.根据权利要求1所述的集成器件，其中所述集成器件被配置为提供蜂窝功能、无线保真(WiFi)功能和蓝牙功能。
26.根据权利要求1所述的集成器件，其中所述间隔件的顶部直接耦合到所述粘合层，并且所述粘合层的顶部直接耦合到所述第一包封层。
27.根据权利要求1所述的集成器件，其中所述间隙控制件直接接触所述第一电子封装组件，但不直接接触所述第二封装件。
28.一种电子装置，包括：
印刷电路板(PCB)；
堆叠封装(PoP)器件，耦合到所述印刷电路板(PCB)，其中所述堆叠封装(PoP)器件包括：
第一封装件，包括第一电子封装组件；
第二封装件，耦合到所述第一封装件；以及
间隙控制件，被配置为提供所述第一封装件与所述第二封装件之间的空间，所述间隙控制件包括间隔件和粘合层；
第一包封层，形成在所述第一封装件与所述第二封装件之间，使得所述第一包封层耦合到所述第一封装件和所述第二封装件；以及
第二包封层，至少部分地包封所述堆叠封装(PoP)器件，
其中所述第一包封层被配置为至少部分地包封包括所述间隔件和所述粘合层的所述间隙控制件，
其中所述装置具有52mm(W)×52mm(L)×2mm(H)或更小的尺寸。
29.根据权利要求28所述的电子装置，其中所述第二包封层包括所述第一包封层。
30.根据权利要求28所述的电子装置，其中所述第一包封层与所述第二包封层分离。
31.根据权利要求28所述的电子装置，进一步包括耦合到所述印刷电路板(PCB)的至少一个电子封装组件，其中所述至少一个电子封装组件在所述堆叠封装(PoP)器件外部。
32.根据权利要求31所述的电子装置，其中所述堆叠封装(PoP)器件和所述至少一个电子封装组件被配置为提供蜂窝功能部件、无线保真(WiFi)功能部件和蓝牙功能部件。
33.根据权利要求28所述的电子装置，其中所述间隙控制件位于所述第一封装件与所述第二封装件之间，并且被配置为在所述第一封装件与所述第二封装件之间提供最小间隙。
34.一种用于制造集成器件的方法，包括：
提供印刷电路板(PCB)；
将堆叠封装(PoP)器件耦合到所述印刷电路板(PCB)，其中耦合所述堆叠封装(PoP)器件包括：
提供包括第一电子封装组件的第一封装件；
将第二封装件耦合到所述第一封装件，使得在所述第一电子封装组件与所述第二封装件之间存在间隔，其中所述间隔在10至100微米(μm)的范围内；以及
形成间隙控制件，其被配置为提供所述第一封装件与所述第二封装件之间的空间，所述间隙控制件包括间隔件和粘合层；
在所述第一封装件与所述第二封装件之间形成第一包封层，使得所述第一包封层耦合到所述第一封装件和所述第二封装件；以及
形成至少部分地包封所述堆叠封装(PoP)器件的第二包封层，
其中所述第一包封层被配置为至少部分地包封包括所述间隔件和所述粘合层的所述间隙控制件，
其中所述集成器件具有52mm(W)×52mm(L)×2mm(H)或更小的尺寸。
35.根据权利要求34所述的方法，其中所述第二包封层包括所述第一包封层。
36.根据权利要求34所述的方法，其中所述第一包封层与所述第二包封层分离。
37.根据权利要求34所述的方法，进一步包括耦合到所述印刷电路板(PCB)的至少一个电子封装组件，其中所述至少一个电子封装组件在所述堆叠封装(PoP)器件外部。
CN201680056896.2A 2015-10-02 2016-09-27 包括嵌入式堆叠封装（PoP）器件的集成器件 Active CN108140637B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562236766P 2015-10-02 2015-10-02
US62/236,766 2015-10-02
US15/097,719 2016-04-13
US15/097,719 US10163871B2 (en) 2015-10-02 2016-04-13 Integrated device comprising embedded package on package (PoP) device
PCT/US2016/054021 WO2017058825A1 (en) 2015-10-02 2016-09-27 INTEGRATED DEVICE COMPRISING EMBEDDED PACKAGE ON PACKAGE (PoP) DEVICE

Publications (2)

Publication Number Publication Date
CN108140637A CN108140637A (zh) 2018-06-08
CN108140637B true CN108140637B (zh) 2021-08-17

Family

ID=57138130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680056896.2A Active CN108140637B (zh) 2015-10-02 2016-09-27 包括嵌入式堆叠封装（PoP）器件的集成器件

Country Status (9)

Country Link
US (2) US10163871B2 (zh)
EP (1) EP3357088A1 (zh)
JP (1) JP6505951B2 (zh)
KR (1) KR102055337B1 (zh)
CN (1) CN108140637B (zh)
BR (1) BR112018006664B1 (zh)
CA (1) CA2998190A1 (zh)
TW (1) TWI661532B (zh)
WO (1) WO2017058825A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627367B2 (en) * 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
US10163871B2 (en) 2015-10-02 2018-12-25 Qualcomm Incorporated Integrated device comprising embedded package on package (PoP) device
US9721903B2 (en) * 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
US10631410B2 (en) * 2016-09-24 2020-04-21 Apple Inc. Stacked printed circuit board packages
KR102711053B1 (ko) * 2016-10-04 2024-09-30 스카이워크스 솔루션즈, 인코포레이티드 오버몰드 구조체를 갖는 양면 라디오-주파수 패키지
US10475770B2 (en) * 2017-02-28 2019-11-12 Amkor Technology, Inc. Semiconductor device having stacked dies and stacked pillars and method of manufacturing thereof
US11699651B2 (en) * 2017-10-23 2023-07-11 Applied Materials, Inc. Fan-out interconnect integration processes and structures
TWI640068B (zh) * 2017-11-30 2018-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
KR101942748B1 (ko) * 2018-01-31 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10867947B2 (en) * 2018-11-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
TWI720749B (zh) * 2019-01-01 2021-03-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US11107769B2 (en) 2019-08-02 2021-08-31 Samsung Electronics Co., Ltd. Semiconductor package and a method of fabricating the same
US20220246597A1 (en) * 2019-08-29 2022-08-04 Showa Denko Materials Co., Ltd. Method for manufacturing electronic component device and electronic component device
CN111162755B (zh) * 2020-01-16 2021-09-21 诺思(天津)微系统有限责任公司 一种体声波双工滤波器
DE102021100220B4 (de) 2020-01-21 2024-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package-Struktur und deren Herstellungsverfahren
KR102124769B1 (ko) * 2020-03-13 2020-06-23 (주)일신이디아이 무선통합시스템용 광대역 안테나 유닛
CN111415913B (zh) * 2020-04-09 2021-10-01 环维电子(上海)有限公司 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device
CN112885794B (zh) * 2021-01-15 2023-04-07 浪潮电子信息产业股份有限公司 一种pcb、pop封装散热结构及其制造方法
US11985804B2 (en) 2021-07-22 2024-05-14 Qualcomm Incorporated Package comprising a block device with a shield and method of fabricating the same
US11869848B2 (en) 2021-08-11 2024-01-09 STATS ChipPAC Pte. Ltd. Semiconductor device and method of stacking devices using support frame
KR20230028653A (ko) * 2021-08-20 2023-03-02 삼성전자주식회사 반도체 패키지 및 제조방법
WO2023157747A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 回路モジュール
WO2023157748A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 回路モジュール
CN118315374A (zh) * 2024-06-11 2024-07-09 甬矽电子(宁波)股份有限公司 芯片堆叠结构和芯片封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038355A1 (en) * 2001-08-24 2003-02-27 Derderian James M. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US20070013060A1 (en) * 2004-05-24 2007-01-18 Chippac, Inc Stacked Semiconductor Package having Adhesive/Spacer Structure and Insulation
CN104347533A (zh) * 2013-08-01 2015-02-11 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3668074B2 (ja) * 1999-10-07 2005-07-06 松下電器産業株式会社 半導体装置およびその製造方法
TW529141B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Stacking type multi-chip package and its manufacturing process
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
JP4012987B2 (ja) * 2002-10-04 2007-11-28 株式会社村田製作所 モジュール基板の段積み構造
US7116002B2 (en) 2004-05-10 2006-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overhang support for a stacked semiconductor device, and method of forming thereof
JP4383324B2 (ja) * 2004-11-10 2009-12-16 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100698527B1 (ko) 2005-08-11 2007-03-22 삼성전자주식회사 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
JP4182140B2 (ja) * 2005-12-14 2008-11-19 新光電気工業株式会社 チップ内蔵基板
US7573137B2 (en) * 2006-03-31 2009-08-11 Texas Instruments Incorporated Controlling flip-chip techniques for concurrent ball bonds in semiconductor devices
US7569918B2 (en) * 2006-05-01 2009-08-04 Texas Instruments Incorporated Semiconductor package-on-package system including integrated passive components
KR100784498B1 (ko) 2006-05-30 2007-12-11 삼성전자주식회사 적층 칩과, 그의 제조 방법 및 그를 갖는 반도체 패키지
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
TWI342603B (en) 2006-11-22 2011-05-21 Advanced Semiconductor Eng Package assembly whose spacer has through hole
US7923830B2 (en) * 2007-04-13 2011-04-12 Maxim Integrated Products, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US20090051046A1 (en) * 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
JP5324191B2 (ja) * 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
WO2011014409A1 (en) 2009-07-30 2011-02-03 Megica Corporation System-in packages
US9437512B2 (en) * 2011-10-07 2016-09-06 Mediatek Inc. Integrated circuit package structure
US9190390B2 (en) 2012-08-22 2015-11-17 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US20140367854A1 (en) 2013-06-17 2014-12-18 Broadcom Corporation Interconnect structure for molded ic packages
US9362233B2 (en) 2013-06-29 2016-06-07 Intel IP Corporation Radio frequency shielding within a semiconductor package
CN104465427B (zh) 2013-09-13 2018-08-03 日月光半导体制造股份有限公司 封装结构及半导体工艺
TWI529876B (zh) 2013-11-29 2016-04-11 矽品精密工業股份有限公司 封裝堆疊結構及其製法
CN105765711A (zh) 2013-12-23 2016-07-13 英特尔公司 封装体叠层架构以及制造方法
US9653442B2 (en) * 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
US9721852B2 (en) 2014-01-21 2017-08-01 International Business Machines Corporation Semiconductor TSV device package to which other semiconductor device package can be later attached
US9713255B2 (en) 2014-02-19 2017-07-18 Intel Corporation Electro-magnetic interference (EMI) shielding techniques and configurations
CN104505382A (zh) 2014-12-30 2015-04-08 华天科技（西安）有限公司 一种圆片级扇出PoP封装结构及其制造方法
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US10163871B2 (en) 2015-10-02 2018-12-25 Qualcomm Incorporated Integrated device comprising embedded package on package (PoP) device
US9721903B2 (en) * 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038355A1 (en) * 2001-08-24 2003-02-27 Derderian James M. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US20070013060A1 (en) * 2004-05-24 2007-01-18 Chippac, Inc Stacked Semiconductor Package having Adhesive/Spacer Structure and Insulation
CN104347533A (zh) * 2013-08-01 2015-02-11 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Also Published As

Publication number Publication date
BR112018006664B1 (pt) 2022-08-16
KR20180064401A (ko) 2018-06-14
US10510733B2 (en) 2019-12-17
CN108140637A (zh) 2018-06-08
CA2998190A1 (en) 2017-04-06
US20190081027A1 (en) 2019-03-14
KR102055337B1 (ko) 2019-12-12
WO2017058825A1 (en) 2017-04-06
TW201714276A (zh) 2017-04-16
BR112018006664A2 (pt) 2018-10-09
JP2018535541A (ja) 2018-11-29
TWI661532B (zh) 2019-06-01
JP6505951B2 (ja) 2019-04-24
US20170098634A1 (en) 2017-04-06
EP3357088A1 (en) 2018-08-08
US10163871B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
CN108140637B (zh) 包括嵌入式堆叠封装（PoP）器件的集成器件
US10607914B2 (en) Semiconductor package
TWI636531B (zh) 扇出型半導體封裝
CN108140639B (zh) 包括集成电路(IC)封装之间的间隙控制器的层叠封装(PoP)器件
TWI651818B (zh) 扇出型半導體封裝
CN109216335B (zh) 扇出型半导体封装模块
CN109727930B (zh) 扇出型半导体封装模块
US20200321293A1 (en) Antenna module
CN110729547A (zh) 天线模块
US10607945B1 (en) Semiconductor package
CN111146188B (zh) 半导体封装件
CN111146177A (zh) 半导体封装件
CN110739286A (zh) 半导体封装件
CN111162068A (zh) 半导体封装件
CN111063678A (zh) 半导体封装件
CN110783295A (zh) 半导体封装件安装板
CN111199950B (zh) 扇出型半导体封装件
US10811379B2 (en) Semiconductor package
CN111293096A (zh) 半导体封装件
CN111146161A (zh) 半导体封装件
CN112151460A (zh) 半导体封装件
TW201926632A (zh) 扇出型半導體封裝

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant