CN110911852B - 天线模块 - Google Patents

天线模块 Download PDF

Info

Publication number
CN110911852B
CN110911852B CN201910333887.9A CN201910333887A CN110911852B CN 110911852 B CN110911852 B CN 110911852B CN 201910333887 A CN201910333887 A CN 201910333887A CN 110911852 B CN110911852 B CN 110911852B
Authority
CN
China
Prior art keywords
semiconductor chip
antenna
disposed
encapsulant
redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910333887.9A
Other languages
English (en)
Other versions
CN110911852A (zh
Inventor
郑炯美
郑暻玉
郑国熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110911852A publication Critical patent/CN110911852A/zh
Application granted granted Critical
Publication of CN110911852B publication Critical patent/CN110911852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
    • H01Q21/0093—Monolithic arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供一种天线模块，所述天线模块包括：天线基板，所述天线基板包括玻璃基板、天线图案和布线结构，所述玻璃基板具有彼此相对的第一表面和第二表面，所述天线图案设置在所述第一表面上，所述布线结构连接到所述天线图案并且延伸到所述第二表面；以及半导体封装件，包括半导体芯片、包封剂、连接构件和导通孔，所述半导体芯片具有无效表面和设置有连接焊盘的有效表面，所述包封剂包封所述半导体芯片，所述连接构件包括连接到所述连接焊盘的重新分布层，所述导通孔贯穿所述包封剂并且使所述重新分布层与所述布线结构彼此连接。

Description

天线模块
本申请要求于2018年9月18日在韩国知识产权局提交的第10-2018-0111209号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种包括半导体芯片的天线模块。
背景技术
随着近来电子装置的纤薄化的趋势，安装在移动装置(诸如，智能电话)上的各种组件需要小型化。因此，当用于毫米波(mmWave)和第五代(5G)通信的天线模块应用于移动装置时，为了确保在设备中的安装位置的自由度并显著减少工艺，对天线模块的尺寸和厚度存在很多限制。
发明内容
本公开的一方面在于提供一种用于减少信号损耗以确保高频性能的天线模块。
根据本公开的一方面，一种天线模块包括：天线基板，包括玻璃基板、天线图案和布线结构，所述玻璃基板具有彼此相对的第一表面和第二表面，所述天线图案设置在所述第一表面上，所述布线结构连接到所述天线图案并且延伸到所述第二表面；以及半导体封装件，包括半导体芯片、包封剂、连接构件和导通孔，所述半导体芯片具有有效表面和无效表面，连接焊盘设置在所述有效表面上，所述无效表面设置在所述玻璃基板的所述第二表面上并且与所述有效表面相对，所述包封剂包封所述半导体芯片，所述连接构件包括连接到所述连接焊盘的重新分布层，所述导通孔贯穿所述包封剂并且使所述重新分布层与所述天线基板的所述布线结构彼此连接。
根据本公开的一方面，一种天线模块包括天线基板以及设置在所述天线基板上的半导体封装件，所述天线基板包括：玻璃基板，具有彼此相对的第一表面和第二表面；天线图案，设置在所述第一表面上；布线图案，设置在所述第二表面上；以及第一导通孔，使所述天线图案和所述布线图案彼此连接。所述半导体封装件包括：第一连接构件，设置在所述玻璃基板的所述第二表面上，包括连接到所述布线图案的第一重新分布层；半导体芯片，设置在所述第一连接构件上，包括连接到所述第一重新分布层的连接焊盘；包封剂，设置在所述第一连接构件上并且包封所述半导体芯片；第二连接构件，设置在所述包封剂上，包括第二重新分布层；以及第二导通孔，贯穿所述包封剂，并且使所述第一重新分布层和所述第二重新分布层彼此连接。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌入在中介基板内并且最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出根据本公开中的示例性实施例的天线模块的示意性截面图；
图10A是沿着图9中的线I-I′截取的平面图，而图10B是示出图9中的天线模块的天线图案布置的平面图；
图11A至图11F是示出制造根据本公开中的示例性实施例的天线模块的方法的主要工艺的截面图；
图12是示出根据本公开中的示例性实施例的天线模块的示意性截面图；
图13是示出根据本公开中的示例性实施例的天线模块的示意性截面图；以及
图14A至图14F是示出制造根据本公开中的示例性实施例的天线模块的方法的主要工艺的截面图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接和/或电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到将在下面描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括被指定为根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或电连接到母板1110。此外，可物理连接或电连接到母板1110或者可不物理连接或电连接到母板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件(例如，半导体封装件100)，但不限于此。电子装置不必然地限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不被使用，而可被封装并且在封装状态下在电子装置等中使用。
这里，就电连接而言，由于半导体芯片与电子装置的主板之间的电路宽度的差异的存在，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图，图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A至图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及钝化层2223(诸如，氧化物膜、氮化物膜等)，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222可能非常小，因此会难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接焊盘2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可以以低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件的形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有显著的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。此外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图，图6是示出扇入型半导体封装件嵌入在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5和图6，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过BGA基板2301重新分布，并且在扇入型半导体封装件2200安装在BGA基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，扇入型半导体封装件2200可嵌入在单独的BGA基板2302中，在扇入型半导体封装件2200嵌入在BGA基板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过BGA基板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的BGA基板上并随后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在BGA基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接焊盘2122和重新分布层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的BGA基板的情况下安装在电子装置的主板上(如下所述)。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到位于半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的BGA基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的BGA基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用BGA基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另外，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术，并且是与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
图9是示出根据本公开中的示例性实施例的天线模块的示意性截面图，图10A是沿着图9中的线I-I′截取的平面图。
参照图9和图10A，根据示例性实施例的天线模块300包括具有天线图案150的天线基板100以及具有半导体芯片220的半导体封装件200。
天线基板100包括：玻璃基板101，具有第一表面101A和与第一表面101A相对的第二表面101B，天线图案150形成在第一表面101A上；以及布线结构115，连接到天线图案150，以延伸到第二表面101B。
由于本实施例中采用的玻璃基板101利用具有低介电常数Dk和低介电损耗因子Df的玻璃形成，因此可显著减少天线模块300的传输损耗，并且可提高发送和接收速率。此外，由于玻璃基板101的表面具有相对低的照度，因此可减少由趋肤效应引起的损耗。
布线结构115可包括：布线图案112，设置在第二表面101B上；以及第一导通孔113，使天线图案150和布线图案112彼此连接。
图10B是示出图9中的天线模块的天线图案布置的平面图(在图9的厚度方向(即，图9中的与第一表面101A或第二表面101B垂直的竖直方向)上的视图)。
参照图10B以及图9，天线图案150可包括布置在玻璃基板101的第一表面101A上的多个天线图案150。例如，多个天线图案150可沿着玻璃基板101的边缘设置成两排，但其布置不限于此。第一导通孔113可成对地连接到对应的天线图案150，以被设置为连接到馈电电路的馈电过孔113P和连接到接地部的接地过孔113G。
如图9中所示，半导体封装件200包括：包封剂230，被构造为包封半导体芯片220；连接构件240，包括连接到半导体芯片220的重新分布层245；以及第二导通孔213，形成为贯穿包封剂230。由于包封剂230设置在玻璃基板101的第二表面101B上，因此半导体封装件200可与天线基板100一体化。
半导体芯片220可具有：无效表面，设置在玻璃基板101的第二表面101B上；以及有效表面，与无效表面相对，连接焊盘220P设置在有效表面上。如上所述，本实施例中采用的半导体芯片220可基于玻璃基板101以无效表面朝上的方式安装。
半导体封装件200还可包括第一结合层210A，第一结合层210A被构造为将半导体芯片220的无效表面结合到玻璃基板101的第二表面101B。例如，第一结合层210A可包括诸如芯片附着膜(DAF)的粘合膜。
第二导通孔213可贯穿包封剂230，以使重新分布层245连接到布线结构115(详细地，布线图案112)。第二导通孔213可具有越靠近玻璃基板101越小的面积。制成这种形状是因为：用作天线基板的玻璃基板101在模块制造工艺期间被用作载体基板，这将稍后在图11A至图11F的模块制造工艺中详细地描述。
连接构件240可与与玻璃基板101的第二表面101B接触的表面相对。连接构件240包括绝缘层241以及设置在绝缘层241上的重新分布层245，并且电连接到半导体芯片220的连接焊盘220P。在本实施例中，半导体芯片220的连接焊盘220P可通过导电凸块220S连接到重新分布层245，但不限于此。
重新分布层245可包括重新分布图案242和重新分布过孔243。在本实施例中，重新分布图案242包括：第一重新分布图案(也称为“布线图案”)，设置在包封剂230的表面上，以连接到第二导通孔213；以及第二重新分布图案，设置在绝缘层241上。重新分布过孔243可贯穿绝缘层241，以连接第一重新分布图案和第二重新分布图案。与第二导通孔213类似，重新分布过孔243可具有越靠近玻璃基板101越小的面积。
半导体封装件200包括至少一个无源组件225，至少一个无源组件225设置在玻璃基板101的第二表面101B上，以被包封剂230包封。在本实施例中，至少一个无源组件225可包括诸如电感器和电容器的多个无源组件225A和225B。多个无源组件225A和225B可连接到重新分布层245。更具体地，连接过孔213A和213B可形成在包封剂230中，以将多个无源组件225A和225B连接到重新分布层245。连接过孔213A和213B可在形成第二导通孔213的工艺期间形成。例如，通过调整激光输出和/或时间以改变过孔深度，第二导通孔213以及连接过孔213A和213B可形成在期望的位置。
半导体封装件200可包括第二结合层210B，第二结合层210B被构造为将多个无源组件225A和225B的一个表面结合到玻璃基板101的第二表面101B。具体地，与第一结合层210A类似，第二结合层210B可包括诸如DAF的粘合膜。由于玻璃基板101用作载体基板，因此半导体芯片220的无效表面可与多个无源组件225A和225B的结合表面基本上共面。
在下文中，将进一步详细地描述根据示例性实施例的天线模块300的主要组件。
半导体芯片220可基于有效晶圆形成。在天线模块中使用的半导体芯片220可包括射频集成电路(RFIC)芯片。半导体芯片220的主体可包含硅(Si)、锗(Ge)和砷化镓(GaAs)。连接焊盘220P被设置为使半导体芯片220电连接到另一组件，并且可利用诸如铝(Al)的金属形成。
半导体芯片220可被设置为在单个芯片中集成数百至数百万个器件的集成电路(IC)。例如，IC可被设置为诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等的应用处理器芯片，并且详细地，可以是应用处理器(AP)，但不限于此。半导体芯片220可以是诸如模拟数字转换器、专用集成电路(ASIC)等的逻辑芯片等，或者诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等的存储器芯片。此外，将领会的是，芯片可彼此组合。
包封剂230可被设置为保护半导体芯片220。包封的形状不被限制，而包封剂230可具有任意形状，只要包封剂230包围半导体芯片220的至少一部分即可。例如，包封剂230可被设置为覆盖半导体芯片220的至少一部分。包封剂230的具体材料不受限制，并且各种绝缘材料可用作包封剂230的材料。绝缘材料可包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、增强材料(诸如，无机填料)浸在热固性树脂和热塑性树脂中的树脂。例如，ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT)树脂、感光介电(PID)树脂等可用作绝缘材料。此外，本领域中已知的模制材料(诸如，环氧塑封料(EMC)等)也可被使用。如有必要，增强材料(诸如，玻璃纤维或无机填料)浸在热固性树脂和热塑性树脂中的树脂可被使用。
如上所述，连接构件240可包括重新分布层245，以使半导体芯片220的连接焊盘220P重新分布。连接构件240的绝缘层241可包括以上提及的绝缘材料。在特定的实施例中，绝缘层241可包括诸如感光介电(PID)树脂的绝缘材料。例如，重新分布层245可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。重新分布层245可根据相应层的设计执行各种功能。例如，重新分布层245可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。
连接构件240可被构造为使半导体芯片220的连接焊盘220P重新分布。具有各种功能的数十或数百个的连接焊盘220P可通过连接构件240重新分布，并且可根据其功能通过电连接金属280物理连接到外部和/或电连接到外部。
钝化层260被构造为保护连接构件240免受外部的物理损坏或化学损坏等。钝化层260可具有数十或数千个的开口以使重新分布层245的至少一部分暴露。钝化层260的材料不受限制。例如，感光介电(PID)材料(诸如，PID树脂)或阻焊剂可用作钝化层260的材料。可选地，其中混合有无机填料的绝缘树脂(例如，ABF等)可用作钝化层260的材料。
凸块下金属(UBM)层270可提高电连接金属280的连接可靠性，以提高天线模块300的板级可靠性。如上所述，UBM层270设置在钝化层260上并且连接到连接构件240的重新分布图案242。电连接金属280可使天线模块300物理连接到外部装置和/或电连接到外部装置。例如，天线模块300通过电连接金属280安装在电子装置的主板上。
电连接金属280用作使天线模块300物理连接到外部装置和/或电连接到外部装置的连接端子。导电金属(例如，诸如Sn-Al-Cu的低熔点合金)可用作电连接金属280的材料。电连接金属280可以是焊盘、焊球、引脚等。电连接金属280可包括多层或单层。
电连接金属280的数量、间距、设置形式等不受限制，而是本领域技术人员可根据设计细节进行充分地修改。电连接金属280中的至少一个可设置在扇出区域中。术语“扇出区域”指的是除了设置有半导体芯片220的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性、可实现多个输入/输出(I/O)端子并且可促进3D互连。与球栅阵列(BGA)封装件和栅格阵列(LGA)封装件不同，扇出型封装件可被制造为具有减小的厚度并且可具有价格竞争力，这是因为扇出型封装件可在没有单独的基板的情况下安装在电子装置上。
在下文中，将参照图11A至图11F描述制造根据示例性实施例的天线模块的方法。在制造方法的描述期间，将理解根据本实施例的天线模块的各种特征和优点。
参照图11A，制备具有被设置为彼此相对的第一表面101A和第二表面101B的玻璃基板101。布线结构115形成在玻璃基板101上。
第一导通孔113形成在玻璃基板101的第二表面101B中，以贯穿玻璃基板101，并且布线图案112形成在玻璃基板101的第二表面101B上。可使用激光钻孔和/或机械钻孔来执行第一导通孔113的形成。可通过使用干膜等执行图案化工艺并且使用本领域公知的镀覆工艺填充图案来形成布线图案112。在后续模块制造工艺中，用作天线基板的玻璃基板101可用作载体基板，以降低材料的成本并且提高工艺效率。
参照图11B，在玻璃基板101的第二表面101B上设置半导体芯片220以及无源组件225A和225B，并且形成包封剂230以包封半导体芯片220以及无源组件225A和225B。
设置半导体芯片220的步骤可使用第一结合层210A(诸如，DAF)来执行，设置无源组件225A和225B的步骤可使用第二结合层210B(诸如，DAF)来执行。第一结合层210A和第二结合层210B可将半导体芯片220以及无源组件225A和225B结合在玻璃基板101的第二表面101B上的期望位置处。在这种情况下，半导体芯片220可以以这样的方式设置：其上形成有半导体芯片220的连接焊盘220P的有效表面面向上(例如，面朝上)。如上所述，玻璃基板101可用作载体基板，以形成允许半导体芯片的无效表面与无源组件225A和225B的结合表面基本上共面的半导体封装件。
包封剂230可设置在玻璃基板101的第二表面101B上，以包封半导体芯片220以及无源组件225A和225B。在本实施例中，可使用本领域公知的方法来形成包封剂230。例如，可通过层压用于包封剂230的前体(precursor)并且固化层压的前体来形成包封剂230。可选地，可通过涂覆用于包封剂230的液态树脂并且固化涂覆的液态树脂来形成包封剂230以包封半导体芯片220以及无源组件225A和225B。本实施例中采用的半导体芯片220可包括形成在连接焊盘220P上的具有恒定高度的导电凸块220S。在该工艺中，包封剂230可形成为覆盖导电凸块220S。
参照图11C，可抛光包封剂230，以使导电凸块220S的表面暴露。
可通过对图11B中示出的包封剂230执行抛光工艺直到CP线为止来获得图11C中示出的结构。导电凸块220S可通过抛光工艺暴露，以在后续工艺中形成连接到半导体芯片220的连接焊盘220P的重新分布层(例如，图11E中的245)。
参照图11D，形成第二导通孔213以贯穿包封剂230。
第二导通孔213可连接到设置在玻璃基板101的第二表面101B上的布线图案112。在第二导通孔213的形成期间，还可形成设置在包封剂230上的布线图案212。布线图案212可被设置为构成将在后续工艺中形成的重新分布层的重新分布图案。第二导通孔213和布线图案212可通过如下步骤形成：使用激光钻孔和/或机械钻孔在包封剂230中的期望位置形成孔，使用干膜等执行图案化工艺，并且执行本领域公知的镀覆工艺。布线图案212和第二导通孔213可称为布线构件215。
在第二导通孔213的形成期间，连接过孔可形成为在包封剂230中的适当的位置连接到无源组件。还可在形成第二导通孔213的工艺中形成这样的连接过孔213A和213B。例如，通过调整激光输出和/或时间来改变过孔深度，可在期望位置形成第二导通孔213以及连接过孔213A和213B。
参照图11E，在包封剂230的顶表面上形成连接构件240。
连接构件240的形成可从在包封剂230的顶表面上形成绝缘层241的步骤开始。绝缘层241可利用各种绝缘材料形成。例如，绝缘层241可包括热固性树脂(诸如，环氧树脂)和热塑性树脂(诸如，聚酰亚胺)。在详细示例中，绝缘层241可包括感光介电(PID)树脂。包括重新分布过孔243和重新分布图案242的重新分布层245可通过如下步骤形成：在绝缘层241中形成连接到连接焊盘220P(详细地，导电图案220S和布线图案212)的孔，使用干膜等执行图案化工艺，并且执行本领域公知的镀覆工艺，如图11E所示。
参照图11F，可在玻璃基板101的第一表面101A上形成天线图案150。
如本实施例中描述的，在执行半导体封装件的主要工艺之后，可在玻璃基板101的第一表面101A上形成天线图案150。天线图案150可具有如图10B所示的多个天线图案150的阵列。例如，天线图案150可包括偶极子天线和贴片天线中的至少一种。形成天线图案150的时间点不限于本实施例。在另一实施例中，天线图案150的形成可在图11A中示出的工艺中或在另一工艺中执行。可形成钝化层260并且可形成连接到重新分布层245的UBM层270和电连接金属280，以制造图9中示出的天线模块300。上述工艺可以以大面板为单元执行。在完成上述工艺之后，可使用锯切工艺将面板分割成单独的半导体封装件。
本公开中的实施例可进行修改并且可以以各种形式实现。
图12和图13是分别示出根据本公开中的各个示例性实施例的天线模块的示意性截面图。
参照图12，将领会的是，除了无源组件225A和225B及另一电子组件227的布置以及它们与外部电路的连接方式之外，根据示例性实施例的天线模块300A具有与在图9和图10A中示出的结构类似的结构。除非其中提供相反或相矛盾的描述，否则可参照图9和图10A中示出的天线模块300的相同或类似的组件的描述来理解本实施例的组件。
在本公开中，无源组件225A和225B以及另一电子组件227可设置在连接构件240上，以连接到重新分布层245。电子组件227可以是另外的IC芯片，并且可通过凸块SB连接到重新分布层245。设置有无源组件225A和225B以及电子组件227的区域可被另外的包封剂235包封。如图12所示，另外的包封剂235可以以使连接构件240的一部分暴露的这样的方式设置，并且连接器290可形成在连接构件240的暴露部分上，以连接到外部电路。
按照安装诸如电容器等的无源组件225A和225B的方式，可将本实施例与图9中示出的实施例结合。例如，一些无源组件或电子组件可设置在连接构件240上(如本实施例中所描述的)，并且其他无源组件或另一电子组件可设置在包封剂230中(如图9中所示)。
参照图13，将领会的是，除了设置在天线基板100与半导体芯片220之间的第一连接构件140以及安装半导体芯片220和无源组件225的方式之外，根据示例性实施例的天线模块300B具有与在图9和图10A中示出的结构类似的结构。除非其中提供相反或相矛盾的描述，否则可参照图9和图10A中示出的天线模块300的相同或类似的组件的描述来理解本实施例的组件。
与上述实施例类似，本实施例中采用的天线基板100包括玻璃基板101，玻璃基板101具有被设置为彼此相对的第一表面101A和第二表面101B。天线基板100的布线结构可包括：天线图案150，设置在第一表面101A上；布线图案112，设置在第二表面101B上；以及第一导通孔113，形成为使天线图案150和布线图案112彼此连接。
与上述实施例不同，在本实施例中采用的半导体封装件200′包括：第一连接构件140，包括第一重新分布层145，第一重新分布层145设置在玻璃基板101的第二表面101B上并且连接到布线图案112；以及半导体芯片220，包括连接焊盘220P，连接焊盘220P设置在第一连接构件140上并且连接到第一重新分布层145。同样地，第一连接构件140可被包括在天线基板100与半导体芯片220之间。第一连接构件140可包括实现有第一重新分布层145的绝缘层141，并且第一重新分布层145可包括重新分布图案142和重新分布过孔143。在本实施例中，半导体芯片220的连接焊盘220P可通过凸块SB连接到第一重新分布层145(详细地，重新分布过孔143)。
由于玻璃基板101可用作载体基板，因此重新分布过孔143可形成为具有随着重新分布过孔143越靠近玻璃基板101而越小的面积。
半导体封装件200'包括：包封剂230，设置在第一连接构件140上，以包封半导体芯片220；以及第二连接构件240'，设置在包封剂230上，具有第二重新分布层245。第一重新分布层145和第二重新分布层245可通过贯穿包封剂230的第二导通孔213连接。更具体地，第二导通孔213可通过设置在包封剂230上的布线图案212连接到第二重新分布层245。
在本实施例中，与图9中示出的实施例类似，无源组件225可设置在玻璃基板101的第二表面101B上，并且可通过包封剂230包封。无源组件225可连接到第一重新分布层145和第二重新分布层245中的至少一者。更具体地，如图13中所示，无源组件225可安装为连接到第一重新分布层145。可选地，在无源组件225连接到第二重新分布层245的情况下，可另外采用图9中示出的连接过孔213A和213B。
由于玻璃基板101在天线模块的制造期间用作载体基板，因此与第一重新分布层145的重新分布过孔143类似，第二重新分布层245的重新分布过孔243和/或第二导通孔213可形成为具有越靠近玻璃基板101而越小的面积。
在下文中，将参照图14A至图14F描述制造图13中示出的天线模块的方法。在制造方法的描述期间，将理解根据本实施例的天线模块300B的各种特征和优点。
参照图14A，制备具有被设置为彼此相对的第一表面101A和第二表面101B的玻璃基板101。在玻璃基板101处形成布线结构115和天线图案150。
与上述实施例不同，在根据本实施例的方法中，可在形成半导体封装件之前，预先在玻璃基板101的第一表面101A上形成期望的天线图案150。
参照图14B，在玻璃基板101的第二表面101B上形成第一连接构件140。
第一连接构件140的形成可从在玻璃基板101的第二表面101B上形成绝缘层141的步骤开始。绝缘层141可利用各种绝缘材料形成。在详细示例中，绝缘层141可包括感光介电(PID)树脂。重新分布层145可通过如下步骤形成：在绝缘层141中形成将连接到布线图案112的孔，使用干膜等执行图案化工艺，并且执行本领域公知的镀覆工艺。在本实施例中，可重复执行形成绝缘层141和重新分布过孔143的另外的工艺。
参照图14C，在第一连接构件140上设置半导体芯片220和无源组件225。
在本实施例中，半导体芯片220可安装为使用凸块SB连接到第一重新分布层145。同样地，半导体芯片220可以以这样的方式设置：其上形成有半导体芯片220的连接焊盘220P的有效表面面向下(例如，面朝下)。类似地，无源组件225也可安装为连接到第一重新分布层145。半导体芯片220和无源组件225中的部分在通过结合层(见图11B和图11D)设置在第一连接构件140上之后，可通过连接过孔连接到在后续工艺中形成的第二重新分布层245。
参照图14D，可形成包封剂230以包封半导体芯片220和无源组件225。
包封剂230可形成在第一连接构件140上，以包封半导体芯片220和无源组件225。在本实施例中，可使用本领域公知的方法(例如，通过层压用于包封剂230的前体并且固化层压的前体)来形成包封剂230。可选地，可通过涂覆用于包封剂230的液态树脂并且固化涂覆的液态树脂来形成包封剂230以包封半导体芯片220和无源组件225。
参照图14E，形成第二导通孔以贯穿包封剂230。
第二导通孔213可形成为连接到第一重新分布层145。在第二导通孔213的形成期间，还可在包封剂230的顶表面上形成布线图案212。布线图案212可被设置为构成将在后续工艺中形成的重新分布层的重新分布图案。第二导通孔213和布线图案212可通过如下步骤形成：使用激光钻孔和/或机械钻孔在包封剂230中的期望位置形成孔，使用干膜等执行图案化工艺，并且执行本领域公知的镀覆工艺。
参照图14F，可在包封剂230的顶表面上形成第二连接构件240'。
第二连接构件240'的形成可从在包封剂230的顶表面上形成绝缘层241的步骤开始。绝缘层241可利用各种绝缘材料形成。例如，绝缘层241可包括热固性树脂(诸如，环氧树脂)和热塑性树脂(诸如，聚酰亚胺)。在详细示例中，绝缘层241可包括感光介电(PID)树脂。包括重新分布过孔243和重新分布图案242的第二重新分布层245可通过如下步骤形成：在绝缘层241中形成连接到布线图案212的孔，使用干膜等执行图案化工艺，并且执行本领域公知的镀覆工艺。
可形成钝化层260并且可形成连接到第二重新分布层245的UBM层270和电连接金属280，以制造图13中示出的天线模块300B。上述工艺可以以大面板为单元执行。在完成上述工艺之后，可使用锯切工艺将面板分割成单独的半导体封装件。
根据示例性实施例，具有低介电常数Dk和低介电损耗因子Df的玻璃基板用作天线基板。因此，可显著减少天线模块的传输损耗，并且可提高发送和接收速率。此外，由于玻璃基板的表面具有相对低的照度，因此可减小由趋肤效应引起的损耗。
此外，由于用作天线基板的玻璃基板在封装件制造工艺期间可用作载体基板，因此可降低材料的成本并且可提高工艺效率。
在说明书中，组件与另一组件的“连接”的含义包括通过粘合层的间接连接以及两个组件之间的直接连接。另外，“电连接”意味着包括物理连接和物理断开的概念。可理解的是，当使用术语“第一”和“第二”来提及元件时，该元件不由此受限。它们可仅用于将元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
在此使用的术语“示例性实施例”不指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特征或特性不同的特定的特征或特性。然而，在此提供的示例性实施例被理解为能够通过彼此全部组合或部分组合来实现。例如，除非在其中提供了相反或相矛盾的描述，否则在特定的示例性实施例中描述的一个元件即使其在另一示例性实施例中没有被描述，也可被理解为与另一示例性实施例相关的描述。
在此使用的术语仅用于描述示例性实施例而不是限制本公开。在这种情况下，除非上下文中另外解释，否则单数形式也包括复数形式。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和变形。

Claims (4)

1.一种天线模块，包括：
天线基板，所述天线基板包括：玻璃基板，具有彼此相对的第一表面和第二表面；天线图案，设置在所述第一表面上；布线图案，设置在所述第二表面上；以及第一导通孔，使所述天线图案和所述布线图案彼此连接；以及
半导体封装件，设置在所述天线基板上，
其中，所述半导体封装件包括：
第一连接构件，设置在所述玻璃基板的所述第二表面上，并且包括连接到所述布线图案的第一重新分布层；
半导体芯片，设置在所述第一连接构件上，并且包括连接到所述第一重新分布层的连接焊盘；
包封剂，设置在所述第一连接构件上并且包封所述半导体芯片；
第二连接构件，设置在所述包封剂上并且包括第二重新分布层；以及
第二导通孔，贯穿所述包封剂，并且使所述第一重新分布层和所述第二重新分布层彼此连接。
2.根据权利要求1所述的天线模块，所述天线模块还包括：
至少一个无源组件，设置在所述玻璃基板的所述第二表面上，通过所述包封剂包封，并且连接到所述第一重新分布层和所述第二重新分布层中的至少一者。
3.根据权利要求2所述的天线模块，其中，所述至少一个无源组件与所述玻璃基板的所述第二表面相邻地设置。
4.根据权利要求1所述的天线模块，其中，所述第一重新分布层包括重新分布图案和重新分布过孔，并且
所述重新分布过孔具有随着所述重新分布过孔越靠近所述玻璃基板而越小的面积。
CN201910333887.9A 2018-09-18 2019-04-24 天线模块 Active CN110911852B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180111209A KR102066904B1 (ko) 2018-09-18 2018-09-18 안테나 모듈
KR10-2018-0111209 2018-09-18

Publications (2)

Publication Number Publication Date
CN110911852A CN110911852A (zh) 2020-03-24
CN110911852B true CN110911852B (zh) 2021-09-07

Family

ID=69369047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910333887.9A Active CN110911852B (zh) 2018-09-18 2019-04-24 天线模块

Country Status (4)

Country Link
US (1) US10950561B2 (zh)
KR (1) KR102066904B1 (zh)
CN (1) CN110911852B (zh)
TW (1) TWI711217B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818588B2 (en) * 2019-01-31 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, package structure and method of fabricating the same
TWI707408B (zh) * 2019-04-10 2020-10-11 力成科技股份有限公司 天線整合式封裝結構及其製造方法
US10964652B2 (en) * 2019-04-18 2021-03-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11264316B2 (en) * 2019-07-17 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11335646B2 (en) * 2020-03-10 2022-05-17 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device and method of manufacturing the same
WO2024098355A1 (en) * 2022-11-11 2024-05-16 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor circuit and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305856A (zh) * 2018-03-16 2018-07-20 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法
CN108511426A (zh) * 2017-02-24 2018-09-07 台湾积体电路制造股份有限公司 封装

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5009576B2 (ja) 2006-09-19 2012-08-22 新光電気工業株式会社 半導体装置の製造方法
US8816906B2 (en) 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
KR101434003B1 (ko) * 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR20130062717A (ko) * 2011-12-05 2013-06-13 삼성전기주식회사 밀리미터 대역용 알에프아이씨 안테나 패키지 및 이를 포함하는 무선모듈
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
US9819098B2 (en) * 2013-09-11 2017-11-14 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
US9129981B2 (en) * 2013-11-26 2015-09-08 Freescale Semiconductor Inc. Methods for the production of microelectronic packages having radiofrequency stand-off layers
US9362234B2 (en) * 2014-01-07 2016-06-07 Freescale Semiconductor, Inc. Shielded device packages having antennas and related fabrication methods
TWI586233B (zh) * 2014-12-15 2017-06-01 財團法人工業技術研究院 天線整合式封裝結構及其製造方法
US20170040266A1 (en) * 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
TWI655719B (zh) * 2015-08-12 2019-04-01 矽品精密工業股份有限公司 電子模組
US10319689B2 (en) * 2015-12-01 2019-06-11 Nxp Usa, Inc. Antenna assembly for wafer level packaging
KR101999608B1 (ko) 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
US10490880B2 (en) * 2017-05-26 2019-11-26 Qualcomm Incorporation Glass-based antenna array package
KR102019952B1 (ko) 2017-07-18 2019-09-11 삼성전기주식회사 안테나 모듈 및 안테나 모듈 제조 방법
US11394103B2 (en) 2017-07-18 2022-07-19 Samsung Electro-Mechanics Co., Ltd. Antenna module and manufacturing method thereof
CN107706520A (zh) * 2017-10-25 2018-02-16 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
US10381309B2 (en) * 2017-11-21 2019-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having connecting module
KR102028714B1 (ko) 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
US10424550B2 (en) * 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device
US11228087B2 (en) 2018-03-16 2022-01-18 Sj Semiconductor (Jiangyin) Corporation Antenna package structure and antenna packaging method
US10748831B2 (en) * 2018-05-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages having thermal through vias (TTV)
US11223116B2 (en) * 2018-06-29 2022-01-11 Qualcomm Incorporated Glass ceramic antenna package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511426A (zh) * 2017-02-24 2018-09-07 台湾积体电路制造股份有限公司 封装
CN108305856A (zh) * 2018-03-16 2018-07-20 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法

Also Published As

Publication number Publication date
TWI711217B (zh) 2020-11-21
US10950561B2 (en) 2021-03-16
CN110911852A (zh) 2020-03-24
KR102066904B1 (ko) 2020-01-16
US20200091095A1 (en) 2020-03-19
TW202013820A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
CN109755191B (zh) 扇出型半导体封装件
TWI651818B (zh) 扇出型半導體封裝
CN110911852B (zh) 天线模块
CN110137149B (zh) 扇出型半导体封装件
CN109411434B (zh) 扇出型半导体封装件
US20190198486A1 (en) Fan-out semiconductor package
US10438927B2 (en) Fan-out semiconductor package
US10790255B2 (en) Fan-out semiconductor package
CN109390313B (zh) 半导体封装件的连接系统
CN110718522A (zh) 半导体封装件
CN109509726B (zh) 扇出型半导体封装件
TW201926586A (zh) 扇出型半導體封裝
US10741461B2 (en) Fan-out semiconductor package
CN109727958B (zh) 扇出型半导体封装件
US20190139920A1 (en) Fan-out semiconductor package
CN111786074A (zh) 天线模块
TWI702697B (zh) 半導體封裝
CN111211107A (zh) 半导体封装件
CN110098157B (zh) 扇出型传感器封装件
CN111199937A (zh) 半导体封装件
TW201919167A (zh) 扇出型半導體封裝
CN110739286A (zh) 半导体封装件
CN111081650A (zh) 扇出型半导体封装件
CN111162068A (zh) 半导体封装件
CN111933637A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant