KR102019952B1

KR102019952B1 - 안테나 모듈 및 안테나 모듈 제조 방법

Info

Publication number: KR102019952B1
Application number: KR1020170146113A
Authority: KR
Inventors: 김두일; 백용호; 허영식; 안성용
Original assignee: 삼성전기주식회사
Priority date: 2017-07-18
Filing date: 2017-11-03
Publication date: 2019-09-11
Also published as: TWI698044B; KR102314698B1; KR20210042871A; KR102240242B1; TW201909475A; KR20190009232A; KR20190105546A

Abstract

본 발명의 일 실시 예에 따른 안테나 모듈은, 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 배선 패키지와, 배선 패키지의 제1 면 상에 배치되어 적어도 하나의 배선층에 전기적으로 연결된 IC와, 각각 배선 패키지의 제2 면 상에 배치되는 복수의 안테나 셀을 포함하고, 복수의 안테나 셀 각각은, RF 신호를 송신 또는 수신하도록 구성된 안테나 부재와, 일단이 안테나 부재에 전기적으로 연결되고 타단이 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결된 관통 비아와, 관통 비아의 측면을 둘러싸고 적어도 하나의 절연층의 높이보다 긴 높이를 가지는 유전층과, 유전층의 측면을 둘러싸는 도금 부재를 포함할 수 있다.

Description

안테나 모듈 및 안테나 모듈 제조 방법{Antenna module and manufacturing method thereof}

본 발명은 안테나 모듈 및 안테나 모듈 제조 방법에 관한 것이다.

최근 5세대(5G) 통신을 포함하는 밀리미터웨이브(mmWave) 통신이 활발하게 연구되고 있으며, 이를 원활히 구현하는 안테나 모듈의 상용화를 위한 연구도 활발히 진행되고 있다.

전통적으로 밀리미터웨이브 통신환경을 제공하는 안테나 모듈은 높은 주파수에 따른 높은 수준의 안테나 성능(예: 송수신율, 이득, 직진성(directivity) 등)을 만족시키기 위해 IC와 안테나를 기판상에 배치시켜서 동축케이블로 연결하는 구조를 사용하여왔다.

그러나, 이러한 구조는 안테나 배치공간 부족, 안테나 형태 자유도 제한, 안테나와 IC간의 간섭 증가, 안테나 모듈의 사이즈/비용 증가를 유발할 수 있다.

미국 등록특허공보 7,109,942

본 발명은 안테나 성능의 확보에 유리한 환경을 제공하는 복수의 안테나 셀을 사용하여 RF 신호 송수신 성능을 향상시키면서도 소형화에 유리한 구조를 가지는 안테나 모듈 및 안테나 모듈 제조 방법을 제공한다.

본 발명의 일 실시 예에 따른 안테나 모듈은, 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 배선 패키지; 상기 배선 패키지의 제1 면 상에 배치되어 상기 적어도 하나의 배선층에 전기적으로 연결된 IC; 및 각각 상기 배선 패키지의 제2 면 상에 배치되는 복수의 안테나 셀; 을 포함하고, 상기 복수의 안테나 셀 각각은, RF 신호를 송신 또는 수신하도록 구성된 안테나 부재와, 일단이 상기 안테나 부재에 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결된 관통 비아와, 상기 관통 비아의 측면을 둘러싸고 상기 적어도 하나의 절연층의 높이보다 긴 높이를 가지는 유전층과, 상기 유전층의 측면을 둘러싸는 도금 부재를 포함할 수 있다.

본 발명의 일 실시 예에 따른 안테나 모듈 제조 방법은, RF 신호를 송신 또는 수신하도록 구성된 안테나 부재와, 일단이 상기 안테나 부재에 전기적으로 연결된 관통 비아와, 상기 관통 비아의 측면을 둘러싸는 유전층과, 상기 유전층의 측면을 둘러싸는 도금 부재를 각각 포함하는 복수의 안테나 셀을 제조하는 단계; 상기 복수의 안테나 셀의 삽입공간이 제공되는 절연 부재의 상기 삽입공간에 상기 복수의 안테나 셀을 삽입하는 단계; 및 상기 관통 비아의 타단에 전기적으로 연결되는 적어도 하나의 배선층과, 상기 유전층의 높이보다 짧은 높이를 가지는 적어도 하나의 절연층을 포함하는 배선 패키지를 형성하는 단계; 를 포함할 수 있다.

본 발명의 일 실시 예에 따른 안테나 모듈은, 안테나 성능의 확보에 유리한 환경을 제공하는 복수의 안테나 셀을 사용하여 RF 신호 송수신 성능을 향상시키면서도 소형화에 유리한 구조를 가질 수 있다.

도 1은 본 발명의 일 실시 예에 따른 안테나 모듈을 나타낸 도면이다.
도 2a 내지 도 2c는 안테나 모듈의 안테나 셀의 일례를 각각 예시한 도면이다.
도 3a는 안테나 셀의 하면 도금 부재와 전기연결구조체의 형성을 나타낸 도면이다.
도 3b는 안테나 셀의 안테나 부재의 형성을 나타낸 도면이다.
도 3c는 안테나 셀의 관통 비아의 형성을 나타낸 도면이다.
도 3d 내지 도 3g는 안테나 모듈의 안테나 셀의 제조 과정을 나타낸 도면이다.
도 4a 내지 도 4f는 본 발명의 일 실시 예에 따른 안테나 모듈 제조 방법을 나타낸 도면이다.
도 5 내지 도 7은 본 발명의 일 실시 예에 따른 안테나 모듈의 다른 일례를 나타낸 도면이다.
도 8은 안테나 모듈의 일례의 상면을 개략적으로 나타낸 도면이다.
도 9는 안테나 모듈의 다른 일례의 상면을 개략적으로 나타낸 도면이다.
도 10은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 11은 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 12는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 13은 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 14는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 15는 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 16은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 17은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시 예에 따른 안테나 모듈을 나타낸 도면이다.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 안테나 모듈은 안테나 패키지(100)와 배선 패키지(200)가 결합된 이종(heterogeneous) 구조를 가질 수 있다. 즉, 안테나 모듈은 안테나 패키지의 안테나 성능 향상에 용이한 특성과 팬-아웃 패키지의 회로 패턴이나 IC 배치에 용이한 특성을 모두 활용함으로써, 안테나 성능(예: 송수신율, 이득, 직진성(directivity) 등)을 향상시키면서도 소형화할 수 있다.

배선 패키지(200)는 적어도 하나의 배선층(210)과, 적어도 하나의 절연층(220)을 포함할 수 있으며, 적어도 하나의 배선층(210)에 연결된 배선 비아(230)와, 배선 비아(230)에 연결된 접속패드(240)와, 패시베이션층(250)을 더 포함할 수 있으며, 구리 재배선 층(Redistribution Layer, RDL)과 유사한 구조를 가질 수 있다. 상기 배선 패키지(200)의 상면에는 절연 부재(140)가 배치될 수 있다.

안테나 패키지(100)는 RF 신호를 송신 또는 수신하도록 구성된 안테나 부재(115a, 115b, 115c, 115d)와, 일단이 안테나 부재(115a, 115b, 115c, 115d)에 전기적으로 연결되고 타단이 적어도 하나의 배선층(210)의 대응되는 배선에 전기적으로 연결된 관통 비아(120a, 120b, 120c, 120d)와, 관통 비아(120a, 120b, 120c, 120d)의 측면을 둘러싸고 적어도 하나의 절연층(220)의 높이보다 긴 높이를 가지는 유전층(130a, 130b, 130c, 130d)과, 유전층(130a, 130b, 130c, 130d)의 측면을 둘러싸는 도금 부재(160)를 각각 포함하는 복수의 안테나 셀을 포함할 수 있다. 상기 복수의 안테나 셀은 블록(block) 형태를 가질 수 있으나, 이에 한정되지 않는다.

도 1을 참조하면, 상기 복수의 안테나 셀은 배선 패키지(200)의 상면에 각각 배치될 수 있는데, 상기 복수의 안테나 셀 중 적어도 일부는 절연 부재(140)가 제공하는 복수의 삽입공간에 각각 삽입될 수 있다. 예를 들어, 안테나 셀은 전기연결구조체(125d)를 포함할 수 있는데, 상기 전기연결구조체(125d)는 상기 안테나 셀의 삽입과 동시에 대응되는 관통 비아(120d)의 일단과 적어도 하나의 배선층(210)의 대응되는 배선의 사이를 전기적으로 연결시킬 수 있다. 예를 들어, 상기 전기연결구조체(125d)는 전극, 핀(pin), 솔더볼(solder ball), 랜드(land) 등으로 구현될 수 있다.

즉, 상기 복수의 안테나 셀은 배선 패키지(200)에 대해 독립적으로 제조될 수 있으므로, 방사패턴 확보에 유리한 경계조건(예: 작은 제조공차, 짧은 전기적 길이, 매끄러운 표면, 유전층의 큰 크기, 유전상수 조절 등)을 가질 수 있다.

예를 들어, 상기 복수의 안테나 셀에 포함된 유전층(130a, 130b, 130c, 130d)은 적어도 하나의 절연층(220)의 유전상수(예: 유전정접(Dissipation Factor, Df), 비유전율(Dielectric Constant, Dk))보다 높은 유전상수를 가지거나 절연 부재(140)의 유전상수보다 높은 유전상수를 가질 수 있다. 통상적으로 높은 유전상수를 가지는 물질은 안테나 모듈의 제조 공정에 적용되기 어려울 수 있는데, 상기 복수의 안테나 셀에 포함된 유전층(130a, 130b, 130c, 130d)은 독립적으로 제조됨에 따라 더욱 높은 유전상수를 용이하게 가질 수 있다. 게다가, 유전층(130a, 130b, 130c, 130d)의 높은 유전상수는 안테나 성능뿐만 아니라 안테나 모듈의 전체 사이즈를 축소시킬 수도 있다.

예를 들어, 상기 유전층(130a, 130b, 130c, 130d)과 절연 부재(140)와 적어도 하나의 절연층(220)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), 감광성 절연(Photo Imagable Dielectric: PID) 수지, 일반 동박 적층판(Copper Clad Laminate, CCL) 또는 글래스나 세라믹 (ceramic) 계열의 절연재 등으로 구현될 수 있다.

만약 유전층(130a, 130b, 130c, 130d)의 유전상수와 절연 부재(140)의 유전 상수가 서로 다르게 구현될 경우, 유전층(130a, 130b, 130c, 130d)은 5 이상의 Dk를 가지는 글래스나 세라믹(ceramic), 실리콘 등으로 구현될 수 있으며, 절연 부재(140)와 적어도 하나의 절연층(220)은 상대적으로 낮은 Dk를 가지는 동박 적층판(Copper Clad Laminate, CCL)이나 프리프레그(prepreg)로 구현될 수 있다.

또한, 상기 복수의 안테나 셀은 도금 부재(160)를 사용함으로써 방사패턴 확보에 유리한 경계조건을 가지면서도 타 안테나 셀에 대한 격리도를 향상시킬 수 있는데, 상기 도금 부재(160)는 상기 복수의 안테나 셀이 독립적으로 제조될 때 함께 제조됨으로써 더욱 자유롭고 효율적으로 설계될 수 있다.

예를 들어, 상기 도금 부재(160)는 안테나 셀의 측면뿐만 아니라 하면의 적어도 일부까지 커버하도록 설계됨으로써 배선 패키지나 IC에 대한 격리도를 향상시킬 수 있다.

또한, 상기 복수의 안테나 셀은 안테나 부재(115a, 115b, 115c, 115d)의 상면 방향으로 이격되어 배치되고 안테나 부재(115a, 115b, 115c, 115d)와 함께 RF 신호를 송신 또는 수신하도록 구성된 디렉터 부재(110a, 110b, 110c, 110d)를 포함할 수 있는데, 상기 복수의 안테나 셀은 상기 디렉터 부재(110a, 110b, 110c, 110d)의 배치공간을 용이하게 제공할 수 있다.

예를 들어, 안테나 모듈의 이득이나 대역폭은 디렉터 부재(110a, 110b, 110c, 110d)의 개수가 많을수록 클 수 있으나, 유전층(130a, 130b, 130c, 130d)의 높이는 디렉터 부재(110a, 110b, 110c, 110d)의 개수가 많을수록 높아질 수 있으므로, 유전층(130a, 130b, 130c, 130d)의 구현 난이도는 높아질 수 있다. 그러나, 상기 복수의 안테나 셀은 배선 패키지(200)에 대해 독립적으로 제조될 수 있으므로, 절연 부재(140)의 높이보다 높은 높이를 가지는 유전층(130a, 130b, 130c, 130d)을 용이하게 구현할 수 있으며, 디렉터 부재(110a, 110b, 110c, 110d)를 용이하게 포함할 수 있다.

설계에 따라, 상기 복수의 안테나 셀은 서로 독립적으로 제조될 수 있으므로, 서로 다른 특성을 가지도록 설계될 수 있다. 예를 들어, 상기 복수의 안테나 셀은 서로 다른 유전상수를 가지도록 서로 다른 재료의 유전층을 각각 포함할 수 있다. 여기서, 상대적으로 높은 유전상수를 가지는 안테나 셀은 안테나 모듈의 중심에 가까운 위치에 배치될 수 있으며, 상대적으로 내구성이 높은 안테나 셀은 안테나 모듈의 가장자리에 가까운 위치에 배치될 수 있다.

상기 복수의 안테나 셀이 배선 패키지(200)의 상면에 배치된 후, 마감(encapsulation) 부재(150)는 상기 복수의 안테나 셀 상에 배치될 수 있다. 상기 마감 부재(150)는 액체 상태일 때 도포될 경우에 복수의 안테나 셀의 사이로 스며들거나 복수의 안테나 셀과 절연 부재(140)의 사이로 스며들 수 있다. 상기 마감 부재(150)가 스며든 후, 상기 마감 부재(150)는 고체 상태로 경화될 수 있다. 따라서, 상기 마감 부재(150)는 상기 복수의 안테나 셀의 삽입에도 불구하고 안테나 모듈의 구조적 안정성을 향상시킬 수 있다. 한편, 상기 마감 부재(150)는 PIE(Photo Imageable Encapsulant), ABF(Ajinomoto Build-up Film) 등으로 구현될 수 있으나, 이에 한정되지 않는다.

도 2a 내지 도 2c는 안테나 모듈의 안테나 셀의 일례를 각각 예시한 도면이다.

도 2a를 참조하면, 안테나 셀은 디렉터 부재(110e), 안테나 부재(115e), 관통 비아, 전기연결구조체, 유전층(130e) 및 도금 부재(160e) 중 적어도 일부를 포함할 수 있다. 여기서, 도금 부재(160e)는 안테나 셀의 측면만 포위하도록 배치될 수 있다. 즉, 안테나 셀의 하면은 배선 패키지의 상면에 배치된 그라운드 패턴에 의해 커버될 수 있다.

도 2b를 참조하면, 안테나 셀은 디렉터 부재(110f), 안테나 부재(115f), 관통 비아(120f), 전기연결구조체(125f), 유전층(130f) 및 도금 부재(160f) 중 적어도 일부를 포함할 수 있다. 여기서, 도금 부재(160f)는 안테나 셀의 하면의 일부만 커버하도록 배치될 수 있다. 즉, 안테나 셀의 측면은 배선 패키지 상의 절연 부재의 측면에 배치된 도금 부재에 의해 포위될 수 있다.

도 2c를 참조하면, 안테나 셀은 안테나 부재(110g), 관통 비아(120g), 전기연결구조체(125g) 및 유전층(130g) 중 적어도 일부를 포함할 수 있다. 즉, 안테나 셀의 측면은 배선 패키지 상의 절연 부재의 측면에 배치된 도금 부재에 의해 포위될 수 있으며, 안테나 셀의 하면은 배선 패키지의 상면에 배치된 그라운드 패턴에 의해 커버될 수 있다.

한편, 안테나 부재(115e, 115f, 110g)의 형태는 다각형 또는 원형일 수 있으나, 이에 한정되지 않는다.

도 3a는 안테나 셀의 하면 도금 부재와 전기연결구조체의 형성을 나타낸 도면이고, 도 3b는 안테나 셀의 안테나 부재의 형성을 나타낸 도면이고, 도 3c는 안테나 셀의 관통 비아의 형성을 나타낸 도면이다.

도 3a를 참조하면, 유전층(130h)과 전기연결구조체(125h)와 도금 부재(160h)는 베이스(10h) 상에 배치될 수 있다. 예를 들어, 전기연결구조체(125h)와 도금 부재(160h)는 네거티브(negative) 또는 파지티브(positive) 인쇄방식에 따라 형성될 수 있으며, 금속 재료(예: 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질)를 포함할 수 있다.

도 3b를 참조하면, 유전층(130i)과 안테나 부재(115i)는 베이스(10i) 상에 배치될 수 있다. 예를 들어, 안테나 부재(115i)는 네거티브 또는 파지티브 인쇄방식에 따라 형성될 수 있다. 디렉터 부재도 상기 안테나 부재(115i)와 동일한 방식으로 형성될 수 있다.

도 3c를 참조하면, 유전층(130j)과 관통 비아(120j)는 베이스(10j) 상에 배치될 수 있다. 예를 들어, 관통 비아(120j)는 네거티브 또는 파지티브 인쇄방식에 따라 형성될 수 있으며, 반복적으로 적층될 수 있다.

한편, 안테나 부재(115i), 관통 비아(120j), 전기연결구조체(125h) 및 도금 부재(160h)는 CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 도금 방법에 따라 형성될 수 있으나, 이에 한정되지 않는다.

도 3d 내지 도 3g는 안테나 모듈의 안테나 셀의 제조 과정을 나타낸 도면이다.

도 3d를 참조하면, 유전층(131k)과 전기연결구조체(125k)와 도금 부재(160k)가 포함된 제1 층은 베이스(10k) 상에 배치되고, 관통 비아(130k)와 유전층(132k)이 포함된 제2 층은 상기 제1 층 상에 배치될 수 있다.

도 3e를 참조하면, 관통 비아와 유전층(133k)을 각각 포함하는 제3 층 내지 제 n층은 반복적으로 적층될 수 있으며, 안테나 부재(115k)와 유전층(134k)을 포함하는 제 (n+1)층은 제 n층 상에 배치될 수 있다.

도 3f를 참조하면, 디렉터 부재(110k)가 포함된 제 (n+2)층은 상기 제 (n+1)층 상에 배치될 수 있다. 제1 층 내지 제 (n+2)층에 포함된 모든 유전층은 단일 유전층(130k)으로 합체될 수 있다.

도 3g를 참조하면, 디렉터 부재(110l), 안테나 부재(115l), 관통 비아(120l), 전기연결구조체(125l) 및 도금 부재(160l)의 일부가 형성된 안테나 셀은 U형태의 베이스(10l)에 삽입될 수 있으며, 이후에 도금 부재(160l)의 다른 일부는 형성될 수 있다. 안테나 셀은 회전된 상태에서 상기 U형태의 베이스(10l)에 재삽입될 수 있으며, 이후에 도금 부재(160l)의 나머지 부분은 형성될 수 있다. 한편, 상기 U형태의 베이스(10l)는 지그(jig)일 수 있으나, 이에 한정되지 않는다.

도 4a 내지 도 4f는 본 발명의 일 실시 예에 따른 안테나 모듈 제조 방법을 나타낸 도면이다.

도 4a를 참조하면, 절연 부재(140m)의 일부는 복수의 안테나 셀이 삽입되는 삽입공간을 제공하기 위해 식각될 수 있으며, 상기 절연 부재(140m)의 하단에는 필름(170m)이 배치될 수 있다.

도 4b를 참조하면, 디렉터 부재(110m), 안테나 부재(115m), 관통 비아(120m), 유전층(130m) 및 도금 부재(160m)를 포함하는 안테나 셀은 절연 부재(140m)의 삽입공간에 삽입될 수 있다.

도 4c를 참조하면, 마감 부재(150m)는 안테나 셀 및 절연 부재(140m) 상에 배치될 수 있다. 상기 마감 부재(150m)는 안테나 셀과 절연 부재(140m)의 사이에 스며들 수 있다.

도 4d를 참조하면, 필름(170m)은 마감 부재(150m)가 경화된 후에 제거될 수 있다.

도 4e를 참조하면, 적어도 하나의 배선층(210m), 적어도 하나의 절연층(220m) 및 배선 비아(230m)를 포함하는 배선 패키지는 안테나 셀의 하단에 형성될 수 있다. 예를 들어, 상기 배선 패키지는 상기 안테나 셀의 배치 위치에 대응되도록 적어도 하나의 배선층(210m)을 형성한 후에 상기 안테나 셀의 하단에 부착될 수 있다.

도 4f를 참조하면, 접속패드(240m)는 배선 비아(230m)에 연결될 수 있으며, 패시베이션층(250m)은 배선 패키지의 하단을 덮을 수 있다.

도 5 내지 도 7은 본 발명의 일 실시 예에 따른 안테나 모듈의 다른 일례를 나타낸 도면이다.

도 5를 참조하면, 디렉터 부재(110n), 안테나 부재(115n), 관통 비아(120n) 및 유전층(130n)을 포함하는 안테나 셀과, 절연 부재(140n)는 적어도 하나의 배선층(210n), 적어도 하나의 절연층(220n), 배선 비아(230n), 접속패드(240n) 및 패시베이션층(250n)을 포함하는 배선 패키지의 상면에 배치될 수 있다.

RF 신호는 적어도 하나의 배선층(210n)을 통해 상기 안테나 셀로 전달되어 안테나 모듈의 상면 방향으로 송신될 수 있으며, 상기 안테나 셀에서 수신된 RF 신호는 적어도 하나의 배선층(210n)을 통해 IC(300n)로 전달될 수 있다.

IC(300n)는 활성면(310n)과 비활성면(320n)을 포함할 수 있는데, 상기 활성면(310n)을 통해 접속패드(240n)에 전기적으로 연결되면서 상기 배선 패키지의 하면에 배치될 수 있다. 즉, 상기 IC(300n)는 페이스-업 배치될 수 있으므로, 안테나 부재(115n)까지의 전기적 거리를 줄여서 RF 신호의 전송손실을 줄일 수 있다.

상기 IC(300n)의 비활성면(320n)은 금속 부재(330n)에 연결될 수 있다. 상기 금속 부재(330n)는 IC(300n)에서 발생되는 열을 발산하거나 IC(300n)에 접지를 제공할 수 있다.

수동부품(350n)은 접속패드(240n)에 전기적으로 연결되면서 상기 배선 패키지의 하면에 배치될 수 있으며, IC(300n)나 안테나 셀로 임피던스를 제공할 수 있다. 예를 들어, 상기 수동부품(350n)은 세라믹 캐패시터(Multi Layer Ceramic Capacitor, MLCC)나 인덕터, 칩저항기 중 적어도 일부를 포함할 수 있다.

코어 비아(360n)의 일단은 접속패드(240n)에 전기적으로 연결되면서 상기 배선 패키지의 하면에 배치될 수 있으며, 코어 비아(360n)의 타단은 전기연결구조체(340n)에 연결될 수 있다.

예를 들어, 상기 코어 비아(360n)는 전기연결구조체(340n)로부터 베이스 신호(예: 전원, 저주파 신호 등)를 전달받고 상기 베이스 신호를 IC(300n)로 제공할 수 있다. 상기 IC(300n)는 상기 베이스 신호를 사용하여 주파수 변환, 증폭 및 필터링 위상제어를 수행하여 밀리미터웨이브(mmWave) 대역의 RF 신호를 생성하고 상기 RF 신호를 안테나 셀로 전달할 수 있다. 예를 들어, RF 신호의 주파수는 28GHz 및/또는 36GHz일 수 있으나, 이에 한정되지 않고 안테나 모듈의 통신방식에 따라 달라질 수 있다.

한편, IC(300n)와 수동부품(350n)은 봉합재에 의해 봉합될 수 있다.

도 6을 참조하면, 디렉터 부재(110o), 안테나 부재(115o), 관통 비아(120o) 및 유전층(130o)을 포함하는 안테나 셀과, 절연 부재(140o)는 적어도 하나의 배선층(210o), 적어도 하나의 절연층(220o), 배선 비아(230o), 접속패드(240o) 및 패시베이션층(250o)을 포함하는 배선 패키지의 상면에 배치될 수 있다.

활성면(310o)과 비활성면(320o)을 포함하는 IC(300o)는 접속패드(240o)에 전기적으로 연결되면서 상기 배선 패키지의 하면에 배치될 수 있다. 상기 비활성면(320o)은 금속 부재(330o)에 연결될 수 있다.

상기 IC(300o)는 고주파 특성을 고려하여 화합물 반도체(예: GaAs)로 구현되거나 실리콘 반도체로 구현될 수도 있다.

상기 IC(300o)는 봉합재에 의해 봉합될 수 있다. 상기 봉합재는 외부의 전기적/물리적/화학적 충격으로부터 보호할 수 있으며, PIE(Photo Imageable Encapsulant), ABF(Ajinomoto Build-up Film), 에폭시몰딩컴파운드(epoxy molding compound, EMC) 등으로 구현될 수 있으나, 이에 한정되지 않는다.

상기 봉합재의 하면에는 전기연결구조체(340o)가 배치될 수 있다.

수동부품(350o)은 상기 전기연결구조체(340o)에 연결될 수 있다.

코어 비아(360o)의 일단과 타단에는 각각 코어 배선층이 연결될 수 있으며, 상기 코어 배선층은 각각 접속패드(240o) 또는 전기연결구조체(340o)에 연결될 수 있으며, 측면 방향으로 연장되어 타 코어 비아(360o)에 연결될 수도 있다.

도 7을 참조하면, 디렉터 부재(110p), 안테나 부재(115p), 관통 비아(120p) 및 유전층(130p)을 포함하는 안테나 셀과, 절연 부재(140p)는 적어도 하나의 배선층(210p), 적어도 하나의 절연층(220p), 배선 비아(230p), 접속패드(240p) 및 패시베이션층(250p)을 포함하는 배선 패키지의 상면에 배치될 수 있다.

활성면(310p)과 비활성면(320p)을 포함하는 IC(300p)는 접속패드(240p)에 전기적으로 연결되면서 상기 배선 패키지의 하면에 배치될 수 있다. 상기 비활성면(320p)은 금속 부재(330p)에 연결될 수 있다.

상기 IC(300p)는 봉합재에 의해 봉합될 수 있으며, 상기 봉합재의 하면에는 전기연결구조체(340p)가 배치될 수 있다. 상기 전기연결구조체(340p)는 코어 비아(360p)에 연결될 수 있다.

안테나 셀이 독립적으로 제조된 후에 배선 패키지의 상면에 배치되므로, 절연 부재(140p)는 더욱 자유롭게 가공되어 수용공간을 포함할 수 있다.

수동부품(350p)은 상기 수용공간에 배치될 수 있다. 이에 따라, 안테나 모듈에서 배선 패키지의 하면의 크기는 작아질 수 있으며, 수동부품(350p)이 안테나 부재(115p)에 제공하는 임피던스는 더욱 정확하게 맞춰질 수 있다.

한편, 상기 절연 부재(140p)의 수용공간에는 안테나 모듈의 측면 방향으로 제2 RF 신호를 송수신하도록 구성된 제2 안테나 부재(미도시)가 배치될 수도 있다. 상기 제2 안테나 부재는 다이폴(dipole) 안테나 또는 모노폴(monopole) 안테나로 구현될 수 있다.

한편, 도 5 내지 도 7에 도시된 배선 패키지의 하면에 배치된 구성요소들(IC, 봉합재, 수동부품, 코어 비아 등)은 팬-아웃 반도체 패키지와 같이 독립적으로 제조된 후에 상기 배선 패키지에 접합될 수 있으며, 설계에 따라 접합과정 없이 상기 배선 패키지와 함께 제조될 수 있다.

도 8은 안테나 모듈의 일례의 상면을 개략적으로 나타낸 도면이다.

도 8을 참조하면, 복수의 디렉터 부재(110a, 110b, 110c, 110d, 110e, 110f, 110g, 110h, 110i, 110j, 110k, 110l, 110m, 110n, 110o, 110p) 각각은 패치(patch) 안테나의 형태를 가질 수 있으며, 복수의 도금 부재 중 대응되는 도금 부재(160a, 160b, 160c, 160d, 160e, 160f, 160g, 160h, 160i, 160j, 160k, 160l, 160m, 160n, 160o, 160p)에 의해 둘러싸일 수 있다. 만약 안테나 모듈이 디렉터 부재를 포함하지 않을 경우, 상기 복수의 디렉터 부재(110a, 110b, 110c, 110d, 110e, 110f, 110g, 110h, 110i, 110j, 110k, 110l, 110m, 110n, 110o, 110p)는 복수의 안테나 부재로 대체될 수 있다.

도 9은 안테나 모듈의 다른 일례의 상면을 개략적으로 나타낸 도면이다.

도 9를 참조하면, 복수의 디렉터 부재(110-1, 110-2, 110-3, 110-4, 110-5, 110-6, 110-7, 110-8, 110-9) 각각은 대응되는 도금 부재(160-1, 160-2, 160-3, 160-4, 160-5, 160-6, 160-7, 160-8, 160-9)와 복수의 차폐 비아(190-1, 190-2, 190-3, 190-4, 190-5, 190-6, 190-7, 190-8, 190-9) 중 적어도 하나에 의해 둘러싸일 수 있다. 만약 안테나 모듈이 디렉터 부재를 포함하지 않을 경우, 상기 복수의 디렉터 부재(110-1, 110-2, 110-3, 110-4, 110-5, 110-6, 110-7, 110-8, 110-9)는 복수의 안테나 부재로 대체될 수 있다.

즉, 안테나 모듈의 배선 패키지 상에 배치되는 복수의 안테나 셀의 측면의 일부는 도금 부재 대신 복수의 차폐 비아에 의해 둘러싸일 수 있다.

한편, 도 8 및 도 9에 도시된 복수의 디렉터 부재 또는 복수의 안테나 부재의 개수와 배치와 형태는 특별히 한정되지 않는다. 예를 들어, 도 8에 도시된 복수의 디렉터 부재의 형태는 원일 수 있으며, 도 9에 도시된 복수의 디렉터 부재의 개수는 4개일 수 있다.

한편, 본 명세서에서 개진된 배선 패키지의 하단(IC, 봉합재, 수동부품 및 코어 비아에 대응됨)은 팬-아웃 반도체 패키지에 따라 구현될 수 있다. 도 10 내지 도 17을 참조하여 상기 팬-아웃 반도체 패키지의 이해를 돕고자 부연 설명한다.

도 10은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.

도 10을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.

칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다.

네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.

기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.

전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.

전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.

도 11은 전자기기의 일례를 개략적으로 나타낸 사시도다.

도 11을 참조하면, 전자기기는 예를 들면 스마트 폰(1100)일 수 있다. 스마트 폰(1100)에는 무선 주파수 집적회로(RF IC: Radio Frequency Integrated Circuit)가 반도체 패키지 형태로 적용될 수 있으며, 또한 안테나(Antenna)가 기판 또는 모듈 형태로 적용될 수 있다. 스마튼 폰(1100) 내에서 무선 주파수 집적회로와 안테나가 전기적으로 연결됨으로써, 다양한 방향으로 안테나 신호의 방사(R)가 가능하다. 무선 주파수 집적회로를 포함하는 반도체 패키지와 안테나를 포함하는 기판 또는 모듈은 다양한 형태로 스마트 폰 등의 전자기기에 적용될 수 있다.

일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.

반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 전자부품 실장 패드의 크기 및 전자부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.

이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.

이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.

도 12는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.

도 13은 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.

도 12 및 도 13을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.

이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연 수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.

이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.

다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.

도 14는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.

도 15는 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.

도 14 및 도 15을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.

이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.

도 16은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.

도 16을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.

이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.

도 17은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.

도 17을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.

이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.

한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.

이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.

100: 안테나 패키지
110: 디렉터(director) 부재
115: 안테나 부재
120: 관통 비아(through via)
125, 340: 전기연결구조체
130: 유전층
140: 절연 부재
150: 마감(encapsulation) 부재
160, 160-1, 160-9: 도금(plating) 부재
170: 필름
190-1, 190-9: 차폐 비아
200: 배선 패키지
210: 배선층
220: 절연층
230: 배선 비아
240: 접속패드
250: 패시베이션(passivation)층
300: IC(Integrated Circuit)
310: 활성면
320: 비활성면
330: 금속 부재
350: 수동부품
360: 코어 비아

Claims

적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 배선 패키지;
상기 배선 패키지의 제1 면 상에 배치되어 상기 적어도 하나의 배선층에 전기적으로 연결된 IC;
각각 상기 배선 패키지의 제2 면 상에 배치되는 복수의 안테나 셀;
상기 배선 패키지의 제2 면 상에 배치되어 상기 복수의 안테나 셀 각각의 측면을 둘러싸는 절연 부재; 및
상기 복수의 안테나 셀과 절연 부재 상에 배치되는 마감(encapsulation) 부재; 를 포함하고,
상기 복수의 안테나 셀 각각은, RF 신호를 송신 또는 수신하도록 구성된 안테나 부재와, 일단이 상기 안테나 부재에 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결된 관통 비아와, 상기 관통 비아의 측면을 둘러싸고 상기 적어도 하나의 절연층의 높이보다 긴 높이를 가지는 유전층과, 상기 유전층의 측면을 둘러싸는 도금 부재를 포함하는 안테나 모듈.
제1항에 있어서,
상기 복수의 안테나 셀 각각은, 상기 관통 비아의 일단과 상기 적어도 하나의 배선층의 대응되는 배선의 사이를 전기적으로 연결시키는 전기연결구조체를 더 포함하는 안테나 모듈.
제1항에 있어서,
상기 도금 부재는 상기 배선 패키지의 제2 면에서 상기 관통 비아를 향하여 연장된 형태를 가지는 안테나 모듈.
삭제
제1항에 있어서,
상기 유전층은 상기 절연 부재의 높이보다 긴 높이를 가지는 안테나 모듈.
제1항에 있어서,
상기 유전층은 상기 절연 부재의 유전상수와 다른 유전상수를 가지는 안테나 모듈.
제1항에 있어서,
상기 유전층은 상기 적어도 하나의 절연층의 유전상수와 다른 유전상수를 가지는 안테나 모듈.
제1항에 있어서,
상기 복수의 안테나 셀 중 일부에 포함된 유전층의 유전상수와 다른 일부에 포함된 유전층의 유전상수는 서로 다른 안테나 모듈.
제1항에 있어서,
상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되는 수동부품; 을 더 포함하고,
상기 절연 부재는 상기 수동부품이 내에 배치되는 수용공간을 제공하는 안테나 모듈.
제1항에 있어서,
상기 배선 패키지의 제1 면 상에 배치되고 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결된 코어 비아를 더 포함하고,
상기 IC는 상기 코어 비아로부터 베이스 신호를 전달받고 상기 베이스 신호에 기초하여 밀리미터웨이브(mmWave) 대역의 상기 RF 신호를 생성하는 안테나 모듈.
제1항에 있어서, 상기 복수의 안테나 셀 각각은,
상기 안테나 부재에서 상기 관통 비아를 보는 방향의 반대 방향으로 이격되어 배치되고 상기 안테나 부재와 함께 상기 RF 신호를 송신 또는 수신하도록 구성된 디렉터(director) 부재를 더 포함하고,
상기 유전층은 상기 안테나 부재의 측면과 상기 디렉터 부재의 측면을 더 둘러싸는 안테나 모듈.
RF 신호를 송신 또는 수신하도록 구성된 안테나 부재와, 일단이 상기 안테나 부재에 전기적으로 연결된 관통 비아와, 상기 관통 비아의 측면을 둘러싸는 유전층과, 상기 유전층의 측면을 둘러싸는 도금 부재를 각각 포함하는 복수의 안테나 셀을 제조하는 단계;
상기 복수의 안테나 셀의 삽입공간이 제공되는 절연 부재의 상기 삽입공간에 상기 복수의 안테나 셀을 삽입하는 단계; 및
상기 관통 비아의 타단에 전기적으로 연결되는 적어도 하나의 배선층과, 상기 유전층의 높이보다 짧은 높이를 가지는 적어도 하나의 절연층을 포함하는 배선 패키지를 형성하는 단계; 를 포함하고,
상기 복수의 안테나 셀이 상기 삽입공간에 삽입되기 전에 상기 절연 부재의 하단에 필름을 배치하는 단계;
상기 복수의 안테나 셀이 상기 삽입공간에 삽입된 후에 상기 복수의 안테나 셀과 절연 부재 상에 마감(encapsulation) 부재를 배치하는 단계; 및
상기 마감 부재가 배치되고 상기 배선 패키지가 형성되기 전에 상기 필름을 제거하는 단계; 를 더 포함하는 안테나 모듈 제조 방법.
삭제