DE102021100220B4 - Package-Struktur und deren Herstellungsverfahren - Google Patents

Package-Struktur und deren Herstellungsverfahren Download PDF

Info

Publication number
DE102021100220B4
DE102021100220B4 DE102021100220.6A DE102021100220A DE102021100220B4 DE 102021100220 B4 DE102021100220 B4 DE 102021100220B4 DE 102021100220 A DE102021100220 A DE 102021100220A DE 102021100220 B4 DE102021100220 B4 DE 102021100220B4
Authority
DE
Germany
Prior art keywords
insulating
chamber
semiconductor die
insulating encapsulation
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021100220.6A
Other languages
English (en)
Other versions
DE102021100220A1 (de
Inventor
Yi-Wen WU
Shin-puu Jeng
Shih-Ting Hung
Po-Yao Chuang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/921,907 external-priority patent/US11302650B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021100220A1 publication Critical patent/DE102021100220A1/de
Application granted granted Critical
Publication of DE102021100220B4 publication Critical patent/DE102021100220B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Packagestruktur, umfassend:eine Umverteilungsstruktur, die mehrere dielektrische Schichten und mehrere leitfähige Schichten enthält, die abwechselnd gestapelt sind, wobei die Umverteilungsstruktur eine erste Oberfläche und eine zweite Oberfläche entgegengesetzt der ersten Oberfläche aufweist;einen ersten Halbleiter-Die, der auf der ersten Oberfläche der Umverteilungsstruktur angeordnet ist;mindestens eine erste passive Komponente, die auf der ersten Oberfläche der Umverteilungsstruktur neben dem ersten Halbleiter-Die angeordnet ist;einen zweiten Halbleiter-Die, der auf der ersten Oberfläche der Umverteilungsstruktur angeordnet ist;eine erste isolierende Verkapselung, die den ersten Halbleiter-Die und die mindestens eine erste passive Komponente verkapselt;eine zweite isolierende Verkapselung, die den zweiten Halbleiter-Die verkapselt, wobei die zweite isolierende Verkapselung von der ersten isolierenden Verkapselung getrennt ist;mindestens eine zweite passive Komponente, die auf der zweiten Oberfläche der Umverteilungsstruktur angeordnet ist; undeine globale Abschirmstruktur, die die erste isolierende Verkapselung und die zweite isolierende Verkapselung bedeckt und Seitenwände der Umverteilungsstruktur umgibt.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen und integrierte Schaltkreise, die in einer Vielzahl elektronischer Anwendungen wie Mobiltelefonen und anderen mobilen elektronischen Geräten verwendet werden, werden üblicherweise auf einem einzelnen Halbleiterwafer hergestellt. Die Dies des Wafers können mit anderen Halbleitervorrichtungen oder Dies auf Waferebene verarbeitet und verpackt werden, und verschiedene Technologien wurden für die Verpackung auf Waferebene entwickelt.
  • US 2019 / 0 371 731 A1 offenbart ein Halbleitergehäuse, das ein Trägerelement umfasst, das einen Harzkörper mit einer ersten und einer zweiten Oberfläche aufweist, die einander gegenüberliegen und einen Hohlraum aufweisen, und mindestens eine passive Komponente, die in den Harzkörper eingebettet ist und einen Verbindungsanschluss aufweist von der ersten Oberfläche freigelegt; ein erstes Verbindungselement, das auf der ersten Oberfläche des Harzkörpers angeordnet ist und eine erste Umverteilungsschicht auf der ersten Isolierschicht aufweist und mit dem Verbindungsanschluss verbunden ist; ein zweites Verbindungselement, das auf dem ersten Verbindungselement angeordnet ist und den Hohlraum abdeckt und eine zweite Umverteilungsschicht auf der zweiten Isolierschicht aufweist und mit der ersten Umverteilungsschicht verbunden ist; und einen Halbleiterchip, der auf dem zweiten Verbindungselement im Hohlraum angeordnet ist.
  • US 2017 / 0 098 634 A1 offenbart ein integriertes Gerät, das eine Leiterplatte (PCB) und ein mit der Leiterplatte (PCB) gekoppeltes Package-on-Package-Gerät (PoP) umfasst. Das Package-on-Package (PoP)-Gerät umfasst ein erstes Gehäuse, das eine erste elektronische Gehäusekomponente (z. B. einen ersten Chip) und ein zweites Gehäuse enthält, das mit dem ersten Gehäuse verbunden ist. Das integrierte Gerät umfasst eine erste Kapselungsschicht, die zwischen dem ersten Gehäuse und dem zweiten Gehäuse gebildet ist. Das integrierte Gerät umfasst eine zweite Kapselungsschicht, die das Package-on-Package (PoP)-Gerät zumindest teilweise kapselt.
  • Die Erfindung ist in den Ansprüchen definiert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass gemäß dem üblichen Vorgehen in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die kritischen Abmessungen der verschiedenen Elemente zur Klarheit der Beschreibung willkürlich vergrößert oder verkleinert werden.
    • Die 1 bis 11 sind schematische Schnittansichten und Draufsichten verschiedener Stufen in einem Verfahren zur Herstellung einer Packagestruktur gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung.
    • 12 ist eine schematische Schnittansicht einer globalen Abschirmstruktur, die in einer Packagestruktur gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung verwendet wird.
    • Die 13 bis 17 sind schematische Schnittansichten verschiedener Stufen in einem Verfahren zur Herstellung einer Packagestruktur gemäß einigen weiteren beispielhaften Ausführungsformen der vorliegenden Offenbarung.
    • 18 ist eine schematische Schnittansicht einer globalen Abschirmstruktur, die in einer Packagestruktur gemäß einigen weiteren beispielhaften Ausführungsformen der vorliegenden Offenbarung verwendet wird.
    • Die 19A bis 19B sind schematische Schnittansichten und Draufsichten einer Packagestruktur gemäß einigen weiteren beispielhaften Ausführungsformen der vorliegenden Offenbarung.
    • 20 ist eine schematische Schnittansicht einer globalen Abschirmstruktur, die in einer Packagestruktur gemäß einigen weiteren beispielhaften Ausführungsformen der vorliegenden Offenbarung verwendet wird.
    • 21 ist eine schematische Schnittansicht einer Packagestruktur gemäß einigen weiteren beispielhaften Ausführungsformen der vorliegenden Offenbarung.
    • 22 ist eine schematische Schnittansicht einer globalen Abschirmstruktur, die in einer Packagestruktur gemäß einigen weiteren beispielhaften Ausführungsformen der vorliegenden Offenbarung verwendet wird.
    • 23 ist eine schematische Draufsicht einer Packagestruktur gemäß einigen weiteren beispielhaften Ausführungsformen der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale des angegebenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Beispielsweise kann das Ausbilden eines ersten Elements über oder auf einem zweiten Element in der Beschreibung Ausführungsformen umfassen, in denen das zweite und das erste Element in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Elemente zwischen dem zweiten Element und dem ersten Element ausgebildet sein können, so dass das zweite und das erste Element nicht in direktem Kontakt stehen müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „auf“, „über“, „darüber liegender“, „darüber“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder Merkmals mit einem oder mehreren anderen Elementen oder Merkmalen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann anders (um 90 Grad gedreht oder in einer anderen Ausrichtung) ausgerichtet sein und die räumlich relativen Begriffe, die hier verwendet werden, können auch dahingehend interpretiert werden.
  • Andere Merkmale und Prozesse können ebenfalls vorgesehen sein. Zum Beispiel können Teststrukturen vorgesehen sein, um beim Verifizierungstesten des 3D-Verpackens oder von 3DIC-Vorrichtungen zu helfen. Die Teststrukturen können zum Beispiel Testpads, die in einer Umverteilungsstruktur oder auf einem Substrat ausgebildet sind, was das Testen des 3D-Verpackens oder des 3DIC erlaubt, die Verwendung von Sonden und/oder Sondenplatten und dergleichen enthalten. Der Verifizierungstest kann sowohl an Zwischenstrukturen als auch an der endgültigen Struktur durchgeführt werden. Zusätzlich können die hierin offenbarten Strukturen und Verfahren in Verbindung mit Testmethoden verwendet werden, die eine Zwischenüberprüfung bekannt guter Dies beinhalten, um die Ausbeute zu erhöhen und Kosten zu senken.
  • In herkömmlichen System-in-Package- (SiP)-Strukturen wird im Allgemeinen eine dicke Substratschicht als Interconnect-Schicht verwendet, eine Form der isolierenden Verkapselung ist im Allgemeinen festgelegt, und es besteht auch ein Mangel an Partitions- bzw. Kammerabschirmung zwischen den darin befindlichen Halbleiter-Dies. Somit ist das Design der Packagestruktur sehr eingeschränkt, und die Gesamtdicke der Packagestruktur ist ebenfalls erhöht. Die isolierende Verkapselung nimmt auch ein größeres Volumen ein, was zu einem höheren Verzug der Packagestruktur führt. Es ist wünschenswert, die Flexibilität beim Design der Packagestruktur zu erhöhen, um ein System-in-Package (SiP) mit niedrigerer Dicke, weniger Verzug und besserer Vorrichtungsleistung bereitzustellen.
  • Die 1 bis 11 sind schematische Schnittansichten und Draufsichten verschiedener Stufen in einem Verfahren zur Herstellung einer Packagestruktur gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung.
  • Bezugnehmend auf 1 ist ein Träger 102 vorgesehen. In einigen Ausführungsformen ist der Träger 102 ein Glasträger oder ein beliebiger geeigneter Träger zum Tragen eines Halbleiterwafers oder ein rekonstituierter Wafer für das Herstellungsverfahren der Packagestruktur. In einigen Ausführungsformen ist der Träger 102 mit einer Entbondungsschicht 104 beschichtet. Das Material der Entbondungsschicht 104 kann ein beliebiges Material sein, das zum Bonden und Entbonden des Trägers 102 von der einen oder den mehreren obigen Schichten oder einem oder mehreren darauf angeordneten Wafern geeignet ist.
  • In einigen Ausführungsformen enthält die Entbondungsschicht 104 eine Dielektrikumsschicht, die aus einem Dielektrikum wie beispielsweise einem beliebigen geeigneten Polymer-basierten Dielektrikum (wie Benzocyclobuten („BCB“), Polybenzoxazol („PBO“)) hergestellt ist. In einer alternativen Ausführungsform enthält die Entbondungsschicht 104 eine Dielektrikumsschicht aus einem Epoxid-basierten thermischen Trennmaterial, das beim Erwärmen seine Hafteigenschaften verliert, beispielsweise einen Licht-Wärme-Umwandlungs- (LTHC)-Trennbeschichtungsfilm. In einer weiteren alternativen Ausführungsform enthält die Entbondungsschicht 104 eine Dielektrikumsschicht aus einem Ultraviolett- (UV)-Klebstoff, der seine Hafteigenschaften verliert, wenn er UV-Licht ausgesetzt wird. In bestimmten Ausführungsformen wird die Entbondungsschicht 104 als Flüssigkeit abgegeben und gehärtet oder kann ein Laminatfilm, der auf den Träger 102 laminiert wird, oder dergleichen sein. Die obere Fläche der Entbondungsschicht 104, die einer unteren Fläche entgegengesetzt ist, die den Träger 102 berührt, kann eingeebnet sein und einen hohen Grad an Koplanarität aufweisen. In bestimmten Ausführungsformen ist die Entbondungsschicht 104 beispielsweise eine LTHC-Schicht mit guter chemischer Beständigkeit, und eine solche Schicht ermöglicht ein Entbonden vom Träger 102 bei Raumtemperatur durch Anwenden von Laserbestrahlung, jedoch ist die Offenbarung nicht darauf beschränkt.
  • In einer alternativen Ausführungsform ist eine Pufferschicht (nicht gezeigt) auf die Entbondungsschicht 104 aufgetragen, wobei die Entbondungsschicht 104 zwischen der Pufferschicht und dem Träger 102 angeordnet ist, und die obere Fläche der Pufferschicht kann weiter einen hohen Grad an Koplanarität bieten. In einigen Ausführungsformen ist die Pufferschicht eine Dielektrikumsschicht. In einigen Ausführungsformen ist die Pufferschicht eine Polymerschicht, die aus Polyimid, PBO, BCB oder einem anderen geeigneten Polymer-basierten Dielektrikum hergestellt ist. In einigen Ausführungsformen kann die Pufferschicht Ajinomoto-Buildup-Film (ABF), ein Lötstopplack (SR) oder dergleichen sein. Mit anderen Worten ist die Pufferschicht optional und kann gegebenenfalls weggelassen werden, so dass die Offenbarung nicht darauf beschränkt ist.
  • Wie in 1 gezeigt, ist eine Umverteilungsstruktur (bzw. Interconnect-Struktur) 106 über dem Träger 102 ausgebildet. In einigen Ausführungsformen enthält der Träger 102 mehrere Packagebereiche PKR, und die Umverteilungsstruktur 106 ist über jedem der Packagebereiche PKR des Trägers 102 ausgebildet. Weiterhin ist in einigen Ausführungsformen die Umverteilungsstruktur 106 auf der Entbondungsschicht 104 über dem Träger 102 ausgebildet, und das Ausbilden der Umverteilungsstruktur 106 umfasst ein sequentielles Ausbilden einer oder mehrerer dielektrischer Schichten 106A und einer oder mehrerer leitfähiger Schichten 106B, die abwechselnd gestapelt sind. Die Anzahl der dielektrischen Schichten 106A und der leitfähigen Schicht 106B, die in der Umverteilungsstruktur 106 enthalten sind, ist nicht darauf beschränkt und kann je nach Bedarf bestimmt und gewählt werden. Beispielsweise kann die Anzahl der dielektrischen Schichten 106A und der leitfähigen Schichten 106B eins oder mehr betragen. In einigen Ausführungsformen kann die Umverteilungsstruktur 106 zehn dielektrische Schichten 106A und zehn leitfähige Schichten 106B aufweisen, die abwechselnd gestapelt sind, sowie eine Dicke von weniger als etwa 70 Nanometern (nm) haben.
  • In bestimmten Ausführungsformen ist das Material der dielektrischen Schichten 106A Polyimid, Polybenzoxazol (PBO), Benzocyclobuten (BCB), ein Nitrid wie Siliziumnitrid, ein Oxid wie Siliziumoxid, Phosphorsilikatglas (PSG), Borsilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG), eine Kombination davon oder dergleichen, das unter Verwendung eines Photolithographie- und/oder Ätzprozesses strukturiert wurde. In einigen Ausführungsformen wird das Material der dielektrischen Schichten 106A durch geeignete Herstellungstechniken wie Rotationsbeschichtung, chemische Gasphasenabscheidung (CVD), plasmaunterstützte chemische Gasphasenabscheidung (PECVD) oder dergleichen ausgebildet. Die Offenbarung ist nicht darauf beschränkt.
  • In einigen Ausführungsformen ist das Material der leitfähigen Schicht 106B aus leitfähigen Materialien hergestellt, die durch Elektroplattieren oder Abscheiden ausgebildet werden, etwa Aluminium, Titan, Kupfer, Nickel, Wolfram und/oder Legierungen davon, die unter Verwendung eines Photolithographie- und Ätzprozesses strukturiert werden können. In einigen Ausführungsformen kann die leitfähige Schicht 106B aus strukturierten Kupferschichten oder anderen geeigneten strukturierten Metallschichten bestehen. In der gesamten Beschreibung soll der Begriff „Kupfer“ im Wesentlichen reines elementares Kupfer, Kupfer, das unvermeidbare Verunreinigungen enthält, und Kupferlegierungen enthalten, die geringe Mengen an Elementen wie Tantal, Indium, Zinn, Zink, Mangan, Chrom, Titan, Germanium, Strontium, Platin, Magnesium, Aluminium oder Zirkonium usw. enthalten.
  • Bezugnehmend auf 2 werden nach dem Ausbilden der Umverteilungsstruktur 106 mehrere erste Halbleiter-Dies 108 und mehrere zweite Halbleiter-Dies 110 auf einer ersten Oberfläche S1 der Umverteilungsstruktur 106 über den Packagebereichen PKR angeordnet. Die ersten Halbleiter-Dies 108 können einen Flächeninhalt aufweisen, der größer als der der zweiten Halbleiter-Dies 110 ist. In einigen Ausführungsformen können die ersten Halbleiter-Dies 108 und die zweiten Halbleiter-Dies 110 auch eine unterschiedliche Größe aufweisen, beispielsweise einen unterschiedlichen Flächeninhalt und/oder eine unterschiedlicher Dicke. Obwohl gezeigt ist, dass zwei Halbleiter-Dies (108/110) auf jedem der Packagebereiche PKR angeordnet werden, sollte beachtet werden, dass die Anzahl, Größe und Art der Halbleiter-Dies, die in jedem der Packagebereiche PKR angeordnet werden, gemäß den Produktanforderungen geeignet angepasst werden können.
  • In einigen Ausführungsformen können die ersten Halbleiter-Dies 108 und die zweiten Halbleiter-Dies 110 einen oder mehrere Chips der gleichen Art oder von unterschiedlicher Art enthalten. Beispielsweise können die ersten Halbleiter-Dies 108 und die zweiten Halbleiter-Dies 110 Digitalchips, Analogchips oder Mixed-Signal-Chips sein, beispielsweise anwendungsspezifische integrierte Schaltungs- (ASIC)-Chips, Sensorchips, drahtlose und Hochfrequenz- (HF)-Chips, Speicherchips, Logikchips, Spannungsreglerchips oder eine Kombination davon. In einigen Ausführungsformen ist mindestens einer der ersten Halbleiter-Dies 108 und der zweiten Halbleiter-Dies 110 ein WLAN- bzw. WiFi- („Wireless Fidelity“) Chip, der gleichzeitig einen HF-Chip und einen digitalen Chip enthält. Die Offenbarung ist nicht darauf beschränkt.
  • Wie in 2 gezeigt, enthalten die ersten Halbleiter-Dies 108 einen Körper 108A und Verbindungspads 108B, die auf einer aktiven Oberfläche des Körpers 108A ausgebildet sind. In bestimmten Ausführungsformen können die Verbindungspads 108B ferner Säulenstrukturen zum Bonden der ersten Halbleiter-Dies 108 mit anderen Strukturen enthalten. In einigen Ausführungsformen enthalten die zweiten Halbleiter-Dies 110 einen Körper 110A und Verbindungspads 110B, die auf einer aktiven Oberfläche des Körpers 110A ausgebildet sind. In weiteren Ausführungsformen können die Verbindungspads 110B ferner Säulenstrukturen zum Bonden der zweiten Halbleiter-Dies 110 mit anderen Strukturen enthalten.
  • In einigen Ausführungsformen werden die ersten Halbleiter-Dies 108 und die zweiten Halbleiter-Dies 110 beispielsweise über leitfähige Höcker 108C und 110C durch Flip-Chip-Bonden an der ersten Oberfläche S1 der Umverteilungsstruktur 106 befestigt. Die leitfähigen Höcker 108C und 110C werden durch einen Aufschmelzprozess zwischen den Verbindungspads 108B, 110B und den leitfähigen Schichten 106B ausgebildet, wodurch sie die ersten und die zweiten Halbleiter-Dies 108, 110 elektrisch und physisch mit den leitfähigen Schichten 106B der Umverteilungsstruktur 106 verbinden.
  • In einigen Ausführungsformen werden ferner mehrere passive Komponenten (PX1, PX2) neben den ersten Halbleiter-Dies 108 auf der Umverteilungsstruktur 106 angeordnet. Beispielsweise werden eine erste passive Komponente PX1 und eine zweite passive Komponente PX2 auf zwei Seiten der ersten Halbleiter-Dies 108 angeordnet. In einigen Ausführungsformen können die passiven Komponenten (PX1, PX2) durch einen Lötprozess auf den leitfähigen Schichten 106B der Umverteilungsstruktur 106 montiert werden. Die Offenbarung ist nicht darauf beschränkt. Weiterhin können die passiven Komponenten (PX1, PX2) elektrisch mit der Umverteilungsstruktur 106 verbunden sein. In bestimmten Ausführungsformen sind die passiven Komponenten (PX1, PX2) oberflächenmontierte Vorrichtungen, beispielsweise passive Vorrichtungen wie Kondensatoren, Widerstände, Induktivitäten, Kombinationen davon oder dergleichen. Obwohl gezeigt ist, dass in jedem der Packagebereiche PKR zwei passive Komponenten (PX1, PX2) auf der Umverteilungsstruktur 106 angeordnet werden, ist zu beachten, dass die Anzahl der passiven Komponenten (PX1, PX2), die sich auf den Packagebereichen PKR befinden, nicht darauf beschränkt ist und gemäß den Design-Anforderungen angepasst werden kann.
  • Bezugnehmend auf 3 kann in einem nächsten Schritt eine Unterfüllungsstruktur 112 so ausgebildet werden, dass sie die leitfähigen Höcker 108C und 110C bedeckt, so dass die Zwischenräume zwischen den ersten Halbleiter-Dies 108 und der Umverteilungsstruktur 106 ausgefüllt werden und die Zwischenräume zwischen den zweiten Halbleiter-Dies 110 und der Umverteilungsstruktur 106 ausgefüllt werden. In einigen Ausführungsformen bedeckt und umgibt die Unterfüllungsstruktur 112 die leitfähigen Höcker 108C und 110C. In bestimmten Ausführungsformen wird die Unterfüllungsstruktur 112 in einem Abstand von den passiven Komponenten (PX1, PX2) gehalten. Mit anderen Worten berührt die Unterfüllungsstruktur 112 die passiven Komponenten (PX1, PX2) nicht.
  • Bezugnehmend auf 4A wird ein Isoliermaterial 116 so auf der Umverteilungsstruktur 106 ausgebildet, dass es die ersten Halbleiter-Dies 108 und die zweiten Halbleiter-Dies 110 in jedem der Packagebereiche PKR verkapselt. In einigen Ausführungsformen bedeckt das Isoliermaterial 116 ferner die passiven Komponenten (PX1, PX2) und verkapselt sie. In einigen Ausführungsformen wird das Isoliermaterial 116 beispielsweise durch einen Spritzpressprozess oder ein Formpressprozess ausgebildet.
  • Unter Bezugnahme auf 4B, die eine Draufsicht der in 4A gezeigten Struktur ist, wird in einigen Ausführungsformen das Isoliermaterial 116 mit einer polygonalen Form mit unregelmäßigem Umriss ausgebildet. Beispielsweise kann in der gezeigten Ausführungsform das Isoliermaterial 116 (in der Draufsicht) aus mehreren miteinander verbundenen Rechtecken bestehen, und die mehreren Rechtecke können eine unterschiedliche Größe haben. Darüber hinaus kann, muss das aus den mehreren Rechtecken bestehende Isoliermaterial 116 in einigen Ausführungsformen aber keine abgerundeten Ecken aufweisen, was gemäß den Design-Anforderungen eingestellt werden kann. In einigen alternativen Ausführungsformen kann das Isoliermaterial 116 andere bekannte Formen (Dreiecks-, Quadrat-, Rechtecks-, Kreis-, Trapez-, Sternformen usw.) aufweisen, die den unregelmäßigen Umriss des Isoliermaterials 116 bilden. Die Form bzw. der Umriss des Isoliermaterials 116 in jedem der Packagebereiche PKR kann gleich oder unterschiedlich sein, was gemäß den Design-Anforderungen angepasst werden kann. Das Isoliermaterial 116 mit der polygonalen Form kann zum Beispiel ausgebildet werden, indem eine Gussform (nicht gezeigt) mit einer solchen polygonalen Form/einem solchen unregelmäßigen Umriss bereitgestellt wird und das Isoliermaterial 116 in die Form eingespritzt wird, gefolgt von einem Härten des Isoliermaterials 116 darin und einem Entfernen der Form.
  • In einigen Ausführungsformen wird das Isoliermaterial 116 mit geneigten Seitenwänden 116TP ausgebildet. In einigen Ausführungsformen kann eine obere Fläche 116-TS des Isoliermaterials 116 mit einer hinteren Fläche 108-BS der ersten Halbleiter-Dies 108 eingeebnet sein. Mit anderen Worten kann die Rückseite 108-BS der ersten Halbleiter-Dies 108 freiliegend sein. In bestimmten Ausführungsformen kann die obere Fläche 116-TS des Isoliermaterials die Rückseite 110-BS der zweiten Halbleiter-Dies 110 bedecken. Darüber hinaus ist eine Höhe bzw. Dicke des Isoliermaterials 116 nicht besonders eingeschränkt und kann geeignet eingestellt werden, solange es die ersten Halbleiter-Dies 108 und die zweiten Halbleiter-Dies 110 umgibt und verkapselt.
  • In einigen Ausführungsformen enthält ein Material des Isoliermaterials 116 Polymere (wie Epoxidharze, Phenolharze, siliziumhaltige Harze oder andere geeignete Harze), durch geringe Permittivität (Dk) und niedrigen Verlustfaktor (Df) charakterisierte Dielektrika; oder andere geeignete Materialien. In einer alternativen Ausführungsform enthält das Isoliermaterial 116 jedes geeignete isolierende Verkapselungsmaterial. In einigen Ausführungsformen kann das Isoliermaterial 116 ferner einen anorganischen Füllstoff bzw. eine anorganische Verbindung (z. B. Siliziumdioxid, Ton usw.) enthalten, die beigefügt werden kann, um den Wärmeausdehnungskoeffizienten (CTE) des Isoliermaterials 116 zu optimieren. Die Offenbarung ist nicht darauf beschränkt.
  • Nach dem Ausbilden des Isoliermaterials 116 auf der Umverteilungsstruktur 106 wird ein Lasertrimmprozess durchgeführt, um Teile der Umverteilungsstruktur 106 zu entfernen. Beispielsweise werden in einigen Ausführungsformen Abschnitte der Umverteilungsstruktur 106 entfernt, die nicht von dem Isoliermaterial 116 bedeckt sind. Mit anderen Worten kann die Umverteilungsstruktur 106 (in der Draufsicht) ebenfalls eine polygonale Form/einen unregelmäßigen Umriss aufweisen, der dem des Isoliermaterials 116 entspricht.
  • Bezugnehmend auf 5A werden in einigen Ausführungsformen Abschnitte des Isoliermaterials 116 entfernt, so dass eine erste isolierende Verkapselung 116A und eine zweite isolierende Verkapselung 116B ausgebildet werden. Zum Beispiel wird durch Entfernen des Isoliermaterials 116 ein Graben TR so ausgebildet, dass die erste isolierende Verkapselung 116A von der zweiten isolierenden Verkapselung 116B getrennt wird. In einigen Ausführungsformen legt der Graben TR die erste Oberfläche S1 der Umverteilungsstruktur 106 frei. Bezugnehmend auf 5B, die eine Draufsicht der in 5A gezeigten Struktur ist, ist in jedem der Packagebereiche PKR die erste isolierende Verkapselung 116A physisch von der zweiten isolierenden Verkapselung 116B durch den Graben TR getrennt. In einigen Ausführungsformen ist die zweite isolierende Verkapselung 116B in einem Packagebereich PKR (an Ecken) mit der ersten isolierenden Verkapselung 116A eines weiteren Packagebereichs PKR verbunden, sie werden jedoch in nachfolgenden Vereinzelungsprozessen voneinander getrennt.
  • Wie in den beiden 5A und 5B gezeigt, weist in einigen Ausführungsformen die erste isolierende Verkapselung 116A mindestens eine geneigte Seitenwand 116A-TP und eine Seitenwand 116A-SW auf, die senkrecht zur ersten Oberfläche S1 der Umverteilungsstruktur 106 ist. Die geneigte Seitenwand 116A-TP und die Seitenwand 116A-SW befinden sich auf zwei entgegengesetzten Seiten der ersten isolierenden Verkapselung 116A. In ähnlicher Weise weist in einigen Ausführungsformen die zweite isolierende Verkapselung 116B mindestens eine geneigte Seitenwand 116B-TP und eine Seitenwand 116B-SW auf, die senkrecht zur ersten Oberfläche S1 der Umverteilungsstruktur 106 ist. Die geneigte Seitenwand 116B-TP und die Seitenwand 116B-SW befinden sich auf zwei entgegengesetzten Seiten der zweiten isolierenden Verkapselung 116B. In bestimmten Ausführungsformen liegt die geneigte Seitenwand 116A-TP der ersten isolierenden Verkapselung 116A der geneigten Seitenwand 116B-TP der zweiten isolierenden Verkapselung 116B gegenüber. In einigen Ausführungsformen verkapselt die erste isolierende Verkapselung 116A den ersten Halbleiter-Die 108 und die passiven Komponenten (PX1, PX2). In bestimmten Ausführungsformen verkapselt die zweite isolierende Verkapselung 116B den zweiten Halbleiter-Die 110. Darüber hinaus können die erste isolierende Verkapselung 116A und die zweite isolierende Verkapselung 116B beide (in der Draufsicht) eine polygonale Form/einen unregelmäßigen Umriss aufweisen, der basierend auf der Form des Isoliermaterials 116 eingestellt werden kann.
  • Bezugnehmend auf 6A kann nach dem Ausbilden der ersten isolierenden Verkapselung 116A und der zweiten isolierenden Verkapselung 116B eine Kammerabschirmstruktur 118 ausgebildet werden, indem der Graben TR gefüllt wird. Beispielsweise kann die Kammerabschirmstruktur 118 selektiv zwischen der ersten isolierenden Verkapselung 116A und der zweiten isolierenden Verkapselung 116B ausgebildet werden. Bezugnehmend auf 6B, die eine Draufsicht der in 6A gezeigten Struktur ist, trennt die Kammerabschirmstruktur 118 räumlich die erste isolierende Verkapselung 116A von der zweiten isolierenden Verkapselung 116B. In einigen Ausführungsformen enthält ein Material der Kammerabschirmstruktur 118 Silberpaste. Beispielsweise wird zum Ausbilden der Kammerabschirmstruktur 118 die Silberpaste auf der Umverteilungsstruktur 106 aufgebracht und in den Graben TR gefüllt und anschließend gehärtet. Die Offenbarung ist jedoch nicht darauf beschränkt, und andere Materialien können als Kammerabschirmstruktur 118 verwendet werden. In einigen alternativen Ausführungsformen enthält ein Material der Kammerabschirmstruktur 118 leitfähige Materialien wie Kupfer, Nickel, leitfähige Polymere, dergleichen oder eine Kombination davon.
  • Bezugnehmend auf 7 kann in einem nächsten Schritt die in den 6A und 6B gezeigte Struktur gewendet und auf einem Band TP (z. B. einem Vereinzelungsband) befestigt werden, das von einem Rahmen FR getragen wird. Wie in 7 gezeigt, wird der Träger 102 entbondet und von der Umverteilungsstruktur 106 getrennt. In einigen Ausführungsformen umfasst der Entbondungsprozess ein Projizieren eines Lichts wie eines Laserlichts oder eines UV-Lichts auf die Entbondungsschicht 104 (z. B. die LTHC-Trennschicht), so dass der Träger 102 zusammen mit der Entbondungsschicht 104 leicht entfernt werden kann. Während des Entbondungsschritts wird das Band TP verwendet, um die Packagestruktur zu sichern, bevor der Träger 102 und die Entbondungsschicht 104 entbondet werden. Nach dem Entbondungsprozess ist eine zweite Oberfläche S2 der Umverteilungsstruktur 106 freigelegt bzw. zugänglich.
  • Bezugnehmend auf 8 werden nach dem Entbondungsschritt mehrere passive Komponenten (PX3, PX4, PX5, PX6, PX7) auf der zweiten Oberfläche S2 der Umverteilungsstruktur 106 angeordnet. Beispielsweise werden eine dritte passive Komponente PX3, eine vierte passive Komponente PX4, eine fünfte passive Komponente PX5, eine sechste passive Komponente PX6 und eine siebte passive Komponente PX7 nebeneinander auf der zweiten Oberfläche S2 der Umverteilungsstruktur 106 angeordnet. In einigen Ausführungsformen werden die passiven Komponenten (PX3, PX4, PX5, PX6, PX7) auf der Umverteilungsstruktur 106 auf einer entgegengesetzten Seite zu der angeordnet, auf der sich die passiven Komponenten (PX1, PX2) befinden. Mit anderen Worten werden die passiven Komponenten (PX1-PX7) auf zwei entgegengesetzten Oberflächen der Umverteilungsstruktur (bzw. Interconnect-Struktur) 106 angeordnet.
  • In einigen Ausführungsformen können die passiven Komponenten (PX3, PX4, PX5, PX6, PX7) auf den leitfähigen Schichten 106B der Umverteilungsstruktur 106 durch einen Lötprozess montiert werden. Die Offenbarung ist nicht darauf beschränkt. Ferner können die passiven Komponenten (PX3, PX4, PX5, PX6, PX7) elektrisch mit der Umverteilungsstruktur 106 verbunden sein. In bestimmten Ausführungsformen sind die passiven Komponenten (PX3, PX4, PX5, PX6, PX7) oberflächenmontierte Vorrichtungen, beispielsweise passive Vorrichtungen wie Kondensatoren, Widerstände, Induktivitäten, Kombinationen davon oder dergleichen. In einigen weiteren Ausführungsformen sind die passiven Komponenten (PX3, PX4, PX5, PX6, PX7) funktionale Module wie interne Messeinheiten, Bluetooth-Einheiten, Audio-Codec-Module oder dergleichen. Obwohl gezeigt ist, dass in jedem der Packagebereiche PKR fünf passive Komponenten (PX3, PX4, PX5, PX6, PX7) auf der zweiten Oberfläche S2 der Umverteilungsstruktur 106 angeordnet werden, ist zu beachten, dass die Anzahl der auf den Packagebereichen PKR angeordneten passiven Komponenten (PX3, PX4, PX5, PX6, PX7) nicht darauf beschränkt ist und gemäß den Design-Anforderungen angepasst werden kann. Beispielsweise kann die Anzahl der passiven Komponenten, die auf der zweiten Oberfläche S2 der Umverteilungsstruktur 106 angeordnet werden, eins oder mehr sein. In einigen Ausführungsformen können die passiven Komponenten (PX3, PX4, PX5, PX6, PX7) und die passiven Komponenten (PX1, PX2) jeweils die gleiche Art von passiven Komponenten oder unterschiedliche Arten von passiven Komponenten sein.
  • Bezugnehmend auf 9 werden nach dem Anordnen der passiven Komponenten (PX3, PX4, PX5, PX6, PX7) auf der Umverteilungsstruktur 106 die mehreren Packagebereiche PKR durch Vereinzeln durch die Schnittlinie DL (in 8 gezeigt) voneinander getrennt. Beispielsweise wird ein Vereinzelungsprozess so entlang der Schnittlinie DL durchgeführt, dass die gesamte Waferstruktur geschnitten wird (wobei die Umverteilungsstruktur 106 und Teile der ersten isolierenden Verkapselung 116A und der zweiten isolierenden Verkapselung 116B durchtrennt werden), so dass mehrere Packagestrukturen PK1 ausgebildet werden.
  • Bezugnehmend auf 10 wird in einem nachfolgenden Schritt die in 9 gezeigte Packagestruktur PK1 gewendet und auf einem Tray bzw. Tablett TX angeordnet. Beispielsweise kann der Tray TX mindestens einen Hohlraum CV enthalten, und die Packagestruktur PK1 wird so auf dem Tray TX angeordnet, dass die Umverteilungsstruktur 106 von dem Tray TX getragen wird und die passiven Komponenten (PX3, PX4, PX5, PX6, PX7) im Hohlraum CV liegen. Danach wird über und um die erste isolierende Verkapselung 116A und die zweite isolierende Verkapselung 116B eine globale Abschirmstruktur 120 ausgebildet, die auch Seitenwände der Umverteilungsstruktur 106 bedeckt. Beispielsweise wird die globale Abschirmstruktur 120 durch Sputtern, Sprühen, Drucken, Elektroplattieren oder Abscheiden ausgebildet. In einigen Ausführungsformen enthält die globale Abschirmstruktur 120 leitfähige Materialien wie Kupfer, Aluminium, Nickel, andere metallische Materialien oder eine Kombination davon. In einigen Ausführungsformen unterscheidet sich ein Material der globalen Abschirmstruktur 120 von einem Material der Kammerabschirmstruktur 118. Die Offenbarung ist jedoch nicht darauf beschränkt. In alternativen Ausführungsformen bestehen die globale Abschirmstruktur 120 und die Kammerabschirmstruktur 118 aus den gleichen (leitfähigen) Materialien. In der beispielhaften Ausführungsform kann die globale Abschirmstruktur 120 zur Abschirmung vor elektromagnetischen Störungen (EMI) verwendet werden, um die gesamte Packagestruktur vor Störungen abzuschirmen.
  • In einigen Ausführungsformen enthält die globale Abschirmstruktur 120 einen Basisabschnitt 120-BS und Seitenwandabschnitte 120-SW, die mit dem Basisabschnitt 120-BS verbunden sind. In einigen Ausführungsformen bedeckt und berührt der Basisabschnitt 120-BS Oberflächen der ersten isolierenden Verkapselung 116A, des ersten Halbleiter-Dies 108, der Kammerabschirmstruktur 118 und der zweiten isolierenden Verkapselung 116B. In bestimmten Ausführungsformen bedecken die Seitenwandabschnitte 120-SW die geneigte Seitenwand 116A-TP, die geneigte Seitenwand 116B-TP und die Seitenwände der Umverteilungsstruktur 106. Weiterhin kann die Kammerabschirmstruktur 118 mit der globalen Abschirmstruktur 120 (z. B. mit dem Basisabschnitt 120-BS) verbunden sei, so dass Kammern in der globalen Abschirmstruktur 120 definiert werden. Nach dem Entfernen der Packagestruktur von dem Tablett TX kann die in 11 gezeigte Packagestruktur PK1' erreicht sein.
  • 12 ist eine schematische Schnittansicht einer globalen Abschirmstruktur 120, die in der Packagestruktur PK1' gemäß der Ausführungsform von 11 verwendet wird, wobei andere Komponenten der besseren Darstellung halber weggelassen sind. Die globale Abschirmstruktur 120 wird unter Bezugnahme auf die 11 und 12 genauer beschrieben. Wie in den 11 und 12 gezeigt, enthält in einigen Ausführungsformen die globale Abschirmstruktur 120 eine erste Kammer 120-C1 und eine zweite Kammer 120-C2, wobei die erste Kammer 120-C1 von der zweiten Kammer 120-C2 getrennt ist. In der beispielhaften Ausführungsform ist die erste Kammer 120-C1 durch die Kammerabschirmstruktur 118 von der zweiten Kammer 120-C2 getrennt.
  • Weiterhin ist in der Packagestruktur PK1' der erste Halbleiter-Die 108 in der ersten Kammer 120-C1 angeordnet, und die erste isolierende Verkapselung 116A füllt die erste Kammer 120-C1 so aus, dass der ersten Halbleiter-Die 108 und die passiven Komponenten (PX1, PX2) verkapselt sind. In einigen Ausführungsformen ist der zweite Halbleiter-Die 110 in der zweiten Kammer 120-C2 angeordnet, und die zweite isolierende Verkapselung 116B füllt die zweite Kammer 120-C2 so aus, dass der zweite Halbleiter-Die 110 verkapselt ist. In bestimmten Ausführungsformen ist die Umverteilungsstruktur (bzw. Interconnect-Struktur) 106 über der ersten Kammer 120-C1 und der zweiten Kammer 120-C2 angeordnet, wobei Seitenwände der Umverteilungsstruktur (bzw. Interconnect-Struktur) 106 von der globalen Abschirmstruktur 120 umgeben sind.
  • Die 13 bis 17 sind schematische Schnittansichten verschiedener Stufen in einem Verfahren zur Herstellung einer Packagestruktur gemäß einigen weiteren beispielhaften Ausführungsformen der vorliegenden Offenbarung. Das in den 13 bis 17 gezeigte Verfahren ähnelt dem in den 1 bis 11 gezeigten Verfahren. Daher werden dieselben Referenzzeichen verwendet, um dieselben oder ähnliche Teile zu kennzeichnen, und ihre detaillierte Beschreibung wird hier weggelassen.
  • In der beispielhaften Ausführungsform werden die gleichen Schritte wie in den 1 bis 5B durchgeführt, um den Graben TR in dem Isoliermaterial 116 auszubilden, so dass die erste isolierende Verkapselung 116A von der zweiten isolierenden Verkapselung 116B getrennt ist. Der Graben TR wird jedoch nicht mit einer Kammerabschirmstruktur 118 gefüllt. Bezugnehmend auf 13 kann die in den 5A und 5B gezeigte Struktur in einem nun folgenden Schritt gewendet und an einem Band TP (z. B. einem Vereinzelungsband) befestigt werden, das von einem Rahmen FR getragen wird. Danach wird der Träger 102 entbondet und von der Umverteilungsstruktur 106 getrennt, und eine zweite Oberfläche S2 der Umverteilungsstruktur 106 wird freigelegt bzw. zugänglich.
  • Bezugnehmend auf 14 werden auf die gleiche Weise wie in 8 beschrieben mehrere passive Komponenten (PX3, PX4, PX5, PX6, PX7) auf der zweiten Oberfläche S2 der Umverteilungsstruktur 106 angeordnet. Bezugnehmend auf 15 werden nach dem Anordnen der passiven Komponenten (PX3, PX4, PX5, PX6, PX7) auf der Umverteilungsstruktur 106 die mehreren Packagebereiche PKR durch Vereinzeln durch die Schnittlinie DL (in 14 gezeigt) voneinander getrennt. Beispielsweise wird ein Vereinzelungsprozess so entlang der Schnittlinie DL durchgeführt, dass die gesamte Waferstruktur geschnitten wird (wobei die Umverteilungsstruktur 106 und Teile der ersten isolierenden Verkapselung 116A und der zweiten isolierenden Verkapselung 116B durchtrennt werden), so dass mehrere Packagestrukturen PK2 ausgebildet werden.
  • Bezugnehmend auf 16 wird in einem nachfolgenden Schritt die in 15 gezeigte Packagestruktur PK2 gewendet und auf einem Tray TX angeordnet. Beispielsweise kann der Tray TX mindestens einen Hohlraum CV enthalten, und die Packagestruktur PK2 wird so auf dem Tray TX angeordnet, dass die Umverteilungsstruktur 106 von dem Tray TX getragen wird und die passiven Komponenten (PX3, PX4, PX5, PX6, PX7) im Hohlraum CV liegen. Danach wird über und um die erste isolierende Verkapselung 116A und die zweite isolierende Verkapselung 116B eine globale Abschirmstruktur 120 ausgebildet, die auch Seitenwände der Umverteilungsstruktur 106 bedeckt.
  • Wie in 16 gezeigt, wird die globale Abschirmstruktur 120 konform über der ersten isolierenden Verkapselung 116A, der zweiten isolierenden Verkapselung 116B und in dem Graben TR ausgebildet. Beispielsweise enthält die globale Abschirmstruktur 120 einen Basisabschnitt 120-BS, Seitenwandabschnitte 120-SW und einen Sperrabschnitt 120-BV. In einigen Ausführungsformen bedeckt und berührt der Basisabschnitt 120-BS Oberflächen der ersten isolierenden Verkapselung 116A, des ersten Halbleiter-Dies 108 und der zweiten isolierenden Verkapselung 116B. In bestimmten Ausführungsformen bedeckt der Basisabschnitt 120-BS Rückseiten des ersten Halbleiter-Dies 108 und des zweiten Halbleiter-Dies 110. In einigen Ausführungsformen sind die Seitenwandabschnitte 120-SW mit dem Basisabschnitt 120-BS verbunden und umgeben die erste isolierende Verkapselung 116A, die zweite isolierende Verkapselung 116B und die Umverteilungsstruktur (bzw. Interconnect-Struktur) 106. In bestimmten Ausführungsformen ist der Sperrabschnitt 120-BV mit dem Basisabschnitt 120-BS verbunden und von den Seitenwandabschnitten 120-SW umgeben und trennt die erste isolierende Verkapselung 116A von der zweiten isolierenden Verkapselung 116B. Nach dem Entfernen der Packagestruktur von dem Tray TX kann die in 17 gezeigte Packagestruktur PK2' erreicht sein.
  • 18 ist eine schematische Schnittansicht einer globalen Abschirmstruktur 120, die in der Packagestruktur PK2' gemäß der Ausführungsform von 17 verwendet wird, wobei andere Komponenten der besseren Darstellung halber weggelassen sind. Die globale Abschirmstruktur 120 wird unter Bezugnahme auf die 17 und 18 genauer beschrieben. Wie in den 17 und 18 gezeigt, enthält die globale Abschirmstruktur 120 in einigen Ausführungsformen eine erste Kammer 120-C1 und eine zweite Kammer 120-C2, wobei die erste Kammer 120-C1 von der zweiten Kammer 120-C2 getrennt ist. In der beispielhaften Ausführungsform ist die erste Kammer 120-C1 durch den Sperrabschnitt 120-BV der globalen Abschirmstruktur 120 von der zweiten Kammer 120-C2 getrennt.
  • In ähnlicher Weise ist in der Packagestruktur PK2' der erste Halbleiter-Die 108 in der ersten Kammer 120-C1 angeordnet, und die erste isolierende Verkapselung 116A füllt die erste Kammer 120-C1 so aus, dass der erste Halbleiter-Die 108 und die passiven Komponenten (PX1, PX2) verkapselt sind. In einigen Ausführungsformen ist der zweite Halbleiter-Die 110 in der zweiten Kammer 120-C2 angeordnet, und die zweite isolierende Verkapselung 116B füllt die zweite Kammer 120-C2 so aus, dass der zweite Halbleiter-Die 110 verkapselt ist. In bestimmten Ausführungsformen ist die Umverteilungsstruktur 106 (bzw. Interconnect-Struktur) über der ersten Kammer 120-C1 und der zweiten Kammer 120-C2 angeordnet, wobei Seitenwände der Umverteilungsstruktur 106 (bzw. Interconnect-Struktur) von der globalen Abschirmstruktur 120 umgeben sind.
  • Die 19A bis 19B sind schematische Schnittansichten und Draufsichten einer Packagestruktur gemäß einigen weiteren beispielhaften Ausführungsformen der vorliegenden Offenbarung. Zum Beispiel ist 19A eine Draufsicht der in 19B gezeigten Packagestruktur PK3', wobei die globale Abschirmstruktur 120 der leichteren Darstellung halber weggelassen ist. Die in den 19A und 19B gezeigte Packagestruktur PK3' ähnelt der in 11 gezeigten Packagestruktur PK1'. Daher werden dieselben Referenzzeichen verwendet, um dieselben oder ähnliche Teile zu kennzeichnen, und ihre detaillierte Beschreibung wird hier weggelassen.
  • Wie in den 19A und 19B gezeigt, kann neben einem ersten Halbleiter-Die 108 und einem zweiten Halbleiter-Die 110 ferner ein dritter Halbleiter-Die 109 auf der ersten Oberfläche S1 der Umverteilungsstruktur 106 angeordnet sein. In einigen Ausführungsformen enthält der dritte Halbleiter-Die 109 Digitalchips, Analogchips oder Mixed-Signal-Chips, wie z. B. anwendungsspezifische integrierte Schaltungs- (ASIC)-Chips, Sensorchips, drahtlose und Hochfrequenz (HF)-Chips, Speicherchips, Logikchips, Spannungsreglerchips oder eine Kombination davon. Weiterhin enthält der dritte Halbleiter-Die 109 einen Körper 109A und Verbindungspads 109B, die auf einer aktiven Oberfläche des Körpers 109A ausgebildet sind. In bestimmten Ausführungsformen können die Verbindungspads 109B ferner Säulenstrukturen zum Bonden des dritten Halbleiter-Die 109 mit anderen Strukturen enthalten.
  • In einigen Ausführungsformen wird der dritte Halbleiter-Die 109 an der ersten Oberfläche S1 der Umverteilungsstruktur 106 beispielsweise durch Flip-Chip-Bonden über leitfähige Höcker 109C befestigt. Durch einen Aufschmelzprozess werden die leitfähigen Höcker 109C zwischen den Verbindungspads 109B und den leitfähigen Schichten 106B ausgebildet, wodurch sie den dritten Halbleiter-Die 109 elektrisch und physisch mit den leitfähigen Schichten 106B der Umverteilungsstruktur 106 verbinden. Des Weiteren kann die Unterfüllungsstruktur 112 so ausgebildet werden, dass sie die leitfähigen Höcker 109C bedeckt, so dass die Zwischenräume zwischen dem dritten Halbleiter-Die 109 und der Umverteilungsstruktur 106 ausgefüllt werden. In einigen Ausführungsformen werden auf der Umverteilungsstruktur 106 neben dem ersten Halbleiter-Die 108, dem zweiten Halbleiter-Die 110 und dem dritten Halbleiter-Die 109 weitere passive Komponenten (PX1, PX2, PX3) angeordnet. Die Offenbarung ist jedoch nicht darauf beschränkt, und jeder der Halbleiter-Dies (108, 109, 110) kann, muss die in der Nähe angeordneten passiven Komponenten (PX1, PX2, PX3) aber nicht enthalten.
  • Wie in den 19A und 19B gezeigt, bedeckt eine erste isolierende Verkapselung 116A den ersten Halbleiter-Die 108 und die erste passive Komponente PX1 und verkapselt sie. In einigen Ausführungsformen bedeckt eine zweite isolierende Verkapselung 116B den zweiten Halbleiter-Die 110 und die dritte passive Komponente PX3 und verkapselt sie. In bestimmten Ausführungsformen bedeckt eine dritte isolierende Verkapselung 116C den dritten Halbleiter-Die 109 und die zweite passive Komponente PX2 und verkapselt sie. In einigen Ausführungsformen sind die erste isolierende Verkapselung 116A, die zweite isolierende Verkapselung 116B und die dritte isolierende Verkapselung 116C räumlich voneinander getrennt. Zum Beispiel trennen mehrere Kammerabschirmstrukturen 118 räumlich die erste isolierende Verkapselung 116A, die zweite isolierende Verkapselung 116B und die dritte isolierende Verkapselung 116C voneinander.
  • 20 ist eine schematische Schnittansicht einer globalen Abschirmstruktur 120, die in der Packagestruktur PK3' gemäß der Ausführungsform der 19A und 19B verwendet wird, wobei andere Komponenten der leichteren Darstellung halber weggelassen sind. Die globale Abschirmstruktur 120 wird unter Bezugnahme auf die 19A, 19B und 20 genauer beschrieben. Wie in den 19A, 19B und 20 gezeigt, enthält die globale Abschirmstruktur 120 in einigen Ausführungsformen eine erste Kammer 120-C1, eine zweite Kammer 120-C2 und eine dritte Kammer 120-C3, wobei die erste Kammer 120-C1, die zweite Kammer 120-C2 und die dritte Kammer 120-C3 voneinander getrennt sind. In der beispielhaften Ausführungsform sind die erste Kammer 120-C1, die zweite Kammer 120-C2 und die dritte Kammer 120-C3 durch die Kammerabschirmstrukturen 118 voneinander getrennt.
  • Weiterhin ist in der Packagestruktur PK3' der erste Halbleiter-Die 108 in der ersten Kammer 120-C1 angeordnet, und die erste isolierende Verkapselung 116A füllt die erste Kammer 120-C1 so aus, dass der erste Halbleiter-Die 108 und die passive Komponente PX1 verkapselt sind. In einigen Ausführungsformen ist der zweite Halbleiter-Die 110 in der zweiten Kammer 120-C2 angeordnet, und die zweite isolierende Verkapselung 116B füllt die zweite Kammer 120-C2 so aus, dass der zweiten Halbleiter-Die 110 und die dritte passive Komponente PX3 verkapselt sind. In einigen Ausführungsformen ist der dritte Halbleiter-Die 109 in der dritten Kammer 120-C3 angeordnet, und die dritte isolierende Verkapselung 116C füllt die dritte Kammer 120-C3 so aus, dass der dritte Halbleiter-Die 109 und die zweite passive Komponente PX2 verkapselt sind. In bestimmten Ausführungsformen ist die Umverteilungsstruktur (bzw. Interconnect-Struktur) 106 über der ersten Kammer 120-C1, der zweiten Kammer 120-C2 und der dritten Kammer 120-C2 angeordnet, wobei Seitenwände der Umverteilungsstruktur (bzw. Interconnect-Struktur) 106 von der globalen Abschirmstruktur 120 umgeben sind.
  • 21 ist eine schematische Schnittansicht einer Packagestruktur gemäß einigen weiteren beispielhaften Ausführungsformen der vorliegenden Offenbarung. Die in 21 gezeigte Packagestruktur PK4' ähnelt der in den 19A und 19B gezeigten Packagestruktur PK3'. Daher werden dieselben Referenzzeichen verwendet, um dieselben oder ähnliche Teile zu kennzeichnen, und ihre detaillierte Beschreibung wird hier weggelassen.
  • Bezugnehmend auf die Ausführungsform von 21 ist die Kammerabschirmstruktur 118 weggelassen, und die globale Abschirmstruktur 120 ist konform über der ersten isolierenden Verkapselung 116A, der zweiten isolierenden Verkapselung 116B, der dritten isolierenden Verkapselung 116C und in dem Graben TR ausgebildet. Beispielsweise enthält die globale Abschirmstruktur 120 einen Basisabschnitt 120-BS, Seitenwandabschnitte 120-SW und einen Sperrabschnitt 120-BV. In einigen Ausführungsformen bedeckt und berührt der Basisabschnitt 120-BS Oberflächen der ersten isolierenden Verkapselung 116A, der zweiten isolierenden Verkapselung 116B, des zweiten Halbleiter-Dies 110, der dritten isolierenden Verkapselung 116C und des dritten Halbleiter-Dies 109. In bestimmten Ausführungsformen bedeckt der Basisabschnitt 120-BS Rückseiten des ersten Halbleiter-Dies 108, des zweiten Halbleiter-Dies 110 und des dritten Halbleiter-Dies 109. In einigen Ausführungsformen sind die Seitenwandabschnitte 120-SW mit dem Basisabschnitt 120-BS verbunden und umgeben die erste isolierende Verkapselung 116A, die zweite isolierende Verkapselung 116B, die dritte isolierende Verkapselung 116C und die Umverteilungsstruktur (bzw. Interconnect-Struktur) 106. In bestimmten Ausführungsformen ist der Sperrabschnitt 120-BV mit dem Basisabschnitt 120-BS verbunden und von den Seitenwandabschnitten 120-SW umgeben und trennt die erste isolierende Verkapselung 116A, die zweite isolierende Verkapselung 116B und die dritte isolierende Verkapselung 116C voneinander.
  • 22 ist eine schematische Schnittansicht einer globalen Abschirmstruktur 120, die in der Packagestruktur PK4' gemäß der Ausführungsform von 21 verwendet wird, wobei andere Komponenten der besseren Darstellung halber weggelassen sind. Die globale Abschirmstruktur 120 wird unter Bezugnahme auf die 21 und 22 genauer beschrieben. Wie in den 21 und 22 gezeigt, enthält die globale Abschirmstruktur 120 in einigen Ausführungsformen eine erste Kammer 120-C1, eine zweite Kammer 120-C2 und eine dritte Kammer 120-C3, wobei die erste Kammer 120-C1, die zweite Kammer 120-C2 und die dritte Kammer 120-C3 voneinander getrennt sind. In der beispielhaften Ausführungsform sind die erste Kammer 120-C1, die zweite Kammer 120-C2 und die dritte Kammer 120-C3 durch den Sperrabschnitt 120-BV der globalen Abschirmstruktur 120 voneinander getrennt.
  • In ähnlicher Weise ist in der Packagestruktur PK4' der erste Halbleiter-Die 108 in der ersten Kammer 120-C1 angeordnet, und die erste isolierende Verkapselung 116A füllt die erste Kammer 120-C1 so aus, dass der erste Halbleiter-Die 108 und die erste passive Komponente PX1 verkapselt sind. In einigen Ausführungsformen ist der zweite Halbleiter-Die 110 in der zweiten Kammer 120-C2 angeordnet, und die zweite isolierende Verkapselung 116B füllt die zweite Kammer 120-C2 so aus, dass der zweiten Halbleiter-Die 110 und die dritte passive Komponente PX3 verkapselt sind. In einigen Ausführungsformen ist der dritte Halbleiter-Die 109 in der dritten Kammer 120-C3 angeordnet, und die dritte isolierende Verkapselung 116C füllt die dritte Kammer 120-C3 so aus, dass der dritte Halbleiter-Die 109 und die zweite passive Komponente PX2 verkapselt sind. In bestimmten Ausführungsformen ist die Umverteilungsstruktur (bzw. Interconnect-Struktur) 106 über der ersten Kammer 120-C1, der zweiten Kammer 120-C2 und der dritten Kammer 120-C2 angeordnet, wobei Seitenwände der Umverteilungsstruktur (bzw. Interconnect-Struktur) 106 von der globalen Abschirmstruktur 120 umgeben sind.
  • 23 ist eine schematische Draufsicht einer Packagestruktur gemäß einigen weiteren beispielhaften Ausführungsformen der vorliegenden Offenbarung. Die in 23 gezeigte Draufsicht ähnelt der Draufsicht der in 19A gezeigten Packagestruktur PK3'. Daher werden dieselben Referenzzeichen verwendet, um dieselben oder ähnliche Teile zu kennzeichnen, und ihre detaillierte Beschreibung wird hier weggelassen.
  • In der in 19A gezeigten Draufsicht sind der erste Halbleiter-Die 108, der zweite Halbleiter-Die 110 und der dritte Halbleiter-Die 109 nebeneinander angeordnet, wobei zwei Kammerabschirmstrukturen 118 die Halbleiter-Dies (108, 109, 110) voneinander trennen. Weiterhin befindet sich der dritte Halbleiter-Die 109 in einer Position zwischen dem ersten Halbleiter-Die 108 und dem zweiten Halbleiter-Die 110. Die Offenbarung ist jedoch nicht darauf beschränkt, und die Positionen der Halbleiter-Dies (108, 109, 110) und der Kammerabschirmstrukturen 118 können gemäß den Design-Anforderungen neu angeordnet werden.
  • Zum Beispiel sind unter Bezugnahme auf 23 der erste Halbleiter-Die 108, der zweite Halbleiter-Die 110 und der dritte Halbleiter-Die 109 ebenfalls voneinander getrennt. Der erste Halbleiter-Die 108, der zweite Halbleiter-Die 110 und der dritte Halbleiter-Die 109 sind jedoch unter Verwendung einer einzigen T-förmigen Kammerabschirmstruktur 118 voneinander getrennt. Zusätzlich sind die Positionen des ersten Halbleiter-Dies 108, des zweiten Halbleiter-Dies 110 und des dritten Halbleiter-Dies 109 auch neu angeordnet, so dass sowohl der zweite Halbleiter-Die 110 als auch der dritte Halbleiter-Die 109, die kleinere Flächen einnehmen, neben dem ersten Halbleiter-Die 108 angeordnet sind, der eine größere Fläche einnimmt. Darüber hinaus können die erste isolierende Verkapselung 116A, die zweite isolierende Verkapselung 116B und die dritte isolierende Verkapselung 116C alle (in der Draufsicht) eine polygonale Form/einen unregelmäßigen Umriss aufweisen, der gemäß den Design-Anforderungen angepasst werden kann. Außerdem kann die Anzahl der passiven Komponenten (PX1, PX2, PX3) neben dem ersten Halbleiter-Die 108, dem zweiten Halbleiter-Die 110 und dem dritten Halbleiter-Die 109 ebenfalls gemäß den Design-Anforderungen abgestimmt werden.
  • In den oben erwähnten Ausführungsformen wird eine Umverteilungsstruktur anstelle von Substraten in herkömmlichen Packages für die Zwischenverbindung verwendet. Darüber hinaus kann die isolierende Verkapselung auf einer Seite der Umverteilungsstruktur durch selektives Formen ausgebildet werden, um unregelmäßige Umrisse mit einem flexiblen Design auszubilden. Ferner ist zwischen den Halbleiter-Dies eine Kammerabschirmstruktur vorgesehen, um Störungen zwischen den Chips zu minimieren. Als solches kann eine Packagestruktur mit geringerer Dicke, geringerem Verzug (aufgrund eines geringeren Volumens der isolierenden Verkapselung), flexibleren Designs und besserer Leistung erreicht werden.

Claims (19)

  1. Packagestruktur, umfassend: eine Umverteilungsstruktur, die mehrere dielektrische Schichten und mehrere leitfähige Schichten enthält, die abwechselnd gestapelt sind, wobei die Umverteilungsstruktur eine erste Oberfläche und eine zweite Oberfläche entgegengesetzt der ersten Oberfläche aufweist; einen ersten Halbleiter-Die, der auf der ersten Oberfläche der Umverteilungsstruktur angeordnet ist; mindestens eine erste passive Komponente, die auf der ersten Oberfläche der Umverteilungsstruktur neben dem ersten Halbleiter-Die angeordnet ist; einen zweiten Halbleiter-Die, der auf der ersten Oberfläche der Umverteilungsstruktur angeordnet ist; eine erste isolierende Verkapselung, die den ersten Halbleiter-Die und die mindestens eine erste passive Komponente verkapselt; eine zweite isolierende Verkapselung, die den zweiten Halbleiter-Die verkapselt, wobei die zweite isolierende Verkapselung von der ersten isolierenden Verkapselung getrennt ist; mindestens eine zweite passive Komponente, die auf der zweiten Oberfläche der Umverteilungsstruktur angeordnet ist; und eine globale Abschirmstruktur, die die erste isolierende Verkapselung und die zweite isolierende Verkapselung bedeckt und Seitenwände der Umverteilungsstruktur umgibt.
  2. Packagestruktur nach Anspruch 1, wobei die globale Abschirmstruktur die erste isolierende Verkapselung und die zweite isolierende Verkapselung konform bedeckt und die erste isolierende Verkapselung von der zweiten isolierenden Verkapselung trennt.
  3. Packagestruktur nach Anspruch 1 oder 2, die ferner eine Kammerabschirmstruktur enthält, die mit der globalen Abschirmstruktur und der Umverteilungsstruktur verbunden ist und die die erste isolierende Verkapselung von der zweiten isolierenden Verkapselung trennt.
  4. Packagestruktur nach Anspruch 3, wobei sich ein Material der Kammerabschirmstruktur von einem Material der globalen Abschirmstruktur unterscheidet.
  5. Packagestruktur nach einem der vorhergehenden Ansprüche, wobei die erste isolierende Verkapselung eine geneigte Seitenwand und eine Seitenwand aufweist, die senkrecht zur ersten Oberfläche der Umverteilungsstruktur ist, und wobei die geneigte Seitenwand und die Seitenwand der ersten isolierenden Verkapselung sich auf zwei entgegengesetzten Seiten der ersten isolierenden Verkapselung befinden.
  6. Packagestruktur nach Anspruch 5, wobei die zweite isolierende Verkapselung eine geneigte Seitenwand und eine Seitenwand aufweist, die senkrecht zur ersten Oberfläche der Umverteilungsstruktur ist, wobei die geneigte Seitenwand und die Seitenwand der zweiten isolierenden Verkapselung sich auf zwei entgegengesetzten Seiten der zweiten isolierenden Verkapselung befinden und wobei die Seitenwand der ersten isolierenden Verkapselung der Seitenwand der zweiten isolierenden Verkapselung gegenüberliegt.
  7. Packagestruktur nach einem der vorhergehenden Ansprüche, wobei die erste isolierende Verkapselung und/oder die zweite isolierende Verkapselung in einer Draufsicht der Packagestruktur eine polygonale Form mit unregelmäßigem Umriss aufweisen.
  8. Packagestruktur nach einem der vorhergehenden Ansprüche, ferner umfassend: einen dritten Halbleiter-Die, der auf der ersten Oberfläche der Umverteilungsstruktur angeordnet ist; und eine dritte isolierende Verkapselung, die den dritten Halbleiter-Die verkapselt, wobei die dritte isolierende Verkapselung von der ersten isolierenden Verkapselung und der zweiten isolierenden Verkapselung getrennt ist.
  9. Packagestruktur, umfassend: eine globale Abschirmstruktur mit mindestens einer ersten Kammer und einer zweiten Kammer, wobei die erste Kammer von der zweiten Kammer getrennt ist; einen ersten Halbleiter-Die, der in der ersten Kammer angeordnet ist; eine erste isolierende Verkapselung, die die erste Kammer ausfüllt und den ersten Halbleiter-Die verkapselt; einen zweiten Halbleiter-Die, der in der zweiten Kammer angeordnet ist; eine zweite isolierende Verkapselung, die die zweite Kammer ausfüllt und den zweiten Halbleiter-Die verkapselt; eine Interconnect-Struktur, die über der ersten Kammer und der zweiten Kammer angeordnet ist, wobei Seitenwände der Interconnect-Struktur von der globalen Abschirmstruktur umgeben sind; und mehrere passive Komponenten, die auf der Interconnect-Struktur angeordnet sind, wobei die mehreren passiven Komponenten auf zwei entgegengesetzten Oberflächen der Interconnect-Struktur angeordnet sind.
  10. Packagestruktur nach Anspruch 9, wobei die erste Kammer durch eine Kammerabschirmstruktur von der zweiten Kammer getrennt ist, wobei die Kammerabschirmstruktur mit der globalen Abschirmstruktur und der Interconnect-Struktur verbunden ist und die erste isolierende Verkapselung von der zweiten isolierenden Verkapselung trennt.
  11. Packagestruktur nach Anspruch 10, wobei sich ein Material der Kammerabschirmstruktur von einem Material der globalen Abschirmstruktur unterscheidet.
  12. Packagestruktur nach einem der Ansprüche 9 bis 11, wobei die globale Abschirmstruktur einen Basisabschnitt, Seitenwandabschnitte und einen Sperrabschnitt enthält, wobei der Basisabschnitt Rückseiten des ersten Halbleiter-Dies und des zweiten Halbleiter-Dies bedeckt, wobei die Seitenwandabschnitte mit dem Basisabschnitt verbunden sind und die erste isolierende Verkapselung, die zweite isolierende Verkapselung und die Interconnect-Struktur umgeben, wobei der Sperrabschnitt mit dem Basisabschnitt verbunden ist und von den Seitenwandabschnitten umgeben ist und die erste Kammer von der zweiten Kammer trennt und wobei der Sperrabschnitt die erste isolierende Verkapselung von der zweiten isolierenden Verkapselung trennt.
  13. Packagestruktur nach einem der Ansprüche 9 bis 12, wobei die erste isolierende Verkapselung und/oder die zweite isolierende Verkapselung in einer Draufsicht der Packagestruktur eine polygonale Form mit unregelmäßigem Umriss aufweisen.
  14. Packagestruktur nach einem der Ansprüche 9 bis 13, wobei die globale Abschirmstruktur ferner eine dritte Kammer enthält, die von der ersten Kammer und der zweiten Kammer getrennt ist, und wobei die Packagestruktur ferner enthält: einen dritten Halbleiter-Die, der in der dritten Kammer angeordnet ist; und eine dritte isolierende Verkapselung, die die dritte Kammer ausfüllt und den dritten Halbleiter-Die verkapselt.
  15. Verfahren zur Herstellung einer Packagestruktur, umfassend: Ausbilden einer Umverteilungsstruktur auf einem Träger, wobei das Ausbilden der Umverteilungsstruktur ein Ausbilden mehrerer dielektrischer Schichten und mehrerer leitfähiger Schichten umfasst, die abwechselnd gestapelt sind; Anordnen eines ersten Halbleiter-Dies und eines zweiten Halbleiter-Dies auf einer ersten Oberfläche der Umverteilungsstruktur; Anordnen mindestens einer ersten passiven Komponente auf der ersten Oberfläche der Umverteilungsstruktur; Ausbilden einer ersten isolierenden Verkapselung und einer zweiten isolierenden Verkapselung auf der ersten Oberfläche der Umverteilungsstruktur, wobei die erste isolierende Verkapselung den ersten Halbleiter-Die und die mindestens eine erste passive Komponente verkapselt und wobei die zweite isolierende Verkapselung den zweiten Halbleiter-Die verkapselt und von der ersten isolierenden Verkapselung getrennt ist; Entbonden des Trägers, so dass eine zweite Oberfläche der Umverteilungsstruktur freigelegt wird; Anordnen mindestens einer zweiten passiven Komponente auf der zweiten Oberfläche der Umverteilungsstruktur; und Ausbilden einer globalen Abschirmstruktur so, dass sie die erste isolierende Verkapselung und die zweite isolierende Verkapselung umgibt und Seitenwände der Umverteilungsstruktur bedeckt.
  16. Verfahren nach Anspruch 15, wobei das Ausbilden der ersten isolierenden Verkapselung und der zweiten isolierenden Verkapselung umfasst: Ausbilden eines Isoliermaterials, das den ersten Halbleiter-Die, den zweiten Halbleiter-Die und die mindestens eine erste passive Komponente verkapselt; und Entfernen von Teilen des Isoliermaterials, um die erste isolierende Verkapselung und die zweite isolierende Verkapselung auszubilden, wobei durch das Entfernen des Isoliermaterials ein Graben so ausgebildet wird, dass die erste isolierende Verkapselung von der zweiten isolierenden Verkapselung getrennt ist.
  17. Verfahren nach Anspruch 16, wobei die globale Abschirmstruktur konform über der ersten isolierenden Verkapselung, der zweiten isolierenden Verkapselung und in dem Graben ausgebildet wird.
  18. Verfahren nach Anspruch 16 oder 17, das ferner ein Füllen des Grabens mit einer Kammerabschirmstruktur und ein Ausbilden der globalen Abschirmstruktur über der ersten isolierenden Verkapselung, der Kammerabschirmstruktur und der zweiten isolierenden Verkapselung umfasst, wobei die Kammerabschirmstruktur mit der globalen Abschirmstruktur verbunden ist.
  19. Verfahren nach einem der Ansprüche 16 bis 18, ferner umfassend: Anordnen eines dritten Halbleiter-Dies auf der ersten Oberfläche der Umverteilungsstruktur; und Ausbilden einer dritten isolierenden Verkapselung, die den dritten Halbleiter-Die verkapselt, wobei die dritte isolierende Verkapselung von der ersten isolierenden Verkapselung und der zweiten isolierenden Verkapselung getrennt ist.
DE102021100220.6A 2020-01-21 2021-01-08 Package-Struktur und deren Herstellungsverfahren Active DE102021100220B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062964034P 2020-01-21 2020-01-21
US62/964,034 2020-01-21
US16/921,907 US11302650B2 (en) 2020-01-21 2020-07-06 Package structure and method of fabricating the same
US16/921,907 2020-07-06

Publications (2)

Publication Number Publication Date
DE102021100220A1 DE102021100220A1 (de) 2021-07-22
DE102021100220B4 true DE102021100220B4 (de) 2024-06-13

Family

ID=76650501

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021100220.6A Active DE102021100220B4 (de) 2020-01-21 2021-01-08 Package-Struktur und deren Herstellungsverfahren

Country Status (1)

Country Link
DE (1) DE102021100220B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170098634A1 (en) 2015-10-02 2017-04-06 Qualcomm Incorporated INTEGRATED DEVICE COMPRISING EMBEDDED PACKAGE ON PACKAGE (PoP) DEVICE
US20190371731A1 (en) 2018-06-04 2019-12-05 Samsung Electronics Co., Ltd. Semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170098634A1 (en) 2015-10-02 2017-04-06 Qualcomm Incorporated INTEGRATED DEVICE COMPRISING EMBEDDED PACKAGE ON PACKAGE (PoP) DEVICE
US20190371731A1 (en) 2018-06-04 2019-12-05 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
DE102021100220A1 (de) 2021-07-22

Similar Documents

Publication Publication Date Title
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102019130567B4 (de) Package mit brücken-die zum verbinden und verfahren zu dessen herstellung
DE102014019414B4 (de) Fan-out-Gehäuse und Verfahren zu seiner Herstellung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102020120137B4 (de) Halbleiterpackage und verfahren
DE102019109690A1 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102016119033A1 (de) Integriertes Passivvorrichtungs-Package und Verfahren zum Ausbilden von diesem
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
US20210225776A1 (en) Package structure and method of fabricating the same
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102018122228B4 (de) Integriertes Multichip-Fan-Out-Package sowie Verfahren zu dessen Herstellung
DE102020115150B4 (de) Giga-interposer-integration durch chip-on-wafer-on-substrat und verfahren zur bildung von chip-on-wafer-on-substrate-paketen
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102017126181A1 (de) Leitfähige Durchkontaktierungen in Halbleiterpackages und Verfahren zur Herstellung derselben
DE102021112540B4 (de) Antennenvorrichtung und -verfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102019129840B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102017123326A1 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102021100220B4 (de) Package-Struktur und deren Herstellungsverfahren
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102018127314A1 (de) Integriertes Schaltkreis-Package und Verfahren
DE102021117989A1 (de) Hocheffiziente wärmeabführung mittels diskreter thermischer grenzflächenmaterialschichten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division