TW201714276A - 包括嵌入式層疊封裝(PoP)裝置的積體裝置 - Google Patents

包括嵌入式層疊封裝(PoP)裝置的積體裝置 Download PDF

Info

Publication number
TW201714276A
TW201714276A TW105131213A TW105131213A TW201714276A TW 201714276 A TW201714276 A TW 201714276A TW 105131213 A TW105131213 A TW 105131213A TW 105131213 A TW105131213 A TW 105131213A TW 201714276 A TW201714276 A TW 201714276A
Authority
TW
Taiwan
Prior art keywords
package
encapsulation layer
pop
die
implementations
Prior art date
Application number
TW105131213A
Other languages
English (en)
Other versions
TWI661532B (zh
Inventor
拉杰尼許 庫馬爾
金鎮寛
米林德 沙
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201714276A publication Critical patent/TW201714276A/zh
Application granted granted Critical
Publication of TWI661532B publication Critical patent/TWI661532B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/80—Services using short range communication, e.g. near-field communication [NFC], radio-frequency identification [RFID] or low energy communication
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Casings For Electric Apparatus (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Transceivers (AREA)

Abstract

一種積體裝置包括印刷電路板（PCB）以及耦合至印刷電路板（PCB）的層疊封裝（PoP）裝置。層疊封裝（PoP）裝置包括包含第一電子封裝組件（例如，第一晶粒）的第一封裝以及耦合至第一封裝的第二封裝。積體裝置包括在第一封裝與第二封裝之間形成的第一封裝層。積體裝置包括至少部分地封裝層疊封裝（PoP）裝置的第二封裝層。積體裝置被配置成提供蜂巢功能性、無線保真功能性、以及藍芽功能性。在一些實現中，第一封裝層與第二封裝層分開。在一些實現中，第二封裝層包括第一封裝層。層疊封裝（PoP）裝置包括位於第一封裝和第二封裝之間的間隙控制器。

Description

包括嵌入式層疊封裝（PoP）裝置的積體裝置
各種特徵可係關於積體裝置，並且尤其係關於包括嵌入式層疊封裝（PoP）裝置的積體裝置。
行動設備（諸如智慧型電話、平板設備、物聯網路（IoT）等）需要大量組件、晶片組等。通常，這些組件被提供在具有一或多個積體電路的印刷電路板上。將這些組件一起封裝到產品中正變得日益具有挑戰性。圖1圖示了積體裝置100，該積體裝置100包括印刷電路板（PCB）102、第一積體電路（IC）封裝104、第二積體電路（IC）封裝106、被動組件108（例如，電容器）、以及蓋板130。第一積體電路（IC）封裝104、第二積體電路（IC）封裝106、以及被動組件108耦合至印刷電路板（PCB）102。
蓋板130耦合至印刷電路板（PCB）102。蓋板130可以是覆蓋第一積體電路（IC）封裝104、第二積體電路（IC）封裝106、以及被動組件108並且保護它們免受外部環境影響的金屬材料。蓋板130的使用導致積體裝置100中的空隙。由此，在積體裝置100中存在被浪費的空間。積體裝置100中的此被浪費的空間限制了積體裝置100可以有多小，這進而限制了可實現積體裝置的裝置類型。
減小積體裝置的大小提出了若干技術障礙和挑戰。首先，由於積體電路（IC）被封裝得彼此較為接近，因而它們開始顯著地干擾彼此，這可導致一或多個無功能的IC。其次，在積體裝置中較接近地封裝IC可導致結構缺陷，這可導致有缺陷的或無功能的積體裝置。
圖2圖示了當接近地將IC封裝在一起時此類缺陷的實例。如圖所示，圖2圖示了包括第一封裝202、第二封裝204和空隙290的層疊封裝（PoP）裝置200。第一封裝202包括第一晶粒220、第一封裝基板222、以及第一封裝層250。第一封裝基板222包括第一複數個焊盤224和第一焊盤226。第一晶粒220經由第一複數個焊球228耦合到第一封裝基板222。具體地，第一晶粒220經由第一複數個焊球228耦合至第一複數個焊盤224。第二複數個焊球236耦合至第一封裝基板222。
第二封裝204包括第二晶粒240、第二封裝基板242、第二焊盤246、第三複數個焊球256、以及第二封裝層260。第二晶粒240耦合至第二封裝基板242。第二封裝204經由第三複數個焊球256耦合至第一封裝202。例如，第三複數個焊球256耦合至第一封裝基板222的第一焊盤226以及第二封裝204的第二焊盤246。
圖2圖示了第一晶粒220與第二封裝204的第二封裝基板242之間的空隙290。空隙290是第一封裝層250中的空間。空隙290可發生在第一晶粒220與第二封裝基板242之間的間隙或空間太小或太窄以至於不允許第一封裝層250完全在第一晶粒220與第二封裝基板242之間流動時。
由於缺少該空間周圍的結構支撐，空隙290的存在可導致層疊封裝（PoP）裝置200中的翹曲及/或變形（如由箭頭所圖示的）。翹曲及/或變形的一個不期望的副作用為可在第三複數個焊球256與第一焊盤226和第二焊盤246之間出現的弱接合及/或斷開接合。例如，如圖2中所示，層疊封裝裝置（PoP）200的翹曲及/或變形導致第一焊盤226與第二焊盤246之間增加的分隔，這有效地使第三複數個焊球256伸長（如由箭頭所圖示的）並且導致層疊封裝（PoP）裝置200中較弱的接合及/或斷開的接合。弱接合及/或斷開接合可妨礙信號正確地穿過層疊封裝（PoP）裝置，從而導致有缺陷的層疊封裝（PoP）裝置。由此，為了避免此負面效應，第一晶粒220與第二封裝基板242之間的間隙或空間不得不增加，這有效地增加了層疊封裝（PoP）裝置200的大小，這是不期望的。
希望減小諸裝置和封裝的大小、高度及/或空間，以使得這些裝置和封裝被置於較小的設備中。理想地，此類裝置或封裝將具有較佳的形狀因數、製造成本較低，而同時滿足行動設備、物聯網路（IoT）設備、及/或可穿戴設備的需要及/或要求。
各種特徵一般涉及積體裝置，並且尤其涉及包括嵌入式層疊封裝（PoP）裝置的積體裝置。在一些實施例中，裝置的各種组件可被組合到單個封裝中，從而導致系統級封裝（SiP）。SiP可包括複數個組件（諸如應用處理器、數據機、WiFi、全球定位系統、藍芽、射頻組件）以提供起作用的行動通訊設備（諸如行動電話、IoT設備等）。在一些實施例中，SiP可被提供為密閉地密封的封裝。在SiP內，這些組件可例如用模塑材料來覆蓋或封裝，並且使用模製件中的一或多個導電材料層來彼此隔離。這些導電層可提供信號隔離，減少雜訊，改進SiP的密封性、可靠性和耐久性。
例如，積體裝置可包括印刷電路板（PCB）以及耦合至印刷電路板（PCB）的層疊封裝（PoP）裝置。層疊封裝（PoP）裝置包括包含第一晶粒的第一封裝、耦合至第一封裝的第二封裝、以及在第一晶粒與第二封裝之間形成的第一封裝層。積體裝置包括至少部分地封裝層疊封裝（PoP）裝置的第二封裝層。積體裝置被配置成提供蜂巢功能性、無線保真（WiFi）功能性、以及藍芽功能性。
另一實例提供了一種設備，該設備包括印刷電路板（PCB）以及耦合至印刷電路板（PCB）的層疊封裝（PoP）裝置。層疊封裝（PoP）裝置包括包含第一電子封裝組件的第一封裝以及耦合至第一封裝的第二封裝。該設備包括在第一封裝與第二封裝之間形成的第一封裝層，以及至少部分地封裝層疊封裝（PoP）裝置的第二封裝層。該設備被配置成提供蜂巢功能性裝置、無線保真（WiFi）功能性裝置、以及藍芽功能性裝置。
另一實例提供了一種用於製造積體裝置的方法。該方法提供印刷電路板（PCB）。該方法將層疊封裝（PoP）裝置耦合至印刷電路板（PCB）。耦合層疊封裝（PoP）裝置包括提供包括第一電子封裝組件的第一封裝以及將第二封裝耦合至第一封裝。該方法在第一封裝與第二封裝之間形成第一封裝層。該方法形成至少部分地封裝層疊封裝（PoP）裝置的第二封裝層。該積體裝置被配置成提供蜂巢功能性、無線保真（WiFi）功能性、以及藍芽功能性。
在以下描述中，提供了具體細節以提供對本案的各態樣的透徹理解。然而，本發明所屬領域中具有通常知識者將理解，沒有這些具體細節亦可實踐這些態樣。例如，電路可能用方塊圖示出以避免使這些態樣湮沒在不必要的細節中。在其他例子中，公知的電路、結構和技術可能不被詳細示出以免模糊本案的這些態樣。
一些特徵涉及一種積體裝置，其包括印刷電路板（PCB）以及耦合至印刷電路板（PCB）的層疊封裝（PoP）裝置。層疊封裝（PoP）裝置包括包含第一電子封裝組件（例如，第一晶粒）的第一封裝以及耦合至第一封裝的第二封裝。積體裝置包括在第一封裝與第二封裝之間形成的第一封裝層。積體裝置包括至少部分地封裝層疊封裝（PoP）裝置的第二封裝層。積體裝置被配置成提供蜂巢功能性、無線保真（WiFi）功能性、以及藍芽功能性。在一些實現中，第一封裝層與第二封裝層分開。在一些實現中，第二封裝層包括第一封裝層。層疊封裝（PoP）裝置包括位於第一封裝和第二封裝之間的至少一個間隙控制器。該積體裝置包括積體裝置及/或系統級封裝（SiP）。
在一些實現中，裝置及/或封裝的高度可以沿封裝的Z方向來定義，該Z方向在本案的附圖中示出。在一些實現中，裝置及/或封裝的Z方向可以沿裝置及/或封裝的頂部部分與底部部分之間的軸線來定義。術語「頂部」和「底部」可被任意地指派，然而，作為一實例，裝置及/或封裝的頂部部分可以是包括封裝層的部分，而封裝的底部部分可以是包括重分佈部分或複數個焊球的部分。在一些實現中，封裝的頂部部分可以是封裝的背側，而封裝的底部部分可以是封裝的前側。封裝的前側可以是封裝的主動側。頂部部分可以是相對於較低部分的較高部分。底部部分可以是相對於較高部分的較低部分。頂部部分和底部部分的進一步實例將在以下進一步描述。
封裝的X-Y方向可代表封裝的橫向方向及/或版圖。X-Y方向的實例在本案的附圖中示出及/或在以下進一步描述。在本案的許多附圖中，跨X-Z橫截面或X-Z平面示出裝置及/或封裝及其相應組件。然而，在一些實現中，可跨Y-Z橫截面或Y-Z平面表示封裝及其相應組件。
在一些實現中，互連是裝置或封裝的允許或者促成兩個點、元件及/或組件之間的電連接的元件或組件。在一些實現中，互連可以包括跡線、通孔、焊盤、柱、重分佈金屬層、及/或凸塊下金屬化（UBM）層。在一些實現中，互連是可被配置成為信號（例如，資料信號、接地信號、功率信號）提供電路徑的導電材料。互連可以是電路的一部分。互連可包括一個以上元件或組件。 包括嵌入式層疊封裝（PoP）裝置的示例性積體裝置
圖3圖示了積體裝置301，其包括層疊封裝（PoP）裝置300、封裝302-311、被動組件315、封裝層316、內部遮罩330、外部遮罩340、以及印刷電路板（PCB）350。積體裝置301可包括系統級封裝（SiP）。封裝302-311中的一或多個封裝可包括積體電路（IC）封裝。一或多個封裝302-311可以是電子封裝組件的實例。
層疊封裝（PoP）裝置300、封裝302-311、被動組件315（例如，電容器）、內部遮罩430、以及外部遮罩440耦合至印刷電路板（PCB）350。封裝層316可部分地或完全地以各種方式封裝或覆蓋層疊封裝（PoP）裝置300、封裝302-311、被動組件315、以及內部遮罩330。儘管被提供為單個系統級封裝，但是這些組件可機械地及/或電氣地彼此隔離。
例如，亦如圖所示，圖3圖示了內部遮罩330可被配置成包圍一或多個封裝302-311及/或層疊封裝（PoP）裝置300。在一些實現中，內部遮罩330被配置成隔離一或多個封裝302-311及/或層疊封裝（PoP）裝置300，以使得它們不會彼此干擾。封裝（例如，封裝302-311）可包括晶粒或者可以是晶粒（例如，半導體裝置）。封裝（例如，封裝302-311）可包括晶片級封裝（WLP）。
封裝層316充當裝置300的組件的覆蓋或保護結構。封裝層316可以是具有各種黏度和熱性質的模塑複合物。本發明所屬領域中具有通常知識者將認識到，可在封裝層316中使用其他類型的材料。
外部遮罩340被配置成至少部分地包圍封裝層316。外部遮罩340耦合至內部遮罩330。內部遮罩330和外部遮罩340的組合可提供用於積體裝置301的遮罩。內部遮罩330和外部遮罩340可包括導電材料（例如，金屬、銅）。內部遮罩330和外部遮罩340可具有相同或不同材料。在一些實現中，內部遮罩330可包括金屬薄片。在一些實現中，內部遮罩330具有約250微米（μm）或更小的厚度。在一些實現中，外部遮罩340具有約50微米（μm）或更小的厚度。
積體裝置301可包括配置成提供若干行動功能性和能力的任何組件，包括但不限於定位功能性、無線連通性功能性（例如，無線通訊）、及/或蜂巢連通性功能性（例如，蜂巢通訊）。定位功能性、無線及/或蜂巢連通性功能性的實例包括全球定位系統（GPS）功能性、無線保真（WiFi）功能性、藍芽功能性、以及射頻（RF）功能性（例如，射頻前端（RFFE）功能性）。RFFE功能性的實例包括行動通訊全球系統（GSM）、寬頻分碼多工存取（WCDMA）、分頻雙工長期進化（FDD-LTE）、分時雙工長期進化（TDD-LTE）。這些功能性可在一或多個封裝302-311及/或層疊封裝（PoP）裝置300中實現。以上行動功能性在以下圖11中進一步描述。
圖3進一步圖示了積體裝置301可包括嵌入式層疊封裝（PoP）裝置300。在一些實現中，將層疊封裝（PoP）裝置300嵌入積體裝置301提供了具有小於其他一般積體裝置的總形狀因數（例如，大小、面積、體積）的積體裝置，而同時提供了包括全面、全部及/或完整範圍的行動功能性的積體裝置。具有此類行動功能性的積體裝置的示例性大小在以下圖11中進一步描述。
在一些實現中，經由本案中描述的結構及/或製造程序來使得包括以上行動功能性（例如，蜂巢功能性、無線保真（WiFi）功能性和藍芽功能性）中的至少一些行動功能性的積體裝置301成為可能。如將在以下進一步描述的，製造具有許多行動功能性、小形狀因數並且被封裝在封裝層（例如，由封裝層完全封裝）的積體裝置（例如，積體裝置301）包括在本案中解決的許多製造和生產挑戰。具體地，隨著積體裝置中的各組件的大小以及各組件之間的間隔變得越來越小，出現了導致積體裝置中的效能和可靠性問題的缺陷。這些問題是提供行動功能性（例如，蜂巢功能性、無線保真（WiFi）功能性、藍芽功能性）的積體裝置特別關注的問題，因為這些積體裝置被實現在較小的電子設備中。本案中描述的積體裝置（例如，積體裝置301）和製造程序提供了解決那些問題、關注、困難和挑戰的解決方案。
圖3進一步圖示了經由使用一或多個封裝層來密閉地密封的積體裝置301的實例，該一或多個封裝層的使用幫助改進積體裝置301的可靠性和耐久性。
圖4-7圖示了跨包括層疊封裝（PoP）裝置的積體裝置301的橫截面BB的各種剖視圖。儘管未在圖4-7中示出，但是在一些實現中，層疊封裝（PoP）裝置可包括一或多個間隙控制器。一些間隙控制器的實例在以下參照圖12-25來進一步描述。
圖4圖示了積體裝置301的剖視圖。如圖4中所示，積體裝置301包括印刷電路板（PCB）350、層疊封裝（PoP）裝置300、封裝302、被動組件315、封裝層316（例如，第二封裝層）、內部遮罩330、以及外部遮罩340。印刷電路板（PCB）350包括複數個互連360（例如，焊盤）。層疊封裝（PoP）裝置300、封裝302、被動組件315、內部遮罩330、以及外部遮罩340耦合至印刷電路板（PCB）350。封裝層316至少部分地封裝層疊封裝（PoP）裝置300、封裝302、被動組件315、以及內部遮罩330。
層疊封裝（PoP）裝置300包括第一封裝401、第二封裝402、以及第一封裝層416。第二封裝402經由複數個封裝互連427耦合至第一封裝401。該複數個封裝互連427包括焊料互連（例如，焊球）。
第一封裝401包括第一封裝基板410和第一晶粒411。第二封裝402包括第二封裝基板420和第二晶粒421。第一封裝層416被形成在第一封裝401與第二封裝402之間。具體地，第一封裝層416至少形成在第一晶粒411（例如，第一晶粒411的背側表面）與第二封裝基板420（例如，第二封裝基板420的底部表面）之間。
圖4圖示了封裝層316和第一封裝層416是分開的封裝層。在一些實現中，本發明所屬領域中具有通常知識者將認識到，封裝層疊封裝（PoP）裝置300的封裝層可以是在層疊封裝（PoP）裝置300中形成的相同封裝層。
圖5圖示了包括層疊封裝（PoP）裝置的積體裝置501。圖5的積體裝置501類似於圖4的積體裝置301，不同之處在於層疊封裝（PoP）裝置500被不同地嵌入在積體裝置501中。
層疊封裝（PoP）裝置500包括第一封裝401以及第二封裝402。第一封裝401包括第一封裝基板410和第一晶粒411。第二封裝402經由複數個封裝互連427耦合至第一封裝401。
如圖5中所示，封裝層316至少部分地封裝層疊封裝（PoP）裝置500，並且是在第一封裝401與第二封裝402之間形成的。具體地，封裝層316至少形成在第一晶粒411（例如，第一晶粒411的背側表面）與第二封裝基板420（例如，第二封裝基板420的底部表面）之間。在一些實現中，提供封裝和嵌入層疊封裝（PoP）裝置500兩者的封裝層可實現低成本並且具有小形狀因數的積體裝置501，因為它可減少製造積體裝置的程序數目。
圖6圖示了包括層疊封裝（PoP）裝置的積體裝置601。圖6的積體裝置601類似於圖4的積體裝置301，不同之處在於積體裝置601可包括不同於積體裝置301的內部遮罩330的內部遮罩630。具體地，內部遮罩630可以比內部遮罩330更薄。在一些實現中，使用不同於內部遮罩330的製程來形成內部遮罩630。如以上提及的，內部遮罩330可包括已被加工以形成期望形狀並且隨後用焊料或某種其他導電機制耦合至印刷電路板（PCB）350的金屬薄片。在一些實現中，內部遮罩630可以是在封裝層316的空腔中形成（例如，沉積、黏貼）的金屬層（例如，銅層）。內部遮罩630耦合至外部遮罩340和印刷電路板（PCB）350。
圖7圖示了包括層疊封裝（PoP）裝置的積體裝置701。圖7的積體裝置701類似於圖6的積體裝置601，不同之處在於層疊封裝（PoP）裝置500被不同地嵌入在積體裝置701中。
層疊封裝（PoP）裝置500包括第一封裝401以及第二封裝402。第一封裝401包括第一封裝基板410和第一晶粒411。第二封裝402經由複數個封裝互連427耦合至第一封裝401。
如圖7中所示，封裝層316至少部分地封裝層疊封裝（PoP）裝置500，並且是在第一封裝401與第二封裝402之間形成的。具體地，封裝層316至少形成在第一晶粒411（例如，第一晶粒411的背側表面）與第二封裝基板420（例如，第二封裝基板420的底部表面）之間。在一些實現中，提供封裝和嵌入層疊封裝（PoP）裝置500兩者的封裝層可實現低成本並且具有小形狀因數的積體裝置701，因為它可減少製造積體裝置的程序數目。
儘管未在圖4-7中示出，但是在一些實現中，層疊封裝（PoP）裝置（例如，300、500）可包括一或多個間隙控制器。間隙控制器可被配置成提供層疊封裝（PoP）裝置中的機械支撐和穩定性。間隙控制器可被提供以確保有足夠的空間使封裝層（例如，316、416）在第一晶粒411與第二封裝基板420之間形成。在一些實現中，一或多個間隙控制器可包括導電的一或多個材料。然而，間隙控制器被配置成不為電信號提供電路徑。間隙控制器的實例在以下參照圖12-25來進一步描述。
相應地，圖3-7描述了積體裝置（例如，SiP）中的各種層疊封裝（PoP）裝置。不同實現可將不同的層疊封裝（PoP）裝置嵌入到積體裝置中。以下參照至少圖12-25來進一步描述可在積體裝置301及/或本案中描述的任何其他積體裝置中實現及/或嵌入的不同層疊封裝（PoP）裝置的詳細實例。
已描述了包括嵌入式層疊封裝（PoP）裝置的積體裝置的各種實例，現在將描述用於製造包括嵌入式層疊封裝（PoP）裝置的積體裝置的各種程序和方法。 用於製造包括嵌入式層疊封裝（PoP）裝置的積體裝置的示例性序列
在一些實現中，提供/製造包括嵌入式層疊封裝（PoP）裝置的積體裝置包括若干程序。圖8圖示了用於提供/製造包括嵌入式層疊封裝（PoP）裝置的積體裝置的示例性序列。在一些實現中，圖8的序列可被用於製造包括圖3-5的嵌入式層疊封裝（PoP）裝置的積體裝置及/或本案中描述的其他積體裝置。現在將在提供/製造圖5的積體裝置的上下文中描述圖8。
應當注意，圖8的序列可以組合一或多個階段以簡化及/或闡明用於提供包括嵌入式層疊封裝（PoP）裝置的積體裝置的序列。在一些實現中，各程序的次序可被改變或修改。
階段1圖示了在提供包括複數個互連360的印刷電路板（PCB）350之後的狀態。在一些實現中，印刷電路板（PCB）350由供應商提供或者被製造。
階段2圖示了層疊封裝（PoP）裝置500、內部遮罩330、以及被動組件315耦合至印刷電路板（PCB）350。在一些實現中，焊料回流製程被用於將層疊封裝（PoP）裝置500、內部遮罩330、以及被動組件315（例如，經由使用焊料互連）耦合至印刷電路板（PCB）350。例如，內部遮罩330經由焊料互連332耦合至印刷電路板（PCB）350。
階段3圖示了封裝層316至少部分地形成在層疊封裝（PoP）裝置500、內部遮罩330、以及被動組件315之上。例如，封裝層316可使用利用已知製程和工具固化的模塑複合物和溫度來形成。
階段4圖示了在封裝層316中形成使內部遮罩330的一部分暴露的空腔830之後的狀態。不同實現可使用不同製程來形成空腔830。鐳射製程及/或光刻製程可被用於形成空腔830。
階段5圖示了在封裝層316上形成外部遮罩340之後的狀態。外部遮罩340可使用各種材料（諸如導電糊劑、銅或其他導電金屬等）來形成。如階段5處所示，外部遮罩340耦合至內部遮罩330和印刷電路板（PCB）350。在一些實現中，階段5圖示了包括層疊封裝（PoP）裝置500、封裝302、被動組件315、內部遮罩330、焊料互連332、封裝層316、印刷電路板（PCB）350、以及外部遮罩340的積體裝置601。 用於製造包括嵌入式層疊封裝（PoP）裝置的積體裝置的示例性序列
在一些實現中，提供/製造包括嵌入式層疊封裝（PoP）裝置的積體裝置包括若干程序。圖9圖示了用於提供/製造包括嵌入式層疊封裝（PoP）裝置的積體裝置的示例性序列。在一些實現中，圖9的序列可被用於製造包括圖3-5的嵌入式層疊封裝（PoP）裝置的積體裝置及/或本案中描述的其他積體裝置。現在將在提供/製造圖6的積體裝置的上下文中描述圖9。
應當注意，圖9的序列可以組合一或多個階段以簡化及/或闡明用於提供包括嵌入式層疊封裝（PoP）裝置的積體裝置的序列。在一些實現中，各程序的次序可被改變或修改。
階段1圖示了在提供包括複數個互連360的印刷電路板（PCB）350之後的狀態。在一些實現中，印刷電路板（PCB）350由供應商提供或者被製造。
階段2圖示了層疊封裝（PoP）裝置300以及被動組件315耦合至印刷電路板（PCB）350。在一些實現中，焊料回流製程被用於將層疊封裝（PoP）裝置300以及被動組件315（例如，經由使用焊料互連）耦合至印刷電路板（PCB）350。
階段3圖示了封裝層316至少部分地形成在層疊封裝（PoP）裝置300以及被動組件315之上。
階段4圖示了在封裝層316中形成空腔1030。不同實現可使用不同製程來形成空腔930。鐳射製程及/或光刻製程可被用於形成空腔930。
階段5圖示了用導電材料填充空腔930以形成內部遮罩630。不同實現可將不同製程用於形成內部遮罩630。在一些實現中，黏貼製程、鍍敷製程、及/或噴濺製程可被用於填充空腔930以形成內部遮罩630。
階段6圖示了在封裝層316上形成外部遮罩340。如階段6處所示，外部遮罩340耦合至內部遮罩630和印刷電路板（PCB）350。在一些實現中，階段6圖示了包括層疊封裝（PoP）裝置300、封裝302、被動組件315、內部遮罩630、封裝層316、印刷電路板（PCB）350、以及外部遮罩340的積體裝置501。 用於製造包括嵌入式層疊封裝（PoP）裝置的積體裝置的示例性方法
在一些實現中，提供/製造包括嵌入式層疊封裝（PoP）裝置的積體裝置包括若干程序。圖10圖示了用於提供/製造包括嵌入式層疊封裝（PoP）裝置的積體裝置的方法1000的示例性流程圖。在一些實現中，圖10的方法可被用於提供/製造包括圖3-7的嵌入式層疊封裝（PoP）裝置的積體裝置及/或本案中描述的其他積體裝置。現在將在提供/製造圖5的裝置封裝的上下文中描述圖10。
應當注意，圖10的流程圖可以組合一或多個程序以簡化及/或闡明用於提供積體裝置的方法。在一些實現中，各程序的次序可被改變或修改。
在階段1005，層疊封裝（PoP）裝置（例如，300）、至少一個封裝（例如，302）、以及內部遮罩（例如，330）耦合至印刷電路板（PCB）（例如，350）。圖8中圖示和描述了將層疊封裝（PoP）裝置、至少一個封裝、以及內部遮罩耦合至印刷電路板（PCB）的實例（例如，圖8的階段2）。焊料回流製程可被用於將層疊封裝（PoP）裝置、至少一個封裝、以及內部遮罩耦合至（例如，經由複數個焊料互連）印刷電路板（PCB）。
在階段1010，執行去焊料程序以移除可能在將層疊封裝（PoP）裝置、至少一個封裝、以及內部遮罩耦合至印刷電路板（PCB）期間已累積的殘餘。
在階段1015，提供至少部分地封裝層疊封裝（PoP）裝置的封裝層（例如，第一封裝層416）。在一些實現中，所提供的封裝層可在層疊封裝（PoP）裝置中形成。例如，在層疊封裝（PoP）裝置500的第一封裝401的第一晶粒411與層疊封裝（PoP）裝置的第二封裝402的第二封裝基板420之間形成至少部分地封裝層疊封裝（PoP）裝置500的封裝層（例如，封裝層316）。
可任選地，在階段1020，可標記層疊封裝（PoP）裝置，這可包括使用鐳射來標記封裝層的諸部分。
在一些實現中，在晶片上併發地製造若干層疊封裝（PoP）裝置。在此類實例中，在階段1025，晶片可被切單以形成個體層疊封裝（PoP）裝置。
在階段1030，形成封裝層上方的外部遮罩。在一些實現中，外部遮罩的形成包括在封裝層中形成空腔以及在封裝層上方形成金屬層以形成外部遮罩。外部遮罩被形成為使得該外部遮罩耦合至內部遮罩。在一些實現中，外部遮罩包括遵循封裝層的形狀及/或輪廓的共形遮罩。鍍敷製程可被用來在封裝層上方形成外部遮罩。 包括嵌入式層疊封裝（PoP）裝置的積體裝置的示例性功能性
如以上提及的，本案中描述的積體裝置可被配置成在小空間及/或形狀因數中提供全面的行動功能性（例如，蜂巢功能性、無線保真（WiFi）功能性、藍芽功能性、全球定位系統（GPS）功能性），由此允許積體裝置實現在小型設備（諸如但不限於可穿戴設備、手錶、眼鏡、以及物聯網路（IoT）設備）中，並且由此使這些小型設備能夠具有全面的行動功能性。
例如，在一些實現中，積體裝置301或本案中描述的任何積體裝置的大小可以為約30 mm（W）x 30 mm（L）x 2 mm（H）或更小。在一些實現中，積體裝置301或本案中描述的任何積體裝置的大小可以為約26 mm（W）x 26 mm（L）x 1.8 mm（H）或更小。在一些實現中，積體裝置301或本案中描述的任何積體裝置的大小可以為約52 mm（W）x 52 mm（L）x 2 mm（H）或更小。
圖11圖示了對具有嵌入式層疊封裝（PoP）的積體裝置可具有的功能性的概念性圖示。如圖11中所示，積體裝置1101包括處理器、記憶體及/或數據機功能1100（例如，用於處理器、記憶體和數據機的裝置）、定位功能1102（例如，用於定位的裝置、全球定位系統（GPS））、第一無線通訊功能1103（例如，用於第一無線通訊的裝置、WiFi）、第二無線通訊功能1104（例如，用於第二無線通訊的裝置、藍芽）、轉碼器功能1105（例如，用於編碼及/或解碼的裝置）、功率管理功能1106（例如，用於功率管理的裝置）、至少一個感測器功能1107（例如，用於感測器的裝置）、第一射頻前端（RFFE）功能1108（例如，用於第一RFFE的裝置）、第二射頻前端（RFFE）功能1109（例如，用於第二RFFE的裝置）、第三射頻前端（RFFE）功能1110（例如，用於第三RFFE的裝置）、以及射頻（RF）收發機功能1111（例如，用於RF收發的裝置）。
RFFE功能的實例包括行動通訊全球系統（GSM）、寬頻分碼多工存取（WCDMA）、分頻雙工長期進化（FDD-LTE）、分時雙工長期進化（TDD-LTE）。RFFE功能的以上每一個實例可包括一或多個不同頻帶。
在一些實現中，以上功能可在一或多個封裝302-311（例如，電子封裝組件）及/或層疊封裝（PoP）裝置300中實現。因此，例如，處理器、記憶體和數據機功能1100可以是處理器、記憶體和數據機封裝。在一些實現中，以上功能可被實現為一或多個封裝302-311及/或層疊封裝（PoP）裝置300中的一或多個電路。例如，處理器、記憶體和數據機功能1100可在包括第一封裝401和第二封裝402的層疊封裝（PoP）裝置300中實現。在一些實現中，處理器功能可在第一封裝401的第一晶粒411中實現，並且記憶體功能可在第二封裝402的第二晶粒421中實現。在一些實現中，以上功能中的一或多個功能（例如，1100-1111）可被組合在單個封裝、電路及/或多個封裝及/或電路中。不同實現可將不同功能與不同封裝及/或電路相組合（例如，可在單個封裝或電路中將藍芽功能與WiFi功能相組合）。其他實現可包括其他功能。例如，數據機功能（例如，用於數據機的裝置）可被實現為單獨功能或者另一功能的一部分。在一些實現中，數據機功能可以是處理器和記憶體功能或其他功能的一部分。
已描述了包括嵌入式層疊封裝（PoP）裝置的積體裝置，其中該積體裝置可包括若干行動功能性（例如，蜂巢功能、WiFi功能型、藍芽功能性、GPS功能性），現在將在以下描述層疊封裝（PoP）裝置的各種實例。 包括間隙控制器的示例性層疊封裝（PoP）裝置
圖12圖示了包括第一封裝1201、第二封裝1202和間隙控制器1270的層疊封裝（PoP）裝置1200。第二封裝1202耦合至第一封裝1201。第一封裝1201可以是第一積體電路（IC）封裝，並且第二封裝1202可以是第二積體電路（IC）封裝。層疊封裝（PoP）裝置1200經由複數個焊球1251耦合至印刷電路板（PCB）350。層疊封裝（PoP）裝置1200可被嵌入在本案中描述的任何積體裝置中。
在一些實現中，間隙控制器1270位於第一封裝1201與第二封裝1202之間。在一些實現中，間隙控制器1270位於第一封裝1201的電子封裝組件（例如，第一晶粒1211）與第二封裝1202之間。
如以下將進一步描述的，在一些實現中，間隙控制器1270被配置成為第二封裝1202（例如，第二封裝1202的第二封裝基板1220）提供機械支撐、機械穩定性。由此，在一些實現中，間隙控制器1270可被配置成作為最小化或減少第二封裝（例如，第二封裝1202）中的任何翹曲、變形、及/或偏轉的逆止器來操作。在一些實現中，間隙控制器1270可包括導電的一或多個材料。然而，間隙控制器1270被配置成不為電信號提供電路徑。
在一些實現中，間隙控制器1270被配置成確保第一封裝1201的晶粒與第二封裝1202的封裝基板之間有足夠的距離、空間或間隙，以使得封裝層可被提供（例如，形成）在第一封裝1201的晶粒與第二封裝1202的封裝基板之間的空間或間隙中。間隙控制器1270可以是可任選的。
第一封裝1201包括第一封裝基板1210、第一晶粒1211、第一底部填料1214、複數個第一焊球1215、第一封裝層1216、以及間隙控制器1270。在一些實現中，第一封裝1201亦可包括複數個封裝互連1227。
第一封裝基板1210包括至少一個電媒體層1212、複數個第一互連1213（例如，複數個第一基板互連）、第一阻焊層1280、以及第二阻焊層1282。複數個第一互連1213可包括跡線、通孔及/或焊盤。第一封裝基板1210經由複數個焊球1251耦合至印刷電路板（PCB）350。更具體地，複數個第一互連1213耦合至複數個焊球1251。
第一晶粒1211可以是包括複數個電晶體及/或其他電子組件的積體電路（IC）。第一晶粒1211可以是邏輯晶粒及/或記憶體晶粒。第一晶粒1211可以是裸晶粒。第一晶粒1211經由複數個第一焊球1215耦合至第一封裝基板1210。第一底部填料1214位於第一晶粒1211與第一封裝基板1210之間。第一底部填料1214可至少部分地包圍複數個第一焊球1215中的至少一些第一焊球。
第一封裝層1216至少部分地封裝第一晶粒1211、間隙控制器1270、以及複數個封裝互連1227。不同實現可以將不同材料用於第一封裝層1216。例如，第一封裝層1216可包括模塑膠及/或環氧樹脂填料。
第二封裝1202包括第二封裝基板1220、第二晶粒1221、第二底部填料1224、複數個第二焊球1225、以及第二封裝層1226。在一些實現中，第二封裝1202亦可包括複數個封裝互連1227。
第二封裝基板1220包括至少一個電媒體層1222、複數個第二互連1223（例如，複數個第二基板互連）、第一阻焊層1284、以及第二阻焊層1286。複數個第二互連1223可包括跡線、通孔及/或焊盤。
第二晶粒1221可以是包括複數個電晶體及/或其他電子組件的積體電路（IC）。第二晶粒1221可以是邏輯晶粒及/或記憶體晶粒。第二晶粒1221可以是裸晶粒。第二晶粒1221經由複數個第二焊球1225耦合至第二封裝基板1220。第二底部填料1224位於第二晶粒1221與第二封裝基板1220之間。第二底部填料1224可至少部分地包圍複數個第二焊球1225中的至少一些第二焊球。
第二封裝層1226至少部分地封裝第二晶粒1221。不同實現可以將不同材料用於第二封裝層1226。例如，第二封裝層1226可包括模塑膠及/或環氧樹脂填料。
第二封裝1202經由複數個封裝互連1227耦合至第一封裝1201。該複數個封裝互連1227可包括焊料互連（例如，焊球）。該複數個封裝互連1227耦合至第一封裝基板1210和第二封裝基板1220。更具體地，該複數個封裝互連1227耦合至（第一封裝基板1210的）複數個第一互連和（第二封裝基板1220的）複數個第二互連1223。
間隙控制器1270可以是用於間隙控制的裝置，該裝置被配置成提供第一晶粒（例如，第一晶粒1211）與第二封裝（例如，第二封裝1202）之間的最小間隙。間隙控制器1270位於第一晶粒1211上方（例如，第一晶粒1211的背側表面上方）。具體地，間隙控制器1270位於第一晶粒1211與第二封裝1202的第二封裝基板1220之間。在一些實現中，間隙控制器1270被配置成提供第一封裝1201的第一晶粒1211與第二封裝1202的第二封裝基板1220之間的最小距離、最小空間、及/或最小間隙。在一些實現中，該最小距離、最小空間、以及最小間隙確保即使在第二封裝基板1220存在翹曲、變形及/或偏轉的情況下第一封裝層1216亦有足夠的空間在第一封裝1201的第一晶粒1211與第二封裝1202的第二封裝基板1220之間流動（例如，在製造程序期間）。由此，在一些實現中，位於第一晶粒1211上方（例如，第一晶粒1211的背側表面上方）的至少一個間隙控制器1270確保充分量的第一封裝層1216被形成在第一晶粒1211與（第二封裝1202的）第二封裝基板1220之間。
圖12圖示了層疊封裝（PoP）裝置1200由封裝層316至少部分地封裝。封裝層316可以是層疊封裝（PoP）裝置1200的第二封裝層。在一些實現中，封裝層316可不同於第一封裝層1216並且與第一封裝層1216分開。在一些實現中，封裝層316可包括第一封裝層1216。在一些實現中，封裝層316與第一封裝層1216相同。由此，在一些實現中，封裝層316可以既封裝層疊封裝（PoP）裝置1200又位於層疊封裝（PoP）裝置1200內部。以上概念在圖12中經由封裝層316與第一封裝層1216之間的虛邊界（例如，線）來圖示。注意，封裝層316（例如，第二封裝層）與第一封裝層1216之間的邊界（例如，虛線）僅是示例性的。不同實現可在封裝層316（例如，第二封裝層）與第一封裝層1216之間具有不同的邊界形狀和大小。
在一些實現中，間隙控制器1270中的一或多個間隙控制器個體地或共同地可佔據少於第一晶粒（例如，第一晶粒1211）與第二封裝（例如，第二封裝1202）之間的基本上全部空間。在一些實現中，間隙控制器1270中的一或多個間隙控制器個體地或共同地耦合至少於第一晶粒（例如，第一晶粒1211）的基本上全部背側表面。在一些實現中，間隙控制器1270中的一或多個間隙控制器個體地或共同地耦合至少於第一晶粒（例如，第一晶粒1211）的大部分背側表面。
第一晶粒1211（例如，第一晶粒1211的頂部表面）與第二封裝1202（例如，第二封裝基板1220的底部表面）之間的距離、空間或間隙可隨不同實現而變化。在一些實現中，間隙1290可以為約10微米（μm）或更多。在一些實現中，間隙控制器1270具有約10-100微米（μm）或更小的高度及/或厚度。
在一些實現中，間隙控制器1270確保第一晶粒1211（例如，第一晶粒1211的背側表面）與第二封裝202（例如，第二封裝基板1220的底部表面）之間的最小間隙（例如，間隙1290）為約10微米（μm）或更大。
在一些實現中，間隙控制器1270消除、減小、及/或最小化第一晶粒1211與第二封裝基板1220之間的空隙，由此提供更穩健和可靠的層疊封裝（PoP）裝置1200。由此，間隙控制器1270被配置成允許第一封裝層1216填充第一晶粒1211與第二封裝基板1220之間的空間（例如，至少填充該空間的大部分或顯著部分）。此外，間隙控制器1270被配置成在形成第一封裝層1216時不顯著妨礙第一封裝層1216的流動（例如，在製造程序期間）。以下在圖22中進一步描述如何形成第一封裝層1216的實例。由此，一或多個間隙控制器1270的使用提供了有效且反直觀的辦法以確保第一封裝層1216能夠在層疊封裝（PoP）裝置1200的製造程序期間在第一晶粒1211與第二封裝基板1220之間流動。
不同實現可將間隙控制器1270置於第一晶粒1211的不同部分上方。在一些實現中，第二封裝基板1220的最大量的翹曲、變形、及/或偏轉可發生在第一晶粒1211的中心、第一封裝1201的中心及/或第二封裝基板1202的中心以上的空間中。在一些實現中，間隙控制器1270可置於第一晶粒1211的中心上或周圍（例如，附近）以確保第二封裝基板1220的可能潛在地具有最大量的翹曲、變形及/或偏轉的部分中存在支撐。
圖12圖示了間隙控制器1270包括間隔物1272和黏合層1274。黏合層1274至少部分地包圍間隔物1272。不同實現可以將不同材料用於間隔物1272和黏合層1274。在一些實現中，間隔物1272可以是金屬球（例如，銅球）。黏合層1274可被用來將間隔物1272耦合到第一晶粒1211。在一些實現中，黏合層1272可被配置成在第一晶粒1211與第二封裝1202之間形成第一封裝層1216時防止間隙控制器1270顯著移動。
間隔物1272可包括固體間隔物，該固體間隔物包括陶瓷、金屬、及/或聚合物（例如，銅、聚合物核心球及/或聚合物樁）。黏合層1274可包括底部填料及/或高黏度拐角填充材料（例如，Cookson HEL-30、Namics G8345D）以及RTV矽（例如，ASE 600）。黏合層1274可包括燒結糊（例如，Ormet 406、CS650）。
如圖12中所示，第一封裝層1216至少部分地包圍黏合層1274及/或間隔物1272。圖12亦圖示了間隙控制器1270與第一晶粒1211直接實體接觸，但是不與第二封裝1202（例如，第二封裝1202的第二封裝基板1220）直接實體接觸。在一些實現中，間隙控制器1270可以與第一晶粒1211和第二封裝1202（例如，第二封裝1202的第二封裝基板1220）兩者直接實體接觸。在一些實現中，間隙控制器1270可以與第二封裝1202（例如，第二封裝1202的第二封裝基板1220）直接實體接觸，但不與第一晶粒1211直接接觸。
本案圖示和描述了焊球（例如，1215、1225）被用來將晶粒（例如，1211、1221）耦合至封裝基板（例如，1210、1220）。然而，在一些實現中，其他互連可被用於將這些晶粒耦合至封裝基板。例如，一些實現可使用引線接合和柱（例如，銅柱）來將晶粒耦合至封裝基板。
如以上提及的，不同實現可使用間隙控制器1270的不同配置。例如，不同實現可使用不同數目的間隙控制器1270。此外，間隙控制器1270可不同地位於第一晶粒1211上方（例如，第一晶粒1211的中心上或周圍）。在一些實現中，間隙控制器1270可包括不同結構及/或材料。
圖13圖示了包括黏合層1274的間隙控制器1370。黏合層1274形成在第一晶粒1211上方並且被第一封裝層1216至少部分地包圍。
圖14圖示了包括間隔物1272的間隙控制器1470。間隔物1272形成在第一晶粒1211上方並且被第一封裝層1216至少部分地包圍。
圖15圖示了包括複數個間隔物1572和黏合層1274的間隙控制器1570。複數個間隔物1572被黏合層1274至少部分地包圍。複數個間隔物1572和黏合層1274形成在第一晶粒1211上方並且被第一封裝層1216至少部分地包圍。
如本案中所示，間隙控制器（例如，1270、1370、1470、1570）耦合至第一封裝（例如，第一封裝1201），但是不耦合至第二封裝（例如，第二封裝1202）。在一些實現中，間隙控制器（例如，1270、1370、1470、1570）可實體地接觸第二封裝，但是不持久地接合至第二封裝。例如，間隙控制器可接合至第一封裝、但是不接合至第二封裝（例如，不與第二封裝接合）。
間隙控制器1370、1470及/或1570可以是用於提供第一晶粒（例如，第一晶粒1211）與第二封裝（例如，第二封裝1202）之間的最小間隙的間隙控制裝置。在一些實現中，間隙控制器1370、1470、1570中的一者或多者可佔據少於第一晶粒（例如，第一晶粒1211）與第二封裝（例如，第二封裝1202）之間的基本上全部空間。在一些實現中，間隙控制器1370、1470、及/或1570中的一者或多者個體地或共同地耦合至少於第一晶粒（例如，第一晶粒1211）的基本上全部背側表面。在一些實現中，間隙控制器1370、1470、及/或1570中的一者或多者個體地或共同地耦合至少於第一晶粒（例如，第一晶粒1211）的大部分背側表面。
針對間隙控制器1270描述的尺寸可適用於間隙控制器1370、1470及/或1570的尺寸。此外，間隙控制器1370、1470及/或1570可被實現在本案中描述的任何層疊封裝（PoP）裝置中。不同實現可包括包含間隙控制器的層疊封裝（PoP）裝置的不同配置及/或組合。以下是包括間隙控制器的不同層疊封裝（PoP）裝置的進一步實例。 包括間隙控制器的示例性層疊封裝（PoP）裝置
圖16圖示了包括第一封裝1601、第二封裝1202和間隙控制器1270的另一層疊封裝（PoP）裝置1600。第二封裝1202耦合至第一封裝1601。第一封裝1601可以是第一積體電路（IC）封裝。層疊封裝（PoP）裝置1600經由複數個焊球1251耦合至印刷電路板（PCB）350。層疊封裝（PoP）裝置1600類似於層疊封裝（PoP）裝置1200，不同之處在於第一封裝1601具有不同配置。層疊封裝（PoP）裝置1600可被嵌入在本案中描述的任何積體裝置中。
如以上描述的並且以下進一步描述的，在一些實現中，間隙控制器1270被配置成確保第一封裝1601的晶粒與第二封裝1202的封裝基板之間有足夠的距離、空間或間隙，以使得封裝層可被提供（例如，形成）在第一封裝1601的晶粒與第二封裝1202的封裝基板之間的空間或間隙中。間隙控制器1270可以是可任選的。
第一封裝1601包括第一封裝基板1210、第一晶粒1211、第一底部填料1214、複數個第一焊球1215、第一封裝層1216、間隙控制器1270、以及封裝層1616。由此，第一封裝1601包括兩個封裝層（例如，1216、1616）。在一些實現中，第一封裝1601亦可包括複數個封裝互連1627。該複數個封裝互連1627可包括複數個封裝互連1617和複數個封裝互連1227。
封裝層1616至少部分地封裝第一晶粒1211和複數個封裝互連1627。例如，封裝層1616可至少部分地封裝第一晶粒1211和複數個封裝互連1617。在一些實現中，封裝層1616的表面可與第一晶粒1211的表面（例如，背側表面）基本上共面。第一封裝層1216形成在第一晶粒1211和封裝層1616上方。封裝層1616可以是與第一封裝層1216相同的材料或不同的材料。第一封裝層1216至少部分地封裝間隙控制器1270和複數個封裝互連1627。
第二封裝1202包括第二封裝基板1220、第二晶粒1221、第二底部填料1224、複數個第二焊球1225、以及第二封裝層1226。在一些實現中，第二封裝1202亦可包括複數個封裝互連1627，該複數個封裝互連1627包括複數個封裝互連1617和複數個封裝互連1227。
第二封裝1202經由複數個封裝互連1627耦合至第一封裝1601，該複數個封裝互連1627包括複數個封裝互連1227和複數個封裝互連1617。該複數個封裝互連1627可包括焊料互連（例如，焊球）。該複數個封裝互連1627耦合至第一封裝基板1210和第二封裝基板1220。具體地，該複數個封裝互連1627耦合至（第一封裝基板1210的）複數個第一互連1213和（第二封裝基板1220的）複數個第二互連1223。在一些實現中，複數個封裝互連1227耦合至複數個第二互連1223和複數個封裝互連1617。複數個封裝互連1617耦合至複數個第一互連1213。
圖16圖示了層疊封裝（PoP）裝置1600由封裝層316至少部分地封裝。在一些實現中，封裝層316可不同於第一封裝層1216並且與第一封裝層1216分開。在一些實現中，封裝層316可包括第一封裝層1216。在一些實現中，封裝層316與第一封裝層1216相同。由此，在一些實現中，封裝層316可以既封裝層疊封裝（PoP）裝置1600又位於層疊封裝（PoP）裝置1600內部。以上概念在圖16中經由封裝層316與第一封裝層1216之間的虛邊界（例如，線）來圖示。
間隙控制器1270位於第一晶粒1211上方（例如，第一晶粒1211的頂部表面上方）。具體地，間隙控制器1270位於第一封裝1601的第一晶粒1211與第二封裝1202的第二封裝基板1220之間。在一些實現中，間隙控制器1270被配置成提供第一封裝1601的第一晶粒1211與第二封裝1202的第二封裝基板1220之間的最小距離、最小空間、及/或最小間隙。在一些實現中，該最小距離、最小空間、以及最小間隙確保即使在第二封裝基板1220存在翹曲、變形及/或偏轉的情況下第一封裝層1216亦有足夠的空間在第一封裝1601的第一晶粒1211與第二封裝1202的第二封裝基板1220之間流動（例如，在製造程序期間）。由此，在一些實現中，位於第一晶粒1211上方（例如，第一晶粒1211的頂部表面上方）的至少一個間隙控制器1270確保充分量的第一封裝層1216被形成在第一晶粒1211與（第二封裝1202的）第二封裝基板1220之間。 包括間隙控制器的示例性層疊封裝（PoP）裝置
圖17圖示了包括第一封裝1701、第二封裝1202和間隙控制器1270的另一層疊封裝（PoP）裝置1700。第二封裝1202耦合至第一封裝1701。第一封裝1701可以是第一積體電路（IC）封裝。層疊封裝（PoP）裝置1700經由複數個焊球1251耦合至印刷電路板（PCB）350。層疊封裝（PoP）裝置1700類似於層疊封裝（PoP）裝置1600，不同之處在於第一封裝1701具有不同配置。具體地，第一封裝1701包括兩個封裝層，其中一個封裝層被模製在第一封裝1701的第一晶粒1211上方。層疊封裝（PoP）裝置1700可被嵌入在本案中描述的任何積體裝置中。
如以上描述的並且以下進一步描述的，在一些實現中，間隙控制器1270被配置成確保第一封裝1701的晶粒與第二封裝1202的封裝基板之間有足夠的距離、空間或間隙，以使得封裝層可被提供（例如，形成）在第一封裝1701的晶粒與第二封裝1202的封裝基板之間的空間或間隙中。間隙控制器1270可以是可任選的。
第一封裝1701包括第一封裝基板1210、第一晶粒1211、第一底部填料1214、複數個第一焊球1215、第一封裝層1216、間隙控制器1270、以及封裝層1716。由此，第一封裝1701包括兩個封裝層（例如，1216、1716）。在一些實現中，第一封裝1701亦可包括複數個封裝互連1627。該複數個封裝互連1627可包括複數個封裝互連1617和複數個封裝互連1227。
封裝層1716至少部分地封裝第一晶粒1211和複數個封裝互連1627。具體地，封裝層1716被模製在第一晶粒1211上方。亦即，封裝層1716封裝第一晶粒1211的表面（例如，背側表面）。由此，封裝層1716的表面不與第一晶粒1211的表面（例如，背側表面）基本上共面。第一封裝層1216至少部分地封裝間隙控制器1270和複數個封裝互連1627。第一封裝層1216形成在封裝層1716上方。封裝層1716可以是與第一封裝層1216相同的材料或不同的材料。
圖17圖示了層疊封裝（PoP）裝置1700由封裝層316至少部分地封裝。在一些實現中，封裝層316可不同於第一封裝層1216並且與第一封裝層1216分開。在一些實現中，封裝層316可包括第一封裝層1216。在一些實現中，封裝層316與第一封裝層1216相同。由此，在一些實現中，封裝層316可以既封裝層疊封裝（PoP）裝置1700又位於層疊封裝（PoP）裝置1700內部。以上概念在圖17中經由封裝層316與第一封裝層1216之間的虛邊界（例如，線）來圖示。
如圖17中所示，間隙控制器1270位於封裝層1716上方。具體地，間隙控制器1270位於第一封裝1701的第一晶粒1211與第二封裝1202的第二封裝基板1220之間。在一些實現中，間隙控制器1270被配置成提供第一封裝1701的第一晶粒1211上方的封裝層1716與第二封裝1202的第二封裝基板1220之間的最小距離、最小空間、及/或最小間隙。在一些實現中，該最小距離、最小空間、以及最小間隙確保即使在第二封裝基板1220存在翹曲、變形及/或偏轉的情況下第一封裝層1216亦有足夠的空間在第一封裝1701的第一晶粒1211上方的封裝層1716與第二封裝1202的第二封裝基板1220之間流動（例如，在製造程序期間）。由此，在一些實現中，位於第一晶粒1211上的封裝層1716上方的至少一個間隙控制器1270確保充分量的第一封裝層1216被形成在第一晶粒1211上方的封裝層1716與（第二封裝1202的）第二封裝基板1220之間。
圖17圖示了間隙控制器1270不與第一晶粒1211和第二封裝1202（例如，第二封裝1202的第二封裝基板1220）直接實體接觸。圖17亦圖示了間隙控制器1270被配置成提供第一晶粒1211上方的封裝層1716與第二封裝1202（例如，第二封裝1202的第二封裝基板1220的底部表面）之間的間隙1290（例如，最小間隙）。在一些實現中，第一晶粒1211與第二封裝1202（例如，第二封裝1202的第二封裝基板1220）之間的間隙可包括間隙1290以及第一晶粒1211上方的封裝層1716的厚度。 包括間隙控制器的示例性層疊封裝（PoP）裝置
圖18圖示了包括第一封裝1801、第二封裝1202和間隙控制器1270的另一層疊封裝（PoP）裝置1800。第二封裝1202耦合至第一封裝1801。層疊封裝（PoP）裝置1800經由複數個焊球1251耦合至印刷電路板（PCB）350。層疊封裝（PoP）裝置1800類似於層疊封裝（PoP）裝置1600，不同之處在於第一封裝1801具有不同配置。具體地，第一封裝1801包括晶片級封裝（WLP）。層疊封裝（PoP）裝置1800可被嵌入在本案中描述的任何積體裝置中。
如以上描述的並且以下進一步描述的，在一些實現中，間隙控制器1270被配置成確保第一封裝1801的晶粒與第二封裝1202的封裝基板之間有足夠的距離、空間或間隙，以使得封裝層可被提供（例如，形成）在第一封裝1801的晶粒與第二封裝1202的封裝基板之間的空間或間隙中。間隙控制器1270可以是可任選的。
第一封裝1801可包括扇出晶片級封裝（FOWLP）。第一封裝1801包括第一重分佈部分1810、第一晶粒1811、第一封裝層1216、以及封裝層1816。第一重分佈部分1810可以是扇出部分（例如，用於從和向具有不同I/O間距的設備展開或路由訊號傳遞）。第一封裝1801亦可包括複數個封裝互連1827。該複數個封裝互連1827可包括複數個封裝互連1817和複數個封裝互連1227。該複數個封裝互連1827可包括焊料互連（例如，焊球）。
第一重分佈部分1810包括至少一個電媒體層1812、至少一個重分佈層1815、以及至少一個凸塊下金屬化（UBM）層1819。重分佈層（例如，1815）可將來自晶粒的I/O焊盤的訊號傳遞重分佈到封裝的其他部分。至少一個重分佈層1815耦合至至少一個UBM層1819。至少一個UBM層1819耦合至複數個焊球1251。在一些實現中，至少一個UBM層1819可以是可任選的。在此類實例中，複數個焊球1251可耦合至至少一個重分佈層1815。
第一晶粒1811可以是包括複數個電晶體及/或其他電子組件的積體電路（IC）。第一晶粒1811可以是邏輯晶粒及/或記憶體晶粒。第一晶粒1811可以是裸晶粒。第一晶粒1811可包括焊盤1813。第一晶粒1811耦合至第一重分佈部分1810。具體地，第一晶粒1811的焊盤1813耦合至至少一個重分佈層1815。
封裝層1816至少部分地封裝第一晶粒1811和複數個封裝互連1827。例如，封裝層1816可至少部分地封裝第一晶粒1811和複數個封裝互連1817。在一些實現中，封裝層1816的表面可與第一晶粒1811的表面（例如，背側表面）基本上共面。第一封裝層1216形成在第一晶粒1811和封裝層1816上方。封裝層1816可以是與第一封裝層1216相同的材料或不同的材料。第一封裝層1216至少部分地封裝間隙控制器1270和複數個封裝互連1827。
第二封裝1202經由複數個封裝互連1827耦合至第一封裝1801，該複數個封裝互連1827包括複數個封裝互連1227和複數個封裝互連1817。該複數個封裝互連1827可包括焊料互連（例如，焊球）。該複數個封裝互連1827耦合至第一重分佈部分1810和第二封裝基板1220。具體地，該複數個封裝互連1827耦合至（第一重分佈部分1810的）至少一個重分佈層1815和（第二封裝基板1220的）複數個第二互連1223。在一些實現中，複數個封裝互連1227耦合至複數個第二互連1223和複數個封裝互連1817。複數個封裝互連1817耦合至第一重分佈部分1810的至少一個重分佈層1815。
圖18圖示了層疊封裝（PoP）裝置1800由封裝層316至少部分地封裝。在一些實現中，封裝層316可不同於第一封裝層1216並且與第一封裝層1216分開。在一些實現中，封裝層316可包括第一封裝層1216。在一些實現中，封裝層316與第一封裝層1216相同。由此，在一些實現中，封裝層316可以既封裝層疊封裝（PoP）裝置1800又位於層疊封裝（PoP）裝置1800內部。以上概念在圖18中經由封裝層316與第一封裝層1216之間的虛邊界（例如，線）來圖示。
間隙控制器1270位於第一晶粒1811（例如，第一晶粒1811的背側）上方。具體地，間隙控制器1270位於第一封裝1801的第一晶粒1811與第二封裝1202的第二封裝基板1220之間。在一些實現中，間隙控制器1270被配置成提供第一封裝1801的第一晶粒1811與第二封裝1202的第二封裝基板1220之間的最小距離、最小空間、及/或最小間隙。在一些實現中，該最小距離、最小空間、以及最小間隙確保即使在第二封裝基板1220存在翹曲、變形及/或偏轉的情況下第一封裝層1216亦有足夠的空間在第一封裝1801的第一晶粒1811與第二封裝1202的第二封裝基板1220之間流動（例如，在製造程序期間）。由此，在一些實現中，位於第一晶粒1811上方（例如，第一晶粒1811的背側上方）的至少一個間隙控制器1270確保充分量的第一封裝層1216被形成在第一晶粒1811與（第二封裝1202的）第二封裝基板1220之間。 包括間隙控制器的示例性層疊封裝（PoP）裝置
圖19圖示了包括第一封裝1701、第二封裝1902和間隙控制器1270的另一層疊封裝（PoP）裝置1900。第二封裝1902耦合至第一封裝1701。第一封裝1701可以是第一積體電路（IC）封裝。層疊封裝（PoP）裝置1900經由複數個焊球1251耦合至印刷電路板（PCB）350。層疊封裝（PoP）裝置1900類似於圖17的層疊封裝（PoP）裝置1700，不同之處在於第二封裝1902具有不同配置。具體地，第二封裝1902包括晶片級封裝（WLP）。層疊封裝（PoP）裝置1900可被嵌入在本案中描述的任何積體裝置中。
如以下將進一步描述的，在一些實現中，間隙控制器1270被配置成確保第一封裝1701的晶粒與第二封裝1902的重分佈部分之間有足夠的距離、空間或間隙，以使得封裝層可被提供（例如，形成）在第一封裝1701的晶粒與第二封裝1902的重分佈部分之間的空間或間隙中。間隙控制器1270可以是可任選的。
第一封裝1701包括第一封裝基板1210、第一晶粒1211、第一底部填料1214、複數個第一焊球1215、第一封裝層1216、間隙控制器1270、以及封裝層1716。由此，第一封裝1701包括兩個封裝層（例如，1216、1716）。在一些實現中，第一封裝1701亦可包括複數個封裝互連1627。該複數個封裝互連1627可包括複數個封裝互連1617和複數個封裝互連1227。
第二封裝1902可包括扇出晶片級封裝（FOWLP）。第二封裝1902包括第二重分佈部分1920、第二晶粒1921、以及第二封裝層1926。第二重分佈部分1920可以是扇出部分（例如，用於從和向具有不同I/O間距的設備展開或路由訊號傳遞）。
第二重分佈部分1920包括至少一個電媒體層1922、至少一個重分佈層1925、以及至少一個凸塊下金屬化（UBM）層1929。重分佈層（例如，1925）可將來自晶粒的I/O焊盤的訊號傳遞重分佈到封裝的其他部分。至少一個重分佈層1925耦合至至少一個UBM層1929。至少一個UBM層1929耦合至複數個封裝互連1227（例如，焊球）。在一些實現中，至少一個UBM層1929可以是可任選的。在此類實例中，複數個封裝互連1227（例如，焊球）可耦合至至少一個重分佈層1925。
第二晶粒1921可以是包括複數個電晶體及/或其他電子組件的積體電路（IC）。第二晶粒1921可以是邏輯晶粒及/或記憶體晶粒。第二晶粒1921可以是裸晶粒。第二晶粒1921可包括焊盤1923。第二晶粒1921耦合至第二重分佈部分1920。具體地，第二晶粒1921的焊盤1923耦合至至少一個重分佈層1925。
第二封裝層1926至少部分地封裝第二晶粒1921。第二封裝層1926耦合至第二重分佈部分1920。不同實現可以將不同材料用於第二封裝層1926。例如，第二封裝層1926可包括模塑膠及/或環氧樹脂填料。
如圖19中所示，間隙控制器1270位於封裝層1716上方。具體地，間隙控制器1270位於第一封裝1701的第一晶粒1211與第二封裝1902的第二重分佈部分1920之間。在一些實現中，間隙控制器1270被配置成提供第一封裝1701的第一晶粒1211上方的封裝層1716與第二封裝1902的第二重分佈部分1920之間的最小距離、最小空間、及/或最小間隙。在一些實現中，該最小距離、最小空間、以及最小間隙確保即使在第二重分佈部分1920存在翹曲、變形及/或偏轉的情況下第一封裝層1216亦有足夠的空間在第一封裝1701的第一晶粒1920上方的封裝層1716與第二封裝1902的第二重分佈部分1920之間流動（例如，在製造程序期間）。由此，在一些實現中，位於第一晶粒1211上的封裝層1716上方的至少一個間隙控制器1270確保充分量的第一封裝層1216被形成在第一晶粒1211上方的封裝層1716與（第二封裝1902的）第二重分佈部分1920之間。
圖19圖示了層疊封裝（PoP）裝置1900由封裝層316至少部分地封裝。在一些實現中，封裝層316可不同於第一封裝層1216並且與第一封裝層1216分開。在一些實現中，封裝層316可包括第一封裝層1216。在一些實現中，封裝層316與第一封裝層1216相同。由此，在一些實現中，封裝層316可以既封裝層疊封裝（PoP）裝置1900又位於層疊封裝（PoP）裝置1900內部。以上概念在圖19中經由封裝層316與第一封裝層1216之間的虛邊界（例如，線）來圖示。
圖19圖示了間隙控制器1270不與第一晶粒1211和第二封裝1902（例如，第二封裝1902的第二重分佈部分1920）直接實體接觸。在一些實現中，例如，封裝層1716的表面可與第一晶粒1211的表面（例如，頂部表面）共面，如圖16中所描述的。在此類實例中，間隙控制器1270可位於第一晶粒1211上方並且與第一晶粒1211實體接觸。
圖19亦圖示了間隙控制器1270被配置成提供第一晶粒1211上方的封裝層1716與第二封裝1902（例如，第二封裝1902的第二重分佈部分1920的底部表面）之間的間隙1290（例如，最小間隙）。在一些實現中，第一晶粒1211與第二封裝1902（例如，第二封裝1902的第二重分佈部分1920）之間的間隙可包括間隙1290以及第一晶粒1211上方的封裝層1716的厚度。 包括間隙控制器的示例性層疊封裝（PoP）裝置
圖20圖示了包括第一封裝2001、第二封裝1902和間隙控制器1270的另一層疊封裝（PoP）裝置2000。第二封裝1902耦合至第一封裝2001。層疊封裝（PoP）裝置2000經由複數個焊球1251耦合至印刷電路板（PCB）350。層疊封裝（PoP）裝置2000類似於層疊封裝（PoP）裝置1900，不同之處在於第一封裝2001具有不同配置。具體地，第一封裝2001包括晶片級封裝（WLP）。由此，圖20的層疊封裝（PoP）裝置2000包括兩個晶片級封裝（WLP）。層疊封裝（PoP）裝置2000可被嵌入在本案中描述的任何積體裝置中。
如以上描述的和以下進一步描述的，在一些實現中，間隙控制器1270被配置成確保第一封裝2001的晶粒與第二封裝1902的重分佈部分之間有足夠的距離、空間或間隙，以使得封裝層可被提供（例如，形成）在第一封裝2001的晶粒與第二封裝1902的重分佈部分之間的空間或間隙中。間隙控制器1270可以是可任選的。
第一封裝2001可包括扇出晶片級封裝（FOWLP）。第一封裝2001包括第一重分佈部分1810、第一晶粒1811、第一封裝層1216、封裝層1816、以及複數個互連2017（例如，通孔）。第一重分佈部分1810可以是扇出部分（例如，用於從和向具有不同I/O間距的設備展開或路由訊號傳遞）。第一封裝2001亦可包括複數個封裝互連1227。
第一重分佈部分1810包括至少一個電媒體層1812、至少一個重分佈層1815、以及至少一個凸塊下金屬化（UBM）層1819。重分佈層（例如，1815）可將來自晶粒的I/O焊盤的訊號傳遞重分佈到封裝的其他部分。至少一個重分佈層1815耦合至至少一個UBM層1819。至少一個UBM層1819耦合至複數個焊球1251。在一些實現中，至少一個UBM層1819可以是可任選的。在此類實例中，複數個焊球1251可耦合至至少一個重分佈層1815。
第一晶粒1811可以是包括複數個電晶體及/或其他電子組件的積體電路（IC）。第一晶粒1811可以是邏輯晶粒及/或記憶體晶粒。第一晶粒1811可以是裸晶粒。第一晶粒1811可包括焊盤1813。第一晶粒1811耦合至第一重分佈部分1810。具體地，第一晶粒1811的焊盤1813耦合至至少一個重分佈層1815。
複數個互連2017穿過封裝層1816。複數個互連2017耦合至第一重分佈部分1810。具體地，複數個互連2017耦合至至少一個重分佈層1815。
封裝層1816至少部分地封裝第一晶粒1811和複數個互連2017。在一些實現中，封裝層1816的表面可與第一晶粒1811的表面（例如，背側表面）基本上共面。第一封裝層1216形成在第一晶粒1811和封裝層1816上方。封裝層1816可以是與第一封裝層1216相同的材料或不同的材料。第一封裝層1216至少部分地封裝間隙控制器1270和複數個互連1227。
第二封裝1902可包括扇出晶片級封裝（FOWLP）。第二封裝1902包括第二重分佈部分1920、第二晶粒1921、以及第二封裝層1926。第二重分佈部分1920可以是扇出部分（例如，用於從和向具有不同I/O間距的設備展開或路由訊號傳遞）。
第二封裝1902經由複數個封裝互連1227耦合至第一封裝2001。該複數個封裝互連1227可包括焊料互連（例如，焊球）。該複數個封裝互連1227耦合至第二重分佈部分1920和第一封裝2001的複數個互連2017（例如，通孔）。具體地，複數個封裝互連1227耦合至UBM層1929和第一封裝2001的複數個互連2017（例如，通孔）。在一些實現中，複數個封裝互連1227耦合至重分佈層1925和第一封裝2001的複數個互連2017（例如，通孔）。
間隙控制器1270位於第一晶粒1811上方（例如，第一晶粒1811的背側上方）。具體地，間隙控制器1270位於第一封裝2001的第一晶粒1811與第二封裝1902的第二重分佈部分1920之間。在一些實現中，間隙控制器1270被配置成提供第一封裝2001的第一晶粒1811與第二封裝1902的第二重分佈部分1920之間的最小距離、最小空間、及/或最小間隙。在一些實現中，該最小距離、最小空間、以及最小間隙確保即使在第二重分佈部分1920存在翹曲、變形及/或偏轉的情況下第一封裝層1216亦有足夠的空間在第一封裝2001的第一晶粒1811與第二封裝1902的第二重分佈部分1920之間流動（例如，在製造程序期間）。由此，在一些實現中，位於第一晶粒1811上方（例如，第一晶粒1811的背側上方）的至少一個間隙控制器1270確保充分量的第一封裝層1216被形成在第一晶粒1811與（第二封裝1902的）第二重分佈部分1920之間。
圖20圖示了層疊封裝（PoP）裝置2000由封裝層316至少部分地封裝。在一些實現中，封裝層316可不同於第一封裝層1216並且與第一封裝層1216分開。在一些實現中，封裝層316可包括第一封裝層1216。在一些實現中，封裝層316與第一封裝層1216相同。由此，在一些實現中，封裝層316可以既封裝層疊封裝（PoP）裝置2000又位於層疊封裝（PoP）裝置2000內部。以上概念在圖20中經由封裝層316與第一封裝層1216之間的虛邊界（例如，線）來圖示。
已描述了包括間隙控制器的層疊封裝（PoP）裝置的各種實例，現在將描述用於製造包括間隙控制器的層疊封裝（PoP）裝置的各種程序和方法。 用於製造包括間隙控制器的封裝的示例性序列
在一些實現中，提供/製造包括間隙控制器的封裝包括若干製程。圖21（包括圖21A-21C）圖示了用於提供/製造包括間隙控制器的封裝的示例性序列。在一些實現中，圖21A-21C的序列可被用於製造包括圖12和16-19的間隙控制器的封裝（例如，積體電路（IC）封裝）及/或本案中描述的其他封裝。將在提供/製造圖16的封裝的上下文中描述圖21A-21C。具體地，將在製造圖16的第一封裝1601的上下文中描述圖21A-21C。
應當注意，圖21A-21C的序列可以組合一或多個階段以簡化及/或闡明用於提供封裝的序列。在一些實現中，各程序的次序可被改變或修改。
如圖21A中所示，階段1圖示了提供第一電媒體層2112。第一電媒體層2112可以是核心層。第一電媒體層2112可以由供應商形成或提供。
階段2圖示了在第一電媒體層2112中形成至少一個空腔2101。不同實現可不同地形成第一電媒體層2112中的空腔2101。鐳射製程及/或光刻製程可被用於形成空腔2101。
階段3圖示了在第一電媒體層2112上及/或中形成第一金屬層2104和第二金屬層2106。第一金屬層2104和第二金屬層2106可表示以上至少圖16中描述的複數個第一互連1213。
階段4圖示了在第一電媒體層2112上形成第二電媒體層2122和第三電媒體層2132。
階段5圖示了在第二電媒體層2122中形成至少一個空腔2105並且在第三電媒體層2132中形成至少一個空腔2107。不同實現可不同地形成第二電媒體層2122中的空腔2105以及第三電媒體層2132中的空腔2107。鐳射製程及/或光刻製程可被用於形成空腔2105及/或空腔2107。
階段6圖示了在第二電媒體層2122上及/或中形成第三金屬層2108，在第三電媒體層2132上和/中形成第四金屬層2110。第三金屬層2108和第四金屬層2110可表示以上至少在圖16中描述的複數個第一互連1213。階段6可表示包括至少一個電媒體層和複數個第一互連的封裝基板（例如，第一封裝基板1210）。
階段7圖示了在電媒體層1212上形成第一阻焊層1280並且在電媒體層1212上形成第二阻焊層1282。電媒體層1212可共同地表示第一電媒體層2112、第二電媒體層2122、以及第三電媒體層2132。階段7可表示包括電媒體層1212、複數個第一互連1213、第一阻焊層1280以及第二阻焊層1282的封裝基板（例如，第一封裝基板1210）。
如圖21B中所示，階段8圖示了耦合至第一封裝基板1210的複數個焊球1251。具體地，複數個焊球1252耦合至複數個第一互連1213。
階段9圖示了第一晶粒1211經由複數個第一焊球1215耦合至第一封裝基板1210。不同實現可以將第一晶粒1211不同地耦合至第一封裝基板1210（例如，經由使用互連柱）。在一些實現中，回流製程（例如，晶片附連回流製程）可被用來將第一晶粒1211耦合至第一封裝基板1210。在一些實現中，可在回流製程之後使用逆流（reflux）製程。
階段10圖示了在第一晶粒1211與第一封裝基板1210之間提供第一底部填料1214。第一底部填料1214可至少部分地包圍複數個第一焊球1215。在一些實現中，提供第一底部填料1214包括底部填料施配程序。
如圖21C中所示，階段11圖示了在第一封裝基板1210上方提供（例如，形成）複數個封裝互連1617。該複數個封裝互連1617可包括焊料互連。
階段12圖示了至少部分地在第一晶粒1211、第一封裝基板1210和複數個封裝互連1617上方形成封裝層1616。在一些實現中，封裝層1616至少部分地封裝第一晶粒1211和複數個封裝互連1617。在一些實現中，第一晶粒1211由封裝層1616完全封裝並且封裝層1616被向下研磨，以使得封裝層1616的頂部表面與第一晶粒1211的表面（例如，背側表面）基本上共面。
階段13圖示了在封裝層1616中形成至少一個空腔2116。空腔2116可被形成以至少部分地暴露複數個封裝互連1617。鐳射製程及/或光刻製程可被用於形成空腔2116。
階段14圖示了至少一個間隙控制器1270耦合至第一晶粒1211（例如，第一晶粒1211的背側表面）。在一些實現中，階段14圖示了包括第一封裝基板1210、第一晶粒1211、複數個封裝互連1617、封裝層1616、以及至少一個間隙控制器1270的第一封裝1601。在一些實現中，該至少一個間隙控制器1270被沉積在第一晶粒1211上。
在一些實現中，在晶片上併發地製造若干第一封裝，並且執行切單程序以將晶片切割成個體封裝。 用於製造包括間隙控制器的層疊封裝（PoP）裝置的示例性序列
在一些實現中，提供/製造包括間隙控制器的層疊封裝（PoP）裝置包括若干製程。圖22圖示了用於提供/製造包括間隙控制器的層疊封裝（PoP）裝置的示例性序列。在一些實現中，圖22的序列可被用於製造包括圖12和16-17的間隙控制器的層疊封裝（PoP）裝置及/或本案中描述的其他層疊封裝（PoP）裝置。將在提供/製造圖12的層疊封裝（PoP）裝置的上下文中描述圖22。
應當注意，圖22的序列可以組合一或多個階段以簡化及/或闡明用於提供層疊封裝（PoP）裝置的序列。在一些實現中，各程序的次序可被改變或修改。
如圖22中所示，階段1圖示了提供第一封裝1201。第一封裝1201包括第一封裝基板1210、第一晶粒1211、第一底部填料1214、以及間隙控制器1270。圖21A-21C圖示了用於製造第一封裝1201的序列的實例。
階段2圖示了第二封裝1202經由複數個封裝互連1227耦合至第一封裝1201。第二封裝1202包括第二封裝基板1220、第二晶粒1221、第二底部填料1224、以及第二封裝層1226。第二封裝1202亦可包括複數個封裝互連1227。該複數個封裝互連1227包括焊料互連（例如，焊球）。
階段3圖示了在第一封裝1201與第二封裝1202之間提供（例如，形成）第一封裝層1216。階段3可圖示包括第一封裝1201和第二封裝1202的層疊封裝（PoP）裝置1200。第一封裝1201包括第一晶粒1211、間隙控制器1270以及第一封裝層1216。第二封裝1202可包括第二封裝基板1220。
如階段3處所示，第一封裝層1216是在第一封裝1201的第一晶粒1211的背側表面與第二封裝1202的第二封裝基板1220的底部表面之間形成的。 用於製造包括間隙控制器的封裝的示例性序列
在一些實現中，提供/製造包括間隙控制器的封裝包括若干製程。圖23（包括圖23A-23B）圖示了用於提供/製造包括間隙控制器的封裝的示例性序列。在一些實現中，圖23A-23B的序列可被用於製造包括圖18-20的間隙控制器的封裝（例如，積體電路（IC）封裝）及/或本案中描述的其他封裝。將在提供/製造圖20的封裝的上下文中描述圖23A-23B。具體地，將在製造圖20的第一封裝2001的上下文中描述圖23A-23B。圖23A-23B可被用於製造扇出晶片級封裝（FOWLP）。
應當注意，圖23A-23B的序列可以組合一或多個階段以簡化及/或闡明用於提供封裝的序列。在一些實現中，各程序的次序可被改變或修改。
如圖23A中所示，階段1圖示了第一晶粒1811耦合至載體2300。第一晶粒1811包括焊盤1813以及至少一個鈍化層1814。載體2300可以是黏合膠帶層。
階段2圖示了在第一晶粒1811上方形成封裝層1816。封裝層1816可至少部分地封裝第一晶粒1811。封裝層1816被形成為使得封裝層1816的表面與第一晶粒1811的背側表面基本上共面。在一些實現中，可在第一晶粒1811周圍不同地形成封裝層1816。
階段3圖示了第一晶粒1811和封裝層1816與載體2300解耦（例如，分離）。
階段4圖示了在第一晶粒1811和封裝層1816上方形成第一電媒體層1812a和第一重分佈層1815a。在第一晶粒1811的鈍化層1814上方形成第一電媒體層1812a。第一重分佈層1815a被形成為使得第一重分佈層1815a耦合至第一晶粒1811的焊盤1813。
階段5圖示了在第一電媒體層1812a和第一重分佈層1815a上方形成第二電媒體層1812b。階段5亦圖示了在第一重分佈層1815a上方形成第二重分佈層1815b並且第二重分佈層1815b耦合至第一重分佈層1815a之後的狀態。第一重分佈層1815a和第二重分佈層1815b可表示重分佈層1815。
如圖23B中所示，階段6圖示了在第二電媒體層1812b和第二重分佈層1815b上方形成第三電媒體層1812c。階段6亦圖示了在第二重分佈層1815b上方形成UBM層1819並且UBM層1819耦合至第二重分佈層1815b之後的狀態。第一電媒體層1812a、第二電媒體層1812b和第三電媒體層1812c可表示電媒體層1812。
階段7圖示了複數個焊球1251耦合至UBM層1819。在一些實現中，UBM層1819可以是可任選的。在此類實例中，複數個焊球1851可耦合至重分佈層1815。
階段8圖示了在封裝層1816中形成至少一個空腔2317。不同實現可不同地形成封裝層1816中的空腔2317。鐳射製程及/或光刻製程可被用於形成空腔2317。階段8圖示了包括電媒體層1812、重分佈層1815和UBM層1819的第一重分佈部分1810。
階段9圖示了在封裝層1816的空腔2317中形成複數個互連2017。該複數個互連2017可包括通孔。鍍敷製程可被用來形成複數個互連2017。
階段10圖示了至少一個間隙控制器1270耦合至第一晶粒1811（例如，第一晶粒1811的背側表面）。在一些實現中，階段10圖示了包括第一重分佈部分1810、第一晶粒1811、封裝層1816、複數個互連2017、以及至少一個間隙控制器1270的第一封裝2001。
在一些實現中，在晶片上併發地製造若干第一封裝，並且執行切單程序以將晶片切割成個體封裝。 用於製造包括間隙控制器的層疊封裝（PoP）裝置的示例性序列
在一些實現中，提供/製造包括間隙控制器的層疊封裝（PoP）裝置包括若干製程。圖24圖示了用於提供/製造包括間隙控制器的層疊封裝（PoP）裝置的示例性序列。在一些實現中，圖24的序列可被用於製造包括圖20的間隙控制器的層疊封裝（PoP）裝置及/或本案中描述的其他層疊封裝（PoP）裝置。將在提供/製造圖20的層疊封裝（PoP）裝置的上下文中描述圖24。
應當注意，圖24的序列可以組合一或多個階段以簡化及/或闡明用於提供層疊封裝（PoP）裝置的序列。在一些實現中，各程序的次序可被改變或修改。
如圖24中所示，階段1圖示了提供第一封裝2001。第一封裝2001可以是扇出晶片級封裝（FOWLP）。第一封裝2001包括第一重分佈部分1810、至少一個重分佈層1815、至少一個UBM層1819、第一晶粒1811、焊盤1813、以及間隙控制器1270。圖23A-23B圖示了用於製造第一封裝2001的序列的實例。
階段2圖示了第二封裝1902經由複數個封裝互連227耦合至第一封裝2001。第二封裝1902包括第二重分佈部分1920、至少一個重分佈層1925、至少一個UBM層1929、第二晶粒1921、以及焊盤1923。第二封裝1902亦可包括複數個封裝互連227。該複數個封裝互連1227包括焊料互連（例如，焊球）。
階段3圖示了在第一封裝2001與第二封裝1902之間提供（例如，形成）第一封裝層1216。階段3可圖示包括第一封裝2001和第二封裝1902的層疊封裝（PoP）裝置2000。第一封裝2001包括第一晶粒1811、間隙控制器1270以及第一封裝層1216。第二封裝1902可包括第二重分佈部分1920。
如階段3處所示，第一封裝層1216是在第一封裝2001的第一晶粒1811的背側表面與第二封裝1902的第二重分佈部分1920的底部表面之間形成的。 用於製造包括間隙控制器的層疊封裝（PoP）裝置的示例性方法
在一些實現中，提供/製造包括間隙控制器的層疊封裝（PoP）包括若干製程。圖25圖示了用於提供/製造包括間隙控制器的層疊封裝（PoP）的方法的示例性流程圖。在一些實現中，圖25的方法可被用於提供/製造包括圖12和16-20的間隙控制器的層疊封裝（PoP）及/或本案中描述的其他層疊封裝（PoP）裝置。現在將在提供/製造圖12的裝置封裝的上下文中描述圖25。
應當注意，圖25的流程圖可以組合一或多個程序以簡化及/或闡明用於提供層疊封裝（PoP）裝置的方法。在一些實現中，各程序的次序可被改變或修改。
在階段2505，形成包括第一電子封裝組件（例如，第一晶粒）的第一積體電路（IC）封裝。在圖21A-21C和23A-23B中圖示和描述了形成第一積體電路（IC）封裝的實例。在一些實現中，第一積體電路（IC）封裝可包括扇出晶片級封裝（FOWLP）。第一積體電路（IC）封裝可包括封裝基板或重分佈部分。第一積體電路（IC）封裝可包括封裝層。第一封裝（例如，第一積體電路（IC）封裝）的實例包括第一封裝1201、第一封裝1601、第一封裝1701、第一封裝1801、以及第一封裝2001。
在階段2510，在第一積體電路（IC）封裝上方提供至少一個間隙控制器。間隙控制器可被提供並且耦合至第一晶粒（例如，第一晶粒1211的背側表面的中心上或周圍）。間隙控制器的實例包括間隙控制器1270、間隙控制器1370、間隙控制器1470、以及間隙控制器1570。
在階段2515，形成包括第二晶粒的第二積體電路（IC）封裝。在圖21A-21C和23A-23B中圖示和描述了形成第二積體電路（IC）封裝的實例。在一些實現中，第二積體電路（IC）封裝可包括扇出晶片級封裝（FOWLP）。第二積體電路（IC）封裝可包括封裝基板或重分佈部分。第二積體電路（IC）封裝可包括封裝層。第二封裝（例如，第二積體電路（IC）封裝）的實例包括第二封裝1202和第二封裝1902。
在階段2520，第二積體電路（IC）封裝經由複數個封裝互連（例如，複數個封裝互連1227）耦合至第一積體電路（IC）封裝。
在階段2525，可任選地在第一積體電路（IC）封裝與第二積體電路（IC）封裝之間形成第一封裝層。具體地，在第一封裝的第一晶粒與第二封裝（例如，第二封裝的第二封裝基板、第二封裝的第二重分佈部分）之間形成第一封裝層（例如，第一封裝層1216）。 示例性電子設備
圖26圖示了可積體有前述積體裝置、半導體裝置、積體電路、晶粒、中介體、封裝或層疊封裝（PoP）中的任一者的各種電子設備。例如，行動電話設備2602、膝上型電腦設備2604、固定位置終端設備2606、可穿戴設備2608可包括如本文所述的積體裝置2600。積體裝置2600可以是例如本文描述的積體電路、晶粒、積體裝置、積體裝置封裝、積體電路裝置、裝置封裝、積體電路（IC）封裝、層疊封裝裝置中的任一者。圖26中所圖示的設備2602、2604、2606、2608僅是示例性的。其他電子設備亦能以積體裝置2600為其特徵，此類電子設備包括但不限於設備（例如，電子設備）群，該設備群包括行動設備、掌上型個人通訊系統（PCS）單元、可攜式資料單元（諸如個人數位助理）、啟用全球定位系統（GPS）的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單元（諸如儀錶讀取裝備）、通訊設備、智慧型電話、平板電腦、電腦、可穿戴設備（例如，手錶、眼鏡）、物聯網路（IoT）設備、伺服器、路由器、機動車（例如，自主車輛）中實現的電子設備、或者儲存或檢索資料或電腦指令的任何其他設備，或者其任何組合。
圖2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21A-21C、22、23A-23B、24、25及/或26中圖示的組件、步驟、特徵及/或功能之中的一或多個可以被重新安排及/或組合成單個組件、程序、特徵或功能，或可以實施在數個組件、程序、或功能中。亦可添加額外的元件、組件、程序、及/或功能而不會脫離本案。亦應當注意，本案中的圖2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21A-21C、22、23A-23B、24、25及/或26及其相應描述不限於晶粒及/或IC。在一些實現中，圖2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21A-21C、22、23A-23B、24、25及/或26及其相應描述可被用於製造、建立、提供、及/或生產積體裝置。在一些實現中，裝置可包括晶粒、積體裝置、晶粒封裝、積體電路（IC）、裝置封裝、積體電路（IC）封裝、晶片、半導體裝置、層疊封裝（PoP）裝置、及/或中介體。
措辭「示例性」在本文中用於表示「用作實例、例子或圖示」。本文中描述為「示例性」的任何實現或態樣不必被解釋為優於或勝過本案的其他態樣。同樣，術語「態樣」不要求本案的所有態樣皆包括所論述的特徵、優點或操作模式。術語「耦合」在本文中被用於指兩個物件之間的直接或間接耦合。例如，若物件A實體接觸物件B，且物件B接觸物件C，則物件A和C可仍被認為是彼此耦合的——即便它們並非彼此直接實體接觸。
亦注意到，本文包含的各種公開可能是作為被圖示為流程圖、流程圖表、結構圖或方塊圖的程序來描述的。儘管流程圖可能會把諸操作描述為順序程序，但是這些操作中有許多操作能夠並行或併發地執行。另外，這些操作的次序可被重新安排。程序在其操作完成時終止。
本文中所描述的本案的各種態樣可實現於不同系統中而不會脫離本案。應注意，本案的以上各態樣僅是實例，且不應被解釋成限定本案。對本案的各態樣的描述意欲是說明性的，而非限定所附請求項的範疇。由此，本發明的教導可以現成地應用於其他類型的裝置，並且許多替換、修改和變形對於本發明所屬領域中具有通常知識者將是顯而易見的。
100‧‧‧積體裝置 102‧‧‧印刷電路板（PCB） 104‧‧‧第一積體電路（IC）封裝 106‧‧‧第二積體電路（IC）封裝 108‧‧‧被動組件 130‧‧‧蓋板 200‧‧‧層疊封裝（PoP）裝置 202‧‧‧第一封裝 204‧‧‧第二封裝 220‧‧‧第一晶粒 222‧‧‧第一封裝基板 224‧‧‧第一複數個焊盤 226‧‧‧第一焊盤 228‧‧‧第一複數個焊球 236‧‧‧第二複數個焊球 240‧‧‧第二晶粒 242‧‧‧第二封裝基板 246‧‧‧第二焊盤 250‧‧‧第一封裝層 256‧‧‧第三複數個焊球 260‧‧‧第二封裝層 290‧‧‧空隙 300‧‧‧層疊封裝（PoP）裝置 301‧‧‧積體裝置 302‧‧‧封裝 303‧‧‧封裝 304‧‧‧封裝 305‧‧‧封裝 306‧‧‧封裝 307‧‧‧封裝 308‧‧‧封裝 309‧‧‧封裝 310‧‧‧封裝 311‧‧‧封裝 315‧‧‧被動組件 316‧‧‧封裝層 330‧‧‧內部遮罩 332‧‧‧焊料互連 340‧‧‧外部遮罩 350‧‧‧印刷電路板（PCB） 360‧‧‧互連 401‧‧‧第一封裝 402‧‧‧第二封裝 410‧‧‧第一封裝基板 411‧‧‧第一晶粒 416‧‧‧第一封裝層 420‧‧‧第二封裝基板 421‧‧‧第二晶粒 427‧‧‧封裝互連 500‧‧‧層疊封裝（PoP）裝置 501‧‧‧積體裝置 601‧‧‧積體裝置 630‧‧‧內部遮罩 701‧‧‧內部遮罩 830‧‧‧空腔 930‧‧‧空腔 1000‧‧‧方法 1005‧‧‧階段 1010‧‧‧階段 1015‧‧‧階段 1020‧‧‧階段 1025‧‧‧階段 1030‧‧‧階段 1100‧‧‧處理器、記憶體及/或數據機功能 1101‧‧‧積體裝置 1102‧‧‧定位功能 1103‧‧‧第一無線通訊功能 1104‧‧‧第二無線通訊功能 1105‧‧‧轉碼器功能 1106‧‧‧功率管理功能 1107‧‧‧感測器功能 1108‧‧‧第一射頻前端（RFFE）功能 1109‧‧‧第二射頻前端（RFFE）功能 1110‧‧‧第三射頻前端（RFFE）功能 1111‧‧‧射頻（RF）收發機功能 1200‧‧‧層疊封裝（PoP）裝置 1201‧‧‧第一封裝 1202‧‧‧第二封裝 1210‧‧‧第一封裝基板 1211‧‧‧第一晶粒 1212‧‧‧電媒體層 1213‧‧‧第一互連 1214‧‧‧第一底部填料 1215‧‧‧第一焊球 1216‧‧‧第一封裝層 1220‧‧‧第二封裝基板 1221‧‧‧第二晶粒 1222‧‧‧電媒體層 1223‧‧‧第二互連 1224‧‧‧第二底部填料 1225‧‧‧第二焊球 1226‧‧‧第二封裝層 1227‧‧‧封裝互連 1251‧‧‧焊球 1270‧‧‧間隙控制器 1272‧‧‧間隔物 1274‧‧‧黏合層 1280‧‧‧第一阻焊層 1282‧‧‧第二阻焊層 1284‧‧‧第一阻焊層 1286‧‧‧第二阻焊層 1290‧‧‧間隙 1370‧‧‧間隙控制器 1470‧‧‧間隙控制器 1570‧‧‧間隙控制器 1572‧‧‧間隔物 1600‧‧‧層疊封裝（PoP）裝置 1601‧‧‧第一封裝 1616‧‧‧封裝層 1617‧‧‧封裝互連 1627‧‧‧封裝互連 1700‧‧‧層疊封裝（PoP）裝置 1701‧‧‧第一封裝 1716‧‧‧封裝層 1800‧‧‧層疊封裝（PoP）裝置 1801‧‧‧第一封裝 1810‧‧‧第一重分佈部分 1811‧‧‧第一晶粒 1812‧‧‧電媒體層 1812a‧‧‧第一電媒體層 1812b‧‧‧第二電媒體層 1812c‧‧‧第三電媒體層 1813‧‧‧焊盤 1814‧‧‧鈍化層 1815‧‧‧重分佈層 1815a‧‧‧第一重分佈層 1815b‧‧‧第二重分佈層 1816‧‧‧封裝層 1817‧‧‧封裝互連 1819‧‧‧凸塊下金屬化（UBM）層 1827‧‧‧封裝互連 1900‧‧‧層疊封裝（PoP）裝置 1902‧‧‧層疊封裝（PoP）裝置 1920‧‧‧第二重分佈部分 1921‧‧‧第二晶粒 1922‧‧‧電媒體層 1923‧‧‧焊盤 1925‧‧‧重分佈層 1926‧‧‧第二封裝層 1929‧‧‧凸塊下金屬化（UBM）層 2000‧‧‧層疊封裝（PoP）裝置 2001‧‧‧第一封裝 2017‧‧‧互連 2101‧‧‧空腔 2104‧‧‧第一金屬層 2105‧‧‧空腔 2106‧‧‧第二金屬層 2107‧‧‧空腔 2108‧‧‧第三金屬層 2110‧‧‧第四金屬層 2112‧‧‧第一電媒體層 2116‧‧‧空腔 2122‧‧‧第二電媒體層 2132‧‧‧第三電媒體層 2300‧‧‧載體 2317‧‧‧空腔 2505‧‧‧階段 2510‧‧‧階段 2515‧‧‧階段 2520‧‧‧階段 2525‧‧‧階段 2600‧‧‧積體裝置 2602‧‧‧行動電話設備 2604‧‧‧膝上型電腦設備 2606‧‧‧固定位置終端設備 2608‧‧‧可穿戴設備
在結合附圖理解下面闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在附圖中，相像的元件符號貫穿始終作相應標識。
圖1圖示了包括若干封裝的積體裝置的視圖。
圖2圖示了層疊封裝（PoP）裝置的橫截面圖。
圖3圖示了包括嵌入式層疊封裝（PoP）裝置的積體裝置的視圖。
圖4圖示了包括嵌入式層疊封裝（PoP）裝置的積體裝置的剖視圖。
圖5圖示了包括嵌入式層疊封裝（PoP）裝置的另一積體裝置的剖視圖。
圖6圖示了包括嵌入式層疊封裝（PoP）裝置的另一積體裝置的剖視圖。
圖7圖示了包括嵌入式層疊封裝（PoP）裝置的另一積體裝置的剖視圖。
圖8圖示了用於製造包括嵌入式層疊封裝（PoP）裝置的積體裝置的序列的實例。
圖9圖示了用於製造包括嵌入式層疊封裝（PoP）裝置的另一積體裝置的序列的實例。
圖10圖示了用於製造包括嵌入式層疊封裝（PoP）裝置的積體裝置的示例性方法的流程圖。
圖11圖示了包括嵌入式層疊封裝（PoP）裝置的積體裝置的封裝、電路和應用。
圖12圖示了包括間隙控制器的層疊封裝（PoP）裝置的橫截面圖。
圖13圖示了間隙控制器的實例。
圖14圖示了間隙控制器的另一實例。
圖15圖示了間隙控制器的另一實例。
圖16圖示了包括間隙控制器的另一層疊封裝（PoP）裝置的橫截面圖。
圖17圖示了包括間隙控制器的另一層疊封裝（PoP）裝置的橫截面圖。
圖18圖示了包括間隙控制器的另一層疊封裝（PoP）裝置的橫截面圖。
圖19圖示了包括間隙控制器的另一層疊封裝（PoP）裝置的橫截面圖。
圖20圖示了包括間隙控制器的另一層疊封裝（PoP）裝置的橫截面圖。
圖21（包括圖21A-21C）圖示了用於製造包括間隙控制器的封裝的序列的實例。
圖22圖示了用於製造包括間隙控制器的層疊封裝（PoP）裝置的序列的實例。
圖23（包括圖23A-23B）圖示了用於製造包括間隙控制器的封裝的序列的實例。
圖24圖示了用於製造包括間隙控制器的層疊封裝（PoP）裝置的序列的實例。
圖25圖示了用於製造包括間隙控制器的層疊封裝（PoP）裝置的示例性方法的流程圖。
圖26圖示了可包括本文描述的各種積體裝置、積體裝置封裝、半導體裝置、晶粒、積體電路及/或封裝的各種電子設備。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
300‧‧‧層疊封裝(PoP)裝置
301‧‧‧積體裝置
302‧‧‧封裝
303‧‧‧封裝
304‧‧‧封裝
305‧‧‧封裝
306‧‧‧封裝
307‧‧‧封裝
308‧‧‧封裝
309‧‧‧封裝
310‧‧‧封裝
311‧‧‧封裝
315‧‧‧被動組件
316‧‧‧封裝層
330‧‧‧內部遮罩
340‧‧‧外部遮罩
350‧‧‧印刷電路板(PCB)

Claims (30)

  1. 一種積體裝置，包括： 一印刷電路板（PCB）； 耦合至該印刷電路板（PCB）的一層疊封裝（PoP）裝置，其中該層疊封裝（PoP）裝置包括： 包括一第一電子封裝組件的一第一封裝；及 耦合至該第一封裝的一第二封裝； 在該第一封裝與該第二封裝之間形成的一第一封裝層；及 至少部分地封裝該層疊封裝（PoP）裝置的一第二封裝層， 其中該積體裝置被配置成提供蜂巢功能性、無線保真（WiFi）功能性、以及藍芽功能性。
  2. 如請求項1之積體裝置，其中該第二封裝層包括該第一封裝層。
  3. 如請求項1之積體裝置，其中該第一封裝層與該第二封裝層分開。
  4. 如請求項1之積體裝置，進一步包括：耦合至該印刷電路板（PCB）的至少一個電子封裝組件，其中該至少一個電子封裝組件在該層疊封裝（PoP）裝置外部。
  5. 如請求項4之積體裝置，其中該層疊封裝（PoP）裝置和該至少一個電子封裝組件被配置成提供蜂巢功能性、無線保真（WiFi）功能性以及藍芽功能性。
  6. 如請求項4之積體裝置，其中該積體裝置被配置成提供全球定位系統（GPS）功能性、無線保真（WiFi）功能性、藍芽功能性、以及至少一個射頻前端（RFFE）功能性。
  7. 如請求項6之積體裝置，其中至少一個射頻前端（RFFE）功能性包括行動通訊全球系統（GSM）、寬頻分碼多工存取（WCDMA）、分頻雙工長期進化（FDD-LTE）、 及/或分時雙工長期進化（TDD-LTE）。
  8. 如請求項4之積體裝置，進一步包括：配置成至少部分地包圍該至少一個電子封裝組件的內部遮罩，其中該內部遮罩被配置成將該至少一個電子封裝組件與該層疊封裝（PoP）裝置隔離。
  9. 如請求項8之積體裝置，進一步包括：在該第二封裝層上方形成的外部遮罩，其中該外部遮罩耦合至該內部遮罩。
  10. 如請求項1之積體裝置，其中該層疊封裝（PoP）裝置包括位於該第一封裝與該第二封裝之間的至少一個間隙控制器，並且其中該至少一個間隙控制器被配置成提供該第一封裝與該第二封裝之間的一最小間隙，其中該最小間隙為約10微米（μm）或更多。
  11. 如請求項10之積體裝置，其中該第二封裝包括一第二封裝基板，並且該至少一個間隙控制器位於該第一電子封裝組件與該第二封裝基板之間。
  12. 如請求項11之積體裝置，其中該第一封裝層是在該第一電子封裝組件與該第二封裝基板之間形成的。
  13. 如請求項11之積體裝置，其中該第一電子封裝組件與該第二封裝基板之間的一間隙為約100微米（μm）或更少。
  14. 如請求項10之積體裝置，其中該第二封裝包括一第二重分佈部分，並且該至少一個間隙控制器位於該第一電子封裝組件與該第二重分佈部分之間。
  15. 如請求項14之積體裝置，其中該第一封裝層是在該第一電子封裝組件與該第二重分佈部分之間形成的。
  16. 如請求項10之積體裝置，其中該第一封裝層至少部分地封裝該至少一個間隙控制器。
  17. 如請求項10之積體裝置，其中該至少一個間隙控制器耦合至該第一封裝、但是不與該第二封裝耦合。
  18. 如請求項1之積體裝置，其中該第一封裝層填充該第一電子封裝組件與該第二封裝之間的至少一大部分空間。
  19. 如請求項1之積體裝置，其中該至少一個間隙控制器包括一間隔物及/或黏合層。
  20. 如請求項1之積體裝置，其中該積體裝置被積體到從包括以下各項的組中選擇的一設備中：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一物聯網路（IoT）設備、一膝上型電腦、一伺服器、以及一機動車中的一設備。
  21. 一種設備，包括： 一印刷電路板（PCB）； 耦合至該印刷電路板（PCB）的一層疊封裝（PoP）裝置，其中該層疊封裝（PoP）裝置包括： 包括一第一電子封裝組件的一第一封裝；及 耦合至該第一封裝的一第二封裝； 在該第一封裝與該第二封裝之間形成的一第一封裝層；及 至少部分地封裝該層疊封裝（PoP）裝置的一第二封裝層， 其中該設備被配置成提供蜂巢功能性裝置、無線保真（WiFi）功能性裝置、以及藍芽功能性裝置。
  22. 如請求項21之設備，其中該第二封裝層包括該第一封裝層。
  23. 如請求項21之設備，其中該第一封裝層與該第二封裝層分開。
  24. 如請求項21之設備，進一步包括：耦合至該印刷電路板（PCB）的至少一個電子封裝組件，其中該至少一個電子封裝組件在該層疊封裝（PoP）裝置外部。
  25. 如請求項24之設備，其中該層疊封裝（PoP）裝置和該至少一個電子封裝組件被配置成提供蜂巢功能性裝置、無線保真（WiFi）功能性裝置以及藍芽功能性裝置。
  26. 如請求項21之設備，其中該層疊封裝（PoP）裝置包括位於該第一封裝與該第二封裝之間的至少一個間隙控制器，並且其中該至少一個間隙控制器被配置成提供該第一封裝與該第二封裝之間的一最小間隙。
  27. 一種用於製造積體裝置的方法，包括以下步驟： 提供一印刷電路板（PCB）； 將一層疊封裝（PoP）裝置耦合至該印刷電路板（PCB），其中耦合該層疊封裝（PoP）裝置包括： 提供包括一第一電子封裝組件的一第一封裝；及 將一第二封裝耦合至該第一封裝； 在該第一封裝與該第二封裝之間形成一第一封裝層；及 形成至少部分地封裝該層疊封裝（PoP）裝置的一第二封裝層， 其中該積體裝置被配置成提供蜂巢功能性、無線保真（WiFi）功能性、以及藍芽功能性。
  28. 如請求項27之方法，其中該第二封裝層包括該第一封裝層。
  29. 如請求項27之方法，其中該第一封裝層與該第二封裝層分開。
  30. 如請求項27之方法，進一步包括以下步驟：耦合至該印刷電路板（PCB）的至少一個電子封裝組件，其中該至少一個電子封裝組件在該層疊封裝（PoP）裝置外部。
TW105131213A 2015-10-02 2016-09-29 包括嵌入式層疊封裝(PoP)裝置的積體裝置 TWI661532B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562236766P 2015-10-02 2015-10-02
US62/236,766 2015-10-02
US15/097,719 US10163871B2 (en) 2015-10-02 2016-04-13 Integrated device comprising embedded package on package (PoP) device
US15/097,719 2016-04-13

Publications (2)

Publication Number Publication Date
TW201714276A true TW201714276A (zh) 2017-04-16
TWI661532B TWI661532B (zh) 2019-06-01

Family

ID=57138130

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105131213A TWI661532B (zh) 2015-10-02 2016-09-29 包括嵌入式層疊封裝(PoP)裝置的積體裝置

Country Status (9)

Country Link
US (2) US10163871B2 (zh)
EP (1) EP3357088A1 (zh)
JP (1) JP6505951B2 (zh)
KR (1) KR102055337B1 (zh)
CN (1) CN108140637B (zh)
BR (1) BR112018006664B1 (zh)
CA (1) CA2998190A1 (zh)
TW (1) TWI661532B (zh)
WO (1) WO2017058825A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475751B2 (en) 2018-01-31 2019-11-12 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627367B2 (en) * 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
US10163871B2 (en) 2015-10-02 2018-12-25 Qualcomm Incorporated Integrated device comprising embedded package on package (PoP) device
US9721903B2 (en) * 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
US10631410B2 (en) * 2016-09-24 2020-04-21 Apple Inc. Stacked printed circuit board packages
KR20190067839A (ko) * 2016-10-04 2019-06-17 스카이워크스 솔루션즈, 인코포레이티드 오버몰드 구조를 갖는 양면 라디오-주파수 패키지
US10475770B2 (en) * 2017-02-28 2019-11-12 Amkor Technology, Inc. Semiconductor device having stacked dies and stacked pillars and method of manufacturing thereof
KR102530568B1 (ko) * 2017-10-23 2023-05-08 어플라이드 머티어리얼스, 인코포레이티드 팬-아웃 상호연결부 통합 공정들 및 구조들
TWI640068B (zh) 2017-11-30 2018-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US10867947B2 (en) * 2018-11-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
TWI720749B (zh) * 2019-01-01 2021-03-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
KR20210016216A (ko) 2019-08-02 2021-02-15 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
CN111162755B (zh) * 2020-01-16 2021-09-21 诺思(天津)微系统有限责任公司 一种体声波双工滤波器
KR102124769B1 (ko) * 2020-03-13 2020-06-23 (주)일신이디아이 무선통합시스템용 광대역 안테나 유닛
CN111415913B (zh) * 2020-04-09 2021-10-01 环维电子(上海)有限公司 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
CN112885794B (zh) * 2021-01-15 2023-04-07 浪潮电子信息产业股份有限公司 一种pcb、pop封装散热结构及其制造方法
WO2023003650A1 (en) * 2021-07-22 2023-01-26 Qualcomm Incorporated Package comprising a block device with a shield
US11869848B2 (en) 2021-08-11 2024-01-09 STATS ChipPAC Pte. Ltd. Semiconductor device and method of stacking devices using support frame
WO2023157748A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 回路モジュール
WO2023157747A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 回路モジュール

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3668074B2 (ja) * 1999-10-07 2005-07-06 松下電器産業株式会社 半導体装置およびその製造方法
US7518223B2 (en) 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
TW529141B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Stacking type multi-chip package and its manufacturing process
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
JP4012987B2 (ja) * 2002-10-04 2007-11-28 株式会社村田製作所 モジュール基板の段積み構造
US7116002B2 (en) 2004-05-10 2006-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overhang support for a stacked semiconductor device, and method of forming thereof
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
JP4383324B2 (ja) * 2004-11-10 2009-12-16 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100698527B1 (ko) 2005-08-11 2007-03-22 삼성전자주식회사 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
JP4182140B2 (ja) * 2005-12-14 2008-11-19 新光電気工業株式会社 チップ内蔵基板
US7573137B2 (en) * 2006-03-31 2009-08-11 Texas Instruments Incorporated Controlling flip-chip techniques for concurrent ball bonds in semiconductor devices
US7569918B2 (en) * 2006-05-01 2009-08-04 Texas Instruments Incorporated Semiconductor package-on-package system including integrated passive components
KR100784498B1 (ko) 2006-05-30 2007-12-11 삼성전자주식회사 적층 칩과, 그의 제조 방법 및 그를 갖는 반도체 패키지
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
TWI342603B (en) 2006-11-22 2011-05-21 Advanced Semiconductor Eng Package assembly whose spacer has through hole
US7923830B2 (en) * 2007-04-13 2011-04-12 Maxim Integrated Products, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
US7868445B2 (en) * 2007-06-25 2011-01-11 Epic Technologies, Inc. Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer
US20090051046A1 (en) * 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
JP5324191B2 (ja) * 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US8503186B2 (en) 2009-07-30 2013-08-06 Megica Corporation System-in packages
US9437512B2 (en) * 2011-10-07 2016-09-06 Mediatek Inc. Integrated circuit package structure
US9190390B2 (en) 2012-08-22 2015-11-17 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US20140367854A1 (en) 2013-06-17 2014-12-18 Broadcom Corporation Interconnect structure for molded ic packages
US9362233B2 (en) 2013-06-29 2016-06-07 Intel IP Corporation Radio frequency shielding within a semiconductor package
CN104347533B (zh) * 2013-08-01 2020-05-26 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104465427B (zh) 2013-09-13 2018-08-03 日月光半导体制造股份有限公司 封装结构及半导体工艺
TWI529876B (zh) 2013-11-29 2016-04-11 矽品精密工業股份有限公司 封裝堆疊結構及其製法
WO2015099684A1 (en) 2013-12-23 2015-07-02 Intel Corporation Package on package architecture and method for making
US9653442B2 (en) * 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
US9721852B2 (en) 2014-01-21 2017-08-01 International Business Machines Corporation Semiconductor TSV device package to which other semiconductor device package can be later attached
US9713255B2 (en) 2014-02-19 2017-07-18 Intel Corporation Electro-magnetic interference (EMI) shielding techniques and configurations
CN104505382A (zh) 2014-12-30 2015-04-08 华天科技（西安）有限公司 一种圆片级扇出PoP封装结构及其制造方法
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US10163871B2 (en) 2015-10-02 2018-12-25 Qualcomm Incorporated Integrated device comprising embedded package on package (PoP) device
US9721903B2 (en) * 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475751B2 (en) 2018-01-31 2019-11-12 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
TWI712113B (zh) * 2018-01-31 2020-12-01 南韓商三星電機股份有限公司 扇出型半導體封裝

Also Published As

Publication number Publication date
BR112018006664B1 (pt) 2022-08-16
BR112018006664A2 (pt) 2018-10-09
TWI661532B (zh) 2019-06-01
CN108140637A (zh) 2018-06-08
JP2018535541A (ja) 2018-11-29
US20190081027A1 (en) 2019-03-14
CN108140637B (zh) 2021-08-17
US10163871B2 (en) 2018-12-25
US10510733B2 (en) 2019-12-17
WO2017058825A1 (en) 2017-04-06
CA2998190A1 (en) 2017-04-06
EP3357088A1 (en) 2018-08-08
US20170098634A1 (en) 2017-04-06
JP6505951B2 (ja) 2019-04-24
KR102055337B1 (ko) 2019-12-12
KR20180064401A (ko) 2018-06-14

Similar Documents

Publication Publication Date Title
TWI661532B (zh) 包括嵌入式層疊封裝(PoP)裝置的積體裝置
TWI689055B (zh) 半導體封裝
TWI681521B (zh) 扇出型半導體封裝
TWI636531B (zh) 扇出型半導體封裝
CN109979923B (zh) 扇出型半导体封装件
CN108140639B (zh) 包括集成电路(IC)封装之间的间隙控制器的层叠封装(PoP)器件
CN109216335B (zh) 扇出型半导体封装模块
TWI695471B (zh) 扇出型半導體封裝模組
TWI683408B (zh) 扇出型半導體封裝
TW201826458A (zh) 扇出型半導體封裝
TW202010076A (zh) 扇出型半導體封裝
TW201929106A (zh) 扇出型半導體封裝以及包含該封裝的封裝堆疊
TWI711217B (zh) 天線模組
TW201926631A (zh) 半導體封裝
TW201929160A (zh) 扇出型半導體封裝
US10825775B2 (en) Semiconductor package integrating active and passive components with electromagnetic shielding
TW202015213A (zh) 半導體封裝
TW202036798A (zh) 半導體封裝
TW201926602A (zh) 扇出型半導體封裝
CN110197816B (zh) 扇出型半导体封装件
CN111162068A (zh) 半导体封装件
TW202005044A (zh) 電磁干擾屏蔽結構以及具有該結構的半導體封裝
CN110739286A (zh) 半导体封装件
TW201929107A (zh) 半導體封裝及堆疊型被動組件模組
TWI685934B (zh) 扇出型半導體封裝