JP4383324B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4383324B2
JP4383324B2 JP2004326270A JP2004326270A JP4383324B2 JP 4383324 B2 JP4383324 B2 JP 4383324B2 JP 2004326270 A JP2004326270 A JP 2004326270A JP 2004326270 A JP2004326270 A JP 2004326270A JP 4383324 B2 JP4383324 B2 JP 4383324B2
Authority
JP
Japan
Prior art keywords
chip
filler
semiconductor device
adhesive
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004326270A
Other languages
English (en)
Other versions
JP2006140196A (ja
Inventor
俊昭 城内
文彰 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004326270A priority Critical patent/JP4383324B2/ja
Priority to US11/266,351 priority patent/US20060097409A1/en
Publication of JP2006140196A publication Critical patent/JP2006140196A/ja
Application granted granted Critical
Publication of JP4383324B2 publication Critical patent/JP4383324B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Description

本発明は、チップスタック型半導体装置に関する。
上下にチップを積層搭載するチップスタック型半導体装置において、特に、第１のチップのサイズと第２のチップのサイズとが非常に近似しているか、あるいは第１のチップのサイズよりも第２のチップのサイズの方が大きい組合せであることがある。この場合、第１のチップと基材とを接続するボンディングワイヤの上方に第２のチップが搭載されることとなるため、ボンディングワイヤと第２のチップとが接触しないように配慮する必要がある。そのため、従来、第１のチップよりも一回りサイズの小さいダミーチップあるいはエラストマなどを、第１のチップと第２のチップとの間に挟み込んで、ボンディングワイヤ部のクリアランスを確保して絶縁を保つスペーサー構造を有する半導体装置があった。
しかし、これらのスペーサー構造は、スペーサーの材料費が高く、また加工費も余分に掛かることによって、コスト削減の妨げとなっていた。
そのため、特許文献１に記載されるような第１のチップと第２のチップとの間の接触を抑制することを目的として、接着剤の中に粒径が一定なフィラーを混入されたチップスタック型半導体装置がある。
上記の特許文献１には、スペーサーフィラー含有接着剤は、チップ間の接触を抑制することを目的とするため、フィラーの粒径は、１０〜５０μｍ、あるいは２０〜４０μｍと記載されている。また詳細な図面は記載されていないものの、絶縁性のペースト状の第２の接着剤を適宜量供給し、続いて真空コレットに吸着された第２の半導体チップを第１の半導体チップ上に移動して位置決めをし、第２の接着剤が均等に広がるように一定圧力で押圧する、と特許文献１に記載されている。
特開平１０−２５６４７０号公報
しかしながら、スペーサーフィラーを含有する接着剤が、ボンディングワイヤ部のクリアランス確保の目的として用いられた場合、ボンディングワイヤと第２のチップとの接触を抑制することが困難であった。なぜなら、第１のチップのボンディングワイヤ上方に第２のチップを積層する際には、第１のチップと第２のチップとの間のギャップを、少なくともボンディングワイヤの高さの寸法以上に確保する必要があるからである。
また、ボンディングワイヤの間隔は、第１のチップに形成されたボンディングパッド間隔とワイヤの径に依存し、たとえばボンディングパッドの間隔が１００μｍピッチで３０μｍ径のボンディングワイヤを用いた場合、ボンディングワイヤの間隔は７０μｍとなる。そのため、図５および図６に示すように、ボンディングワイヤ４の間隔に対するフィラー６の相対的のサイズが規定されていない場合には、フィラー６の粒径がボンディングワイヤ４の間隔よりも小さいと、第２のチップ７を積層する際の接着剤５の濡れ面積の拡大に伴って、フィラー６も、基板１に接着剤３を介して接着された第１のチップ２の周辺部へと流れ、ボンディングワイヤ４の隙間をすり抜けて、チップ領域の外にはみ出してしまうことがあった。ここで、スペーサーフィラーを含有する接着剤５は、適度な粘性や硬化後の物性を所望の値に保つため、フィラーの含有率を極端に高くすることは難しい。そのため、フィラー６がチップ領域外にはみ出すことによって、第１のチップ２と第２のチップ７との間のギャップに残るフィラー６の数が減少すると、フィラーの役割を十分に果たすことができず、結果的に安定したクリアランスの確保が難しくなる。また、第１のチップ２と第２のチップ７との間のギャップに残るフィラー６の数が少なくなると、第２のチップ７を積層する際の圧力が特定のフィラーに集中してしまい、第１のチップ２の回路形成面を傷つけてしまう可能性があった。
本発明によれば、
ボンディングパッドが設けられた基材と、前記基材上に積層された、複数の電極を有する第１の素子と、前記第１の素子上に積層された第２の素子と、を備える半導体装置であって、
前記基材に設けられた前記ボンディングパッドと前記第１の素子とは、ワイヤを用いてボンディング接続され、
前記第１の素子と前記第２の素子との間に絶縁性を有するフィラーを含有する接着層が設けられ、
前記フィラーの平均粒径は、前記第１の素子に設けられた、隣接する前記ワイヤ間の距離よりも大きいことを特徴とする半導体装置
が提供される。
この発明によれば、第１の素子と第２の素子との間の接着層に含有されるフィラーの平均粒径が、第１の素子に設けられたワイヤ間の距離よりも相対的に大きい。そのため、第１の素子と第２の素子との間の接触を抑制できるとともに、フィラーがワイヤの間をすり抜けることが抑制される。したがって、高い品質を有する半導体装置を提供することができる。
本発明によれば、第１の素子と第２の素子との間の接触を抑制できるとともに、フィラーがワイヤの間をすり抜けることが抑制されるため、高い品質を有する半導体装置が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
第１の実施の形態
図１および図２に示す半導体装置は、ボンディングパッドが設けられた基材である配線基板１０１と、配線基板１０１上に積層された、複数の電極である複数のパッドを有する第１の素子である第１のチップ１０２と、第１のチップ１０２上に積層された第２の素子である第２のチップ１０７とを備え、配線基板１０１に設けられたボンディングパッドと第１のチップ１０２とは、ワイヤ１０４を用いてボンディング接続され、第１のチップ１０２と第２のチップ１０７との間にフィラー１０６を含有する接着層が設けられ、フィラー１０６の平均粒径は、第１のチップ１０２に設けられた、隣接するワイヤ１０４間の距離よりも大きいことを特徴とする。
図１に、本実施形態に係る接着剤塗布後の半導体装置１２０、図２に、本実施形態に係る第２のチップ１０７が搭載された後の半導体装置１００を示す。
図１（ａ）および図１（ｂ）に示すように、配線基板１０１上に、ペースト状の接着剤１０３を介して第１のチップ１０２が積層されている。第１のチップ１０２には、ボンディング接続用の複数のパッド（不図示）が１００μｍ間隔で略等間隔に設けられている。
配線基板１０１は、銅配線部分を残してソルダーレジストなどの絶縁材料で被覆された基板である。配線基板１０１には、絶縁材料上に第１のチップ１０２とのワイヤボンディング接続に用いられるボンディングパッド（不図示）が設けられている。
接着剤１０３は、配線基板１０１と第１のチップ１０２とを接着することができる接着剤であればよい。
また、配線基板１０１と第１のチップ１０２とは、ワイヤ１０４を用いて電気的に接続されている。
ワイヤ１０４を構成する材料としては、金などの導電性の高い材料が用いられ、ワイヤボンディング装置を用いて配置される。
本実施形態において、ワイヤ１０４は第１のチップ１０２に１００μｍ間隔で略等間隔に配置されている。また、ワイヤ１０４の径は３０μｍである。そのため、隣接するワイヤ１０４の間隔は７０μｍである。
第１のチップ１０２の例としては、たとえば、トランジスタやＩＣチップ等の半導体素子が挙げられる。図１（ａ）中、第１のチップ１０２の上面は回路形成面である。
ペースト状の接着剤１０５は、図１（ｂ）に示す通り、第１のチップ１０２上を、第１のチップ１０２の中心部近傍から外周部に向かって放射状に広がるような形状で塗布される。
接着剤１０５は、第１のチップ１０２と第２のチップ１０７とを接着する機能を有する。接着剤１０５は、フィラー１０６を含有し、第１のチップ１０２と後述する第２のチップ１０７との間にスペースを設けるスペーサーとしての機能も有する。接着剤１０５を主に構成する母材としては、たとえば、エポキシ系樹脂などが用いられる。
本実施形態において、フィラー１０６としては、たとえば、シリカなどの弾性率が高いフィラーやシリコンなどの弾性率が低いフィラーなどの絶縁性を有するフィラーが用いられ、その平均粒径は８０μｍである。上述したフィラーは線膨張率が小さいため、接着剤１０５が硬化してなる接着層が安定的に形成される。
フィラー１０６のそれぞれの粒径は、フィラーを含有する接着剤の断面を顕微鏡を用いて測定することによって計測される。また、本実施形態において、フィラー１０６の粒径の粒度分布は、平均粒径の±１０％以内の範囲内に収まっている。
フィラー１０６の形状としては、球状などの形状が好ましく用いられる。フィラー１０６の形状が球状であることによって、フィラーの向きにかかわらず接着剤１０５の面の均一性を、より高めることができ、第１のチップ１０２と第２のチップ１０７との間隔を、より安定的に維持することができる。
フィラー１０６の平均粒径は、ワイヤ１０４間の距離の１００％より大きく、１３０％以下の範囲であることが、より好ましく、１１０％より大きく、１２０％より小さい範囲であることが、より一層好ましい。１００％より大きく、１３０％以下の範囲であることによって、フィラー１０６がワイヤ１０４の間をすり抜ける可能性が、より低減されるとともに、第１のチップ１０２と第２のチップ１０７との間隔を適度な範囲とすることができる。また、１１０％より大きく、１２０％より小さい範囲であることによって、フィラー１０６がワイヤ１０４の間をすり抜ける可能性が、より一層低減されるとともに、第１のチップ１０２と第２のチップ１０７との間隔を、より一層適度な範囲とすることができる。
フィラー１０６の接着剤１０５内における重量含有率は、０．１重量％〜２０重量％程度が好ましく、本実施形態においては、１重量％程度である。
次に、図２（ａ）および図２（ｂ）に示すように、第２のチップ１０７は、第１のチップ１０２上に塗布された接着剤１０５の上方から下方に向けて押圧される。その際、接着剤１０５全体が均等に第１のチップ１０２の外周部に向けて押し広げられ、第１のチップ１０２と第２のチップ１０７との間が、ほとんど隙間無く充填される。また、その際、図２に示すように、第１のチップ１０２と第２のチップ１０７との間に入りきらない余分な接着剤１０５は、第１のチップ１０２の外周部からはみ出して、第１のチップ１０２の側面部を覆ってもよい。接着剤１０５は、硬化されて接着層となる。
第２のチップ１０７の例としては、たとえば、トランジスタ、ＩＣチップなどの半導体チップが挙げられる。
以下、本実施形態に係る半導体装置１００の効果について説明する。
半導体装置１００においては、第１のチップ１０２上に塗布された接着剤１０５に含有されるフィラー１０６の粒径は、隣接するワイヤ１０４の間隔よりも大きい。そのため、第２のチップ１０７を下方に向けて押圧したときに、フィラー１０６は、ワイヤ１０４に引っかかり、第１のチップ１０２と第２のチップ１０７との間に、従来よりも多くのフィラーがとどめられる。したがって、第１のチップ１０２と第２のチップ１０７との間隔を安定的に維持することができる。また、第１のチップ１０２と第２のチップ１０７との間に挟まれたまま残されるフィラー１０６の数が従来の技術と比較して多いため、第１のチップ１０２上に塗布された接着剤１０５に含有されるフィラー１０６の数を増加させることを抑制しつつ、第２のチップ１０７に印加された圧力が均整に分散され、それぞれのフィラー１０６に印加される圧力が従来よりも低減される。
第２の実施の形態
本実施形態で説明する半導体装置は、接着剤１０５がシート形状の接着剤であり、第２のチップ１０７の下面にあらかじめ貼り付けられて、加熱・圧着する方式によって、第１のチップ１０２と第２のチップ１０７とを接着する点で第１の実施の形態と異なる。
図３に、本実施形態に係る接着剤塗布後の半導体装置１３０、図４に、本実施形態に係る第２のチップ１０７が搭載された後の半導体装置１４０を示す。
本実施形態に係る半導体装置１３０は、図３（ａ）に示すように、第２のチップ１０７の裏面（下面）に、あらかじめシート状の接着剤１１２を貼り付けてある。
シート状の接着剤１１２は、フィラー１０６を含有し、フィラー１０６の粒径は第１の実施形態と同様に８０μｍである。シート状の接着剤１１２を主に構成する母材としては、たとえば、Ｂステージ化したエポキシ系樹脂などが用いられる。
次に、図４に示すように、第２のチップ１０７を第１のチップ１０２上に搭載する際に、加熱し、圧着することによって、第１のチップ１０２と第２のチップ１０７とを接着することによって、半導体装置１４０を完成させる。
以下、本実施形態に係る半導体装置１４０の効果について説明する。
半導体装置１４０においては、シート状の接着剤１１２にフィラー１０６が含有されている。ここで、フィラー１０６の粒径は、第１の実施形態と同様、第１のチップ１０２に接続されたワイヤ１０４の間隔である７０μｍよりも大きい。また、フィラー１０６は、シート状の接着剤１１２に含有されているため、流動性が、より抑制される。そのため、シート状の接着剤１１２を用いることによって、含有されるフィラー１０６の流動が、より抑制され、第１のチップ１０２と第２のチップ１０７とを接着する際の、フィラー１０６の第１のチップ１０２と第２のチップ１０７の外側へのはみ出しが、より抑制される。したがって、第１のチップ１０２と第２のチップ１０７との間隔を、より安定的に維持することができる。また、フィラー１０６を含有する接着剤１１２に印加される圧力が、より均整に分散され、それぞれのフィラー１０６に印加される圧力を、より効果的に低減することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、上記実施形態においては、配線基板１０１上に第１のチップ１０２と第２のチップ１０７が順に積層された形態について説明したが、３つ以上の素子が積層されていてもよい。この場合、フィラーの平均粒径は、互いに接触する２つの素子のうち、下方に位置する半導体素子に設けられたワイヤの間隔よりも大きければよい。たとえば、互いに接触する第３のチップと第４のチップとの間を例にすると、第３のチップと第４のチップとを接着する接着層に含有されるフィラーの平均粒径が、下方に位置する第３のチップに接続されたワイヤの間隔よりも大きければよい。
また、上記実施形態においては、フィラー１０６の平均粒径が８０μｍである形態について説明したが、第１のチップ１０２に接続されたワイヤ１０４の間隔よりも大きければ、上記実施形態で説明した効果を奏することができる。たとえば、ワイヤ１０４の間隔が上記実施形態で説明した７０μｍであれば、フィラーの平均粒径は７０μｍより大きければ、上記実施形態の効果を奏することができる。
また、上記実施形態においては、第２のチップ１０７としてトランジスタやＩＣチップなどの半導体素子を用いた形態について説明したが、コンデンサや抵抗などの受動素子など他の素子であってもよい。
実施の形態に係る半導体装置を模式的に示した図である。 実施の形態に係る半導体装置を模式的に示した図である。 実施の形態に係る半導体装置を模式的に示した図である。 実施の形態に係る半導体装置を模式的に示した図である。 従来の技術に係る半導体装置を模式的に示した図である。 従来の技術に係る半導体装置を模式的に示した図である。
符号の説明
１００ 半導体装置
１０１ 配線基板
１０２ 第１のチップ
１０３ 接着剤
１０４ ワイヤ
１０５ 接着剤
１０６ フィラー
１０７ 第２のチップ
１１２ 接着剤
１２０ 半導体装置
１３０ 半導体装置
１４０ 半導体装置

Claims (5)

  1. ボンディングパッドが設けられた基材と、前記基材上に積層された、複数の電極を有する第１の素子と、前記第１の素子上に積層された第２の素子と、を備える半導体装置であって、
    前記基材に設けられた前記ボンディングパッドと前記第１の素子とは、ワイヤを用いてボンディング接続され、
    前記第１の素子と前記第２の素子との間に絶縁性を有するフィラーを含有する接着層が設けられ、
    前記フィラーの平均粒径は、前記第１の素子に設けられた、隣接する前記ワイヤ間の距離よりも大きいことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記接着層は、ペースト状接着剤を硬化させたものであることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記接着層は、シート状接着剤を硬化させたものであることを特徴とする半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記フィラーの形状は、球状であることを特徴とする半導体装置。
  5. 請求項１乃至４いずれかに記載の半導体装置において、
    前記フィラーの粒径は、前記ワイヤ間の距離の１．３倍以下であることを特徴とする半導体装置。
JP2004326270A 2004-11-10 2004-11-10 半導体装置 Expired - Fee Related JP4383324B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004326270A JP4383324B2 (ja) 2004-11-10 2004-11-10 半導体装置
US11/266,351 US20060097409A1 (en) 2004-11-10 2005-11-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004326270A JP4383324B2 (ja) 2004-11-10 2004-11-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2006140196A JP2006140196A (ja) 2006-06-01
JP4383324B2 true JP4383324B2 (ja) 2009-12-16

Family

ID=36315513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004326270A Expired - Fee Related JP4383324B2 (ja) 2004-11-10 2004-11-10 半導体装置

Country Status (2)

Country Link
US (1) US20060097409A1 (ja)
JP (1) JP4383324B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080128879A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Film-on-wire bond semiconductor device
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device
US10163871B2 (en) 2015-10-02 2018-12-25 Qualcomm Incorporated Integrated device comprising embedded package on package (PoP) device
JP6515047B2 (ja) * 2016-03-11 2019-05-15 東芝メモリ株式会社 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5941997A (en) * 1996-11-26 1999-08-24 Play Incorporated Current-based contention detection and handling system
JP2001019936A (ja) * 1999-07-08 2001-01-23 Dow Corning Toray Silicone Co Ltd 接着剤、および半導体装置
KR20010100875A (ko) * 2000-04-06 2001-11-14 가마이 고로 반도체 캡슐화용 에폭시 수지 조성물 및 그를 사용한반도체 장치
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
KR100481236B1 (ko) * 2001-08-02 2005-04-07 엔이씨 일렉트로닉스 가부시키가이샤 밀봉 수지, 수지-밀봉형 반도체 및 시스템-인-패키지
US6784555B2 (en) * 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
TW546795B (en) * 2002-06-04 2003-08-11 Siliconware Precision Industries Co Ltd Multichip module and manufacturing method thereof
SG115586A1 (en) * 2002-11-12 2005-10-28 Nitto Denko Corp Epoxy resin composition for semiconductor encapsulation, and semiconductor device using the same
JP3997422B2 (ja) * 2003-03-28 2007-10-24 信越化学工業株式会社 液状エポキシ樹脂組成物及び半導体装置

Also Published As

Publication number Publication date
US20060097409A1 (en) 2006-05-11
JP2006140196A (ja) 2006-06-01

Similar Documents

Publication Publication Date Title
US7116002B2 (en) Overhang support for a stacked semiconductor device, and method of forming thereof
US6753613B2 (en) Stacked dice standoffs
US6492737B1 (en) Electronic device and a method of manufacturing the same
JP4474431B2 (ja) 半導体パッケージおよび該製造方法
JP4998268B2 (ja) 半導体装置及びその製造方法
US7298032B2 (en) Semiconductor multi-chip package and fabrication method
US20090166839A1 (en) Semiconductor stack device and mounting method
JP2004312008A (ja) 半導体マルチチップパッケージ及びその製造方法
JP2006196709A (ja) 半導体装置およびその製造方法
US7588963B2 (en) Method of forming overhang support for a stacked semiconductor device
CN110718544A (zh) 半导体装置
CN106206329B (zh) 半导体装置
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JP4175138B2 (ja) 半導体装置
US20050263482A1 (en) Method of manufacturing circuit device
JP4383324B2 (ja) 半導体装置
JP4435187B2 (ja) 積層型半導体装置
JP2010199548A (ja) 半導体装置およびその製造方法
JP2011258794A (ja) 電子装置およびその製造方法
JP2007214238A (ja) 半導体装置およびその製造方法
TWI708415B (zh) 封蓋結構和包含封蓋結構的半導體裝置封裝
TWI244144B (en) Stacked semiconductor device
JP2019153619A (ja) 半導体装置
JP2003124257A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH08153747A (ja) 半導体チップおよびそれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090918

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees