TW201801281A - 電子電路封裝 - Google Patents

電子電路封裝 Download PDF

Info

Publication number
TW201801281A
TW201801281A TW105134276A TW105134276A TW201801281A TW 201801281 A TW201801281 A TW 201801281A TW 105134276 A TW105134276 A TW 105134276A TW 105134276 A TW105134276 A TW 105134276A TW 201801281 A TW201801281 A TW 201801281A
Authority
TW
Taiwan
Prior art keywords
electronic circuit
circuit package
substrate
film
magnetic
Prior art date
Application number
TW105134276A
Other languages
English (en)
Other versions
TWI634639B (zh
Inventor
川畑賢一
早川敏雄
大久保俊郎
Original Assignee
Tdk股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk股份有限公司 filed Critical Tdk股份有限公司
Publication of TW201801281A publication Critical patent/TW201801281A/zh
Application granted granted Critical
Publication of TWI634639B publication Critical patent/TWI634639B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本發明之課題在於提供一種可兼顧高的複合屏蔽功效及薄型化之電子電路封裝。
本發明之電子電路封裝係包含具有電源圖案25G之基板20、搭載於基板20之表面21之電子零件31、32、以將電子零件31、32埋入之方式覆蓋基板20之表面21之成型樹脂40、接觸於成型樹脂40之至少上面41而設置之磁性膜50、及連接於電源圖案25G並隔著磁性膜50而覆蓋成型樹脂40之金屬膜60。根據本發明，於成型樹脂40之上面41依序形成磁性膜50及金屬膜60，因此可獲得高的複合屏蔽特性。而且，磁性膜50係直接形成於成型樹脂40之上面41，兩者間並未介設黏著劑等，因而有利於產品之薄型化。

Description

電子電路封裝
本發明係關於一種電子電路封裝，尤其是關於具有複合屏蔽功能之電子電路封裝，該複合屏蔽功能兼具電磁屏蔽功能及磁性屏蔽功能。
近年來，智慧手機等之電子機器，具有採用高性能之無線通信電路及數位晶片，且使用之半導體IC之動作頻率也上昇之傾向。並且，可以預測具有以最短配線連接複數之半導體IC之2.5D構造或3D構造之系統級封裝(SIP)化將會加速，且電源電路之模組化今後也會相應增加。此外，還可預測將大量之電子零件(電感器、電容器、電阻、過濾器等被動零件、電晶體、二極體等主動零件、半導體IC等積體電路零件、及其他電子電路構成所需之零件之總稱)模組化之電子電路模組，今後也會愈發增加，且統稱此等之電子電路封裝，也有隨著智慧手機等電子機器之高功能化、小型化及薄型化而被高密度封裝之傾向。此等之傾向，反過來又顯示會使因雜訊而產生之誤動作及電波障礙變得更顯著，進而於習知之雜訊對策中，難以防止誤動作或電波障礙。因此，近年來，雖然電子電路封裝之自我屏蔽化已獲進展，且提出有利用導電性黏著劑、電鍍或濺鍍(Sputtering)法之電磁屏蔽之方法且將其實用化，但今後還會要求更高之屏蔽特性。
為了能實現此，近年來提出了一種兼具電磁屏蔽功能及磁性屏蔽功能之複合屏蔽構造。為了獲得複合屏蔽構造，需要於電子電路封裝中形成利用導電膜(金屬膜)而產生之電磁屏蔽及利用磁性膜而產生之磁性屏蔽。
例如，專利文獻1記載之電子電路模組，其具有於成型樹脂(mold resin)之表面依序層積金屬膜及磁性層之構成。此外，專利文獻2記載之半導體封裝，其具有藉由黏著劑將層積磁性層及金屬膜而成之屏蔽外殼(屏蔽罐)黏著於成型樹脂之構成。
[先前技術文獻] [專利文獻]
專利文獻1：日本專利特開2010-087058號公報
專利文獻2：美國專利公開第2011/0304015號說明書
然而，根據本發明者等之研究，已究明於如專利文獻1般在成型樹脂之表面依序層積金屬膜及磁性層之構成中，作為今後越來越要求高屏蔽化之移動體通信機器用之電子電路封裝，其無法充分獲得屏蔽功效。另一方面，於如專利文獻2般使用黏著劑黏貼屏蔽外殼之構成中，不僅不利於薄型化，且不易將金屬膜連接於基板上之接地圖案。
因此，本發明之目的，在於提供一種可兼顧高的複合屏蔽功效及薄型化之電子電路封裝。
本發明之電子電路封裝，其特徵在於，其包含：基板，其具有電源圖案；電子零件，其搭載於上述基板之表面；成型樹脂，其以將上述電子零件埋入之方式覆蓋上述基板之上述表面；磁性膜，其係設置接觸於上述成型樹脂之至少上面；及金屬膜，其連接於上述電源圖案，並隔著上述磁性膜覆蓋上述成型樹脂。
根據本發明，在成型樹脂之上面依序形成有磁性膜及金屬膜，因此可獲得高的複合屏蔽特性。而且，磁性膜係被直接形成於成型樹脂之上面，且兩者間並未介設黏著劑等，因而有利於產品之薄型化。
本發明中，較佳為，上述磁性膜進而接觸於上述成型樹脂之側面。藉此，可提高側面方向之複合屏蔽特性。該情況下，較佳為，上述磁性膜係覆蓋上述基板之側面之一部分。
本發明中，上述磁性膜，可為包含將磁性填充物分散於熱硬化性樹脂材料之複合磁性材料之膜，也可為包含軟磁性材料之薄膜或箔，或者也可為包含肥粒鐵等之薄膜、塊體薄片(bulk sheet)。於使用包含複合磁性材料之膜之情況下，較佳為，上述磁性填充物係包含肥粒鐵或軟磁性金屬，更佳為，上述磁性填充物之表面係被絕緣塗佈。
本發明中，較佳為，上述金屬膜係將選自包含Au、Ag、Cu及Al之群中之至少1個金屬作為主成分，較佳為，上述金屬膜之表面，係由抗氧化被覆層所覆蓋。
本發明中，較佳為，上述電源圖案係露出於上述基板之側面，上述金屬膜係與露出於上述基板之上述側面之上述電源圖案接觸。藉此，可容易且確實地將金屬膜連接於電源圖案。
如此，根據本發明，可兼顧高的複合屏蔽功效及薄型化。
11A、11B、12A、12B、13A~13E、14A、14B、15A~15D‧‧‧電子電路封裝
20‧‧‧基板
20A‧‧‧集合基板
21‧‧‧基板之表面
22‧‧‧基板之背面
23‧‧‧墊圖案
24‧‧‧銲劑
25‧‧‧內部配線
25G‧‧‧電源圖案
26‧‧‧外部端子
27‧‧‧基板之側面
27a、27d‧‧‧側面上部
27b、27e‧‧‧側面下部
27c、27f‧‧‧台階部分
28、29‧‧‧配線圖案
31、32‧‧‧電子零件
40‧‧‧成型樹脂
41‧‧‧成型樹脂之上面
42‧‧‧成型樹脂之側面
43~46‧‧‧槽
50‧‧‧磁性膜
51‧‧‧磁性膜之上面
52‧‧‧磁性膜之側面
60‧‧‧金屬膜
70‧‧‧絕緣膜
a‧‧‧虛線
W1、W2、W3‧‧‧寬度
圖1為顯示本發明之第一實施形態之電子電路封裝11A之構成之剖視圖。
圖2為顯示第一實施形態之變形例之電子電路封裝11B之構成之剖視圖。
圖3為用以說明電子電路封裝11A之製造方法之步驟圖。
圖4為用以說明電子電路封裝11A之製造方法之步驟圖。
圖5為用以說明電子電路封裝11A之製造方法之步驟圖。
圖6為用以說明電子電路封裝11A之製造方法之步驟圖。
圖7為顯示本發明之第二實施形態之電子電路封裝12A之構成之剖視圖。
圖8為顯示第二實施形態之變形例之電子電路封裝12B之構成之剖視圖。
圖9為用以說明電子電路封裝12A之製造方法之步驟圖。
圖10為用以說明電子電路封裝12A之製造方法之步驟圖。
圖11為顯示本發明之第三實施形態之電子電路封裝13A之構成之剖視圖。
圖12為顯示第三實施形態之變形例之電子電路封裝13B之構成之剖視圖。
圖13為顯示第三實施形態之變形例之電子電路封裝13C之構 成之剖視圖。
圖14為顯示第三實施形態之變形例之電子電路封裝13D之構成之剖視圖。
圖15為顯示第三實施形態之變形例之電子電路封裝13E之構成之剖視圖。
圖16為用以說明電子電路封裝13A之製造方法之步驟圖。
圖17為用以說明電子電路封裝13A之製造方法之步驟圖。
圖18為用以說明電子電路封裝13A之製造方法之步驟圖。
圖19為顯示本發明之第四實施形態之電子電路封裝14A之構成之剖視圖。
圖20為顯示第四實施形態之變形例之電子電路封裝14B之構成之剖視圖。
圖21為用以說明電子電路封裝14A之製造方法之步驟圖。
圖22為用以說明電子電路封裝14A之製造方法之步驟圖。
圖23為顯示本發明之第五實施形態之電子電路封裝15A之構成之剖視圖。
圖24為顯示第五實施形態之變形例之電子電路封裝15B之構成之剖視圖。
圖25為顯示第五實施形態之變形例之電子電路封裝15C之構成之剖視圖。
圖26為顯示第五實施形態之變形例之電子電路封裝15D之構成之剖視圖。
以下，參照所附圖式對本發明之較佳實施形態詳細 地進行說明。
<第一實施形態>
圖1為顯示本發明之第一實施形態之電子電路封裝11A之構成之剖視圖。
如圖1所示，本實施形態之電子電路封裝11A，係具備：基板20；複數之電子零件31、32，其搭載於基板20；成型樹脂40，其以將電子零件31、32埋入之方式覆蓋基板20之表面21；磁性膜50，其覆蓋成型樹脂40；及金屬膜60，其覆蓋磁性膜50及成型樹脂40。
本實施形態之電子電路封裝11A之種類，並無特別限制，例如，可列舉處理高頻信號之高頻模組、進行電源控制之電源模組、具有2.5D構造或3D構造之系統級封裝(SIP)、無線通信用或數位電路用半導體封裝等。圖1中，僅圖示2個電子零件31、32，但實際上內置有更多之電子零件。
基板20具有內部埋入多條配線之兩面及多層配線構造，且不管種類，FR-4、FR-5、BT、氰酸酯、苯酚、醯亞胺等熱硬化性樹脂襯底之有機基板、液晶聚合物等熱塑性樹脂襯底之有機基板、LTCC基板、HTCC基板、可撓性基板等皆可適用。本實施形態中，基板20係4層構造，且具有形成於基板20之表面21及背面22之配線層、及埋入內部之2層配線層。於基板20之表面21形成有複數之墊圖案(land pattern)23。墊圖案23係用以與電子零件31、32連接之內部電極，且兩者經由銲劑24(或導電性黏著劑)而被電性且機械式地連接。作為一例，電子電路31係控制器等之半導 體晶片，電子電路32係電容器或線圈等之被動零件。電子零件之一部分(例如，被薄型化之半導體晶片等)，也可被埋入基板20。
墊圖案23係經由形成於基板20內部之內部配線25，連接於被形成在基板20之背面22之外部端子26。於實際使用時，電子電路封裝11A係安裝於未圖示之母板等，且母板上之墊圖案與電子電路封裝11A之外部端子26被電性連接。作為構成墊圖案23、內部配線25及外部端子26之導體之材料，可為銅、銀、金、鎳、鉻、鋁、鈀、銦等之金屬或其金屬合金，也可為將樹脂或玻璃作為結合劑之導電材料，但於基板20為有機基板或可撓性基板之情況下，考慮到成本或導電率等，以使用銅、銀為較佳。作為此等導電材料之形成方法，可使用印刷、電鍍、箔層積、濺鍍、蒸鍍、噴鍍等之方法。
再者，圖1中，於符號之末尾添加G之內部配線25，係指電源圖案。電源圖案25G典型地為一供給接地電位之接地圖案，但只要為可供給固定電位之圖案，並不限於接地圖案。
成型樹脂40係被設置為以將電子零件31、32埋入之方式覆蓋基板20之表面21。本實施形態中，成型樹脂40之側面42與基板20之側面27，係構成相同之平面。作為成型樹脂40之材料，可使用將熱硬化性或熱塑性材料作為襯底，且配合有用以滿足熱膨脹係數之填充物之材料。
成型樹脂40之上面41係由磁性膜50覆蓋，且兩者並未介設黏著劑等而被直接接觸。磁性膜50係作為磁性屏蔽發揮作用，其包含含有使磁性填充物分散於熱硬化性樹脂材料之複合磁性材料之膜、含有軟磁性材料或肥粒鐵之薄膜、或者箔或塊體薄片。
於選擇包含複合磁性材料之膜作為磁性膜50之情況下，作為熱硬化性樹脂材料，可使用環氧樹脂、苯酚樹脂、矽氧樹脂、苯二酸二烯丙酯樹脂、聚醯亞胺樹脂、氨基甲酸乙酯樹脂等，且可使用印刷法、成型法、微縫噴嘴塗佈法、噴霧法、分配法、噴射法、轉注法、壓縮成型法、使用末硬化之片狀樹脂之層積法等之厚膜施工方法形成。藉由使用熱硬化性材料，可提高對電子電路封裝所要求之耐熱性、絕緣性、抗衝擊性、落下強度等之可靠度。
此外，作為磁性填充物，較佳為使用肥粒鐵或軟磁性金屬，更佳則可使用呈塊體之磁導率高之軟磁性金屬。作為肥粒鐵或軟磁性金屬，可列舉選自包含Fe、Ni、Zn、Mn、Co、Cr、Mg、Al、Si之群中之1或2個以上之金屬、或其氧化物。作為具體例，可列舉Ni-Zn系、Mn-Zn、Ni-Cu-Zn系等之肥粒鐵、高磁導合金(Fe-Ni合金)、超級高磁導合金(Fe-Ni-Mo合金)、鐵矽鋁合金(Fe-Si-Al合金)、Fe-Si合金、Fe-Co合金、Fe-Cr合金、Fe-Cr-Si合金、Fe等。磁性填充物之形狀，雖無特別限制，但為了高填充化，也可設為球狀，且以最密填充之方式對複數之粒度分佈之填充物進行混合及調配。為了最大限度地擷取磁導率實數成分之遮蔽效應及磁導率虛數成分之損耗之熱轉換效應，最好使寬高比為5以上之扁平粉末配向而形成。
為了提高流動性、密接性、絕緣性，較佳為，磁性填充物之表面，係藉由Si、Al、Ti、Mg等之金屬之氧化物、或有機材料而被絕緣塗佈。絕緣塗佈較佳為，可於磁性填充物之表面塗佈處理熱硬化性材料、或藉由金屬烷氧化合物之脫水反應形成氧化膜，最佳可形成氧化矽之被覆塗層。並且，於其上方實施有機官能 性耦合處理則更佳。
複合磁性材料，係可使用印刷法、成型法、微縫噴嘴塗佈法、噴霧法、分配法、使用未硬化之片狀樹脂之層積法等公知之方法，而形成於成型樹脂40之上面41。
此外，於選擇包含軟磁性材料或肥粒鐵之薄膜作為磁性膜50之情況下，作為其材料，可使用選自包含Fe、Ni、Zn、Mn、Co、Cr、Mg、Al、Si之群中之1或2個以上之金屬或其氧化物，且除了可使用濺鍍法、蒸鍍法等之薄膜施工方法外，還可使用電鍍法、噴霧法、AD法、熔射法等，而形成於成型樹脂40之上面41。該情況下，磁性膜50之材料，只要自所需之磁導率及頻率適時選擇即可，但為了提高低頻(kHz~100MHz)側之屏蔽功效，較佳可為Fe-Co、Fe-Ni、Fe-Al、Fe-Si系之合金。另一方面，為了提高高頻(50~數百MHz)之屏蔽功效，最佳可為NiZn、MnZn、NiCuZn等之肥粒鐵膜或Fe。
並且，於使用箔或塊體薄片作為磁性膜50之情況下，只要於形成成型樹脂40時之模具預先設置箔或塊體薄片，即可於成型樹脂40之上面41直接形成包含箔或塊體薄片之磁性膜50。
磁性膜50之上面51及側面52、成型樹脂40之側面42、及基板20之側面27，係由金屬膜60覆蓋。較佳為，金屬膜60係電磁屏蔽，且將選自包含Au、Ag、Cu及Al之群中之至少1個金屬作為主要成分。較佳為，金屬膜60盡可能為低電阻，鑑於成本等考量，以使用Cu為最佳。此外，較佳為，金屬膜60之外側表面，係以SUS、Ni、Cr、Ti、黃銅等之防腐蝕性之金屬、或者包 含環氧、苯酚、醯亞胺、氨基甲酸乙酯、矽氧等之樹脂之抗氧化被覆層所覆蓋。這是因為金屬膜60在熱、濕度等之外部環境下會氧化劣化，因而為了抑制及防止此，較佳可實施上述處理。金屬膜60之形成方法，只要自濺鍍法、蒸鍍法、無電解電鍍法、電解電鍍法等公知之方法中適時選擇即可，也可於形成金屬膜60之前實施密接性提高前處理即電漿處理、耦合處理、噴砂處理、蝕刻處理等。並且，作為金屬膜60之襯底，也可預先較薄地形成鈦、鉻、SUS等之高密接性金屬膜。
如圖1所示，於基板20之側面27露出有電源圖案25G，金屬膜60係藉由覆蓋基板20之側面27而與電源圖案25G連接。
雖無特別限制，但較佳為，金屬膜60與磁性膜50之界面之電阻值為106Ω以上。藉此，因電磁波雜訊入射於金屬膜60而產生之渦電流，幾乎不會流入磁性膜50，因此可防止因渦電流之流入而引起之磁性膜50之磁性特性之降低。金屬膜60與磁性膜50之界面之電阻值，於兩者直接接觸之情況下，係指磁性膜50之表面電阻，於兩者間存在有絕緣膜之情況下，係指絕緣膜之表面電阻。
作為將金屬膜60與磁性膜50之界面之電阻值設定為106Ω以上之方法，列舉使用表面電阻充分高之材料作為磁性膜50之材料、或於磁性膜50之上面51形成薄絕緣材料之方法。圖2為顯示變形例之電子電路封裝11B之構成之剖視圖，其於在磁性膜50與金屬膜60之間介設有薄絕緣膜70之點，與圖1所示之電子電路封裝11A不同。只要介設此種之絕緣膜70，即使於使用電阻值較低之材料作為磁性膜50之材料之情況下，也可將金屬膜60與磁 性膜50之界面之電阻值設定為106Ω以上，從而可防止因渦電流而產生之磁性特性之降低。
如此，本實施形態之電子電路封裝11A(及11B)，係於成型樹脂40之上面41依序層積有磁性膜50及金屬膜60。藉此，與磁性膜50及金屬膜60之形成位置相反之情況比較，可更有效地遮蔽自電子零件31、32放射之電磁波雜訊。這是因為由電子零件31、32產生之電磁波雜訊在通過磁性膜50時，其一部分雜訊被吸收，未被吸收之電磁波雜訊之一部分則由金屬膜60反射，且再次通過磁性膜50。如此，磁性膜50對入射之電磁波雜訊作用二次，因此能有效地遮蔽自電子零件31、32放射之電磁波雜訊。
此外，本實施形態之電子電路封裝11A(及11B)，係將磁性膜50直接形成於成型樹脂40之上面41，且兩者間不介設黏著劑等，因而有利於產品之薄型化。而且，於本實施形態中，磁性膜50僅形成於成型樹脂40之上面41，因此可容易將金屬膜60連接於電源圖案25G。
其次，對本實施形態之電子電路封裝11A之製造方法進行說明。
圖3~圖6為用以說明電子電路封裝11A之製造方法之步驟圖。
首先，如圖3所示，準備具有多層配線構造之集合基板20A。於集合基板20A之表面21形成有複數之墊圖案23，且於集合基板20A之背面22形成有複數之外部端子26。此外，於集合基板20A之內層形成有包含電源圖案25G之複數之內部配線25。再者，圖3所示之虛線a，係指在以後之切割步驟中應予切斷之部 分。如圖3所示，電源圖案25G係設置於俯視時與虛線a重疊之位置。
其次，如圖3所示，以連接於墊圖案23之方式，於集合基板20A之表面21搭載複數之電子零件31、32。具體而言，只要於朝墊圖案23上供給銲劑24之後，搭載電子零件31、32，且藉由進行迴銲將電子零件31、32連接於墊圖案23即可。
接著，如圖4所示，以埋入電子零件31、32之方式，由成型樹脂40覆蓋集合基板20A之表面21。作為成型樹脂40之形成方法，可使用壓縮、噴射、印刷、分配、噴嘴塗佈製程等。
接著，如圖5所示，於成型樹脂40之上面41直接形成磁性膜50。該情況下，為了提高成型樹脂40與磁性膜50之密接性，可藉由噴砂、蝕刻等方法，於成型樹脂40之上面41形成物理凹凸，或者，也可以電漿或短波長UV等進行表面改質，或者也可實施有機官能性耦合處理等。
在此，於使用包含複合磁性材料之膜作為磁性膜50之情況下，可使用印刷法、成型法、微縫噴嘴塗佈法、噴霧法、分配法、噴射法、轉注法、壓縮成型法、使用末硬化之片狀樹脂之層積法等之厚膜施工方法。於利用印刷法、微縫噴嘴塗佈法、噴霧法、分配法等形成時，較佳為，可根據需要調整複合磁性材料之黏度。黏度之調整，只要使用沸點為50~300℃之1或2種類以上之溶劑進行稀釋即可。熱硬化性材料，係以主劑、硬化劑、硬化促進劑作為基本，但根據要求特性，主劑、硬化劑也可混合2種以上。此外，根據需要，也可將溶劑混合，或者根據用以提高密接性、流動性之耦合劑、用於耐燃化之耐燃劑、用於著色之染料、顏料、賦予可撓 性等之非反應性樹脂材料、熱膨脹係數調整等之目的，也可混合且調配非磁性之填充物。材料只要以混煉機或攪拌機、真空脫泡攪拌裝置、3輥攪拌機等之既知方法進行混煉及分散即可。
此外，於使用包含軟磁性材料或肥粒鐵之薄膜作為磁性膜50之情況下，除了可使用濺鍍法、蒸鍍法等之薄膜施工方法外，還可使用電鍍法、噴霧法、AD法、熔射法等。並且，於使用箔或塊體薄片作為磁性膜50之情況下，只要預先於形成成型樹脂40時之模具上設置箔或塊體薄片，即可於成型樹脂40之上面41直接形成包含箔或塊體薄片之磁性膜50。
此外，如圖2所示變形例，在使絕緣膜70介設於磁性膜50與金屬膜60之間之情況下，於形成磁性膜50之後，只要於其上面51較薄地形成熱硬化性材料、耐熱性熱塑性材料、Si的氧化物、低熔點玻璃等之絕緣材料即可。
接著，如圖6所示，沿虛線a切斷集合基板20A，而將基板20分片化。於本實施形態中，由於電源圖案25G橫跨切割位置即虛線a，因此若沿虛線a切斷集合基板20A，則電源圖案25G會自基板20之側面27露出。
然後，只要以覆蓋磁性膜50之上面51及側面52、成型樹脂40之側面42、暨基板20之側面27之方式形成金屬膜60，即可完成本實施形態之電子電路封裝11A。作為金屬膜60之形成方法，可使用濺鍍法、蒸鍍法、無電解電鍍法、電解電鍍法等。此外，也可於形成金屬膜60之前，實施密接性提高前處理即電漿處理、耦合處理、噴砂處理、蝕刻處理等。並且，作為金屬膜60之襯底，也可預先較薄地形成鈦、鉻等之高密接性金屬膜。
如此，根據本實施形態之電子電路封裝11A之製造方法，於成型樹脂40之上面41直接形成磁性膜50，因此不需要使用黏著劑等，從而有利於薄型化。而且，藉由切斷集合基板20A而使電源圖案25G露出，因此可容易且確實地將金屬膜60連接於電源圖案25G。
<第二實施形態>
圖7為顯示本發明之第二實施形態之電子電路封裝12A之構成之剖視圖。
如圖7所示，本實施形態之電子電路封裝12A，除了基板20及金屬膜60之形狀不同之點外，與圖1所示之第一實施形態之電子電路封裝11A相同。因此，對相同之要素賦予相同之符號，並省略重複之說明。
於本實施形態中，基板20之側面27係構成為台階狀。具體而言，具有側面下部27b較側面上部27a突出之形狀。並且，金屬膜60不是形成於基板20之側面整體，而是被設置為覆蓋側面上部27a及台階部分27c，且側面下部27b不被金屬膜60覆蓋。本實施形態中，也於基板20之側面上部27a露出有電源圖案25G，因此金屬膜60經由此部分被連接於電源圖案25G。再者，於使用電阻值較低之材料作為磁性膜50之材料之情況下，較佳為，如圖8所示之變形例之電子電路封裝12B，使薄絕緣膜70介設於磁性膜50與金屬膜60之間。
圖9及圖10為用以說明電子電路封裝12A之製造方法之步驟圖。
首先，藉由使用圖3~圖5進行說明之方法，在成型樹脂40之上面41形成磁性膜50之後，如圖9所示，沿顯示切割位置之虛線a形成槽43。槽43係設定為完全將成型樹脂40切斷且不完全切斷基板20之深度。藉此，成型樹脂40之側面42、與基板20之側面上部27a及台階部分27c變得露出於槽43之內部。在此，作為側面上部27a之深度，需要設定為至少使電源圖案25G露出之深度。此外，如圖8所示之變形例，在使絕緣膜70介設於磁性膜50與金屬膜60之間之情況下，只要在形成槽43之前，於磁性膜50之上面51較薄地形成熱硬化性材料或耐熱性熱可塑性材料、Si之氧化物、低熔點玻璃等之絕緣材料即可。
其次，如圖10所示，使用濺鍍法、蒸鍍法、無電解電鍍法、電解電鍍法等形成金屬膜60。藉此，磁性膜50之上面51及槽43之內部，藉由金屬膜60所覆蓋。此時，露出於基板20之側面上部27a之電源圖案25G，係被連接於金屬膜60。
然後，只要沿虛線a切斷集合基板20A而將基板20分片化，即可完成本實施形態之電子電路封裝12A。
如此，根據本實施形態之電子電路封裝12A之製造方法，由於形成槽43，因此可在將集合基板20A分片化之前形成金屬膜60，從而可容易且確實地形成金屬膜60。
<第三實施形態>
圖11為顯示本發明之第三實施形態之電子電路封裝13A之構成之剖視圖。
如圖11所示，本實施形態之電子電路封裝13A，在 磁性膜50不僅覆蓋成型樹脂40之上面41，而且還覆蓋側面42之點，與圖1所示之第一實施形態之電子電路封裝11A不同。其他之構成，係與第一實施形態之電子電路封裝11A相同，故而，對相同之要素賦予相同之符號，並省略重複之說明。
本實施形態中，成型樹脂40之側面42，係藉由磁性膜50而被完全覆蓋，因而實質上不存在成型樹脂40與金屬膜60接觸之部分。根據此種之構成，可提高成型樹脂40之側面之複合屏蔽功效。尤其是，可有效地屏蔽朝成型樹脂40之側面方向放射之電磁波雜訊。
此外，於使用電阻值較低之材料作為磁性膜50之材料之情況下，較佳為，如圖12所示之變形例之電子電路封裝13B，使薄絕緣膜70介設於磁性膜50之上面51與金屬膜60之間，更佳為，如圖13所示之其他變形例之電子電路封裝13C，使薄絕緣膜70介設於磁性膜50之上面51及側面52與金屬膜60之間。
再者，於圖11~圖13所示之例子中，磁性膜50之側面52與基板20之側面27，實質上係構成相同之平面，但於本發明中不一定需要這點。例如，如圖14所示之變形例之電子電路封裝13D，也可為成型樹脂40之側面42與基板20之側面27構成相同之平面，並且磁性膜50覆蓋成型樹脂40之側面42之構成。並且，如圖15所示之變形例之電子電路封裝13E，也可為磁性膜50覆蓋形成於基板20之表面21之配線圖案28之側面之構成。
圖16~圖18為用以說明電子電路封裝13A之製造方法之步驟圖。
首先，於藉由使用圖3及圖4說明之方法形成成型樹 脂40之後，如圖16所示，沿顯示切割位置之虛線a形成寬度W1之槽44。槽44係設定為大致上將成型樹脂40完全切斷且不會到達形成於基板20之內部配線25之深度。藉此，成型樹脂40之側面42及基板20之表面21變得露出於槽44之內部。
其次，如圖17所示，以填埋槽44之內部之方式形成磁性膜50。此時，不一定要以磁性膜50完全填滿槽44之內部，但於以磁性膜50填埋槽44之內部之情況下，由於磁性膜50需要某程度之膜厚，因而作為磁性膜50，需要使用複合磁性材料。藉此，於成型樹脂40之上面41及側面42直接形成有磁性膜50，並且，露出於槽44之底部之基板20之表面21，也藉由磁性膜50覆蓋。此外，如圖12所示之變形例，於使絕緣膜70介設於磁性膜50之上面51與金屬膜60之間之情況下，只要於形成磁性膜50之後，於其上面51較薄地形成熱硬化性材料、耐熱性熱塑性材料、Si之氧化物、低熔點玻璃等之絕緣材料即可。
接著，如圖18所示，藉由沿虛線a形成寬度W2之槽45而將集合基板20A切斷，分片化為複數之基板20。此時，槽45之寬度W2，需要較槽44之寬度W1細。藉此，於使形成於槽44之內部之磁性膜50殘留之狀態下，將基板20分片化。此外，如圖13所示之變形例，於使絕緣膜70介設於磁性膜50之上面51及側面52與金屬膜60之間之情況下，只要不藉由槽45將基板20分片化而使磁性膜50之側面52露出後，於磁性膜50之上面51及側面52較薄地形成熱硬化性材料或耐熱性熱塑性材料、Si之氧化物、低熔點玻璃等之絕緣材料，然後將基板20切斷即可。
然後，只要以覆蓋磁性膜50之上面51及側面52、 暨基板20之側面27之方式形成金屬膜60，即可完成本實施形態之電子電路封裝13A。
如此，本實施形態之電子電路封裝13A之製造方法，係依序形成寬度不同之2個槽43、44，因而不需使用複雜之步驟，即可以磁性膜50覆蓋成型樹脂40之側面42。
<第四實施形態>
圖19為顯示本發明之第四實施形態之電子電路封裝14A之構成之剖視圖。
如圖19所示，本實施形態之電子電路封裝14A，除了基板20及金屬膜60之形狀不同之點外，係與圖11所示之第三實施形態之電子電路封裝13A相同。因此，對相同之要素賦予相同之符號，並省略重複之說明。
本實施形態，係與第二實施形態相同，具有側面下部27b較基板20之側面上部27a突出之形狀，且金屬膜60係以覆蓋側面上部27a及台階部分27c之方式設置。本實施形態中，電源圖案25G也露出於基板20之側面上部27a，因此，金屬膜60經由此部分被連接於電源圖案25G。再者，於使用電阻值較低之材料作為磁性膜50之材料之情況下，較佳為，如圖20所示之變形例之電子電路封裝14B，使薄絕緣膜70介設於磁性膜50之上面51(及側面52)與金屬膜60之間。
圖21及圖22為用以說明電子電路封裝14A之製造方法之步驟圖。
首先，藉由使用圖3、圖4、圖16及圖17進行說明 之方法，於成型樹脂40之上面41及槽44之內部形成磁性膜50之後，如圖21所示，沿顯示切割位置之虛線a形成寬度W3之形成槽46。槽46係被設定為將成型樹脂40完全切斷且不完全切斷基板20之深度，並且，將寬度W3設定為較圖16所示之槽44之寬度W1小。藉此，磁性膜50之側面52、與基板20之側面上部27a及台階部分27c變得露出於槽46之內部。在此，作為側面上部27a之深度，需要設定為至少使電源圖案25G露出之深度。
其次，如圖22所示，使用濺鍍法、蒸鍍法、無電解電鍍法、電解電鍍法等形成金屬膜60。藉此，磁性膜50之上面51及槽46之內部，係由金屬膜60覆蓋。此時，露出於基板20之側面上部27a之電源圖案25G，係連接於金屬膜60。
然後，只要藉由沿虛線a將集合基板20A切斷，而將基板20分片化，即可完成本實施形態之電子電路封裝14A。
如此，根據本實施形態之電子電路封裝14A之製造方法，由於與第二實施形態相同，可於分片化之前形成金屬膜60，因而金屬膜60之形成變得容易。
<第五實施形態>
圖23為顯示本發明之第五實施形態之電子電路封裝15A之構成之剖視圖。
如圖23所示，本實施形態之電子電路封裝15A，係於磁性膜50覆蓋基板20之側面27之一部分之點，與圖11所示之第三實施形態之電子電路封裝13A不同。其他之構成，係與第三實施形態之電子電路封裝13A相同，故而，對相同之要素賦予相同之 符號，並省略重複之說明。
本實施形態中，基板20之側面27係台階狀。具體而言，具有側面下部27e較側面上部27d突出之形狀。並且，磁性膜50係被設置為覆蓋成型樹脂40之上面41及側面42，並覆蓋基板20之側面上部27d及台階部分27f。基板20之側面下部27e，未被磁性膜50覆蓋，且露出於側面下部27e之電源圖案25G，係與金屬膜60接觸。
根據此種之構成，基板20之表面21與成型樹脂40之界面，係由磁性膜50覆蓋。一般而言，於基板20之表面21形成有抗焊劑，若基板20或成型樹脂40所含之水份在迴銲時膨脹，則可能會因膨脹之水份而於基板與抗焊劑之間、成型材料與抗焊劑之間產生剝離、或產生朝抗焊劑、成型材料、基板之裂痕、作為電磁屏蔽膜而形成之金屬膜60之膨脹、剝落等。並且，由於接合、固定電子零件之銲劑24，會在迴銲之MAX溫度附近熔融，因此有時還會產生因體積膨脹而引起之應力，因而會進一步加速上述現象。然而，本實施形態中，由於藉由磁性膜50以高的密接力施壓於基板20之表面21與成型樹脂40之界面，因此變得不容易產生上述之剝離。尤其是，只要使用複合磁性材料作為磁性膜50之材料，則不僅可以高的密接力物理性地施壓於基板20與成型樹脂40之界面，而且到達基板20與成型樹脂40之界面之水份，也可經由磁性膜50之材料即複合磁性材料而移動，因此，可更有效地防止基板與抗焊劑之間、成型材料與抗焊劑之間的剝離、或朝抗焊劑、成型材料、基板之裂痕、作為電磁屏蔽膜而形成之金屬膜60之膨脹、剝落等，從而可提高可靠度。
本實施形態之電子電路封裝15A，於進行圖16所示之步驟時，可藉由更深地形成槽44而製作。
再者，本實施形態中，於使用電阻值較低之材料作為磁性膜50之材料之情況，較佳為，如圖24所示之變形例之電子電路封裝15B，使薄絕緣膜70介設於磁性膜50之上面51(及側面52)與金屬膜60之間。
圖25為顯示變形例之電子電路封裝15C之構成之剖視圖。
圖25所示之電子電路封裝15C，係於磁性膜50覆蓋露出於基板20之側面27之配線圖案29之點，與圖23所示之電子電路封裝15A不同。其他之構成，係與電子電路封裝15A相同，故而，對相同之要素賦予相同之符號，並省略重複之說明。
與磁性膜50接觸之配線圖案29，可為地線等之電源圖案，也可為信號配線。然而，於使用導電性高的材料作為磁性膜50之材料之情況下，需要為能供給與金屬膜60所連接之電源圖案25G相同電位之配線圖案29。
根據此種之構成，除了防止基板與抗焊劑之間、成型材料與抗焊劑之間的剝離、或朝抗焊劑、成型材料、基板之裂痕、作為電磁屏蔽膜而形成之金屬膜60之膨脹、剝落等之功效外，還可防止因水份之膨脹而引起之基板20與配線圖案29之界面之剝離，因此可確保更高之可靠度。該情況下，也可藉由使用複合磁性材料作為磁性膜50之材料，而更有效地防止配線圖案29之剝離。
該情況下，於使用電阻值較低之材料作為磁性膜50之材料之情況，較佳為，如圖26所示之變形例之電子電路封裝 15D，使薄絕緣膜70介設於磁性膜50之上面51(及側面52)與金屬膜60之間。
以上，對本發明之較佳實施形態進行了說明，但本發明不限於上述實施形態，只要在不超出本發明之實質內容之範圍內，即可進行各種之變更，此等變更當然也包含於本發明之範疇內。
[實施例]
實際製作具有與圖1所示之電子電路封裝11A相同構造之實施例樣本1。作為基板20，係使用平面尺寸為8.5mm×8.5mm，厚度為0.3mm之多層樹脂基板。作為磁性膜50，係使用將包含Fe系之組成之球狀磁性填充物分散混合於熱硬化性樹脂而成之磁導率μ=25之複合磁性材料，且藉由網版印刷以約50μm厚度形成於成型樹脂40之上面41之後，以規定條件進行後硬化。作為金屬膜60，係使用Cu(膜厚1μm)及Ni(膜厚2μm)之層積膜。
此外，作為比較例，製作自實施例樣本1去除磁性膜50之比較例樣本1、及自實施例樣本1去除金屬膜60之比較例樣本2。因此，比較例樣本1之屏蔽，僅為包含金屬膜60之電磁屏蔽，比較例樣本2之屏蔽，僅為包含磁性膜50之磁性屏蔽。
其次，藉由將各樣本迴銲安裝於屏蔽特性評價用基板，且以附近磁場測量裝置測量雜訊衰減量，而評價屏蔽特性。表1顯示結果。數值之單位為dBμV。
[表1]
Figure TW201801281AD00001
如表1所示，確認實施例樣本1之雜訊衰減量係較比較例樣本1、2大。此外，算出屏蔽僅為金屬膜60之比較例樣本1之雜訊衰減量(A)、與屏蔽僅為磁性膜50之比較例樣本2之雜訊衰減量(B)之和，可知實施例樣本1能獲得較此計算值(A+B)大之雜訊衰減量。亦即，確認具有依序層積磁性膜50及金屬膜60之構造之複合屏蔽，可獲得較單純將僅為金屬膜60之電磁屏蔽產生之屏蔽功效、與僅為磁性膜50之磁性屏蔽產生之屏蔽功效相加之情況高之複合屏蔽功效。
其次，製作具有與圖1所示之電子電路封裝11A相同之構造之另一實施例樣本2、及將實施例樣本2之磁性膜50與金屬膜60之層積順序顛倒之比較例樣本3，於安裝於屏蔽特性評價用基板之狀態下以附近磁場測量裝置測量雜訊衰減量。表2顯示結果。數值之單位為dBμV。
Figure TW201801281AD00002
Figure TW201801281AD00003
如表2所示，將磁性膜50與金屬膜60之層積順序顛倒之比較例樣本3之雜訊衰減量，係較實施例樣本2少。藉此，確認藉由依序層積磁性膜50與金屬膜60，可獲得高的複合屏蔽功效。此外，確認實施例樣本2與比較例樣本3之差(E-D)，在低頻區域會更加凸顯。
11A‧‧‧電子電路封裝
20‧‧‧基板
21‧‧‧基板之表面
22‧‧‧基板之背面
23‧‧‧墊圖案
24‧‧‧銲劑
25‧‧‧內部配線
25G‧‧‧電源圖案
26‧‧‧外部端子
27‧‧‧基板之側面
31、32‧‧‧電子零件
40‧‧‧成型樹脂
41‧‧‧成型樹脂之上面
42‧‧‧成型樹脂之側面
50‧‧‧磁性膜
51‧‧‧磁性膜之上面
52‧‧‧磁性膜之側面

Claims (10)

  1. 一種電子電路封裝，其特徵在於，其包含：基板，其具有電源圖案；電子零件，其搭載於上述基板之表面；成型樹脂，其以將上述電子零件埋入之方式覆蓋上述基板之上述表面；磁性膜，其係設置接觸於上述成型樹脂之至少上面；及金屬膜，其連接於上述電源圖案，並隔著上述磁性膜覆蓋上述成型樹脂。
  2. 如請求項1之電子電路封裝，其中，上述磁性膜進而接觸於上述成型樹脂之側面。
  3. 如請求項2之電子電路封裝，其中，上述磁性膜係覆蓋上述基板之側面之一部分。
  4. 如請求項1至3中任一項之電子電路封裝，其中，上述磁性膜係包含將磁性填充物分散於熱硬化性樹脂材料之複合磁性材料之膜。
  5. 如請求項4之電子電路封裝，其中，上述磁性填充物係包含肥粒鐵或軟磁性金屬。
  6. 如請求項5之電子電路封裝，其中，上述磁性填充物之表面係被絕緣塗佈。
  7. 如請求項1至3中任一項之電子電路封裝，其中，上述磁性膜係包含軟磁性材料或肥粒鐵之薄膜、箔或塊體薄片。
  8. 如請求項1至3中任一項之電子電路封裝，其中，上述金屬膜係將選自Au、Ag、Cu及Al構成之群中之至少1個金屬作為主成 分。
  9. 如請求項1至3中任一項之電子電路封裝，其中，上述金屬膜之表面，係由抗氧化被覆層所覆蓋。
  10. 如請求項1至3中任一項之電子電路封裝，其中，上述電源圖案係露出於上述基板之側面，上述金屬膜係與露出於上述基板之上述側面之上述電源圖案接觸。
TW105134276A 2016-03-23 2016-10-24 電子電路封裝 TWI634639B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016058729A JP5988003B1 (ja) 2016-03-23 2016-03-23 電子回路パッケージ
JP2016-058729 2016-03-23

Publications (2)

Publication Number Publication Date
TW201801281A true TW201801281A (zh) 2018-01-01
TWI634639B TWI634639B (zh) 2018-09-01

Family

ID=56871725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134276A TWI634639B (zh) 2016-03-23 2016-10-24 電子電路封裝

Country Status (4)

Country Link
US (1) US20170278804A1 (zh)
JP (1) JP5988003B1 (zh)
CN (1) CN107230664B (zh)
TW (1) TWI634639B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6107998B1 (ja) * 2016-03-23 2017-04-05 Tdk株式会社 電子回路パッケージ
US20190035744A1 (en) * 2016-03-31 2019-01-31 Tdk Corporation Electronic circuit package using composite magnetic sealing material
US10242954B2 (en) * 2016-12-01 2019-03-26 Tdk Corporation Electronic circuit package having high composite shielding effect
US9972579B1 (en) * 2016-11-16 2018-05-15 Tdk Corporation Composite magnetic sealing material and electronic circuit package using the same
WO2018051858A1 (ja) * 2016-09-16 2018-03-22 株式会社村田製作所 電子部品
US10068854B2 (en) * 2016-10-24 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR101896435B1 (ko) 2016-11-09 2018-09-07 엔트리움 주식회사 전자파차폐용 전자부품 패키지 및 그의 제조방법
WO2018105307A1 (ja) * 2016-12-05 2018-06-14 株式会社村田製作所 電子部品
US11121095B2 (en) * 2016-12-21 2021-09-14 Mitsubishi Electric Corporation Semiconductor device having electromagnetic wave absorbing layer with heat dissipating vias
CN110178214A (zh) * 2017-01-18 2019-08-27 株式会社村田制作所 模块
CN210223996U (zh) 2017-02-28 2020-03-31 株式会社村田制作所 带薄膜屏蔽层的电子部件
WO2019004332A1 (ja) * 2017-06-29 2019-01-03 株式会社村田製作所 高周波モジュール
KR20190006359A (ko) * 2017-07-10 2019-01-18 엘지전자 주식회사 전자장치
WO2019049493A1 (ja) * 2017-09-07 2019-03-14 株式会社村田製作所 モジュール部品
US10373917B2 (en) * 2017-12-05 2019-08-06 Tdk Corporation Electronic circuit package using conductive sealing material
JP6504302B1 (ja) * 2018-06-12 2019-04-24 東洋インキＳｃホールディングス株式会社 電磁波シールドシート、部品搭載基板、および電子機器
US20210327825A1 (en) * 2018-07-27 2021-10-21 Chunrong LU Integrated circuit package comprising an enhanced electromagnetic shield
US10438901B1 (en) 2018-08-21 2019-10-08 Qualcomm Incorporated Integrated circuit package comprising an enhanced electromagnetic shield
JP6497477B1 (ja) * 2018-10-03 2019-04-10 東洋インキＳｃホールディングス株式会社 電磁波シールドシート、および電子部品搭載基板
WO2020085380A1 (ja) * 2018-10-25 2020-04-30 株式会社村田製作所 電子部品モジュール及び電子部品モジュールの製造方法
KR102626315B1 (ko) * 2018-11-13 2024-01-17 삼성전자주식회사 반도체 패키지
TWI744572B (zh) 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
TWI728604B (zh) * 2019-01-01 2021-05-21 蔡憲聰 具有封裝內隔室屏蔽及主動電磁相容屏蔽的半導體封裝及其製作方法
KR102212079B1 (ko) 2019-03-22 2021-02-04 쓰리엠 이노베이티브 프로퍼티즈 캄파니 전자 어셈블리, 이를 포함하는 전자 장치 및 전자 어셈블리를 제작하는 방법
KR20200116570A (ko) * 2019-04-01 2020-10-13 삼성전자주식회사 반도체 패키지
KR102297902B1 (ko) * 2019-06-13 2021-09-02 삼성전기주식회사 전자 소자 모듈
WO2021054334A1 (ja) * 2019-09-19 2021-03-25 株式会社村田製作所 モジュール
WO2021124805A1 (ja) * 2019-12-20 2021-06-24 株式会社村田製作所 電子部品モジュール
KR20210143586A (ko) * 2020-05-20 2021-11-29 쓰리엠 이노베이티브 프로퍼티즈 캄파니 복수의 자성 금속 입자들을 포함하는 다층 테이프 및 전자 어셈블리

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925835B2 (ja) * 2000-04-10 2007-06-06 株式会社日立製作所 電磁波吸収材とその製造法及びそれを用いた各種用途
JP2003218249A (ja) * 2002-01-18 2003-07-31 Mitsui Chemicals Inc 半導体中空パッケージ
JP2004193246A (ja) * 2002-12-10 2004-07-08 Sony Corp 磁気メモリ装置
CN1810068A (zh) * 2003-06-19 2006-07-26 波零公司 印刷电路板的emi吸收屏蔽
JP2008252054A (ja) * 2007-03-06 2008-10-16 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US7989947B2 (en) * 2007-03-06 2011-08-02 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2010087058A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 高周波モジュール
US20120086110A1 (en) * 2009-06-17 2012-04-12 Norio Masuda Ic package
WO2011040030A1 (ja) * 2009-10-01 2011-04-07 パナソニック株式会社 モジュールとその製造方法
JP5402482B2 (ja) * 2009-10-01 2014-01-29 パナソニック株式会社 モジュールとモジュールの製造方法
CN102194769A (zh) * 2010-03-11 2011-09-21 国碁电子(中山)有限公司 芯片封装结构及方法
JP2011198866A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
US9484279B2 (en) * 2010-06-02 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die
KR101798571B1 (ko) * 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods

Also Published As

Publication number Publication date
JP2017174947A (ja) 2017-09-28
CN107230664A (zh) 2017-10-03
US20170278804A1 (en) 2017-09-28
TWI634639B (zh) 2018-09-01
CN107230664B (zh) 2020-02-14
JP5988003B1 (ja) 2016-09-07

Similar Documents

Publication Publication Date Title
TWI634639B (zh) 電子電路封裝
JP6107998B1 (ja) 電子回路パッケージ
US10170431B2 (en) Electronic circuit package
JP6328698B2 (ja) 電子回路パッケージ
JP6407186B2 (ja) 電子回路パッケージ
TWI654724B (zh) 電子電路封裝
JP6380615B2 (ja) 複合磁性封止材料及びこれをモールド材として用いた電子回路パッケージ
JP6376230B2 (ja) 電子回路パッケージ
TWI692845B (zh) 使用具有導電性的模製材料之電子電路封裝
CN109119380B (zh) 使用复合磁性密封材料的电子电路封装
TWI606472B (zh) 使用複合磁性密封材料之電子電路封裝
JP2018019057A (ja) 電子回路パッケージ
JP2014195059A (ja) 電子装置