JP7132073B2

JP7132073B2 - 光デバイス

Info

Publication number: JP7132073B2
Application number: JP2018191185A
Authority: JP
Inventors: 真史澤村; 敏彦小杉; 和宏丸山; 泰彦中西; 敏孝牛山
Original assignee: NTT Electronics Corp
Current assignee: NTT Electronics Corp
Priority date: 2018-10-09
Filing date: 2018-10-09
Publication date: 2022-09-06
Anticipated expiration: 2038-10-09
Also published as: WO2020075678A1; JP2020061444A

Description

本開示は、光通信に用いられる光デバイスに関する。

光通信システム用の光電変換部品として、製造コストを低減し、設計の自由度を向上させ、特性の劣化を防ぐことができる光デバイスが検討されている（例えば、特許文献１及び非特許文献１を参照。）。

特開２０１１－２５３９０４号公報

ＳＡＥ－ＫＹＯＵＮＧＫＡＮＧ，ＪＯＯＮＹＯＵＮＧＨＵＨ，ＪＩＥＨＹＵＮＬＥＥ，ＡＮＤＪＯＯＮＫＩＬＥＥ， "Ｌｏｗ－ｃｏｓｔａｎｄｍｉｎｉａｔｕｒｉｚｅｄ１００－Ｇｂ／ｓ（２ × ５０Ｇｂ／ｓ）ＰＡＭ－４ＴＯ－ｐａｃｋａｇｅｄＲＯＳＡｆｏｒｄａｔａｃｅｎｔｅｒｎｅｔｗｏｒｋｓ"，Ｖｏｌ．２６，Ｎｏ．５，５Ｍａｒ２０１８，ＯＰＴＩＣＳＥＸＰＲＥＳＳ６１７２

光送信機や光受信機の小型化に伴い、光通信用トランシーバーのサイズも小型化が求められている。トランシーバーの小型化を実現するために、光電変換を行う光デバイスのパッケージサイズも小型のものが求められる。小型の光デバイスでは、構成部品である光半導体素子（例えば、フォトダイオード（ＰＤ）やレーザダイオード（ＬＤ））や電子回路（例えば、トランスインピーダンスアンプ（ＴＩＡ）やドライバ）などを高密度で実装することが求められる。

図７は、特許文献１の光デバイスを説明する図である。この光デバイスは、導電性のステムの主面に、半田又は導電性接着剤により導電性のサブマウントが接合され、このサブマウント上にキャリアを介して受光素子とプリアンプが並列に実装されている。

しかし、狭いスペースに部品のダイボンディングやワイヤボンディングを行うことは製造上の歩留まり悪化やコストの上昇につながるため、パッケージ上に部品を実装するスペースは十分確保することが望ましい。また、高密度での部品実装を行うと光半導体、電子回路その他の部品間の距離が近くなる。部品間の距離が近くなると、互いの部品間の電磁界の干渉や熱の影響が大きくなり、トランシーバーの特性が劣化するという課題がある。

本発明は、前記課題を解決するために、サイズを大きくすることなく部品の搭載や配線を容易にでき、且つ部品間の電磁界の干渉や熱の影響を低減できる光デバイスを提供することを目的とする。

上記目的を達成するために、本発明に係る光デバイスは、基板上に部品を並べて配置するのではなく、電磁界や熱を遮断する層を挟んで基板上に部品を積み上げることとした。

具体的には、本発明に係る光デバイスは、
パッケージの基板と、
前記基板上に配置された電子回路と、
前記電子回路と電気的に接続され、前記電子回路の前記基板と反対側に配置された光半導体素子と、
前記電子回路と前記光半導体素子との間に配置され、電磁界を遮蔽する電磁界遮蔽層と、
を備えるパッケージ構造の光デバイスである。

光半導体のサブキャリア材料として通常使用されるＡｌ_２Ｏ_３やＡｌＮなどの材料よりも誘電率の高い材料を、前記電磁界遮蔽層として使用することで、電磁界遮蔽層としての効果を高めることができる。誘電率の高い材料としては、イットリア安定化ジルコニア又はジルコニアなどが例示できる。

例えば、前記電磁界遮蔽層は、前記光半導体素子のサブキャリアとすることができる。

前記光半導体素子と前記電磁界遮蔽層との間に絶縁体層である前記光半導体素子のサブキャリアをさらに備えてもよい。

また、前記電磁界遮蔽層は導体層を備えてもよい。このとき、前記電磁界遮蔽層は前記導体層及び前記導体層の両側を挟む絶縁体層から構成されるとしてもよい。この場合、前記電磁界遮蔽層が有する導体層とグランドとを接続することが好ましい。

その他にも、前記電磁界遮蔽層は、前記光半導体素子の前記電子回路側の面に製膜された金属層や前記光半導体素子と前記電子回路とを接合する導電性ペーストとすることもできる。

本発明に係る光デバイスは、前記電子回路と前記光半導体素子との間にある、少なくとも１つ以上の層間が断熱性接着剤で固定されていてもよい。前記電子回路から前記光半導体素子への熱伝導を低減できる。

なお、上記各発明は、可能な限り組み合わせることができる。

本発明は、サイズを大きくすることなく部品の搭載や配線を容易にでき、且つ部品間の電磁界の干渉や熱の影響を低減できる光デバイスを提供することができる。

本発明に係る光デバイスを説明する図である。本発明に係る光デバイスを説明する図である。本発明に係る光デバイスを説明する図である。本発明に係る光デバイスを説明する図である。本発明に係る光デバイスを説明する図である。本発明に係る光デバイスを説明する図である。特許文献１の光デバイスを説明する図である。

添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

（実施形態１）
図１及び図２は本実施形態の光デバイス３０１を説明する図である。図２は、光デバイス３０１の上面図であり、光デバイス３０１をＸ－Ｘ’で切断した断面図が図１である。光デバイス３０１は、パッケージの基板１０と、基板１０上に配置された電子回路１１と、電子回路１１と電気的に接続され、電子回路１１の基板１０と反対側に配置された光半導体素子１３と、電子回路１１と光半導体素子１３との間に配置され、電磁界を遮蔽する電磁界遮蔽層１２と、を備える。光デバイス３０１を、例えばガラス窓を有する金属キャップで気密封止すれば、ＣＡＮパッケージが完成する。

基板１０は、ステム又はＣＡＮパッケージの台座部分であり、主にコバール等の金属から成る。
半導体素子１３は、入射する光信号を電気信号に変換するフォトダイオード（ＰＤ）や電気信号を光信号に変換して出射するレーザダイオード（ＬＤ）である。
電子回路１１は、光半導体素子１３がＰＤである場合、ＰＤからの出力電流を電圧信号に変換するためのトランスインピーダンスアンプ（ＴＩＡ）であり、光半導体素子１３がＬＤである場合、ＬＤを駆動するためのＬＤドライバである。電子回路１１は、ＤＩＰ（ＤｕａｌＩｎｌｉｎｅＰａｃｋａｇｅ）のような挿入型パッケージ構造となっている。

図１のように基板１０上に電子回路１１を実装し、その直上に光半導体素子１３のサブキャリアとして電磁界遮蔽層１２を配置し、さらに光半導体素子１３を重ねて実装する。通常、サブキャリアは光半導体素子（半導体ＬＤやＰＤなど）を実装するセラミック基板であり、セラミック材料としては、窒化アルミニウム（ＡｌＮ）と酸化アルミニウム（アルミナ、Ａｌ_２Ｏ_３）が用いられている。

本実施形態では、電磁界遮蔽層１２として誘電率が高く、且つ熱伝導率の低い材料を用いる。例えば、イットリア安定化ジルコニア（３Ｙ－ＺｒＯ２）又はジルコニア（ＺｒＯ２）が使用できる。本実施形態では、このような特性を有する電磁界遮蔽層１２を用いるため、電磁界遮蔽層１２は、電子回路１１が発生する電磁界の光半導体素子１３への干渉を低減する。また、電磁界遮蔽層１２は、電子回路１１から光半導体素子１３への熱の伝導も低減することもできる。電磁界遮蔽層１２の厚みは、電磁界の遮蔽という機能からは厚い方が良いが、厚い遮蔽層は、デバイスサイズの小型化の妨げや、電気配線長が長くなることによる性能劣化の要因となる。電磁界遮蔽層１２として誘電率の高い材料（ジルコニア等）を用いる場合は、電子回路１１と光半導体素子１３とが接触しない範囲で薄くしても（例えば、０．１～０．４ｍｍ程度）十分な遮蔽効果を得ることができる。

また、電磁界遮蔽層１２の外周は、電子回路１１へのワイヤ配線を行う観点から、電子回路１１の外周の内側にあり、かつ光半導体素子１３の実装の観点及び電磁界遮蔽効果の観点から、光半導体素子１３の外側にあるのが良い。

光デバイス３０１は、次のように製造する。パッケージの基板１０に、電子回路１１と、電磁界遮蔽層１２と、光半導体素子１３と、を順に積み上げ固定し、電子回路１１、光半導体素子１３その他の部品の間を電気的に接続してパッケージ構造の光デバイス３０１を製造する。

具体的には、まず、基板１０に電子回路１１を搭載する。電子回路１１の上に、配線がパターニングされた電磁界遮蔽層１２、続いて下面（搭載面）に配線の端子を有する光半導体素子１３を搭載する。電磁界遮蔽層１２上の配線パターンは、搭載される光半導体素子１３の端子の位置を考慮して作成されている。電磁界遮蔽層１２の配線上に光半導体素子１３の下面（搭載面）の端子が位置するように、光半導体素子１３は電磁界遮蔽層１２上に載置され、金や半田のバンプを使って接続固定される。これにより、電磁界遮蔽層１２と光半導体素子１３とは導通する。配線のパターンは電磁界遮蔽層１２の物性値を考慮して、適正なインピーダンスとなるよう設計されていることが好ましい。電子回路１１と電磁界遮蔽層１２とは電気配線（ワイヤ）などで電気配線間を接続する。この配線方法は、光半導体素子１３と電子回路１１とを直接ワイヤ接続する場合に比べ、短いワイヤで容易に接続できるうえ、光半導体素子１３の入出射面側のワイヤによる光の反射を防止できる効果がある。最後に、電子回路１１と基板１０とを電気配線（ワイヤ）などで電気配線と端子間を接続する。この工程により光半導体素子１３から基板１０まで導通する。基板１０とリードピン１４とは図2のようにワイヤ接続されている。なお、電子回路１１と電磁界遮蔽層１２や基板１０とのワイヤ接続工程と、電磁界遮蔽層１２に光半導体素子１３を搭載する工程とは、前後してもかまわない。

基板１０上に搭載される電子回路１１、電磁界遮蔽層１２、光半導体素子１３の各部品同士は導電性ペースト（例えば、銀ペースト）で固定されるが、接着剤で固定しても良い。導電性ペーストで固定する場合、導電性ペーストは導電性を有するため、導電性ペースト自体が電磁界遮蔽層１２としての働きを有する。したがって、効果は低いものの光半導体素子１３を直接電子回路１１上に搭載し銀ペーストで固定する構成も可能である。この場合、銀ペーストが電磁界遮蔽層１２の役割を果たし、光半導体素子１３と電子回路１１とはワイヤ配線で接続することになる。
電気配線は、金等の金属を電磁界遮蔽層１２などの上面に所望の形状で蒸着した後に、該金属の上面に金又はクロムをメッキすることで形成される。

ＣＡＮパッケージ内の狭い実装スペースへの部品搭載を実現するために、本実施形態では電子回路１１の直上に光半導体素子１３の実装を行う。通常このように電子回路１１の直上に光半導体素子１３の実装を行った場合、電子回路１１と光半導体素子１３の距離が近いため電子回路１１が発生する大きな電磁界や発熱の影響を光半導体素子１３が受けることになる。そこで、光デバイス３０１では、電子回路１１と光半導体素子１３と間の電磁界の干渉を防ぐために、双方の間に電磁界の干渉を遮蔽もしくは抑圧する電磁界遮蔽層１２を設ける。電磁界遮蔽層１２は十分な遮蔽効果を得ることができる厚さであれば良く、例えば０．１～０．４ｍｍ程度が適当である。

さらに、電磁界遮蔽層１２は、外周部に光半導体素子１３の周囲を囲うように光半導体素子１３程度の高さの側壁を設けても良い。例えば、図２のような形状であれば、電磁界遮蔽層１２の外周の４辺に側壁を設ける。側壁には電気配線用の切り欠き部を設けても良い。また、側壁は平面でなく局面で囲っても良い。側壁を有する構成の方が高い遮蔽効果を得ることができる。

また、電子回路１１の発熱の影響を防止するため、電子回路１１上の部品間の接着（例えば、電子回路１１と電磁界遮蔽層１２や電磁界遮蔽層１２と光半導体素子１３、あるいは両者の接着）に断熱性の高い接着剤を用いても良い。

電磁界遮蔽層１２は電子回路１１と光半導体素子１３との間に配置されるが電子回路１１と光半導体素子１３との間に別の層、例えば、ジルコニアやステアタイト等のセラミックやガラスなどの無機材料を用いた断熱層を配置しても良い。この場合は、電磁界遮蔽層１２はこの断熱層より電子回路１１に近い側に配置するのが良い。それは、電磁界をより効果的に遮蔽できるためである。

電磁界の干渉を遮蔽する電磁界遮蔽層１２の大きさは、上から見た時に電子回路１１からはみ出さない大きさで、かつ光半導体素子１３が実装可能な大きさが良い。これは、電子回路１１の電気配線の妨げにならないようにするためである。したがって、電気配線（ワイヤ）が接続できるように、切れ目等の切り欠き部を有する電磁界遮蔽層１２を用いれば、電磁界遮蔽層１２が電子回路１１を覆うような形態が可能である。この場合、電磁界をより効果的に遮蔽できる。電磁界遮蔽層１２を介して電子回路１１の直上に光半導体素子１３を実装することで、レシーバの受信特性やトランスミッタの送信特性の劣化を防ぐことができる。

図２は、光デバイス３０１の上面図である。光半導体素子１３は電磁界遮蔽層１２上に形成された電気配線１６と光半導体素子１３下面の端子が一致するように接着され、電気配線１６と電子回路１１とはワイヤ１５ａで接続されている。電子回路１１とリードピン１４とはワイヤ１５ｂで接続されている。これらの接続により、電子回路１１を介して光半導体素子１３と基板１０のリードピン１４とは電気接続される。

従来では、図７のように電子回路１１と光半導体素子１３とは並列配置されていたが、本実施形態では、図２のように電子回路１１と光半導体素子１３とは基板１０に対し垂直方向で重なるように配置する。このように本実施形態では、光半導体素子１３を電子回路１１の真上に配置するため、図７のように基板１０上に光半導体素子１３を載せる面積を確保する必要がなくなり、光半導体素子（ＰＤやＬＤなど）や電子部品（電子回路コンデンサや抵抗など）などの構成部品を実装するためのスペースを十分に確保できるようになり、基板１０上に搭載される構成部品の位置合わせが容易になる。

また、構成部品間にもスペースが生まれるので、ダイボンディングや配線作業が容易になる。通常、光デバイスでは、光の結合効率が最適になるような位置に光半導体を配置し、その近くに電子回路を配置するように設計する。しかし、限られた実装スペースでは、光の結合効率が最適になる位置に光半導体を配置できない場合や、光半導体と電子回路の距離が遠くなり、電気配線長さの増加による特性劣化が発生する場合があった。本発明では、実装可能なスペースが広がることによって、光半導体素子１３と電子回路１１の位置調整範囲が広がり、光学・電気設計の自由度が増すため、特性を劣化させることなく光半導体と電子回路を実装することができる。

電磁界遮蔽層１２の形状は図２では四角形であるが、円形でも良く、電磁界遮蔽層１２の外周が、電子回路１１の外周の内側にあり、かつ光半導体素子１３の外側にあればどのような形状でも良い。また、電磁界遮蔽層１２はさらに側壁を備え、例えば、光半導体素子１３が収まる升状形状でも良い。さらに、電子回路１１との電気配線用に升状形状の側壁の一部に切れ込みがあっても良い。

電磁界遮蔽層１２の厚さは、電磁界遮蔽効果が維持できる範囲内であれば薄い方が良く、例えば、電磁界遮蔽層１２が誘電率の高い材料（ジルコニア等）の場合には、０．１～０．４ｍｍ程度が好ましい。電磁界遮蔽層１２が側壁を有する場合は、側壁部は電磁界遮蔽効果が有り、形状を保持する強度があれば良い。

電磁界遮蔽層１２の材料は誘電率が高いものが良く、例えば、ジルコニアの他にイットリア安定化ジルコニア（３Ｙ－ＺｒＯ_２）がある。イットリア安定化ジルコニア（３Ｙ－ＺｒＯ_２）又はジルコニア（ＺｒＯ_２）は誘電率が高いばかりではなく、熱伝導率も低い材料であるため、電磁界遮蔽効果ばかりでなく、光半導体素子１３への熱の伝達を低減することもできる。

また、電磁界遮蔽層１２に放熱機構（例えば、ヒートシンク構造）を設けることでも電子回路１１から光半導体素子１３への熱の伝達を低減できる。ヒートシンク構造は表面積が大きくなるような形状（フィン状、板や棒の生えた剣山状や蛇腹状）により、放熱効果を増大させるために用いられる。
光半導体素子１３と電磁界遮蔽層１２の間や電磁界遮蔽層１２自体にヒートシンク構造を形成することで、電子回路１１と光半導体素子１３との間の電磁界の干渉と熱の伝達を抑えながら、小型パッケージへの部品実装が可能となる。
本実施形態の光デバイスは、簡便な構造で、電磁界の遮蔽と熱の伝達を防ぐ構造を実現でき、構成部品が少なく組み立てが容易というメリットがある。

（実施形態２）
図３は、本実施形態の光デバイス３０２を説明する図である。図１の光デバイス３０１は電磁界遮蔽層１２がサブキャリアを兼ねていたが、光デバイス３０２は、絶縁体である窒化アルミニウム（ＡｌＮ）や酸化アルミニウム（Ａｌ_２Ｏ_３）を材料とする従来のサブキャリア１２ａが電磁界遮蔽層１２上に配置される。電磁界遮蔽層１２の材料等は実施形態１の光デバイス３０１と同じである。

図３では、電磁界遮蔽層１２とサブキャリア１２ａの大きさは同じであるが、光半導体素子１３への搭載が可能ならば、サブキャリア１２ａは電磁界遮蔽層１２より小さくても良いし、電磁界遮蔽層１２の上面の一部に配置されても良い。電磁界遮蔽層１２は十分な遮蔽効果を得ることができる厚さであれば良く、０．１～０．４ｍｍが好ましく、サブキャリア１２aは０．１ｍｍ程度が好ましい。

光デバイス３０２の製造方法は、実施形態１の光デバイス３０１と同様に、パッケージの基板１０に、電子回路１１と、電磁界遮蔽層１２と、サブキャリア１２ａと、光半導体素子１３と、を順に積み上げ、電子回路１１、光半導体素子１３その他の部品の間を電気的に接続する。

具体的には、まず、基板１０に電子回路１１を搭載する。電子回路１１の上に、電磁界遮蔽層１２、及び配線がパターニングされたサブキャリア１２ａ、続いて光半導体素子１３を搭載する。サブキャリア１２ａ上の配線パターンは、搭載される光半導体素子１３の端子の位置を考慮して作成されている。光半導体素子１３はサブキャリア１２ａの配線上に光半導体素子１３の下面の端子が位置するように搭載され、端子と配線とは金や半田バンプで電気接続される。配線のパターンはサブキャリアの物性値を考慮して、適正なインピーダンスとなるよう設計されていることが好ましい。最後に、サブキャリア１２ａの配線パターンと電子回路１１とを電気配線（ワイヤ）などで接続し、電子回路１１と基板１０とを電気配線（ワイヤ）などで接続し、基板１０とリードピン１４とを電気配線で接続する。この工程により、サブキャリア１２ａ、電子回路１１を経由してリードピン１４と光半導体素子１３とが導通する。なお、サブキャリア１２ａの配線パターンと電子回路１１とを接続する工程と、サブキャリア１２ａに光半導体素子１３を搭載する工程とは、前後してもかまわない。

本実施形態においても、電気配線（ワイヤ）が接続できるように、切れ目等の切り欠き部を有する電磁界遮蔽層１２を用いれば、電磁界遮蔽層１２が電子回路１１を覆うような形態も可能である。この場合、電磁界の遮蔽効果はより高まる。

光デバイス３０２も実施形態１の光デバイス３０１で説明した効果と同様の効果が得られる。さらに、光半導体素子１３の直下に使用する材料が誘電体材料（ＡｌＮやＡｌ_２Ｏ_３）といった従来のサブキャリアとして使用される材料なので、光半導体素子１３のダイボンディングが容易となる。また、誘電体材料は一般に光半導体の材料として使われるＧａＡｓやＩｎＰといった材料と熱膨張率が近いため、デバイスの温度変化に対する特性の変動も抑えることが可能になる。

（実施形態３）
図４は、本実施形態の光デバイス３０３を説明する図である。光デバイス３０３は、図１の光デバイス３０１の電磁界遮蔽層１２の代替として電磁界遮蔽層１２ｂを備える。電磁界遮蔽層１２ｂは、複数の層から構成され、前記複数の層のうち少なくとも１つが導体であることを特徴とする。

図４の光デバイス３０３の場合、電磁界遮蔽層１２ｂは、下層（電子回路１１に接触する層）１２－１、上層（光半導体素子１３に接触する層）１２－３及びその間にある中間層１２－２の３層で構成される。下層１２－１と上層１２－３は、例えば、窒化アルミニウム（ＡｌＮ）や酸化アルミニウム（Ａｌ_２Ｏ_３）である。中間層１２－２は、例えば、金や銅等の金属である。電磁界を遮蔽し導体隔離する構成としては、導体の両側を絶縁体で挟む３層の構成が光デバイスのサイズの点から最適である。中間層１２－２の厚みは、数μｍの金属膜が望ましい。中間層１２－２を挟む下層１２－１と上層１２－３は、それぞれ０．１～０．２ｍｍ程度の厚さが好ましい。

電磁界遮蔽層１２ｂの大きさは、電子回路１１のワイヤ接続の点から上から見た時に電子回路１１からはみ出さない大きさ、かつ光半導体素子１３が実装可能な大きさであればよく、下層１２－１、上層１２－３及び中間層１２－２の大きさは同じである必要はない。上層１２－３は中間層１２－２上面の一部に設けられていても良いが、下層１２－１と中間層１２－２とは同じ大きさが好ましい。また、電磁界遮蔽層１２ｂにワイヤ配線用の切り欠きを設ければ、下層１２－１と中間層１２－２は同じ大きさで一体化させて電子回路１１を覆う程度の大きさとしても良い。

また、下層１２－１は絶縁性薄膜であれば窒化アルミニウム（ＡｌＮ）や酸化アルミニウム（Ａｌ_２Ｏ_３）でなくても良いが、熱伝導率の良い窒化アルミニウム（ＡｌＮ）を使用することで、電子回路の熱を取り除き中間層１２－２から放熱することが可能になる。また、電子回路の熱を取り除くという観点から下層１２－１と中間層１２－２は、電子回路上の広い面積を覆うように配置されることが好ましい。上層１２－３は絶縁性と搭載性が良い窒化アルミニウム（ＡｌＮ）や酸化アルミニウム（Ａｌ_２Ｏ_３）が最適である。

また、光半導体素子１３を電子回路の熱から保護する観点から、光半導体素子１３、上層１２－３、中間層１２－２、下層１２－１、電子回路１１の隣り合う２層の間を断熱性接着剤で固定しても良い。断熱接着剤で固定する層間の数が多い程断熱効果は高い。

光デバイス３０３の製造方法は、基本的には光デバイス３０１、３０２と同じである。まず、基板１０に電子回路１１を搭載する。電子回路１１の上に、予め導体である中間層１２－２が製膜された下層１２－１を搭載し、次に配線がパターニングされた上層１２－３を搭載する。なお、予め電磁界遮蔽層１２ｂを作成しておき、電子回路１１上に電磁界遮蔽層１２ｂを搭載してもよい。この場合、電磁界遮蔽層１２ｂを構成する各層は銀ペーストまたは接着剤で固定する。続いて上層１２－３の上に光半導体素子１３を搭載する。上層１２－３上の配線パターンは、搭載される光半導体素子１３の端子の位置を考慮して作成されている。配線のパターンは上層１２－３の物性値を考慮して、適正なインピーダンスとなるよう設計されていることが好ましい。最後に、上層１２－３の配線パターンと電子回路１１とをワイヤ配線などで接続する。この工程により電子回路１１と光半導体素子１３とが導通する。なお、上層１２－３の配線パターンと電子回路１１とを接続する工程と、上層１２－３に光半導体素子１３を搭載する工程とは、前後してもかまわない。

本実施形態では、中間層１２－２は製膜された導体であるため、電磁界遮蔽層１２ｂ全体の厚さを０．１～０．４ｍｍ程度に形成することは十分可能であり、３層構成であっても光デバイスの小型化の障害とはならない。また、導体である中間層１２－２は形状の自由度が大きいため、光半導体素子と上層１２－３とを囲うように側面を有しても良い。

本構成の場合、中間層の導体が放熱面となり、電子回路１１から光半導体素子１３への熱の伝達を防ぐことができる。放熱効果を増大するため、上層１２－３の外周と中間層１２－２の外周で挟まれた中間層の露出面に表面積が増大する構造（ヒートシンク構造や凹凸構造）を設けても良い。

光デバイス３０３も実施形態１の光デバイス３０１で説明した効果と同様の効果を得られる。また、電磁界遮蔽層１２ｂの中間層１２－２が導体なので、光半導体素子１３の直下に使用する上層１２－３の材料を誘電体材料（ＡｌＮやＡｌ_２Ｏ_３）といった従来のサブキャリアとして使用される材料とすることができ、光半導体素子１３の搭載が容易となる。さらに、電磁界遮蔽層１２ｂの中間層１２－２をワイヤなどでパッケージなどのＧＮＤ電位に接続した場合、サブキャリアの電位をゼロに保てるので、電子回路１１からの電磁界を遮蔽する効果が向上する。

（実施形態４）
図５は、本実施形態の光デバイス３０４を説明する図である。光デバイス３０４は、製造時に光半導体素子１３の裏面に電磁界遮蔽層として導体層１２ｃを製膜（例えば、金属蒸着）し、サブキャリア１５に固定される。本実施形態では、導体層１２ｃが電磁界を遮蔽する。本実施形態では、サブキャリア１５には配線パターンは形成されていない。

光デバイス３０４の製造方法は、まず、基板１０に電子回路１１を搭載する。電子回路１１の上に、サブキャリア１５、続いて裏面に導体層１２ｃが製膜された光半導体素子１３を搭載する。基板１０、電子回路１１、サブキャリア１５、光半導体素子１３の各間は銀ペースト等の導電性ペーストで固定する。最後に、光半導体素子１３と電子回路１１、電子回路１１と基板１０とをそれぞれワイヤ配線などで接続する。基板１０とリードピン１４とをワイヤ配線などで接続すれば、電子回路１１を経由して基板１０のリードピン１４と光半導体素子１３とが導通する。導体層１２ｃは光半導体１３の裏面に製膜しても、サブキャリア１５上面に導体層を積み上げて製膜しても良い。導体層１２ｃをサブキャリア１５に積み上げて製膜する場合、導体層１２ｃの大きさは光半導体１３の下面の大きさより広い方が良い。

光半導体素子１３の裏面ばかりでなく側面に導体層１２ｃを製膜しても良いし、導体を光半導体素子１３の裏面に製膜する代わりに、導電性接着剤（例えば、銀ペーストや導電性エポキシ）で光半導体素子１３をサブキャリア１５に固定しても良い。また、光半導体素子１３の裏面の代わりに、サブキャリア１５の上面に導体層１２ｃを製膜、あるいは銀ペーストなどの接着剤を塗布すれば、製造工程がより簡素化できる。

光デバイス３０４は、導体層１２ｃで電磁界を遮蔽し、サブキャリア１５で電子回路１１から光半導体素子１３への熱の伝達を防ぐことができる。
光デバイス３０４も実施形態１の光デバイス３０１で説明した効果と同様の効果を得られる。

（実施形態５）
図６は、光デバイス３０５を搭載するレシーバを説明する図である。光デバイス３０５は、実施形態１～４で説明した光デバイス３０１～３０４のいずれかである。本レシーバの光デバイス３０５において、光半導体素子１３はＰＤ又はＡＰＤ（アバランシＰＤ）、電子回路１１はＰＤ又はＡＰＤからの電流信号を電圧信号へ変換するトランスインピーダンスアンプ（ＴＩＡ）である。光デバイス３０５の基板１０上にキャリア５１を介して光回路５２が搭載される。光回路５２はＰＬＣ（ＰｌａｎａｒＬｉｇｈｔｗａｖｅＣｉｒｃｕｉｔ）や光フィルタである。キャリア５１は光回路５２が出力する光信号の基板１０からの高さを調節する部品である。

光回路５２は光信号を基板１０の面に平行に出力するので、ミラー５３で当該光信号を基板１０側へ向ける。ミラー５３の下に光デバイス３０５を配置することで光半導体素子１３（ＰＤ又はＡＰＤ）は当該光信号を受光することができる。

光半導体素子１３をＬＤ、電子回路１１をＬＤにバイアス電圧や電気信号を供給するＬＤドライバとすれば、図６の矢印が逆向きとなり、トランスミッタを説明する図となる。トランスミッタの場合も、基板１０上にキャリア５１を介してＰＬＣや光フィルタの光回路５２が搭載される。ＬＤは基板１０に垂直に光信号を出力するので、ミラー５３で当該光信号を基板１０の面に平行に向ける。光回路５２で光信号が受光できるように光回路５２、トランスミッタ、ミラー５３のそれぞれの位置や向きが調整される。

本実施形態では、ＴＩＡとＡＰＤとは位置的に重なるように配置されているため、従来の構成（図７）に比べ、基板１０上に搭載されるＰＤや電子部品ばかりでなく、ミラー５３の位置合わせも容易になる。基板１０上で、光半導体素子１３とレンズなどの光学部品の調芯が必要な場合にもそれらの光学部品の位置合わせの自由度は増すため、調心が容易になる。

１０：基板
１１：電子回路（ＴＩＡ、ＬＤドライバ）
１２：電磁界遮蔽層
１２ａ：サブキャリア
１２ｂ：電磁界遮蔽層
１２ｃ：導体層
１２－１：下層
１２－２：中間層
１２－３：上層
１３：光半導体素子（ＰＤ、ＬＤ）
１４：リードピン
１５：サブキャリア
１５ａ、１５ｂ：ワイヤ
１６：電気配線
５１：キャリア
５２：光回路
５３：ミラー
３０１～３０５：光デバイス

Claims

パッケージの基板と、
前記基板上に配置された電子回路と、
前記電子回路と電気的に接続され、前記電子回路の前記基板と反対側に配置された光半導体素子と、
前記電子回路と前記光半導体素子との間に配置され、電磁界を遮蔽する電磁界遮蔽層と、
を備えるパッケージ構造の光デバイスであって、
前記光半導体素子と前記電磁界遮蔽層との間に絶縁体層をさらに備え、
前記電磁界遮蔽層は、サブキャリアである前記絶縁体層より誘電率が高く、
前記光半導体素子は、前記絶縁体層上に配置され、前記基板、前記電子回路、前記電磁界遮蔽層、前記絶縁体層、前記光半導体素子の順に接着固定されていることを特徴とする光デバイス。
前記電子回路と前記光半導体素子との間にある、少なくとも１つ以上の層間が断熱性接着剤で固定されていることを特徴とする請求項１に記載の光デバイス。