JP2020061444A - 光デバイス - Google Patents

光デバイス Download PDF

Info

Publication number
JP2020061444A
JP2020061444A JP2018191185A JP2018191185A JP2020061444A JP 2020061444 A JP2020061444 A JP 2020061444A JP 2018191185 A JP2018191185 A JP 2018191185A JP 2018191185 A JP2018191185 A JP 2018191185A JP 2020061444 A JP2020061444 A JP 2020061444A
Authority
JP
Japan
Prior art keywords
semiconductor element
electromagnetic field
optical semiconductor
electronic circuit
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018191185A
Other languages
English (en)
Other versions
JP7132073B2 (ja
Inventor
真史 澤村
Masafumi Sawamura
真史 澤村
小杉 敏彦
Toshihiko Kosugi
敏彦 小杉
和宏 丸山
Kazuhiro Maruyama
和宏 丸山
泰彦 中西
Yasuhiko Nakanishi
泰彦 中西
敏孝 牛山
Toshitaka Ushiyama
敏孝 牛山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Original Assignee
NTT Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp filed Critical NTT Electronics Corp
Priority to JP2018191185A priority Critical patent/JP7132073B2/ja
Priority to PCT/JP2019/039502 priority patent/WO2020075678A1/ja
Publication of JP2020061444A publication Critical patent/JP2020061444A/ja
Application granted granted Critical
Publication of JP7132073B2 publication Critical patent/JP7132073B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】サイズを大きくすることなく部品の搭載や配線を容易にでき、且つ部品間の電磁界の干渉や熱の影響を低減できる光デバイスを提供することを目的とする。【解決手段】本発明に係る光学モジュールは、CANパッケージ内の狭い実装スペースへの部品搭載を実現するために、本実施形態では電子回路11の直上に光半導体素子13の実装を行うという手法をとる。電子回路11の直上に光半導体素子13を実装することで、基板10上に光半導体素子13を載せる面積を確保する必要がなくなり、その他の構成部品を実装するためのスペースを十分に確保できるようになる。また、構成部品間にスペースが生まれるので、部品の搭載や配線作業が容易になる。さらに、実装可能なスペースが広がることによって、光半導体素子13と電子回路11の位置が調整可能になり、光学・電気設計の自由度が増す。【選択図】図1

Description

本開示は、光通信に用いられる光デバイスに関する。
光通信システム用の光電変換部品として、製造コストを低減し、設計の自由度を向上させ、特性の劣化を防ぐことができる光デバイスが検討されている(例えば、特許文献1及び非特許文献1を参照。)。
特開2011−253904号公報
SAE−KYOUNG KANG,JOON YOUNG HUH, JIE HYUN LEE, AND JOON KI LEE, "Low−cost and miniaturized 100−Gb/s (2 × 50 Gb/s) PAM−4 TO−packaged ROSA for data center networks", Vol. 26, No. 5, 5 Mar 2018, OPTICS EXPRESS 6172
光送信機や光受信機の小型化に伴い、光通信用トランシーバーのサイズも小型化が求められている。トランシーバーの小型化を実現するために、光電変換を行う光デバイスのパッケージサイズも小型のものが求められる。小型の光デバイスでは、構成部品である光半導体素子(例えば、フォトダイオード(PD)やレーザダイオード(LD))や電子回路(例えば、トランスインピーダンスアンプ(TIA)やドライバ)などを高密度で実装することが求められる。
図7は、特許文献1の光デバイスを説明する図である。この光デバイスは、導電性のステムの主面に、半田又は導電性接着剤により導電性のサブマウントが接合され、このサブマウント上にキャリアを介して受光素子とプリアンプが並列に実装されている。
しかし、狭いスペースに部品のダイボンディングやワイヤボンディングを行うことは製造上の歩留まり悪化やコストの上昇につながるため、パッケージ上に部品を実装するスペースは十分確保することが望ましい。また、高密度での部品実装を行うと光半導体、電子回路その他の部品間の距離が近くなる。部品間の距離が近くなると、互いの部品間の電磁界の干渉や熱の影響が大きくなり、トランシーバーの特性が劣化するという課題がある。
本発明は、前記課題を解決するために、サイズを大きくすることなく部品の搭載や配線を容易にでき、且つ部品間の電磁界の干渉や熱の影響を低減できる光デバイスを提供することを目的とする。
上記目的を達成するために、本発明に係る光デバイスは、基板上に部品を並べて配置するのではなく、電磁界や熱を遮断する層を挟んで基板上に部品を積み上げることとした。
具体的には、本発明に係る光デバイスは、
パッケージの基板と、
前記基板上に配置された電子回路と、
前記電子回路と電気的に接続され、前記電子回路の前記基板と反対側に配置された光半導体素子と、
前記電子回路と前記光半導体素子との間に配置され、電磁界を遮蔽する電磁界遮蔽層と、
を備えるパッケージ構造の光デバイスである。
光半導体のサブキャリア材料として通常使用されるAlやAlNなどの材料よりも誘電率の高い材料を、前記電磁界遮蔽層として使用することで、電磁界遮蔽層としての効果を高めることができる。誘電率の高い材料としては、イットリア安定化ジルコニア又はジルコニアなどが例示できる。
例えば、前記電磁界遮蔽層は、前記光半導体素子のサブキャリアとすることができる。
前記光半導体素子と前記電磁界遮蔽層との間に絶縁体層である前記光半導体素子のサブキャリアをさらに備えてもよい。
また、前記電磁界遮蔽層は導体層を備えてもよい。このとき、前記電磁界遮蔽層は前記導体層及び前記導体層の両側を挟む絶縁体層から構成されるとしてもよい。この場合、前記電磁界遮蔽層が有する導体層とグランドとを接続することが好ましい。
その他にも、前記電磁界遮蔽層は、前記光半導体素子の前記電子回路側の面に製膜された金属層や前記光半導体素子と前記電子回路とを接合する導電性ペーストとすることもできる。
本発明に係る光デバイスは、前記電子回路と前記光半導体素子との間にある、少なくとも1つ以上の層間が断熱性接着剤で固定されていてもよい。前記電子回路から前記光半導体素子への熱伝導を低減できる。
なお、上記各発明は、可能な限り組み合わせることができる。
本発明は、サイズを大きくすることなく部品の搭載や配線を容易にでき、且つ部品間の電磁界の干渉や熱の影響を低減できる光デバイスを提供することができる。
本発明に係る光デバイスを説明する図である。 本発明に係る光デバイスを説明する図である。 本発明に係る光デバイスを説明する図である。 本発明に係る光デバイスを説明する図である。 本発明に係る光デバイスを説明する図である。 本発明に係る光デバイスを説明する図である。 特許文献1の光デバイスを説明する図である。
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
(実施形態1)
図1及び図2は本実施形態の光デバイス301を説明する図である。図2は、光デバイス301の上面図であり、光デバイス301をX−X’で切断した断面図が図1である。光デバイス301は、パッケージの基板10と、基板10上に配置された電子回路11と、電子回路11と電気的に接続され、電子回路11の基板10と反対側に配置された光半導体素子13と、電子回路11と光半導体素子13との間に配置され、電磁界を遮蔽する電磁界遮蔽層12と、を備える。光デバイス301を、例えばガラス窓を有する金属キャップで気密封止すれば、CANパッケージが完成する。
基板10は、ステム又はCANパッケージの台座部分であり、主にコバール等の金属から成る。
半導体素子13は、入射する光信号を電気信号に変換するフォトダイオード(PD)や電気信号を光信号に変換して出射するレーザダイオード(LD)である。
電子回路11は、光半導体素子13がPDである場合、PDからの出力電流を電圧信号に変換するためのトランスインピーダンスアンプ(TIA)であり、光半導体素子13がLDである場合、LDを駆動するためのLDドライバである。電子回路11は、DIP(Dual Inline Package)のような挿入型パッケージ構造となっている。
図1のように基板10上に電子回路11を実装し、その直上に光半導体素子13のサブキャリアとして電磁界遮蔽層12を配置し、さらに光半導体素子13を重ねて実装する。通常、サブキャリアは光半導体素子(半導体LDやPDなど)を実装するセラミック基板であり、セラミック材料としては、窒化アルミニウム(AlN)と酸化アルミニウム(アルミナ、Al)が用いられている。
本実施形態では、電磁界遮蔽層12として誘電率が高く、且つ熱伝導率の低い材料を用いる。例えば、イットリア安定化ジルコニア(3Y−ZrO2)又はジルコニア(ZrO2)が使用できる。本実施形態では、このような特性を有する電磁界遮蔽層12を用いるため、電磁界遮蔽層12は、電子回路11が発生する電磁界の光半導体素子13への干渉を低減する。また、電磁界遮蔽層12は、電子回路11から光半導体素子13への熱の伝導も低減することもできる。電磁界遮蔽層12の厚みは、電磁界の遮蔽という機能からは厚い方が良いが、厚い遮蔽層は、デバイスサイズの小型化の妨げや、電気配線長が長くなることによる性能劣化の要因となる。電磁界遮蔽層12として誘電率の高い材料(ジルコニア等)を用いる場合は、電子回路11と光半導体素子13とが接触しない範囲で薄くしても(例えば、0.1〜0.4mm程度)十分な遮蔽効果を得ることができる。
また、電磁界遮蔽層12の外周は、電子回路11へのワイヤ配線を行う観点から、電子回路11の外周の内側にあり、かつ光半導体素子13の実装の観点及び電磁界遮蔽効果の観点から、光半導体素子13の外側にあるのが良い。
光デバイス301は、次のように製造する。パッケージの基板10に、電子回路11と、電磁界遮蔽層12と、光半導体素子13と、を順に積み上げ固定し、電子回路11、光半導体素子13その他の部品の間を電気的に接続してパッケージ構造の光デバイス301を製造する。
具体的には、まず、基板10に電子回路11を搭載する。電子回路11の上に、配線がパターニングされた電磁界遮蔽層12、続いて下面(搭載面)に配線の端子を有する光半導体素子13を搭載する。電磁界遮蔽層12上の配線パターンは、搭載される光半導体素子13の端子の位置を考慮して作成されている。電磁界遮蔽層12の配線上に光半導体素子13の下面(搭載面)の端子が位置するように、光半導体素子13は電磁界遮蔽層12上に載置され、金や半田のバンプを使って接続固定される。これにより、電磁界遮蔽層12と光半導体素子13とは導通する。配線のパターンは電磁界遮蔽層12の物性値を考慮して、適正なインピーダンスとなるよう設計されていることが好ましい。電子回路11と電磁界遮蔽層12とは電気配線(ワイヤ)などで電気配線間を接続する。この配線方法は、光半導体素子13と電子回路11とを直接ワイヤ接続する場合に比べ、短いワイヤで容易に接続できるうえ、光半導体素子13の入出射面側のワイヤによる光の反射を防止できる効果がある。最後に、電子回路11と基板10とを電気配線(ワイヤ)などで電気配線と端子間を接続する。この工程により光半導体素子13から基板10まで導通する。基板10とリードピン14とは図2のようにワイヤ接続されている。なお、電子回路11と電磁界遮蔽層12や基板10とのワイヤ接続工程と、電磁界遮蔽層12に光半導体素子13を搭載する工程とは、前後してもかまわない。
基板10上に搭載される電子回路11、電磁界遮蔽層12、光半導体素子13の各部品同士は導電性ペースト(例えば、銀ペースト)で固定されるが、接着剤で固定しても良い。導電性ペーストで固定する場合、導電性ペーストは導電性を有するため、導電性ペースト自体が電磁界遮蔽層12としての働きを有する。したがって、効果は低いものの光半導体素子13を直接電子回路11上に搭載し銀ペーストで固定する構成も可能である。この場合、銀ペーストが電磁界遮蔽層12の役割を果たし、光半導体素子13と電子回路11とはワイヤ配線で接続することになる。
電気配線は、金等の金属を電磁界遮蔽層12などの上面に所望の形状で蒸着した後に、該金属の上面に金又はクロムをメッキすることで形成される。
CANパッケージ内の狭い実装スペースへの部品搭載を実現するために、本実施形態では電子回路11の直上に光半導体素子13の実装を行う。通常このように電子回路11の直上に光半導体素子13の実装を行った場合、電子回路11と光半導体素子13の距離が近いため電子回路11が発生する大きな電磁界や発熱の影響を光半導体素子13が受けることになる。そこで、光デバイス301では、電子回路11と光半導体素子13と間の電磁界の干渉を防ぐために、双方の間に電磁界の干渉を遮蔽もしくは抑圧する電磁界遮蔽層12を設ける。電磁界遮蔽層12は十分な遮蔽効果を得ることができる厚さであれば良く、例えば0.1〜0.4mm程度が適当である。
さらに、電磁界遮蔽層12は、外周部に光半導体素子13の周囲を囲うように光半導体素子13程度の高さの側壁を設けても良い。例えば、図2のような形状であれば、電磁界遮蔽層12の外周の4辺に側壁を設ける。側壁には電気配線用の切り欠き部を設けても良い。また、側壁は平面でなく局面で囲っても良い。側壁を有する構成の方が高い遮蔽効果を得ることができる。
また、電子回路11の発熱の影響を防止するため、電子回路11上の部品間の接着(例えば、電子回路11と電磁界遮蔽層12や電磁界遮蔽層12と光半導体素子13、あるいは両者の接着)に断熱性の高い接着剤を用いても良い。
電磁界遮蔽層12は電子回路11と光半導体素子13との間に配置されるが電子回路11と光半導体素子13との間に別の層、例えば、ジルコニアやステアタイト等のセラミックやガラスなどの無機材料を用いた断熱層を配置しても良い。この場合は、電磁界遮蔽層12はこの断熱層より電子回路11に近い側に配置するのが良い。それは、電磁界をより効果的に遮蔽できるためである。
電磁界の干渉を遮蔽する電磁界遮蔽層12の大きさは、上から見た時に電子回路11からはみ出さない大きさで、かつ光半導体素子13が実装可能な大きさが良い。これは、電子回路11の電気配線の妨げにならないようにするためである。したがって、電気配線(ワイヤ)が接続できるように、切れ目等の切り欠き部を有する電磁界遮蔽層12を用いれば、電磁界遮蔽層12が電子回路11を覆うような形態が可能である。この場合、電磁界をより効果的に遮蔽できる。電磁界遮蔽層12を介して電子回路11の直上に光半導体素子13を実装することで、レシーバの受信特性やトランスミッタの送信特性の劣化を防ぐことができる。
図2は、光デバイス301の上面図である。光半導体素子13は電磁界遮蔽層12上に形成された電気配線16と光半導体素子13下面の端子が一致するように接着され、電気配線16と電子回路11とはワイヤ15aで接続されている。電子回路11とリードピン14とはワイヤ15bで接続されている。これらの接続により、電子回路11を介して光半導体素子13と基板10のリードピン14とは電気接続される。
従来では、図7のように電子回路11と光半導体素子13とは並列配置されていたが、本実施形態では、図2のように電子回路11と光半導体素子13とは基板10に対し垂直方向で重なるように配置する。このように本実施形態では、光半導体素子13を電子回路11の真上に配置するため、図7のように基板10上に光半導体素子13を載せる面積を確保する必要がなくなり、光半導体素子(PDやLDなど)や電子部品(電子回路コンデンサや抵抗など)などの構成部品を実装するためのスペースを十分に確保できるようになり、基板10上に搭載される構成部品の位置合わせが容易になる。
また、構成部品間にもスペースが生まれるので、ダイボンディングや配線作業が容易になる。通常、光デバイスでは、光の結合効率が最適になるような位置に光半導体を配置し、その近くに電子回路を配置するように設計する。しかし、限られた実装スペースでは、光の結合効率が最適になる位置に光半導体を配置できない場合や、光半導体と電子回路の距離が遠くなり、電気配線長さの増加による特性劣化が発生する場合があった。本発明では、実装可能なスペースが広がることによって、光半導体素子13と電子回路11の位置調整範囲が広がり、光学・電気設計の自由度が増すため、特性を劣化させることなく光半導体と電子回路を実装することができる。
電磁界遮蔽層12の形状は図2では四角形であるが、円形でも良く、電磁界遮蔽層12の外周が、電子回路11の外周の内側にあり、かつ光半導体素子13の外側にあればどのような形状でも良い。また、電磁界遮蔽層12はさらに側壁を備え、例えば、光半導体素子13が収まる升状形状でも良い。さらに、電子回路11との電気配線用に升状形状の側壁の一部に切れ込みがあっても良い。
電磁界遮蔽層12の厚さは、電磁界遮蔽効果が維持できる範囲内であれば薄い方が良く、例えば、電磁界遮蔽層12が誘電率の高い材料(ジルコニア等)の場合には、0.1〜0.4mm程度が好ましい。電磁界遮蔽層12が側壁を有する場合は、側壁部は電磁界遮蔽効果が有り、形状を保持する強度があれば良い。
電磁界遮蔽層12の材料は誘電率が高いものが良く、例えば、ジルコニアの他にイットリア安定化ジルコニア(3Y−ZrO)がある。イットリア安定化ジルコニア(3Y−ZrO)又はジルコニア(ZrO)は誘電率が高いばかりではなく、熱伝導率も低い材料であるため、電磁界遮蔽効果ばかりでなく、光半導体素子13への熱の伝達を低減することもできる。
また、電磁界遮蔽層12に放熱機構(例えば、ヒートシンク構造)を設けることでも電子回路11から光半導体素子13への熱の伝達を低減できる。ヒートシンク構造は表面積が大きくなるような形状(フィン状、板や棒の生えた剣山状や蛇腹状)により、放熱効果を増大させるために用いられる。
光半導体素子13と電磁界遮蔽層12の間や電磁界遮蔽層12自体にヒートシンク構造を形成することで、電子回路11と光半導体素子13との間の電磁界の干渉と熱の伝達を抑えながら、小型パッケージへの部品実装が可能となる。
本実施形態の光デバイスは、簡便な構造で、電磁界の遮蔽と熱の伝達を防ぐ構造を実現でき、構成部品が少なく組み立てが容易というメリットがある。
(実施形態2)
図3は、本実施形態の光デバイス302を説明する図である。図1の光デバイス301は電磁界遮蔽層12がサブキャリアを兼ねていたが、光デバイス302は、絶縁体である窒化アルミニウム(AlN)や酸化アルミニウム(Al)を材料とする従来のサブキャリア12aが電磁界遮蔽層12上に配置される。電磁界遮蔽層12の材料等は実施形態1の光デバイス301と同じである。
図3では、電磁界遮蔽層12とサブキャリア12aの大きさは同じであるが、光半導体素子13への搭載が可能ならば、サブキャリア12aは電磁界遮蔽層12より小さくても良いし、電磁界遮蔽層12の上面の一部に配置されても良い。電磁界遮蔽層12は十分な遮蔽効果を得ることができる厚さであれば良く、0.1〜0.4mmが好ましく、サブキャリア12aは0.1mm程度が好ましい。
光デバイス302の製造方法は、実施形態1の光デバイス301と同様に、パッケージの基板10に、電子回路11と、電磁界遮蔽層12と、サブキャリア12aと、光半導体素子13と、を順に積み上げ、電子回路11、光半導体素子13その他の部品の間を電気的に接続する。
具体的には、まず、基板10に電子回路11を搭載する。電子回路11の上に、電磁界遮蔽層12、及び配線がパターニングされたサブキャリア12a、続いて光半導体素子13を搭載する。サブキャリア12a上の配線パターンは、搭載される光半導体素子13の端子の位置を考慮して作成されている。光半導体素子13はサブキャリア12aの配線上に光半導体素子13の下面の端子が位置するように搭載され、端子と配線とは金や半田バンプで電気接続される。配線のパターンはサブキャリアの物性値を考慮して、適正なインピーダンスとなるよう設計されていることが好ましい。最後に、サブキャリア12aの配線パターンと電子回路11とを電気配線(ワイヤ)などで接続し、電子回路11と基板10とを電気配線(ワイヤ)などで接続し、基板10とリードピン14とを電気配線で接続する。この工程により、サブキャリア12a、電子回路11を経由してリードピン14と光半導体素子13とが導通する。なお、サブキャリア12aの配線パターンと電子回路11とを接続する工程と、サブキャリア12aに光半導体素子13を搭載する工程とは、前後してもかまわない。
本実施形態においても、電気配線(ワイヤ)が接続できるように、切れ目等の切り欠き部を有する電磁界遮蔽層12を用いれば、電磁界遮蔽層12が電子回路11を覆うような形態も可能である。この場合、電磁界の遮蔽効果はより高まる。
光デバイス302も実施形態1の光デバイス301で説明した効果と同様の効果が得られる。さらに、光半導体素子13の直下に使用する材料が誘電体材料(AlNやAl)といった従来のサブキャリアとして使用される材料なので、光半導体素子13のダイボンディングが容易となる。また、誘電体材料は一般に光半導体の材料として使われるGaAsやInPといった材料と熱膨張率が近いため、デバイスの温度変化に対する特性の変動も抑えることが可能になる。
(実施形態3)
図4は、本実施形態の光デバイス303を説明する図である。光デバイス303は、図1の光デバイス301の電磁界遮蔽層12の代替として電磁界遮蔽層12bを備える。電磁界遮蔽層12bは、複数の層から構成され、前記複数の層のうち少なくとも1つが導体であることを特徴とする。
図4の光デバイス303の場合、電磁界遮蔽層12bは、下層(電子回路11に接触する層)12−1、上層(光半導体素子13に接触する層)12−3及びその間にある中間層12−2の3層で構成される。下層12−1と上層12−3は、例えば、窒化アルミニウム(AlN)や酸化アルミニウム(Al)である。中間層12−2は、例えば、金や銅等の金属である。電磁界を遮蔽し導体隔離する構成としては、導体の両側を絶縁体で挟む3層の構成が光デバイスのサイズの点から最適である。中間層12−2の厚みは、数μmの金属膜が望ましい。中間層12−2を挟む下層12−1と上層12−3は、それぞれ0.1〜0.2mm程度の厚さが好ましい。
電磁界遮蔽層12bの大きさは、電子回路11のワイヤ接続の点から上から見た時に電子回路11からはみ出さない大きさ、かつ光半導体素子13が実装可能な大きさであればよく、下層12−1、上層12−3及び中間層12−2の大きさは同じである必要はない。上層12−3は中間層12−2上面の一部に設けられていても良いが、下層12−1と中間層12−2とは同じ大きさが好ましい。また、電磁界遮蔽層12bにワイヤ配線用の切り欠きを設ければ、下層12−1と中間層12−2は同じ大きさで一体化させて電子回路11を覆う程度の大きさとしても良い。
また、下層12−1は絶縁性薄膜であれば窒化アルミニウム(AlN)や酸化アルミニウム(Al)でなくても良いが、熱伝導率の良い窒化アルミニウム(AlN)を使用することで、電子回路の熱を取り除き中間層12−2から放熱することが可能になる。また、電子回路の熱を取り除くという観点から下層12−1と中間層12−2は、電子回路上の広い面積を覆うように配置されることが好ましい。上層12−3は絶縁性と搭載性が良い窒化アルミニウム(AlN)や酸化アルミニウム(Al)が最適である。
また、光半導体素子13を電子回路の熱から保護する観点から、光半導体素子13、上層12−3、中間層12−2、下層12−1、電子回路11の隣り合う2層の間を断熱性接着剤で固定しても良い。断熱接着剤で固定する層間の数が多い程断熱効果は高い。
光デバイス303の製造方法は、基本的には光デバイス301、302と同じである。まず、基板10に電子回路11を搭載する。電子回路11の上に、予め導体である中間層12−2が製膜された下層12−1を搭載し、次に配線がパターニングされた上層12−3を搭載する。なお、予め電磁界遮蔽層12bを作成しておき、電子回路11上に電磁界遮蔽層12bを搭載してもよい。この場合、電磁界遮蔽層12bを構成する各層は銀ペーストまたは接着剤で固定する。続いて上層12−3の上に光半導体素子13を搭載する。上層12−3上の配線パターンは、搭載される光半導体素子13の端子の位置を考慮して作成されている。配線のパターンは上層12−3の物性値を考慮して、適正なインピーダンスとなるよう設計されていることが好ましい。最後に、上層12−3の配線パターンと電子回路11とをワイヤ配線などで接続する。この工程により電子回路11と光半導体素子13とが導通する。なお、上層12−3の配線パターンと電子回路11とを接続する工程と、上層12−3に光半導体素子13を搭載する工程とは、前後してもかまわない。
本実施形態では、中間層12−2は製膜された導体であるため、電磁界遮蔽層12b全体の厚さを0.1〜0.4mm程度に形成することは十分可能であり、3層構成であっても光デバイスの小型化の障害とはならない。また、導体である中間層12−2は形状の自由度が大きいため、光半導体素子と上層12−3とを囲うように側面を有しても良い。
本構成の場合、中間層の導体が放熱面となり、電子回路11から光半導体素子13への熱の伝達を防ぐことができる。放熱効果を増大するため、上層12−3の外周と中間層12−2の外周で挟まれた中間層の露出面に表面積が増大する構造(ヒートシンク構造や凹凸構造)を設けても良い。
光デバイス303も実施形態1の光デバイス301で説明した効果と同様の効果を得られる。また、電磁界遮蔽層12bの中間層12−2が導体なので、光半導体素子13の直下に使用する上層12−3の材料を誘電体材料(AlNやAl)といった従来のサブキャリアとして使用される材料とすることができ、光半導体素子13の搭載が容易となる。さらに、電磁界遮蔽層12bの中間層12−2をワイヤなどでパッケージなどのGND電位に接続した場合、サブキャリアの電位をゼロに保てるので、電子回路11からの電磁界を遮蔽する効果が向上する。
(実施形態4)
図5は、本実施形態の光デバイス304を説明する図である。光デバイス304は、製造時に光半導体素子13の裏面に電磁界遮蔽層として導体層12cを製膜(例えば、金属蒸着)し、サブキャリア15に固定される。本実施形態では、導体層12cが電磁界を遮蔽する。本実施形態では、サブキャリア15には配線パターンは形成されていない。
光デバイス304の製造方法は、まず、基板10に電子回路11を搭載する。電子回路11の上に、サブキャリア15、続いて裏面に導体層12cが製膜された光半導体素子13を搭載する。基板10、電子回路11、サブキャリア15、光半導体素子13の各間は銀ペースト等の導電性ペーストで固定する。最後に、光半導体素子13と電子回路11、電子回路11と基板10とをそれぞれワイヤ配線などで接続する。基板10とリードピン14とをワイヤ配線などで接続すれば、電子回路11を経由して基板10のリードピン14と光半導体素子13とが導通する。導体層12cは光半導体13の裏面に製膜しても、サブキャリア15上面に導体層を積み上げて製膜しても良い。導体層12cをサブキャリア15に積み上げて製膜する場合、導体層12cの大きさは光半導体13の下面の大きさより広い方が良い。
光半導体素子13の裏面ばかりでなく側面に導体層12cを製膜しても良いし、導体を光半導体素子13の裏面に製膜する代わりに、導電性接着剤(例えば、銀ペーストや導電性エポキシ)で光半導体素子13をサブキャリア15に固定しても良い。また、光半導体素子13の裏面の代わりに、サブキャリア15の上面に導体層12cを製膜、あるいは銀ペーストなどの接着剤を塗布すれば、製造工程がより簡素化できる。
光デバイス304は、導体層12cで電磁界を遮蔽し、サブキャリア15で電子回路11から光半導体素子13への熱の伝達を防ぐことができる。
光デバイス304も実施形態1の光デバイス301で説明した効果と同様の効果を得られる。
(実施形態5)
図6は、光デバイス305を搭載するレシーバを説明する図である。光デバイス305は、実施形態1〜4で説明した光デバイス301〜304のいずれかである。本レシーバの光デバイス305において、光半導体素子13はPD又はAPD(アバランシPD)、電子回路11はPD又はAPDからの電流信号を電圧信号へ変換するトランスインピーダンスアンプ(TIA)である。光デバイス305の基板10上にキャリア51を介して光回路52が搭載される。光回路52はPLC(Planar Lightwave Circuit)や光フィルタである。キャリア51は光回路52が出力する光信号の基板10からの高さを調節する部品である。
光回路52は光信号を基板10の面に平行に出力するので、ミラー53で当該光信号を基板10側へ向ける。ミラー53の下に光デバイス305を配置することで光半導体素子13(PD又はAPD)は当該光信号を受光することができる。
光半導体素子13をLD、電子回路11をLDにバイアス電圧や電気信号を供給するLDドライバとすれば、図6の矢印が逆向きとなり、トランスミッタを説明する図となる。トランスミッタの場合も、基板10上にキャリア51を介してPLCや光フィルタの光回路52が搭載される。LDは基板10に垂直に光信号を出力するので、ミラー53で当該光信号を基板10の面に平行に向ける。光回路52で光信号が受光できるように光回路52、トランスミッタ、ミラー53のそれぞれの位置や向きが調整される。
本実施形態では、TIAとAPDとは位置的に重なるように配置されているため、従来の構成(図7)に比べ、基板10上に搭載されるPDや電子部品ばかりでなく、ミラー53の位置合わせも容易になる。基板10上で、光半導体素子13とレンズなどの光学部品の調芯が必要な場合にもそれらの光学部品の位置合わせの自由度は増すため、調心が容易になる。
10:基板
11:電子回路(TIA、LDドライバ)
12:電磁界遮蔽層
12a:サブキャリア
12b:電磁界遮蔽層
12c:導体層
12−1:下層
12−2:中間層
12−3:上層
13:光半導体素子(PD、LD)
14:リードピン
15:サブキャリア
15a、15b:ワイヤ
16:電気配線
51:キャリア
52:光回路
53:ミラー
301〜305:光デバイス

Claims (6)

  1. パッケージの基板と、
    前記基板上に配置された電子回路と、
    前記電子回路と電気的に接続され、前記電子回路の前記基板と反対側に配置された光半導体素子と、
    前記電子回路と前記光半導体素子との間に配置され、電磁界を遮蔽する電磁界遮蔽層と、
    を備えるパッケージ構造の光デバイス。
  2. 前記光半導体素子と前記電磁界遮蔽層との間に絶縁体層を設けることを特徴とする請求項1に記載の光デバイス。
  3. 前記電磁界遮蔽層は導体層を備えることを特徴とする請求項1に記載の光デバイス。
  4. 前記電磁界遮蔽層は前記導体層及び前記導体層の両側を挟む絶縁体層から構成されることを特徴とする請求項3に記載の光デバイス。
  5. 前記電磁界遮蔽層は前記光半導体素子の下面に形成された金属薄膜であることを特徴とする請求項1から4のいずれかに記載の光デバイス。
  6. 前記電子回路と前記光半導体素子との間にある、少なくとも1つ以上の層間が断熱性接着剤で固定されていることを特徴とする請求項1から5のいずれかに記載の光デバイス。
JP2018191185A 2018-10-09 2018-10-09 光デバイス Active JP7132073B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018191185A JP7132073B2 (ja) 2018-10-09 2018-10-09 光デバイス
PCT/JP2019/039502 WO2020075678A1 (ja) 2018-10-09 2019-10-07 光デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018191185A JP7132073B2 (ja) 2018-10-09 2018-10-09 光デバイス

Publications (2)

Publication Number Publication Date
JP2020061444A true JP2020061444A (ja) 2020-04-16
JP7132073B2 JP7132073B2 (ja) 2022-09-06

Family

ID=70165258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018191185A Active JP7132073B2 (ja) 2018-10-09 2018-10-09 光デバイス

Country Status (2)

Country Link
JP (1) JP7132073B2 (ja)
WO (1) WO2020075678A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024127552A1 (ja) * 2022-12-14 2024-06-20 日本電信電話株式会社 半導体受光素子
WO2024209509A1 (ja) * 2023-04-03 2024-10-10 日本電信電話株式会社 光受信器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002042365A (ja) * 2000-07-21 2002-02-08 Sankyo Seiki Mfg Co Ltd 光ヘッド装置の光源装置
JP2004006564A (ja) * 2002-03-28 2004-01-08 Sharp Corp 積層型半導体装置
US20050247859A1 (en) * 2004-03-12 2005-11-10 Chih-Ming Hsu Package structure of a stack-type light-sensing element and package method thereof
WO2006095834A1 (ja) * 2005-03-09 2006-09-14 Asahi Kasei Emd Corporation 光デバイス及び光デバイスの製造方法
JP2009505457A (ja) * 2005-08-09 2009-02-05 ジェナム コーポレイション 直接取り付け型受信モジュールおよび試験方法
JP2012124465A (ja) * 2010-11-18 2012-06-28 Nitto Denko Corp フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、フリップチップ型半導体裏面用フィルムの製造方法、及び、半導体装置
WO2017150044A1 (ja) * 2016-03-04 2017-09-08 浜松ホトニクス株式会社 半導体受光モジュールおよび半導体受光モジュールの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002042365A (ja) * 2000-07-21 2002-02-08 Sankyo Seiki Mfg Co Ltd 光ヘッド装置の光源装置
JP2004006564A (ja) * 2002-03-28 2004-01-08 Sharp Corp 積層型半導体装置
US20050247859A1 (en) * 2004-03-12 2005-11-10 Chih-Ming Hsu Package structure of a stack-type light-sensing element and package method thereof
WO2006095834A1 (ja) * 2005-03-09 2006-09-14 Asahi Kasei Emd Corporation 光デバイス及び光デバイスの製造方法
JP2009505457A (ja) * 2005-08-09 2009-02-05 ジェナム コーポレイション 直接取り付け型受信モジュールおよび試験方法
JP2012124465A (ja) * 2010-11-18 2012-06-28 Nitto Denko Corp フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、フリップチップ型半導体裏面用フィルムの製造方法、及び、半導体装置
WO2017150044A1 (ja) * 2016-03-04 2017-09-08 浜松ホトニクス株式会社 半導体受光モジュールおよび半導体受光モジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024127552A1 (ja) * 2022-12-14 2024-06-20 日本電信電話株式会社 半導体受光素子
WO2024209509A1 (ja) * 2023-04-03 2024-10-10 日本電信電話株式会社 光受信器

Also Published As

Publication number Publication date
JP7132073B2 (ja) 2022-09-06
WO2020075678A1 (ja) 2020-04-16

Similar Documents

Publication Publication Date Title
KR101430634B1 (ko) 광 모듈
JP3822599B2 (ja) 光モジュール
TW201342540A (zh) 半導體封裝
JP3950694B2 (ja) 光送信モジュール
JP4587218B2 (ja) パッケージ型半導体装置
CN102736195A (zh) 光模块、光模块的制造方法及光通信装置
WO2020075678A1 (ja) 光デバイス
JP2008226988A (ja) 光電変換モジュール
JP2011100785A (ja) To−can形光モジュール用パッケージおよびto−can形光モジュール
JP4894692B2 (ja) 光送受信モジュール
EP1602952B1 (en) Optical module and optical transmission apparatus
CN113341513B (zh) 光模块
JP2001339077A (ja) 半導体素子実装装置および光通信装置
JP2004335584A (ja) 半導体パッケージ
JP2003332590A (ja) 光モジュール及び光送受信モジュール
JP4454233B2 (ja) 光パッケージ及びそれを用いた光モジュール
JP2008306033A (ja) 光モジュール
US20210349260A1 (en) Optical module
JP2009054938A (ja) 受光モジュール
US7141871B2 (en) Method for manufacturing encapsulated opto-electronic devices and encapsulated device thus obtained
JP4914775B2 (ja) 光モジュール
JP2009151053A (ja) 受光モジュール
JP4514647B2 (ja) 電子部品収納用パッケージおよび電子装置
US20050177319A1 (en) Optical communications module
US20230209718A1 (en) Optical module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220825

R150 Certificate of patent or registration of utility model

Ref document number: 7132073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350