WO2017150044A1 - 半導体受光モジュールおよび半導体受光モジュールの製造方法 - Google Patents

半導体受光モジュールおよび半導体受光モジュールの製造方法 Download PDF

Info

Publication number
WO2017150044A1
WO2017150044A1 PCT/JP2017/003362 JP2017003362W WO2017150044A1 WO 2017150044 A1 WO2017150044 A1 WO 2017150044A1 JP 2017003362 W JP2017003362 W JP 2017003362W WO 2017150044 A1 WO2017150044 A1 WO 2017150044A1
Authority
WO
WIPO (PCT)
Prior art keywords
light receiving
semiconductor
receiving module
substrate
light
Prior art date
Application number
PCT/JP2017/003362
Other languages
English (en)
French (fr)
Inventor
文孝 西尾
真紀夫 久米
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to CN201780015060.2A priority Critical patent/CN108886066B/zh
Priority to KR1020187025334A priority patent/KR102629434B1/ko
Publication of WO2017150044A1 publication Critical patent/WO2017150044A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present disclosure relates to a semiconductor light receiving module and a method for manufacturing the semiconductor light receiving module.
  • a semiconductor light-receiving element having an InGaAs-based layer formed on an InP substrate and having a mesa shape is known.
  • a contact layer is provided on the upper surface of the chip, and a light shielding metal is formed on the contact layer via an insulating film.
  • the side of the chip is covered with light shielding metal.
  • An inclined surface as a light incident part is formed on the back surface of the chip.
  • An antireflection film and a light shielding metal are deposited on the inclined surface. The entire area except for a part of the inclined surface is covered with a light shielding metal.
  • stray light from a laser as a light source is shielded by forming a light shielding metal.
  • the side surface has a forward mesa shape.
  • the size of the light receiving region is smaller than the size of the chip. In other words, if the size of the light receiving area is used as a reference, the size of the chip increases.
  • This disclosure describes a semiconductor light receiving module and a method for manufacturing a semiconductor light receiving module that can reduce the size of a semiconductor light receiving element while reducing the influence of ambient light.
  • One aspect of the present disclosure is a semiconductor light-receiving module including a substrate and a semiconductor light-receiving element that is provided on the substrate and includes a light-receiving unit.
  • the semiconductor light-receiving element includes a first surface on which the light-receiving unit is provided;
  • a semiconductor chip including a second surface facing the first surface, four side surfaces connecting the first surface and the second surface and extending in a direction perpendicular to the first surface, and the second surface and the four side surfaces are continuous.
  • a metal light shielding film to be coated.
  • the semiconductor light receiving module since the four side surfaces of the semiconductor chip extend in the direction perpendicular to the first surface, the side surfaces do not expand beyond the first surface provided with the light receiving portion.
  • the light receiving part can be formed up to the vicinity of the four side surfaces, and the light receiving region can be enlarged. Therefore, when the area of the light receiving portion is used as a reference, the semiconductor chip can be reduced in size. Therefore, the semiconductor light receiving element as a whole can be downsized.
  • the light shielding film that continuously covers these surfaces is provided on the second surface and the four side surfaces, the incidence of disturbance light from the second surface and the four side surfaces can be suppressed, and the disturbance light can be suppressed. The impact can be reduced. As a result, spectral sensitivity can be improved.
  • the light-shielding film covers the entire surface of the second surface and the four side surfaces. In this case, the incidence of disturbance light can be prevented more reliably.
  • the semiconductor chip is provided such that the second surface faces a substrate that is a glass epoxy substrate
  • the semiconductor light receiving module includes a terminal portion provided on the substrate, and a second portion of the semiconductor chip.
  • a conductive adhesive layer that is interposed between the light shielding film on the surface and the terminal portion and fixes the semiconductor chip is further provided, and the terminal portion is connected to a fixed potential.
  • the metal light-shielding film that covers the second surface is connected to a fixed potential via the conductive adhesive layer and the terminal portion.
  • the second surface and the four side surfaces have the same potential, and an effect of shielding electromagnetic noise from the outside is expected.
  • a stable electromagnetic shielding effect is expected by connecting the terminal portion to a fixed potential.
  • the semiconductor light receiving module further includes an electrode portion provided on the first surface, and a wire for electrically connecting the electrode portion and the terminal portion.
  • the electrode portion provided on the first surface and the light shielding film covering the outer periphery of the semiconductor chip have the same potential via the wire.
  • the potential fluctuation factor due to the internal resistance of the semiconductor chip is eliminated, the potential becomes more stable, and the effect of shielding electromagnetic noise from the outside is expected.
  • a stable electromagnetic shielding effect is expected by connecting the electrode portion of the first surface to the terminal portion by a wire and connecting the terminal portion to a fixed potential.
  • the semiconductor chip is provided such that the first surface faces a substrate that is optically transparent to light of a predetermined wavelength, and is flip-chip mounted on the substrate via a bump. . According to this configuration, a highly reliable semiconductor light receiving module with high durability is realized by flip chip mounting.
  • Another aspect of the present disclosure is a method for manufacturing a semiconductor light receiving module including a substrate and a semiconductor light receiving element including a light receiving portion provided on the substrate, the wafer having a plurality of light receiving portions provided on the first surface. And dicing the second surface opposite to the first surface of the wafer on the dicing sheet, thereby connecting the first surface and the second surface and extending in a direction perpendicular to the first surface.
  • a semiconductor light receiving module having the same configuration as that of the above-described semiconductor light receiving module is obtained, and the same operations and effects as described above are exhibited.
  • the semiconductor chips are arranged on the dicing sheet at intervals, even on the four side surfaces extending in the direction perpendicular to the first surface, it is easy to form a light shielding film on those side surfaces.
  • the method of manufacturing a semiconductor light receiving module further includes a step of expanding the dicing sheet in the horizontal direction and widening the interval between adjacent semiconductor chips, which is performed before the step of covering with the light shielding film. By widening the interval in this way, it becomes easier to form a light shielding film on the four side surfaces.
  • FIG. 1 is a cross-sectional view illustrating a semiconductor light receiving module according to an embodiment of the present disclosure.
  • FIG. 2 is a perspective view showing the semiconductor light receiving module of FIG. 3A is a perspective view showing the semiconductor light receiving element in FIG. 1
  • FIG. 3B is a perspective view showing the semiconductor light receiving element in FIG. 1 as viewed from the second surface side.
  • FIG. 4 is a cross-sectional view of the semiconductor light receiving element of FIG.
  • FIG. 5 is a flowchart showing a method of manufacturing the semiconductor light receiving module of FIG. 6 is a cross-sectional view showing an object to be processed in one step of the manufacturing method shown in FIG.
  • FIG. 7 is a cross-sectional view showing the object to be processed in the process following FIG. FIG.
  • FIG. 8 is a cross-sectional view showing the object to be processed in the step following FIG.
  • FIG. 9 is a cross-sectional view showing the object to be processed in the process following FIG.
  • FIG. 10 is a cross-sectional view showing the object to be processed in the process following FIG.
  • FIG. 11 is a cross-sectional view showing the object to be processed in the step following
  • FIG. 12A is a perspective view showing a semiconductor light receiving module according to another embodiment of the present disclosure
  • FIG. 12B is a perspective view showing the semiconductor light receiving module of FIG. 12A mounted on a mounting board. It is.
  • the semiconductor light receiving module 1 is a front-illuminated light receiving module mounted on, for example, a small electronic device.
  • the semiconductor light receiving module 1 inputs and detects so-called front light.
  • the electronic device in which the semiconductor light receiving module 1 is mounted is not particularly limited, and includes all types of electronic devices.
  • the semiconductor light receiving module 1 may be mounted on a mobile phone or the like, for example, or may be mounted on an in-vehicle electronic device or the like.
  • the semiconductor light receiving module 1 has a flat rectangular parallelepiped shape.
  • the dimension of the semiconductor light receiving module 1 is, for example, about 0.5 to 5 mm on one side.
  • the dimensions of the semiconductor light receiving module 1 can be arbitrarily determined depending on the application.
  • the semiconductor light receiving module 1 includes a substrate 3 mounted on a mounting substrate 2, a semiconductor light receiving element 10 provided on the substrate 3, and a transparent sealing resin 4 that seals the substrate 3 and the semiconductor light receiving element 10.
  • the substrate 3 is an insulating substrate having a rectangular plate shape, for example.
  • the substrate 3 is a wiring substrate, for example, a glass epoxy substrate.
  • a predetermined wiring pattern is formed on the substrate 3.
  • the semiconductor light receiving element 10 is connected and fixed to the substrate 3 by wire bonding.
  • the semiconductor light receiving element 10 has a rectangular parallelepiped shape.
  • the semiconductor light receiving element 10 includes a rectangular parallelepiped semiconductor chip 20 and a metal light shielding film 30 that covers the semiconductor chip 20.
  • a light receiving portion 20 a is provided on the first surface 21 that is the upper surface of the semiconductor chip 20.
  • the light receiving unit 20 a is formed at the approximate center of the first surface 21.
  • the semiconductor chip 20 is a so-called planar type (flat type) light receiving element.
  • the semiconductor chip 20 is made of single crystal silicon, for example.
  • the semiconductor chip 20 is, for example, a photodiode having a pn junction structure.
  • the semiconductor chip 20 is not limited to this, and may be, for example, a photodiode having a pin structure.
  • the semiconductor chip 20 has a first surface 21 and a second surface 22 facing each other, a third surface 23 and a fourth surface 24 facing each other, and a fifth surface 25 and a sixth surface 26 facing each other.
  • the first surface 21 and the second surface 22 on the opposite side are parallel.
  • the third surface 23 and the fourth surface 24 connect the first surface 21 and the second surface 22 and extend in a direction perpendicular to these surfaces.
  • the fifth surface 25 and the sixth surface 26 connect the first surface 21 and the second surface 22 and extend in a direction perpendicular to these surfaces.
  • the third surface 23, the fourth surface 24, the fifth surface 25, and the sixth surface 26 constitute four side surfaces of the semiconductor chip 20.
  • the semiconductor chip 20 is provided so that the second surface 22 faces the substrate 3.
  • a conductive adhesive layer 6 is interposed between the semiconductor chip 20 and the substrate 3.
  • the adhesive layer 6 is in planar contact with 30 formed on the second surface 22 constituting the bottom surface of the semiconductor chip 20.
  • Examples of the conductive adhesive used for the adhesive layer 6 include Ag paste and Au paste.
  • the light shielding film 30 covering the outer periphery of the semiconductor chip 20 is electrically connected to the first terminal portion 8 a provided on the substrate 3 by the conductive adhesive layer 6.
  • a stable fixed potential such as a ground potential
  • the second surface excluding the first surface 21 of the semiconductor chip 20 to the sixth surfaces 22, 23, 24, 25, 26 becomes the same potential, and the effect of shielding electromagnetic noise from the outside is expected.
  • the first terminal portion 8a is expected to have a stable electromagnetic shielding effect by being connected to a stable fixed potential such as a ground potential.
  • the first electrode portion 7 a provided on the first surface 21 of the semiconductor chip 20 may be electrically connected to the first terminal portion 8 a by the first wire 11.
  • the first electrode portion 7a of the semiconductor chip 20 and the light shielding film 30 covering the outer periphery of the semiconductor chip 20 have the same potential via the first wire. According to this configuration, compared to the case where the first wire 11 is not provided, for example, the potential variation factor due to the internal resistance of the semiconductor chip 20 is eliminated, and the potential becomes more stable. Therefore, the effect which shields the electromagnetic noise from the outside is anticipated.
  • a stable fixed potential such as a ground potential
  • the second electrode portion 7 b provided on the light receiving portion 20 a of the first surface 21 of the semiconductor chip 20 may be electrically connected to the second terminal portion 8 b provided on the substrate 3 by the second wire 12.
  • the sealing resin 4 has a rectangular parallelepiped shape as a whole.
  • the sealing resin 4 covers the entire surface of the substrate 3.
  • the sealing resin 4 seals the first terminal portion 8a, the first electrode portion 7a, and the first wire 11, and the second terminal portion 8b, the second electrode portion 7b, and the second wire 12, Protect these.
  • the sealing resin 4 is optically transparent to light having a predetermined wavelength.
  • the sealing resin 4 is a thermosetting resin, for example, and is formed from an epoxy resin or the like.
  • the refractive index of the sealing resin 4 is larger than the refractive index of air.
  • the refractive index n of the sealing resin 4 formed from an epoxy resin is about 1.5.
  • the sealing resin 4 may be formed from a photo-curing resin that is cured by irradiating light with a specific wavelength.
  • the sealing resin 4 may include a filler for diffusing light.
  • the metal light shielding film 30 covers the five surfaces of the mounting substrate 2, the third surface 23, the fourth surface 24, the fifth surface 25, and the sixth surface 26.
  • the light shielding film 30 is made of, for example, monel (that is, an alloy of Ni and Cu).
  • the light shielding film 30 may be made of Au, or may be made of Cr or Ag.
  • the light shielding film 30 preferably has adhesion to the semiconductor chip 20.
  • the light shielding film 30 includes the second surface 22, the third surface 23, the fourth surface 24, the fifth surface 25, and the sixth surface 26. Are continuously coated.
  • the light shielding film 30 covers the entire surface of the second surface 22, and further covers the entire surfaces of the third surface 23, the fourth surface 24, the fifth surface 25, and the sixth surface 26. Any two of the second surface 22, the third surface 23, the fourth surface 24, the fifth surface 25, and the sixth surface 26 are joined together to form a ridge (side).
  • the light shielding film 30 covers any ridge formed between the surfaces.
  • the light shielding film 30 covers the second surface 22, the third surface 23, the fourth surface 24, the fifth surface 25, and the sixth surface 26 without interruption.
  • the light shielding film 30 extends to the upper end edges (end edges on the first surface 21 side) of the four side surfaces. However, the light shielding film 30 is not provided on the first surface 21. Therefore, the first surface 21 is exposed.
  • the light shielding film 30 only needs to be substantially continuous in the range of the second surface 22, the third surface 23, the fourth surface 24, the fifth surface 25, and the sixth surface 26. There may be a part or a slit. In any two of the second surface 22, the third surface 23, the fourth surface 24, the fifth surface 25, and the sixth surface 26, the light shielding film 30 is formed at least at a part of the ridge (side portion). It is continuous. Alternatively, the light shielding film 30 may not be continuous between the four side surfaces 23, 24, 25, and 26, and the light shielding film 30 may be continuous between the second surface 22 and each side surface.
  • the semiconductor light receiving element 10 is configured so that light that can enter from the side surface is blocked by the light shielding film 30 and does not enter the semiconductor chip 20 (see FIG. 1). Furthermore, since the light-shielding film 30 is also provided on the second surface 22 which is the bottom surface, light that can enter the substrate 3 that is a glass epoxy substrate and propagate through the outermost layer (first layer) can be blocked. . With these light shielding functions, the spectral sensitivity of the entire semiconductor light receiving module 1 is improved.
  • the light shielding film 30 provided on the second surface 22 is in close contact with the adhesive layer 6 in a planar shape and is connected to the ground potential, so that the electromagnetic shielding effect of the entire light shielding film 30 is enhanced.
  • the semiconductor light receiving element 10 since the chip itself has a light shielding function and an electromagnetic shielding function, it is not necessary to use a specific material such as black resin.
  • FIGS. 6 to 11 a method of manufacturing the semiconductor light receiving module 1 will be described with reference to FIGS.
  • FIGS. 6 to 11 a method of manufacturing the semiconductor light receiving module 1 will be described with reference to FIGS.
  • FIGS. 6 to 11 a method of manufacturing the semiconductor light receiving module 1 will be described with reference to FIGS.
  • FIGS. 6 to 11 a method of manufacturing the semiconductor light receiving module 1 will be described with reference to FIGS.
  • FIGS. 6 to 11 only a partial region on the dicing sheet S is shown.
  • a wafer 50 made of single crystal silicon or the like is prepared (step S01).
  • the wafer 50 is disposed such that the first surface 51 of the wafer 50 on which the light receiving unit 20a is formed is on the upper surface side.
  • the second surface 52 facing the first surface 51 is disposed on the lower surface side.
  • the second surface 52 of the wafer 50 is pasted (replaced) on the dicing sheet S, and dicing is performed using a dicing blade (step S02).
  • a large number of semiconductor chips 20 dies
  • Each semiconductor chip 20 connects the first surface 21 and the second surface 22 and has four side surfaces perpendicular to these surfaces, that is, the third surface 23, the fourth surface 24, the fifth surface 25, and the sixth surface 26. Including.
  • a planar light receiving element including a vertical side surface is obtained.
  • an extremely slight gap g is formed between the adjacent semiconductor chips 20.
  • the gap g is, for example, about 100 ⁇ m, and is smaller than the thickness of the semiconductor chip 20 (the length from the first surface 21 to the second surface 22).
  • each semiconductor chip 20 is inverted and pasted (replaced) on the dicing sheet S again (step S03).
  • a plurality of semiconductor chips 20 are arranged on the dicing sheet S by this step.
  • the second surface 22 is disposed on the upper surface side
  • the first surface 21 is disposed on the lower surface side.
  • the first surface 21 is in close contact with the dicing sheet S, and the other five surfaces (the second surface 22 and the four side surfaces) are exposed. Again, a very small gap g (interval) is maintained between adjacent semiconductor chips 20.
  • the dicing sheet S is expanded or expanded in the horizontal direction (direction parallel to the first surface 21 and the second surface 22) (step S04).
  • the dicing sheet S is replaced with an expander (expansion device) from the dicing frame, and the dicing sheet S is pulled in the horizontal direction to be expanded.
  • a larger gap (gap) G is formed between the adjacent semiconductor chips 20.
  • the interval G is larger than the interval when the expander is normally used (interval required for chip pickup).
  • the interval G is, for example, larger than the thickness of the semiconductor chip 20 and is, for example, about 500 ⁇ m.
  • the interval G may be larger than the width of the semiconductor chip 20 (the length between a pair of side surfaces).
  • a light shielding film 60 is formed (step S05).
  • processing is performed in the deposition apparatus using a deposition apparatus such as a sputtering apparatus or a vapor deposition apparatus. Since each semiconductor chip 20 is affixed to the dicing sheet S, vapor deposition is performed at room temperature.
  • a deposition apparatus such as a sputtering apparatus or a vapor deposition apparatus. Since each semiconductor chip 20 is affixed to the dicing sheet S, vapor deposition is performed at room temperature.
  • Various metal media can be used. For example, as described above, monel (an alloy of Ni and Cu) is suitable. The metal medium can be selected in consideration of vapor deposition properties and optical properties.
  • the light shielding film 30 can be formed on the flat side surface without forming grooves or irregularities on the third surface 23, the fourth surface 24, the fifth surface 25, and the sixth surface 26. Further, since the third to sixth surfaces 23, 24, 25, and 26 obtained by the dicing process in step S02 are rough surfaces, the light shielding film 60 can be easily formed even if these are vertical surfaces. Yes.
  • the semiconductor chip 20 is inverted again and pasted (replaced) on the dicing sheet S (step S06). Thereby, the 1st surface 21 will be located in the upper surface side again.
  • These semiconductor chips 20 are picked up and mounted on the substrate 3 (Step S07). In mounting, the semiconductor chip 20 is fixed and connected to the substrate 3 by die bonding and wire bonding, and the sealing resin 4 is formed. Thereby, the semiconductor light receiving module 1 shown in FIG. 1 is obtained.
  • the semiconductor light receiving module 1 is manufactured through the above steps. As described above, since the light receiving function and the electromagnetic shielding function are provided in the semiconductor light receiving element 10 (semiconductor chip 20) itself, it is not necessary to adopt a special manufacturing method such as a mold package structure even in the manufacturing process. The semiconductor light receiving module 1 can be manufactured at low cost.
  • the semiconductor light receiving module 1 of the present embodiment since the four side surfaces 23, 24, 25, and 26 of the semiconductor light receiving element 10 extend in the direction perpendicular to the first surface 21, the light receiving portion 20a is provided.
  • the side surface is not wider than the first surface 21.
  • the light receiving unit 20a can be formed up to the vicinity of the four side surfaces 23, 24, 25, and 26, and the light receiving region can be enlarged. Therefore, when the area of the light receiving portion 20a is used as a reference, the semiconductor chip 20 can be reduced in size. Accordingly, the overall size of the semiconductor light receiving element 10 can be reduced.
  • the second surface 22 and the four side surfaces 23, 24, 25, and 26 are provided with the light shielding film 30 that continuously covers these surfaces, the second surface 22 and the four side surfaces 23, 24 are provided.
  • the incidence of disturbance light can be suppressed, and the influence of disturbance light can be reduced (see FIG. 1).
  • spectral sensitivity can be improved.
  • the spectral sensitivity to infrared light can be improved.
  • the semiconductor chip 20 is made of silicon, since the silicon easily transmits infrared light, the light shielding film 30 functions more effectively with respect to side incidence.
  • the light shielding film 30 covers the entire surface of the second surface 22 and the four side surfaces 23, 24, 25, and 26, the incidence of disturbance light can be prevented more reliably (see FIG. 1).
  • the metal light shielding film 30 that covers the second surface 22 is connected to a fixed potential via the conductive adhesive layer 6 and the first terminal portion 8a.
  • the entire light shielding film 30 that continuously covers the second surface 22 and the four side surfaces 23, 24, 25, and 26 has the same potential, and an effect of shielding electromagnetic noise from the outside is expected.
  • a stable electromagnetic shielding effect is expected by connecting the first terminal portion 8a to a fixed potential. Since the entire surface of the light shielding film 30 that covers the second surface 22 is connected to the first terminal portion 8a that is at the ground potential via the adhesive layer 6, this electromagnetic shielding effect is great.
  • the first electrode portion 7a provided on the first surface 21 and the light shielding film 30 covering the outer periphery of the semiconductor chip 20 have the same potential. Compared to the case where the first wire 11 is not provided, for example, the potential variation factor due to the internal resistance of the semiconductor chip 20 is eliminated, and the potential becomes more stable. Therefore, the effect which shields the electromagnetic noise from the outside is anticipated.
  • the first electrode portion 7a of the first surface 21 is connected to the first terminal portion 8a by the first wire 11, and the first terminal portion 8a is connected to a fixed potential, so that a stable electromagnetic shielding effect is expected. .
  • the four side surfaces 23, 24 extending in the direction perpendicular to the first surface 21 are formed in order to open the gap g when the semiconductor chips 20 are arranged on the dicing sheet S. Even if it is 25 and 26, it is easy to form a light-shielding film on the side surfaces 23, 24, 25 and 26.
  • step S04 By expanding the distance by the step of expanding the dicing sheet S in the horizontal direction (step S04), it becomes easier to form the light shielding film 30 on the four side surfaces 23, 24, 25, and 26 (FIG. 9). (See interval G and FIG. 10).
  • an inclined surface is formed on the side surface of the chip in order to form a light shielding film on the side surface of the chip.
  • the light receiving area becomes smaller than the chip size, and as a result, the size cannot be reduced.
  • it tends to cause a long time or a deterioration in yield due to the step of forming the inclined portion.
  • the dicing sheet S is replaced after dicing, the gap (interval G) is expanded by horizontal expansion, and the light shielding film 30 is formed on the side surface of the chip by sputtering. Has succeeded.
  • FIG. 12A is a perspective view showing a semiconductor light receiving module 1A according to another embodiment
  • FIG. 12B is a perspective view showing the semiconductor light receiving module 1A mounted on a mounting board.
  • the difference between the semiconductor light receiving module 1A of the present embodiment and the semiconductor light receiving module 1 of the previous embodiment is that the first surface 21 faces the transparent glass substrate 13 instead of mounting by wire bonding to the substrate 3.
  • the semiconductor light receiving element 10 is flip-chip mounted.
  • the semiconductor light receiving element 10 is mounted on the glass substrate 13 via bumps.
  • the gap between the semiconductor light receiving element 10 and the glass substrate 13 is filled with underfill.
  • the glass substrate 13 is optically transparent to light having a predetermined wavelength.
  • the glass substrate 13 may be a wiring board made of transparent resin, for example.
  • this semiconductor light receiving module 1A for example, as shown in FIG. 12B, a glass substrate 13 is disposed on the back surface of the mounting substrate 15, and the light receiving unit 20a is connected through the through hole 15a of the mounting substrate 15. It can be used in a manner in which light is incident. According to the semiconductor light receiving module 1A, the same operations and effects as the semiconductor light receiving module 1 are exhibited. Further, the semiconductor light receiving module 1A having high durability and high reliability is realized by flip chip mounting. In the semiconductor light receiving module 1A that has been flip-chip mounted on the glass substrate 13, the semiconductor light receiving element 10 is connected to the ground potential via the substrate resistance of the semiconductor chip 20 (corresponding to the series resistance of silicon). Therefore, the semiconductor light receiving module 1 ⁇ / b> A is inferior to the semiconductor light receiving module 1 in terms of the electromagnetic shielding effect.
  • the present invention is not limited to the above embodiments.
  • the method of connecting and fixing the semiconductor light receiving element 10 to the substrate is not limited to the wire bonding method or the flip chip method. Other methods may be adopted as appropriate.
  • the expanding process in step S04 that is, the process of providing a wide gap G may be omitted.
  • the light-shielding film 30 (light-shielding film 60) may be formed in the gap g before expansion shown in FIG.
  • the manufacturing method has been described on the premise of a dicing process using a dicing blade, but the present invention is not limited to the above manufacturing method.
  • a dicing blade may not be used.
  • Laser light is irradiated to the semiconductor substrate in the peripheral region of the region to be singulated as a chip (that is, the planned chip region), and a modified region (a crack extending in the thickness direction) is formed inside the semiconductor substrate.
  • stealth dicing When stealth dicing is used, the region irradiated with the laser becomes a modified region (crack).
  • minute irregularities are generated in the modified region and other regions on the side surface of the chip after singulation. Since the light shielding film is formed on the unevenness (step), an anchor effect, that is, an effect that the light shielding film is difficult to peel off may occur.
  • SYMBOLS 1 Semiconductor light receiving module, 1A ... Semiconductor light receiving module, 2 ... Mounting board, 3 ... Substrate, 4 ... Sealing resin, 6 ... Adhesive layer, 7a ... 1st electrode part, 7b ... 2nd electrode part, 8a ... 1st terminal part, 8b ... 2nd terminal part, 10 ... Semiconductor light receiving element, 11 ... 1st wire, 12 ... 2nd wire, 13 ... Glass substrate, 15 ... Mounting substrate, 20 ... Semiconductor chip, 20a ... Light receiving part , 21 ... 1st surface, 22 ... 2nd surface, 23 ... 3rd surface (side surface), 24 ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

基板と、基板上に設けられ、受光部を含む半導体受光素子と、を備える半導体受光モジュールが提供される。半導体受光素子は、受光部が設けられた第１面と、第１面に対向する第２面と、第１面および第２面を接続し第１面に垂直な方向に延びる４つの側面と、を含む半導体チップと、第２面および４つの側面を連続して被覆する金属製の遮光膜と、を有する。

Description

半導体受光モジュールおよび半導体受光モジュールの製造方法
　本開示は、半導体受光モジュールおよび半導体受光モジュールの製造方法に関する。
　半導体装置として、特許文献１に記載されるように、ＩｎＰ基板上にＩｎＧａＡｓ系の層が形成され、メサ形状をなす半導体受光素子が知られている。この半導体受光素子において、チップの上面にはコンタクト層が設けられており、このコンタクト層上に、絶縁膜を介して遮光メタルが形成されている。チップの側面までが、遮光メタルによって被覆されている。チップの裏面には、光入射部としての傾斜面が形成されている。傾斜面上には、反射防止膜および遮光メタルが堆積されている。傾斜面の一部を除いた領域のすべてが、遮光メタルで被覆されている。
特開２００５－１０８９５５号公報
　特許文献１に記載の装置では、遮光メタルを形成することで、光源であるレーザからの迷光を遮蔽している。遮光メタルをチップの側面に密着させるために、当該側面を順メサ形状にしている。しかし、側面が傾斜していることにより、チップのサイズに比して、受光領域のサイズは小さくなる。言い換えれば、受光領域のサイズを基準にすると、チップのサイズは大型化する。
　本開示は、外乱光の影響を低減しつつ、半導体受光素子の小型化を可能とした半導体受光モジュールおよび半導体受光モジュールの製造方法を説明する。
　本開示の一態様は、基板と、基板上に設けられ、受光部を含む半導体受光素子と、を備える半導体受光モジュールであって、半導体受光素子は、受光部が設けられた第１面と、第１面に対向する第２面と、第１面および第２面を接続し第１面に垂直な方向に延びる４つの側面と、を含む半導体チップと、第２面および４つの側面を連続して被覆する金属製の遮光膜と、を有する。
　この半導体受光モジュールによれば、半導体チップの４つの側面は、第１面に垂直な方向に延びているため、受光部が設けられた第１面よりも側面は広がらない形状になっている。受光部は、４つの側面の近傍まで形成することができ、受光領域を大きくすることができる。したがって、受光部の面積を基準とした場合に、半導体チップの小型化が可能である。したがって、半導体受光素子の全体としての小型化が可能である。しかも、第２面および４つの側面には、連続してこれらの面を被覆する遮光膜が設けられているので、第２面および４つの側面からの外乱光の入射を抑制でき、外乱光の影響を低減できる。その結果として、分光感度を向上させることができる。
　いくつかの態様において、遮光膜は、第２面および４つの側面の全面を被覆している。この場合、外乱光の入射をより確実に防止できる。
　いくつかの態様において、半導体チップは、ガラスエポキシ基板である基板に第２面が対面するように設けられており、半導体受光モジュールは、基板上に設けられた端子部と、半導体チップの第２面上の遮光膜と端子部との間に介在されて、半導体チップを固定する導電性の接着剤層と、を更に備え、端子部は、固定電位に接続されている。この構成によれば、第２面を被覆する金属製の遮光膜は、導電性の接着剤層および端子部を介して、固定電位に接続される。これにより、第２面および４つの側面が同一電位となり、外部からの電磁的ノイズを遮蔽する効果が見込まれる。端子部が固定電位に接続されることにより、安定的な電磁的シールド効果が見込まれる。
　いくつかの態様において、半導体受光モジュールは、第１面に設けられた電極部と、電極部と上記の端子部とを電気的に接続するワイヤを更に備える。この構成によれば、第１面に設けられた電極部と半導体チップの外周を覆う遮光膜とが、ワイヤを介して同一電位となる。ワイヤがない場合と比較して、例えば、半導体チップの内部抵抗による電位変動要因がなくなり、より安定した電位となり、外部からの電磁的ノイズを遮蔽する効果が見込まれる。第１面の電極部がワイヤにより端子部に接続され、端子部が固定電位に接続されることにより、安定的な電磁的シールド効果が見込まれる。
　いくつかの態様において、半導体チップは、所定波長の光に対して光学的に透明な基板に第１面が対面するように設けられると共に、基板に対してバンプを介してフリップチップ実装されている。この構成によれば、フリップチップ実装により、耐久性が高く高信頼な半導体受光モジュールが実現される。
　本開示の別の態様は、基板と、基板上に設けられ、受光部を含む半導体受光素子と、を備える半導体受光モジュールの製造方法であって、受光部が第１面に複数設けられたウエハを用意する工程と、ウエハの第１面に対向する第２面をダイシングシート上に貼ってダイシングすることにより、第１面および第２面を接続し第１面に垂直な方向に延びる４つの側面をそれぞれ含む複数の半導体チップを得る工程と、半導体チップをそれぞれ反転して第１面をダイシングシート上に貼り、間隔をあけて半導体チップを並べる工程と、半導体チップの第２面と４つの側面とを金属製の遮光膜で被覆する工程と、遮光膜で被覆された半導体チップを基板上に実装する工程と、を含む。
　この半導体受光モジュールの製造方法によれば、上記した半導体受光モジュールと同様の構成を有する半導体受光モジュール得られ、上記と同様の作用・効果が奏される。しかも、ダイシングシート上に半導体チップを並べる際に間隔をあけるため、第１面に垂直な方向に延びる４つの側面であっても、それらの側面に遮光膜を形成し易い。
　いくつかの態様において、半導体受光モジュールの製造方法は、遮光膜で被覆する工程の前に実施され、ダイシングシートを水平方向にエクスパンドし、隣り合う半導体チップの間隔を広げる工程を更に含む。このように間隔が広げられることで、４つの側面に、より一層遮光膜を形成し易くなる。
　本開示のいくつかの態様によれば、外乱光の影響を低減しつつ、半導体受光素子の小型化が可能である。
図１は本開示の一実施形態に係る半導体受光モジュールを示す断面図である。 図２は図１の半導体受光モジュールを示す斜視図である。 図３（ａ）は図１中の半導体受光素子を示す斜視図、図３（ｂ）は図１の半導体受光素子を第２面側から見て示す斜視図である。 図４は図３（ａ）の半導体受光素子の断面図である。 図５は図１の半導体受光モジュールの製造方法を示す流れ図である。 図６は図５に示す製造方法の一工程における被処理体を示す断面図である。 図７は図６に続く工程における被処理体を示す断面図である。 図８は図７に続く工程における被処理体を示す断面図である。 図９は図８に続く工程における被処理体を示す断面図である。 図１０は図９に続く工程における被処理体を示す断面図である。 図１１は図１０に続く工程における被処理体を示す断面図である。 図１２（ａ）は本開示の他の実施形態に係る半導体受光モジュールを示す斜視図、図１２（ｂ）は、実装用基板に実装された図１２（ａ）の半導体受光モジュールを示す斜視図である。
　以下、本開示の実施形態について、図面を参照しながら説明する。なお、図面の説明において同一要素には同一符号を付し、重複する説明は省略する。
　図１、図２、図３（ａ）および図３（ｂ）を参照して、本実施形態に係る半導体受光モジュール１について説明する。半導体受光モジュール１は、たとえば、小型の電子機器等に搭載される、表面入射型の受光モジュールである。半導体受光モジュール１は、いわゆる正面光を入力して検出する。半導体受光モジュール１が搭載される電子機器は、特に限られず、あらゆる種類の電子機器が挙げられる。半導体受光モジュール１は、たとえば携帯電話等に搭載されてもよいし、車載用の電子機器等に搭載されてもよい。半導体受光モジュール１は、扁平な直方体状を呈している。半導体受光モジュール１の寸法は、たとえば、一辺が０，５～５ｍｍ程度である。半導体受光モジュール１の寸法は、その用途により任意に定めることができる。
　半導体受光モジュール１は、実装用基板２上に搭載される基板３と、基板３上に設けられる半導体受光素子１０と、基板３および半導体受光素子１０を封止する透明な封止樹脂４とを備える。基板３は、たとえば矩形の板状をなす絶縁基板である。基板３は、配線基板であり、たとえばガラスエポキシ基板である。基板３上には、所定の配線パターンが形成されている。半導体受光素子１０は、基板３に対し、ワイヤボンディングにより接続および固定されている。
　半導体受光素子１０は、直方体状をなしている。半導体受光素子１０は、直方体状の半導体チップ２０と、半導体チップ２０を被覆する金属製の遮光膜３０とを有する。半導体チップ２０の上面である第１面２１には、受光部２０ａが設けられている。受光部２０ａは、第１面２１の略中央に形成されている。半導体チップ２０は、いわゆるプレーナ型（平坦型）の受光素子である。半導体チップ２０は、たとえば、単結晶シリコンからなる。半導体チップ２０は、たとえば、ｐｎ接合構造を有するフォトダイオードである。半導体チップ２０は、これに限定されず、たとえば、ｐｉｎ構造を有するフォトダイオードであってもよい。
　半導体チップ２０は、対向する第１面２１および第２面２２と、対向する第３面２３および第４面２４と、対向する第５面２５および第６面２６とを有する。第１面２１と、その反対側の第２面２２とは、平行である。第３面２３および第４面２４は、第１面２１および第２面２２を接続しており、これらの面に垂直な方向に延びている。第５面２５および第６面２６は、第１面２１および第２面２２を接続しており、これらの面に垂直な方向に延びている。第３面２３、第４面２４、第５面２５、および第６面２６は、半導体チップ２０の４つの側面を構成している。
　半導体チップ２０は、第２面２２が基板３に対面するように設けられている。半導体チップ２０と基板３との間には、導電性の接着剤層６が介在されている。接着剤層６は、半導体チップ２０の底面を構成する第２面２２上に形成された３０に対し、面状に接触する。接着剤層６に用いられる導電性の接着剤としては、ＡｇペーストまたはＡｕペースト等が挙げられる。
　半導体チップ２０の外周を覆う遮光膜３０は、導電性の接着剤層６により、基板３に設けられた第１端子部８ａと電気的に接続されている。第１端子部８ａが、たとえば接地電位等の、安定的な固定電位に接続されることにより、半導体チップ２０の第１面２１を除く第２面から第６面２２，２３，２４，２５，２６が同一電位となり、外部からの電磁的ノイズを遮蔽する効果が見込まれる。この第１端子部８ａは、たとえば接地電位等の、安定的な固定電位に接続されることにより、安定的な電磁的シールド効果が見込まれる。
　半導体チップ２０の第１面２１に設けられた第１電極部７ａは、第１ワイヤ１１によって、第１端子部８ａと電気的に接続されてもよい。半導体チップ２０の第１電極部７ａと半導体チップ２０の外周を覆う遮光膜３０とが、第１ワイヤを介して同一電位となる。この構成によれば、第１ワイヤ１１がない場合と比較して、例えば、半導体チップ２０の内部抵抗による電位変動要因がなくなり、より安定した電位となる。よって、外部からの電磁的ノイズを遮蔽する効果が見込まれる。第１端子部８ａが、たとえば接地電位等の、安定的な固定電位に接続されることにより、安定的な電磁的シールド効果が見込まれる。
　半導体チップ２０の第１面２１の受光部２０ａに設けられた第２電極部７ｂは、第２ワイヤ１２によって、基板３に設けられた第２端子部８ｂと電気的に接続されてもよい。
　封止樹脂４は、全体として、直方体状をなしている。封止樹脂４は、基板３の表面の全体を覆っている。封止樹脂４は、上記の第１端子部８ａ、第１電極部７ａ、および第１ワイヤ１１と、第２端子部８ｂ、第２電極部７ｂ、および第２ワイヤ１２とを封止し、これらを保護する。封止樹脂４は、所定波長の光に対して光学的に透明である。封止樹脂４は、たとえば、熱硬化性樹脂であり、エポキシ樹脂などから形成されている。封止樹脂４の屈折率は、空気の屈折率より大きい。たとえば、エポキシ樹脂から形成された封止樹脂４の屈折率ｎは、約１．５である。なお、封止樹脂４は、特定の波長の光を照射することによって硬化する光硬化樹脂から形成されてもよい。封止樹脂４には、光を拡散するためのフィラーが含まれてもよい。
　半導体受光素子１０では、半導体チップ２０の６つの面のうち、第１面２１以外の面は、すべて遮光膜３０によって被覆されている。すなわち、金属製の遮光膜３０は、実装用基板２、第３面２３、第４面２４、第５面２５、および第６面２６の５つの面を被覆している。
　遮光膜３０は、たとえば、モネル（すなわちＮｉとＣｕの合金）からなる。遮光膜３０は、Ａｕからなってもよく、ＣｒやＡｇからなってもよい。遮光膜３０は、半導体チップ２０に対する密着性を有することが好ましい。
　図３（ａ）、図３（ｂ）および図４に示されるように、遮光膜３０は、第２面２２、第３面２３、第４面２４、第５面２５、および第６面２６を連続して被覆している。遮光膜３０は、第２面２２の全面を被覆しており、さらに、第３面２３、第４面２４、第５面２５、および第６面２６のそれぞれの全面を被覆している。第２面２２、第３面２３、第４面２４、第５面２５、および第６面２６のうち、いずれか２面が合わさり稜部（辺部）が形成される。遮光膜３０は、各面の間に形成されたいずれの稜部をも覆っている。遮光膜３０は、途切れることなく、第２面２２、第３面２３、第４面２４、第５面２５、および第６面２６を覆っている。図４に示されるように、遮光膜３０は、４つの側面の上端縁（第１面２１側の端縁）にまで延在している。ただし、遮光膜３０は、第１面２１上には設けられていない。したがって、第１面２１は露出している。
　なお、遮光膜３０は、第２面２２、第３面２３、第４面２４、第５面２５、および第６面２６の範囲でほぼ連続していればよく、多少の不連続部、孔部、またはスリット等が存在してもよい。第２面２２、第３面２３、第４面２４、第５面２５、および第６面２６のうち、いずれの２面においても、少なくとも稜部（辺部）の一部で遮光膜３０が連続している。あるいは、４つの側面２３，２４，２５，２６同士において遮光膜３０は連続しておらず、第２面２２と各側面との間で遮光膜３０が連続していてもよい。
　表面入射型の半導体受光素子１０では、第２面２２および４つの側面２３，２４，２５，２６が、連続する遮光膜３０で被覆されているため、側面遮光が実現されている。すなわち、半導体受光素子１０は、側面から入射し得る光が遮光膜３０で遮断され、半導体チップ２０内に侵入しないように構成されている（図１参照）。さらには、底面である第２面２２にも遮光膜３０が設けられているため、ガラスエポキシ基板である基板３に入射し、その最表層（第一層目）を伝搬し得る光を遮断できる。これらの遮光機能により、半導体受光モジュール１全体における分光感度が向上している。第２面２２に設けられた遮光膜３０が接着剤層６に面状に密着し、これが接地電位に接続されることにより、遮光膜３０全体での電磁シールド効果が高められている。半導体受光素子１０では、遮光機能および電磁シールド機能がチップそのものに備わっているため、たとえば黒樹脂などの特異的な材料を用いる必要がない。
　続いて、図５～図１１を参照して、半導体受光モジュール１の製造方法について説明する。なお、以下の説明において参照する図面（図６～図１１）では、ダイシングシートＳ上の一部の領域のみが示されている。
　まず、図５および図６に示されるように、単結晶シリコン等からなるウエハ５０を用意する（ステップＳ０１）。ウエハ５０は、受光部２０ａが形成されたウエハ５０の第１面５１が上面側となるように配置される。第１面５１に対向する第２面５２は、下面側に配置される。
　次に、図７に示されるように、ウエハ５０の第２面５２をダイシングシートＳ上に貼り付け（貼り替え）、ダイシングブレードを用いてダイシングする（ステップＳ０２）。これにより、縦横に配列された多数の半導体チップ２０（ダイ）が得られる。各半導体チップ２０は、第１面２１および第２面２２を接続しこれらの面に垂直な４つの側面、すなわち第３面２３、第４面２４、第５面２５、および第６面２６を含む。これにより、垂直な側面を含むプレーナ型受光素子が得られる。ステップＳ０２の実施後、隣り合う半導体チップ２０同士の間には、極僅かな隙間ｇが形成される。隙間ｇは、たとえば、１００μｍ程度であり、半導体チップ２０の厚み（第１面２１から第２面２２までの長さ）よりも小さい。
　次に、図８に示されるように、各半導体チップ２０を反転して、ダイシングシートＳに再度貼り付ける（貼り替える）（ステップＳ０３）。この工程により、複数の半導体チップ２０がダイシングシートＳに並べられる。各半導体チップ２０において、第２面２２が上面側に配置され、第１面２１が下面側に配置される。言い換えれば、第１面２１は、ダイシングシートＳに密着した状態となり、それ以外の５面（第２面２２と４つの側面）は露出した状態となる。ここでも、隣り合う半導体チップ２０同士の間には、極僅かな隙間ｇ（間隔）が維持されている。
　続いて、図９に示されるように、ダイシングシートＳを水平方向（第１面２１および第２面２２に平行な方向）にエクスパンドすなわち拡張する（ステップＳ０４）。ここでは、ダイシングシートＳをダイシングフレームからエキスパンダ（拡張装置）に付け替え、ダイシングシートＳを水平方向に引っ張り、拡張させる。これにより、隣り合う半導体チップ２０同士の間には、より大きい間隔（ギャップ）Ｇが形成される。間隔Ｇは、エキスパンダが通常利用される場合の間隔（チップのピックアップに必要な間隔）よりも大きい。間隔Ｇは、たとえば、半導体チップ２０の厚みよりも大きく、たとえば、５００μｍ程度である。間隔Ｇは、半導体チップ２０の幅（一対の側面間の長さ）より大きくてもよい。
　次に、図１０に示されるように、遮光膜６０を形成する（ステップＳ０５）。ここでは、スパッタ装置または蒸着装置などといった成膜装置を用いて、成膜装置内で処理を行う。各半導体チップ２０をダイシングシートＳに貼り付けた状態であるため、蒸着は、常温処理にて行う。用いられる金属媒体としては各種挙げられるが、たとえば、上記したように、モネル（ＮｉとＣｕの合金）が適している。金属媒体は、蒸着性および光学性などを考慮して選定することができる。
　ステップＳ０４で広い間隔Ｇを設けたことにより、上面側に配置された第２面２２と、４つの側面である第３面２３、第４面２４、第５面２５、および第６面２６とが、遮光膜６０によって被覆され易くなっている。本実施形態では、第３面２３、第４面２４、第５面２５、および第６面２６に溝や凹凸等を形成することなく、平坦な側面に対する遮光膜３０の形成を可能としている。また、ステップＳ０２のダイシング処理で得られた第３面から第６面２３，２４，２５，２６は粗面であるので、これらが垂直面であっても、遮光膜６０は形成し易くなっている。
　次に、半導体チップ２０を再度反転して、ダイシングシートＳに貼り付ける（貼り替える）（ステップＳ０６）。これにより、第１面２１が上面側に再度位置することになる。そしてこれらの半導体チップ２０をピックアップし、基板３上に実装する（ステップＳ０７）。実装にあたっては、ダイボンディングおよびワイヤボンディングにより、半導体チップ２０を基板３上に固定および接続し、さらに、封止樹脂４を形成する。これにより、図１に示される半導体受光モジュール１が得られる。
　以上の工程により、半導体受光モジュール１が製造される。上記したように、遮光機能および電磁シールド機能が半導体受光素子１０（半導体チップ２０）そのものに備わっているため、製造工程においても、モールドパッケージ構造のような特殊な製造方法を採用する必要がなく、半導体受光モジュール１を安価に製造することができる。
　本実施形態の半導体受光モジュール１によれば、半導体受光素子１０の４つの側面２３，２４，２５，２６は、第１面２１に垂直な方向に延びているため、受光部２０ａが設けられた第１面２１よりも側面が広がらない形状になっている。受光部２０ａは、４つの側面２３，２４，２５，２６の近傍まで形成することができ、受光領域を大きくすることができる。したがって、受光部２０ａの面積を基準とした場合に、半導体チップ２０の小型化が可能である。したがって、半導体受光素子１０の全体としての小型化が可能である。しかも、第２面２２および４つの側面２３，２４，２５，２６には、連続してこれらの面を被覆する遮光膜３０が設けられているので、第２面２２および４つの側面２３，２４，２５，２６からの外乱光の入射を抑制でき、外乱光の影響を低減できる（図１参照）。その結果として、分光感度を向上させることができる。たとえば、赤外光に対する分光感度を向上させることができる。半導体チップ２０がシリコン製である場合、シリコンは赤外光を透過させ易いため、側面入射に対し、遮光膜３０が一層有効に機能する。
　遮光膜３０が第２面２２および４つの側面２３，２４，２５，２６の全面を被覆しているため、外乱光の入射をより確実に防止できる（図１参照）。
　また、半導体受光モジュール１の構成によれば、第２面２２を被覆する金属製の遮光膜３０は、導電性の接着剤層６および第１端子部８ａを介して、固定電位に接続される。これにより、第２面２２および４つの側面２３，２４，２５，２６を連続して被覆する遮光膜３０全体が同一電位となり、外部からの電磁的ノイズを遮蔽する効果が見込まれる。このように、第１端子部８ａが固定電位に接続されることにより、安定的な電磁的シールド効果が見込まれる。第２面２２を被覆する遮光膜３０の一面全体が、接着剤層６を介して、接地電位である第１端子部８ａに接続されるため、この電磁シールド効果は大きい。
　第１ワイヤ１１を介して、第１面２１に設けられた第１電極部７ａと半導体チップ２０の外周を覆う遮光膜３０とが同一電位となる。第１ワイヤ１１がない場合と比較して、例えば、半導体チップ２０の内部抵抗による電位変動要因がなくなり、より安定した電位となる。よって、外部からの電磁的ノイズを遮蔽する効果が見込まれる。第１面２１の第１電極部７ａが第１ワイヤ１１により第１端子部８ａに接続され、第１端子部８ａが固定電位に接続されることにより、安定的な電磁的シールド効果が見込まれる。
　本実施形態の半導体受光モジュール１の製造方法によれば、ダイシングシートＳ上に半導体チップ２０を並べる際に隙間ｇをあけるため、第１面２１に垂直な方向に延びる４つの側面２３，２４，２５，２６であっても、それらの側面２３，２４，２５，２６に遮光膜を形成し易い。
　ダイシングシートＳを水平方向にエクスパンドする工程（ステップＳ０４）により間隔が広げられることで、４つの側面２３，２４，２５，２６に、より一層遮光膜３０を形成し易くなっている（図９の間隔Ｇおよび図１０参照）。
　上記特許文献１に記載されるような従来の装置では、チップ側面へ遮光膜を形成するために、チップ側面に傾斜面が形成されている。この場合、チップサイズに比べて受光領域が小さくなり、結果として小型化はできない。また、製造方法の観点においても、傾斜部を形成する工程に起因する長時間化、或いは歩留まりの劣化を招きやすい。本開示では、ウエハ５０の状態で個片化する際、ダイシング後にダイシングシートＳを貼り替え、水平方向のエクスパンドによりギャップ（間隔Ｇ）を拡張し、スパッタによるチップ側面への遮光膜３０の形成に成功している。
　図１２（ａ）および図１２（ｂ）を参照して、他の実施形態について説明する。図１２（ａ）は、他の実施形態に係る半導体受光モジュール１Ａを示す斜視図であり、図１２（ｂ）は、実装用基板に実装された半導体受光モジュール１Ａを示す斜視図である。本実施形態の半導体受光モジュール１Ａが先の実施形態の半導体受光モジュール１と違う点は、基板３へのワイヤボンディングによる実装に代えて、透明なガラス基板１３に第１面２１が対面するように、半導体受光素子１０をフリップチップ実装した点である。半導体受光素子１０は、バンプを介してガラス基板１３に実装されている。半導体受光素子１０とガラス基板１３との間の間隙には、アンダーフィルが充填されている。ガラス基板１３は、所定波長の光に対して光学的に透明である。ガラス基板１３は、たとえば、透明樹脂製の配線基板であってもよい。
　この半導体受光モジュール１Ａは、たとえば、図１２（ｂ）に示されるように、ガラス基板１３が実装用基板１５の裏面に配置されて、実装用基板１５の貫通穴１５ａを介して受光部２０ａから光を入射させる態様で使用され得る。半導体受光モジュール１Ａによれば、半導体受光モジュール１と同様の作用・効果が奏される。更には、フリップチップ実装により、耐久性が高く高信頼な半導体受光モジュール１Ａが実現される。なお、ガラス基板１３へのフリップチップ実装を行った半導体受光モジュール１Ａでは、半導体受光素子１０は、半導体チップ２０の基板抵抗（シリコンの直列抵抗に相当）を介して接地電位に接続される。そのため、電磁シールド効果の観点では、半導体受光モジュール１Ａは半導体受光モジュール１よりも劣る。
　以上、本開示の実施形態について説明したが、本発明は上記の実施形態に限られない。たとえば、半導体受光素子１０の基板への接続・固定方式は、ワイヤボンディング方式やフリップチップ方式に限られない。他の方式を適宜採用してもよい。
　上記の製造方法において、ステップＳ０４でのエクスパンド工程、すなわち広い間隔Ｇを設ける工程は省略されてもよい。スパッタまたは蒸着工程の条件を最適化し、図８に示されるエクスパンド前の隙間ｇにて遮光膜３０（遮光膜６０）の形成を行ってもよい。
　上記の実施形態では、ダイシングブレードを用いたダイシング工程を前提として、製造方法が説明されたが、上記の製造方法には限られない。たとえば、ダイシングブレードを用いなくてもよい。チップとして個片化したい領域（すなわちチップ予定領域）の周縁領域の半導体基板にレーザ光を照射し、半導体基板の内部に改質領域（厚さ方向に延びる亀裂）を形成し、半導体基板に水平方向の応力をかけることでチップを個片化する、所謂ステルスダイシングを用いてもよい。ステルスダイシングを用いた場合、レーザが照射された領域が改質領域（亀裂）となる為、個片化後のチップ側面では改質領域とそれ以外の領域で微小な凹凸（段差）が生じる。その凹凸（段差）上に遮光膜が形成される為、アンカー効果すなわち遮光膜が剥れにくい効果が生じ得る。
　本開示のいくつかの態様によれば、外乱光の影響を低減しつつ、半導体受光素子の小型化が可能である。
　１…半導体受光モジュール、１Ａ…半導体受光モジュール、２…実装用基板、３…基板、４…封止樹脂、６…接着剤層、７ａ…第１電極部、７ｂ…第２電極部、８ａ…第１端子部、８ｂ…第２端子部、１０…半導体受光素子、１１…第１ワイヤ、１２…第２ワイヤ、１３…ガラス基板、１５…実装用基板、２０…半導体チップ、２０ａ…受光部、２１…第１面、２２…第２面、２３…第３面（側面）、２４…第４面（側面）、２５…第５面（側面）、２６…第６面（側面）、３０…遮光膜、５０…ウエハ、５１…第１面、５２…第２面、６０…遮光膜、Ｓ…ダイシングシート。

Claims (7)

  1. 　基板と、前記基板上に設けられ、受光部を含む半導体受光素子と、を備える半導体受光モジュールであって、
    　前記半導体受光素子は、
    　前記受光部が設けられた第１面と、前記第１面に対向する第２面と、前記第１面および前記第２面を接続し前記第１面に垂直な方向に延びる４つの側面と、を含む半導体チップと、
    　前記第２面および前記４つの側面を連続して被覆する金属製の遮光膜と、を有する半導体受光モジュール。
  2. 　前記遮光膜は、前記第２面および前記４つの側面の全面を被覆している、請求項１に記載の半導体受光モジュール。
  3. 　前記半導体チップは、ガラスエポキシ基板である前記基板に前記第２面が対面するように設けられており、
    　前記基板上に設けられた端子部と、
    　前記半導体チップの前記第２面上の前記遮光膜と前記端子部との間に介在されて、前記半導体チップを固定する導電性の接着剤層と、を更に備え、
    　前記端子部は、固定電位に接続されている、請求項１または２に記載の半導体受光モジュール。
  4. 　前記第１面に設けられた電極部と、
    　前記電極部と前記端子部とを電気的に接続するワイヤと、を更に備える、請求項３に記載の半導体受光モジュール。
  5. 　前記半導体チップは、所定波長の光に対して光学的に透明な前記基板に前記第１面が対面するように設けられると共に、前記基板に対してバンプを介してフリップチップ実装されている、請求項１または２に記載の半導体受光モジュール。
  6. 　基板と、前記基板上に設けられ、受光部を含む半導体受光素子と、を備える半導体受光モジュールの製造方法であって、
    　前記受光部が第１面に複数設けられたウエハを用意する工程と、
    　前記ウエハの前記第１面に対向する第２面をダイシングシート上に貼ってダイシングすることにより、前記第１面および前記第２面を接続し前記第１面に垂直な方向に延びる４つの側面をそれぞれ含む複数の半導体チップを得る工程と、
    　前記半導体チップをそれぞれ反転して前記第１面をダイシングシート上に貼り、間隔をあけて前記半導体チップを並べる工程と、
    　前記半導体チップの前記第２面と前記４つの側面とを金属製の遮光膜で被覆する工程と、
    　前記遮光膜で被覆された前記半導体チップを前記基板上に実装する工程と、を含む、半導体受光モジュールの製造方法。
  7. 　前記遮光膜で被覆する工程の前に実施され、前記ダイシングシートを水平方向にエクスパンドし、隣り合う前記半導体チップの前記間隔を広げる工程を更に含む、請求項６に記載の半導体受光モジュールの製造方法。
PCT/JP2017/003362 2016-03-04 2017-01-31 半導体受光モジュールおよび半導体受光モジュールの製造方法 WO2017150044A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201780015060.2A CN108886066B (zh) 2016-03-04 2017-01-31 半导体受光模块及半导体受光模块的制造方法
KR1020187025334A KR102629434B1 (ko) 2016-03-04 2017-01-31 반도체 수광 모듈 및 반도체 수광 모듈의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016042518A JP6727858B2 (ja) 2016-03-04 2016-03-04 半導体受光モジュールおよび半導体受光モジュールの製造方法
JP2016-042518 2016-03-04

Publications (1)

Publication Number Publication Date
WO2017150044A1 true WO2017150044A1 (ja) 2017-09-08

Family

ID=59743759

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/003362 WO2017150044A1 (ja) 2016-03-04 2017-01-31 半導体受光モジュールおよび半導体受光モジュールの製造方法

Country Status (5)

Country Link
JP (1) JP6727858B2 (ja)
KR (1) KR102629434B1 (ja)
CN (1) CN108886066B (ja)
TW (1) TWI722124B (ja)
WO (1) WO2017150044A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020075678A1 (ja) * 2018-10-09 2020-04-16 Ｎｔｔエレクトロニクス株式会社 光デバイス

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156520A (ja) * 1998-11-19 2000-06-06 Matsushita Electric Ind Co Ltd 受光素子およびその製造方法
JP2002170788A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 電子部品の製造方法
JP2007189010A (ja) * 2006-01-12 2007-07-26 Fujifilm Corp 光電変換装置の製造方法
JP2008182155A (ja) * 2007-01-26 2008-08-07 Matsushita Electric Works Ltd 光結合型半導体リレー
JP2008226969A (ja) * 2007-03-09 2008-09-25 Rohm Co Ltd 光通信モジュール
JP2009218308A (ja) * 2008-03-10 2009-09-24 Tdk Corp 集積回路
JP2013000158A (ja) * 2011-06-13 2013-01-07 Seiko Epson Corp 生体センサーおよび生体情報検出装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229955A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置
JP3684604B2 (ja) * 1995-02-28 2005-08-17 オムロン株式会社 光電センサ
JP2001013366A (ja) * 1999-06-29 2001-01-19 Furukawa Electric Co Ltd:The 光コネクタおよびその光コネクタの接続構造
JP3346368B2 (ja) * 2000-02-28 2002-11-18 日本電気株式会社 半導体装置およびその製造方法
DE10024473B4 (de) * 2000-05-18 2007-04-19 Vishay Semiconductor Gmbh Optischer Empfänger
JP2005044947A (ja) * 2003-07-25 2005-02-17 Toshiba Corp 光結合半導体装置およびその製造方法
JP2005108955A (ja) 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法、光通信モジュール
KR100673354B1 (ko) * 2004-06-18 2007-01-24 주식회사 네패스 반도체 촬상소자 패키지 및 그 제조방법
JPWO2011058977A1 (ja) * 2009-11-10 2013-04-04 ローム株式会社 半導体装置および半導体装置の製造方法
JP5925432B2 (ja) * 2011-05-10 2016-05-25 エスアイアイ・セミコンダクタ株式会社 光学センサおよび光学センサの製造方法
FI20135967L (fi) * 2013-09-27 2015-03-28 Lumichip Oy Asennustason monitoiminen kapselointikerros ja menetelmä sen valmistamiseksi

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156520A (ja) * 1998-11-19 2000-06-06 Matsushita Electric Ind Co Ltd 受光素子およびその製造方法
JP2002170788A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 電子部品の製造方法
JP2007189010A (ja) * 2006-01-12 2007-07-26 Fujifilm Corp 光電変換装置の製造方法
JP2008182155A (ja) * 2007-01-26 2008-08-07 Matsushita Electric Works Ltd 光結合型半導体リレー
JP2008226969A (ja) * 2007-03-09 2008-09-25 Rohm Co Ltd 光通信モジュール
JP2009218308A (ja) * 2008-03-10 2009-09-24 Tdk Corp 集積回路
JP2013000158A (ja) * 2011-06-13 2013-01-07 Seiko Epson Corp 生体センサーおよび生体情報検出装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020075678A1 (ja) * 2018-10-09 2020-04-16 Ｎｔｔエレクトロニクス株式会社 光デバイス
JP2020061444A (ja) * 2018-10-09 2020-04-16 Ｎｔｔエレクトロニクス株式会社 光デバイス
JP7132073B2 (ja) 2018-10-09 2022-09-06 Ｎｔｔエレクトロニクス株式会社 光デバイス

Also Published As

Publication number Publication date
TW201735384A (zh) 2017-10-01
KR20180119587A (ko) 2018-11-02
TWI722124B (zh) 2021-03-21
CN108886066B (zh) 2022-02-22
JP6727858B2 (ja) 2020-07-22
JP2017157799A (ja) 2017-09-07
CN108886066A (zh) 2018-11-23
KR102629434B1 (ko) 2024-01-25

Similar Documents

Publication Publication Date Title
JP5995695B2 (ja) Ｌｅｄ装置の製造方法
JP5218058B2 (ja) 半導体装置およびその製造方法
US7368816B2 (en) Micro-electro-mechanical system (MEMS) package having metal sealing member
US10541234B2 (en) Optical semiconductor module and method of manufacturing the same
US6396043B1 (en) Thin image sensor package fabrication method
US8500344B2 (en) Compact camera module and method for fabricating the same
US20080083964A1 (en) Semiconductor image sensor die and production method thereof, semiconductor image sensor module, image sensor device, optical device element, and optical device module
JP2008186875A (ja) 光学デバイス
TWI703679B (zh) 感測器封裝結構
WO2017150044A1 (ja) 半導体受光モジュールおよび半導体受光モジュールの製造方法
JP2004193600A (ja) 半導体装置及びその製造方法、半導体装置用カバー並びに電子機器
CN104347558B (zh) 半导体封装件及其制造方法
TWI714677B (zh) 受光模組及光學模組之製造方法
TW201409672A (zh) 半導體器件
JP6127747B2 (ja) 赤外線センサ、及び、赤外線センサの製造方法
JP6070933B2 (ja) 光学デバイス及び光学デバイスの製造方法
TW202117593A (zh) 光學式影像辨識裝置及其製作方法
JP2014179470A (ja) 撮像センサのパッケージ構造
JP6409347B2 (ja) ウェハレベルパッケージのダイシング方法およびウェハレベルパッケージ、並びにダイシングブレード
TWM478245U (zh) 具濾光層之微型光學封裝結構
TWI449182B (zh) 積體光接收器電路及包括積體光接收器電路之光電零件
CN117497614A (zh) 光学封装芯片及其制作方法、电子设备
JP5384693B2 (ja) 半導体パッケージ
US20060081951A1 (en) Micro-electro-mechanical system (MEMS) package having side double-sealing member and method of manufacturing the same
JP2009140948A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 20187025334

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17759515

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17759515

Country of ref document: EP

Kind code of ref document: A1