JP6727858B2 - 半導体受光モジュールおよび半導体受光モジュールの製造方法 - Google Patents

半導体受光モジュールおよび半導体受光モジュールの製造方法 Download PDF

Info

Publication number
JP6727858B2
JP6727858B2 JP2016042518A JP2016042518A JP6727858B2 JP 6727858 B2 JP6727858 B2 JP 6727858B2 JP 2016042518 A JP2016042518 A JP 2016042518A JP 2016042518 A JP2016042518 A JP 2016042518A JP 6727858 B2 JP6727858 B2 JP 6727858B2
Authority
JP
Japan
Prior art keywords
light receiving
light
semiconductor
receiving module
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016042518A
Other languages
English (en)
Other versions
JP2017157799A (ja
Inventor
文孝 西尾
文孝 西尾
真紀夫 久米
真紀夫 久米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2016042518A priority Critical patent/JP6727858B2/ja
Priority to KR1020187025334A priority patent/KR102629434B1/ko
Priority to CN201780015060.2A priority patent/CN108886066B/zh
Priority to PCT/JP2017/003362 priority patent/WO2017150044A1/ja
Priority to TW106106603A priority patent/TWI722124B/zh
Publication of JP2017157799A publication Critical patent/JP2017157799A/ja
Application granted granted Critical
Publication of JP6727858B2 publication Critical patent/JP6727858B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体受光モジュールおよび半導体受光モジュールの製造方法に関する。
半導体装置として、特許文献1に記載されるように、InP基板上にInGaAs系の層が形成され、メサ形状をなす半導体受光素子が知られている。この半導体受光素子において、チップの上面にはコンタクト層が設けられており、このコンタクト層上に、絶縁膜を介して遮光メタルが形成されている。チップの側面までが、遮光メタルによって被覆されている。チップの裏面には、光入射部としての傾斜面が形成されている。傾斜面上には、反射防止膜および遮光メタルが堆積されている。傾斜面の一部を除いた領域のすべてが、遮光メタルで被覆されている。
特開2005−108955号公報
特許文献1に記載の装置では、遮光メタルを形成することで、光源であるレーザからの迷光を遮蔽している。遮光メタルをチップの側面に密着させるために、当該側面を順メサ形状にしている。しかし、側面が傾斜していることにより、チップのサイズに比して、受光領域のサイズは小さくなる。言い換えれば、受光領域のサイズを基準にすると、チップのサイズは大型化する。
本発明は、外乱光の影響を低減しつつ、半導体受光素子の小型化を可能とした半導体受光モジュールおよび半導体受光モジュールの製造方法を提供する。
本発明の一態様は、基板と、基板上に設けられ、受光部を含む半導体受光素子と、を備える半導体受光モジュールであって、半導体受光素子は、受光部が設けられた第1面と、第1面に対向する第2面と、第1面および第2面を接続し第1面に垂直な方向に延びる4つの側面と、を含む半導体チップと、第2面および4つの側面を連続して被覆する金属製の遮光膜と、を有し、遮光膜が、固定電位に接続されることにより第2面および4つの側面における電磁シールド効果を有する
この半導体受光モジュールによれば、半導体チップの4つの側面は、第1面に垂直な方向に延びているため、受光部が設けられた第1面よりも側面は広がらない形状になっている。受光部は、4つの側面の近傍まで形成することができ、受光領域を大きくすることができる。したがって、受光部の面積を基準とした場合に、半導体チップの小型化が可能である。したがって、半導体受光素子の全体としての小型化が可能である。しかも、第2面および4つの側面には、連続してこれらの面を被覆する遮光膜が設けられているので、第2面および4つの側面からの外乱光の入射を抑制でき、外乱光の影響を低減できる。その結果として、分光感度を向上させることができる。
いくつかの態様において、遮光膜は、第2面および4つの側面の全面を被覆している。この場合、外乱光の入射をより確実に防止できる。
いくつかの態様において、半導体チップは、ガラスエポキシ基板である基板に第2面が対面するように設けられており、半導体受光モジュールは、基板上に設けられた端子部と、半導体チップの第2面上の遮光膜と端子部との間に介在されて、半導体チップを固定する導電性の接着剤層と、を更に備え、端子部は、固定電位に接続されることにより、遮光膜が電磁シールド効果を有する。この構成によれば、第2面を被覆する金属製の遮光膜は、導電性の接着剤層および端子部を介して、固定電位に接続される。これにより、第2面および4つの側面が同一電位となり、外部からの電磁的ノイズを遮蔽する効果が見込まれる。端子部が固定電位に接続されることにより、安定的な電磁的シールド効果が見込まれる。
いくつかの態様において、半導体受光モジュールは、第1面に設けられた電極部と、電極部と上記の端子部とを電気的に接続するワイヤを更に備える。この構成によれば、第1面に設けられた電極部と半導体チップの外周を覆う遮光膜とが、ワイヤを介して同一電位となる。ワイヤがない場合と比較して、例えば、半導体チップの内部抵抗による電位変動要因がなくなり、より安定した電位となり、外部からの電磁的ノイズを遮蔽する効果が見込まれる。第1面の電極部がワイヤにより端子部に接続され、端子部が固定電位に接続されることにより、安定的な電磁的シールド効果が見込まれる。
いくつかの態様において、半導体チップは、所定波長の光に対して光学的に透明な基板に第1面が対面するように設けられると共に、基板に対してバンプを介してフリップチップ実装されている。この構成によれば、フリップチップ実装により、耐久性が高く高信頼な半導体受光モジュールが実現される。
本発明のいくつかの態様によれば、外乱光の影響を低減しつつ、半導体受光素子の小型化が可能である。
本発明の一実施形態に係る半導体受光モジュールを示す断面図である。 図1の半導体受光モジュールを示す斜視図である。 (a)は図1中の半導体受光素子を示す斜視図、(b)は図1の半導体受光素子を第2面側から見て示す斜視図である。 図3の半導体受光素子の断面図である。 図1の半導体受光モジュールの製造方法を示す流れ図である。 図5に示す製造方法の一工程における被処理体を示す断面図である。 図6に続く工程における被処理体を示す断面図である。 図7に続く工程における被処理体を示す断面図である。 図8に続く工程における被処理体を示す断面図である。 図9に続く工程における被処理体を示す断面図である。 図10に続く工程における被処理体を示す断面図である。 (a)は本発明の他の実施形態に係る半導体受光モジュールを示す斜視図、(b)は、実装用基板に実装された図12(a)の半導体受光モジュールを示す斜視図である。
以下、本発明の実施形態について、図面を参照しながら説明する。なお、図面の説明において同一要素には同一符号を付し、重複する説明は省略する。
図1、図2、および図3(a),(b)を参照して、本実施形態に係る半導体受光モジュール1について説明する。半導体受光モジュール1は、たとえば、小型の電子機器等に搭載される、表面入射型の受光モジュールである。半導体受光モジュール1は、いわゆる正面光を入力して検出する。半導体受光モジュール1が搭載される電子機器は、特に限られず、あらゆる種類の電子機器が挙げられる。半導体受光モジュール1は、たとえば携帯電話等に搭載されてもよいし、車載用の電子機器等に搭載されてもよい。半導体受光モジュール1は、扁平な直方体状を呈している。半導体受光モジュール1の寸法は、たとえば、一辺が0,5〜5mm程度である。半導体受光モジュール1の寸法は、その用途により任意に定めることができる。
半導体受光モジュール1は、実装用基板2上に搭載される基板3と、基板3上に設けられる半導体受光素子10と、基板3および半導体受光素子10を封止する透明な封止樹脂4とを備える。基板3は、たとえば矩形の板状をなす絶縁基板である。基板3は、配線基板であり、たとえばガラスエポキシ基板である。基板3上には、所定の配線パターンが形成されている。半導体受光素子10は、基板3に対し、ワイヤボンディングにより接続・固定されている。
半導体受光素子10は、直方体状をなしている。半導体受光素子10は、直方体状の半導体チップ20と、半導体チップ20を被覆する金属製の遮光膜30とを有する。半導体チップ20の上面である第1面21には、受光部20aが設けられている。受光部20aは、第1面21の略中央に形成されている。半導体チップ20は、いわゆるプレーナ型(平坦型)の受光素子である。半導体チップ20は、たとえば、単結晶シリコンからなる。半導体チップ20は、たとえば、pn接合構造を有するフォトダイオードである。半導体チップ20は、これに限定されず、たとえば、pin構造を有するフォトダイオードであってもよい。
半導体チップ20は、対向する第1面21および第2面22と、対向する第3面23および第4面24と、対向する第5面25および第6面26とを有する。第1面21と、その反対側の第2面22とは、平行である。第3面23および第4面24は、第1面21および第2面22を接続しており、これらの面に垂直な方向に延びている。第5面25および第6面26は、第1面21および第2面22を接続しており、これらの面に垂直な方向に延びている。第3面23、第4面24、第5面25、および第6面26は、半導体チップ20の4つの側面を構成している。
半導体チップ20は、第2面22が基板3に対面するように設けられている。半導体チップ20と基板3との間には、導電性の接着剤層6が介在されている。接着剤層6は、半導体チップ20の底面を構成する第2面22上に形成された30に対し、面状に接触する。接着剤層6に用いられる導電性の接着剤としては、AgペーストまたはAuペースト等が挙げられる。
半導体チップ20の外周を覆う遮光膜30は、導電性の接着剤層6により、基板3に設けられた第1端子部8aと電気的に接続されている。第1端子部8aが、たとえば接地電位等の、安定的な固定電位に接続されることにより、半導体チップ20の第1面21を除く第2面から第6面22,23,24,25,26が同一電位となり、外部からの電磁的ノイズを遮蔽する効果が見込まれる。この第1端子部8aは、たとえば接地電位等の、安定的な固定電位に接続されることにより、安定的な電磁的シールド効果が見込まれる。
半導体チップ20の第1面21に設けられた第1電極部7aは、第1ワイヤ11によって、第1端子部8aと電気的に接続されてもよい。半導体チップ20の第1電極部7aと半導体チップ20の外周を覆う遮光膜30とが、第1ワイヤを介して同一電位となる。この構成によれば、第1ワイヤ11がない場合と比較して、例えば、半導体チップ20の内部抵抗による電位変動要因がなくなり、より安定した電位となり、外部からの電磁的ノイズを遮蔽する効果が見込まれる。第1端子部8aが、たとえば接地電位等の、安定的な固定電位に接続されることにより、安定的な電磁的シールド効果が見込まれる。
半導体チップ20の第1面21の受光部20aに設けられた第2電極部7bは、第2ワイヤ12によって、基板3に設けられた第2端子部8bと電気的に接続されてもよい。
封止樹脂4は、全体として、直方体状をなしている。封止樹脂4は、基板3の表面の全体を覆っている。封止樹脂4は、上記の第1端子部8a、第1電極部7a、および第1ワイヤ11と、第2端子部8b、第2電極部7b、および第2ワイヤ12とを封止し、これらを保護する。封止樹脂4は、所定波長の光に対して光学的に透明である。封止樹脂4は、たとえば、熱硬化性樹脂であり、エポキシ樹脂などから形成されている。封止樹脂4の屈折率は、空気の屈折率より大きい。たとえば、エポキシ樹脂から形成された封止樹脂4の屈折率nは、約1.5である。なお、封止樹脂4は、特定の波長の光を照射することによって硬化する光硬化樹脂から形成されてもよい。封止樹脂4には、光を拡散するためのフィラーが含まれてもよい。
半導体受光素子10では、半導体チップ20の6つの面のうち、第1面21以外の面は、すべて遮光膜30によって被覆されている。すなわち、金属製の遮光膜30は、第2面22、第3面23、第4面24、第5面25、および第6面26の5つの面を被覆している。
遮光膜30は、たとえば、モネル(すなわちNiとCuの合金)からなる。遮光膜30は、Auからなってもよく、CrやAgからなってもよい。遮光膜30は、半導体チップ20に対する密着性を有することが好ましい。
図3(a),(b)および図4に示されるように、遮光膜30は、第2面22、第3面23、第4面24、第5面25、および第6面26を連続して被覆している。遮光膜30は、第2面22の全面を被覆しており、さらに、第3面23、第4面24、第5面25、および第6面26のそれぞれの全面を被覆している。第2面22、第3面23、第4面24、第5面25、および第6面26のうち、いずれか2面が合わさり稜部(辺部)が形成されるが、遮光膜30は、各面の間に形成されたいずれの稜部をも覆っている。遮光膜30は、途切れることなく、第2面22、第3面23、第4面24、第5面25、および第6面26を覆っている。図4に示されるように、遮光膜30は、4つの側面の上端縁(第1面21側の端縁)にまで延在している。ただし、遮光膜30は、第1面21上には設けられていない。したがって、第1面21は露出している。
なお、遮光膜30は、第2面22、第3面23、第4面24、第5面25、および第6面26の範囲でほぼ連続していればよく、多少の不連続部、孔部、またはスリット等が存在してもよい。第2面22、第3面23、第4面24、第5面25、および第6面26のうち、いずれの2面においても、少なくとも稜部(辺部)の一部で遮光膜30が連続している。あるいは、4つの側面23,24,25,26同士において遮光膜30は連続しておらず、第2面22と各側面との間で遮光膜30が連続していてもよい。
表面入射型の半導体受光素子10では、第2面22および4つの側面23,24,25,26が、連続する遮光膜30で被覆されているため、側面遮光が実現されている。すなわち、側面から入射し得る光が遮光膜30で遮断され、半導体チップ20内に侵入しないようになっている(図1参照)。さらには、底面である第2面22にも遮光膜30が設けられているため、ガラスエポキシ基板である基板3に入射し、その最表層(第一層目)を伝搬し得る光を遮断できる。これらの遮光機能により、半導体受光モジュール1全体における分光感度が向上している。第2面22に設けられた遮光膜30が接着剤層6に面状に密着し、これが接地電位に接続されることにより、遮光膜30全体での電磁シールド効果が高められている。半導体受光素子10では、遮光機能および電磁シールド機能がチップそのものに備わっているため、たとえば黒樹脂などの特異的な材料を用いる必要がない。
続いて、図5〜図11を参照して、半導体受光モジュール1の製造方法について説明する。なお、以下の説明において参照する図面(図6〜図11)では、ダイシングシートS上の一部の領域のみが示されている。
まず、図5および図6に示されるように、単結晶シリコン等からなるウエハ50を用意する(ステップS01)。ウエハ50は、受光部20aが形成されたウエハ50の第1面51が上面側となるように配置される。第1面51に対向する第2面52は、下面側に配置される。
次に、図7に示されるように、ウエハ50の第2面52をダイシングシートS上に貼り付け(貼り替え)、ダイシングブレードを用いてダイシングする(ステップS02)。これにより、縦横に配列された多数の半導体チップ20(ダイ)が得られる。各半導体チップ20は、第1面21および第2面22を接続しこれらの面に垂直な4つの側面、すなわち第3面23、第4面24、第5面25、および第6面26を含む。これにより、垂直な側面を含むプレーナ型受光素子が得られる。ステップS02の実施後、隣り合う半導体チップ20同士の間には、極僅かな隙間gが形成される。隙間gは、たとえば、100μm程度であり、半導体チップ20の厚み(第1面21から第2面22までの長さ)よりも小さい。
次に、図8に示されるように、各半導体チップ20を反転して、ダイシングシートSに再度貼り付ける(貼り替える)(ステップS03)。この工程により、複数の半導体チップ20がダイシングシートSに並べられる。各半導体チップ20において、第2面22が上面側に配置され、第1面21が下面側に配置される。言い換えれば、第1面21は、ダイシングシートSに密着した状態となり、それ以外の5面(第2面22と4つの側面)は露出した状態となる。ここでも、隣り合う半導体チップ20同士の間には、極僅かな隙間gが維持されている。
続いて、図9に示されるように、ダイシングシートSを水平方向(第1面21および第2面22に平行な方向)にエクスパンドすなわち拡張する(ステップS04)。ここでは、ダイシングシートSをダイシングフレームからエキスパンダ(拡張装置)に付け替え、ダイシングシートSを水平方向に引っ張り、拡張させる。これにより、隣り合う半導体チップ20同士の間には、より大きい間隔(ギャップ)Gが形成される。間隔Gは、エキスパンダが通常利用される場合の間隔(チップのピックアップに必要な間隔)よりも大きい。間隔Gは、たとえば、半導体チップ20の厚みよりも大きく、たとえば、500μm程度である。間隔Gは、半導体チップ20の幅(一対の側面間の長さ)より大きくてもよい。
次に、図10に示されるように、遮光膜60を形成する(ステップS05)。ここでは、スパッタ装置または蒸着装置などといった成膜装置を用いて、成膜装置内で処理を行う。各半導体チップ20をダイシングシートSに貼り付けた状態であるため、蒸着は、常温処理にて行う。用いられる金属媒体としては各種挙げられるが、たとえば、上記したように、モネル(NiとCuの合金)が適している。金属媒体は、蒸着性および光学性などを考慮して選定することができる。
ステップS04で広い間隔Gを設けたことにより、上面側に配置された第2面22と、4つの側面である第3面23、第4面24、第5面25、および第6面26とが、遮光膜60によって被覆され易くなっている。本実施形態では、第3面23、第4面24、第5面25、および第6面26に溝や凹凸等を形成することなく、平坦な側面に対する遮光膜30の形成を可能としている。また、ステップS02のダイシング処理で得られた第3面から第6面23,24,25,26は粗面であるので、これらが垂直面であっても、遮光膜60は形成し易くなっている。
次に、半導体チップ20を再度反転して、ダイシングシートSに貼り付ける(貼り替える)(ステップS06)。これにより、第1面21が上面側に再度位置することになる。そしてこれらの半導体チップ20をピックアップし、基板3上に実装する(ステップS07)。実装にあたっては、ダイボンディングおよびワイヤボンディングにより、半導体チップ20を基板3上に固定・接続し、さらに、封止樹脂4を形成する。これにより、図1に示される半導体受光モジュール1が得られる。
以上の工程により、半導体受光モジュール1が製造される。上記したように、遮光機能および電磁シールド機能が半導体受光素子10(半導体チップ20)そのものに備わっているため、製造工程においても、モールドパッケージ構造のような特殊な製造方法を採用する必要がなく、半導体受光モジュール1を安価に製造することができる。
本実施形態の半導体受光モジュール1によれば、半導体受光素子10の4つの側面23,24,25,26は、第1面21に垂直な方向に延びているため、受光部20aが設けられた第1面21よりも側面が広がらない形状になっている。受光部20aは、4つの側面23,24,25,26の近傍まで形成することができ、受光領域を大きくすることができる。したがって、受光部20aの面積を基準とした場合に、半導体チップ20の小型化が可能である。したがって、半導体受光素子10の全体としての小型化が可能である。しかも、第2面22および4つの側面23,24,25,26には、連続してこれらの面を被覆する遮光膜30が設けられているので、第2面22および4つの側面23,24,25,26からの外乱光の入射を抑制でき、外乱光の影響を低減できる(図1参照)。その結果として、分光感度を向上させることができる。たとえば、赤外光に対する分光感度を向上させることができる。半導体チップ20がシリコン製である場合、シリコンは赤外光を透過させ易いため、側面入射に対し、遮光膜30が一層有効に機能する。
遮光膜30が第2面22および4つの側面23,24,25,26の全面を被覆しているため、外乱光の入射をより確実に防止できる(図1参照)。
また、半導体受光モジュール1の構成によれば、第2面22を被覆する金属製の遮光膜30は、導電性の接着剤層6および第1端子部8aを介して、固定電位に接続される。これにより、第2面22および4つの側面23,24,25,26を連続して被覆する遮光膜30全体が同一電位となり、外部からの電磁的ノイズを遮蔽する効果が見込まれる。このように、第1端子部8aが固定電位に接続されることにより、安定的な電磁的シールド効果が見込まれる。第2面22を被覆する遮光膜30の一面全体が、接着剤層6を介して、接地電位である第1端子部8aに接続されるため、この電磁シールド効果は大きい。
第1ワイヤ11を介して、第1面21に設けられた第1電極部7aと半導体チップ20の外周を覆う遮光膜30とが同一電位となる。第1ワイヤ11がない場合と比較して、例えば、半導体チップ20の内部抵抗による電位変動要因がなくなり、より安定した電位となる。よって、外部からの電磁的ノイズを遮蔽する効果が見込まれる。第1面21の第1電極部7aが第1ワイヤ11により第1端子部8aに接続され、第1端子部8aが固定電位に接続されることにより、安定的な電磁的シールド効果が見込まれる。
本実施形態の半導体受光モジュール1の製造方法によれば、ダイシングシートS上に半導体チップ20を並べる際に隙間gをあけるため、第1面21に垂直な方向に延びる4つの側面23,24,25,26であっても、それらの側面23,24,25,26に遮光膜を形成し易い。
ダイシングシートSを水平方向にエクスパンドする工程(ステップS04)により間隔が広げられることで、4つの側面23,24,25,26に、より一層遮光膜30を形成し易くなっている(図9の間隔Gおよび図10参照)。
上記特許文献1に記載されるような従来の装置では、チップ側面へ遮光膜を形成するために、チップ側面に傾斜面を形成している。この場合、チップサイズに比べて受光領域が小さくなり、結果として小型化はできない。また、製造方法の観点においても、傾斜部を形成する工程に起因する長時間化、或いは歩留まり劣化を招きやすい。本発明では、ウエハ50の状態で個片化する際、ダイシング後にダイシングシートSを貼り替え、水平方向のエクスパンドによりギャップ(間隔G)を拡張し、スパッタによるチップ側面への遮光膜30の形成に成功している。
図12を参照して、他の実施形態について説明する。図12(a)は、他の実施形態に係る半導体受光モジュール1Aを示す斜視図であり、図12(b)は、実装用基板に実装された半導体受光モジュール1Aを示す斜視図である。本実施形態の半導体受光モジュール1Aが先の実施形態の半導体受光モジュール1と違う点は、基板3へのワイヤボンディングによる実装に代えて、透明なガラス基板13に第1面21が対面するように、半導体受光素子10をフリップチップ実装した点である。半導体受光素子10は、バンプを介してガラス基板13に実装されている。半導体受光素子10とガラス基板13との間の間隙には、アンダーフィルが充填されている。ガラス基板13は、所定波長の光に対して光学的に透明であるが、たとえば、透明樹脂製の配線基板であってもよい。
この半導体受光モジュール1Aは、たとえば、図12(b)に示されるように、ガラス基板13が実装用基板15の裏面に配置されて、実装用基板15の貫通穴15aを介して受光部20aから光を入射させる態様で使用され得る。半導体受光モジュール1Aによれば、半導体受光モジュール1と同様の作用・効果が奏される。更には、フリップチップ実装により、耐久性が高く高信頼な半導体受光モジュール1Aが実現される。なお、ガラス基板13へのフリップチップ実装を行った半導体受光モジュール1Aでは、半導体受光素子10は、半導体チップ20の基板抵抗(シリコンの直列抵抗に相当)を介して接地電位に接続される。そのため、半導体受光モジュール1よりも電磁シールド効果は劣る。
以上、本発明の実施形態について説明したが、本発明は上記の実施形態に限られない。たとえば、半導体受光素子10の基板への接続・固定方式は、ワイヤボンディング方式やフリップチップ方式に限られない。他の方式を適宜採用してもよい。
上記の製造方法において、ステップS04でのエクスパンド工程、すなわち広い間隔Gを設ける工程は省略されてもよい。スパッタまたは蒸着工程の条件を最適化し、図8に示されるエクスパンド前の隙間gにて遮光膜30(遮光膜60)の形成を行ってもよい。
上記の実施形態では、ダイシングブレードを用いたダイシング工程を前提として、製造方法が説明されたが、上記の製造方法には限られない。たとえば、ダイシングブレードを用いず、チップとして個片化したい領域(すなわちチップ予定領域)の周縁領域の半導体基板にレーザ光を照射し、半導体基板の内部に改質領域(厚さ方向に延びる亀裂)を形成し、半導体基板に水平方向の応力をかけることでチップを個片化する、所謂ステルスダイシングを用いてもよい。ステルスダイシングを用いた場合、レーザが照射された領域が改質領域(亀裂)となる為、個片化後のチップ側面では改質領域とそれ以外の領域で微小な凹凸(段差)が生じる。その凹凸(段差)上に遮光膜が形成される為、アンカー効果すなわち遮光膜が剥れにくい効果が生じ得る。
1…半導体受光モジュール、1A…半導体受光モジュール、2…実装用基板、3…基板、4…封止樹脂、6…接着剤層、7a…第1電極部、7b…第2電極部、8a…第1端子部、8b…第2端子部、10…半導体受光素子、11…第1ワイヤ、12…第2ワイヤ、13…ガラス基板、15…実装用基板、20…半導体チップ、20a…受光部、21…第1面、22…第2面、23…第3面(側面)、24…第4面(側面)、25…第5面(側面)、26…第6面(側面)、30…遮光膜、50…ウエハ、51…第1面、52…第2面、60…遮光膜、S…ダイシングシート。

Claims (5)

  1. 基板と、基板上に設けられ、受光部を含む半導体受光素子と、を備える半導体受光モジュールであって、
    前記半導体受光素子は、
    前記受光部が設けられた第1面と、前記第1面に対向する第2面と、前記第1面および前記第2面を接続し前記第1面に垂直な方向に延びる4つの側面と、を含む半導体チップと、
    前記第2面および前記4つの側面を連続して被覆する金属製の遮光膜と、を有し、
    前記遮光膜が、固定電位に接続されることにより前記第2面および前記4つの側面における電磁シールド効果を有する、半導体受光モジュール。
  2. 前記遮光膜は、前記第2面および前記4つの側面の全面を被覆している、請求項1に記載の半導体受光モジュール。
  3. 前記半導体チップは、ガラスエポキシ基板である前記基板に前記第2面が対面するように設けられており、
    前記基板上に設けられた端子部と、
    前記半導体チップの前記第2面上の遮光膜と前記端子部との間に介在されて、前記半導体チップを固定する導電性の接着剤層と、を更に備え、
    前記端子部が前記固定電位に接続されることにより、前記遮光膜が前記電磁シールド効果を有する、請求項1または2に記載の半導体受光モジュール。
  4. 前記第1面に設けられた電極部と、
    前記電極部と前記端子部とを電気的に接続するワイヤと、を更に備える、請求項3に記載の半導体受光モジュール。
  5. 前記半導体チップは、所定波長の光に対して光学的に透明な前記基板に前記第1面が対面するように設けられると共に、前記基板に対してバンプを介してフリップチップ実装されている、請求項1または2に記載の半導体受光モジュール。
JP2016042518A 2016-03-04 2016-03-04 半導体受光モジュールおよび半導体受光モジュールの製造方法 Active JP6727858B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016042518A JP6727858B2 (ja) 2016-03-04 2016-03-04 半導体受光モジュールおよび半導体受光モジュールの製造方法
KR1020187025334A KR102629434B1 (ko) 2016-03-04 2017-01-31 반도체 수광 모듈 및 반도체 수광 모듈의 제조 방법
CN201780015060.2A CN108886066B (zh) 2016-03-04 2017-01-31 半导体受光模块及半导体受光模块的制造方法
PCT/JP2017/003362 WO2017150044A1 (ja) 2016-03-04 2017-01-31 半導体受光モジュールおよび半導体受光モジュールの製造方法
TW106106603A TWI722124B (zh) 2016-03-04 2017-03-01 半導體受光模組及半導體受光模組之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016042518A JP6727858B2 (ja) 2016-03-04 2016-03-04 半導体受光モジュールおよび半導体受光モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2017157799A JP2017157799A (ja) 2017-09-07
JP6727858B2 true JP6727858B2 (ja) 2020-07-22

Family

ID=59743759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016042518A Active JP6727858B2 (ja) 2016-03-04 2016-03-04 半導体受光モジュールおよび半導体受光モジュールの製造方法

Country Status (5)

Country Link
JP (1) JP6727858B2 (ja)
KR (1) KR102629434B1 (ja)
CN (1) CN108886066B (ja)
TW (1) TWI722124B (ja)
WO (1) WO2017150044A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7132073B2 (ja) * 2018-10-09 2022-09-06 Nttエレクトロニクス株式会社 光デバイス

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229955A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置
JP3684604B2 (ja) * 1995-02-28 2005-08-17 オムロン株式会社 光電センサ
JP3601761B2 (ja) * 1998-11-19 2004-12-15 松下電器産業株式会社 受光素子およびその製造方法
JP2001013366A (ja) * 1999-06-29 2001-01-19 Furukawa Electric Co Ltd:The 光コネクタおよびその光コネクタの接続構造
JP3346368B2 (ja) * 2000-02-28 2002-11-18 日本電気株式会社 半導体装置およびその製造方法
DE10024473B4 (de) * 2000-05-18 2007-04-19 Vishay Semiconductor Gmbh Optischer Empfänger
JP2002170788A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 電子部品の製造方法
JP2005044947A (ja) * 2003-07-25 2005-02-17 Toshiba Corp 光結合半導体装置およびその製造方法
JP2005108955A (ja) 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法、光通信モジュール
KR100673354B1 (ko) * 2004-06-18 2007-01-24 주식회사 네패스 반도체 촬상소자 패키지 및 그 제조방법
JP2007189010A (ja) * 2006-01-12 2007-07-26 Fujifilm Corp 光電変換装置の製造方法
JP2008182155A (ja) * 2007-01-26 2008-08-07 Matsushita Electric Works Ltd 光結合型半導体リレー
JP2008226969A (ja) * 2007-03-09 2008-09-25 Rohm Co Ltd 光通信モジュール
JP5344829B2 (ja) * 2008-03-10 2013-11-20 Tdk株式会社 集積回路
CN102576694A (zh) * 2009-11-10 2012-07-11 罗姆股份有限公司 半导体装置及半导体装置的制造方法
JP5925432B2 (ja) * 2011-05-10 2016-05-25 エスアイアイ・セミコンダクタ株式会社 光学センサおよび光学センサの製造方法
JP2013000158A (ja) * 2011-06-13 2013-01-07 Seiko Epson Corp 生体センサーおよび生体情報検出装置
FI20135967L (fi) * 2013-09-27 2015-03-28 Lumichip Oy Asennustason monitoiminen kapselointikerros ja menetelmä sen valmistamiseksi

Also Published As

Publication number Publication date
CN108886066B (zh) 2022-02-22
JP2017157799A (ja) 2017-09-07
CN108886066A (zh) 2018-11-23
TWI722124B (zh) 2021-03-21
TW201735384A (zh) 2017-10-01
WO2017150044A1 (ja) 2017-09-08
KR20180119587A (ko) 2018-11-02
KR102629434B1 (ko) 2024-01-25

Similar Documents

Publication Publication Date Title
TWI651840B (zh) 具濾光層之微型光學封裝結構及其製造方法
US9349694B2 (en) Method of manufacturing a semiconductor device
US10541234B2 (en) Optical semiconductor module and method of manufacturing the same
TW201305639A (zh) 相機模組及其製造方法
JP2009266862A (ja) 半導体装置
JP2019071414A (ja) 光検出装置
JP2010153745A (ja) 半導体光センサ素子およびその製造方法
JP6727858B2 (ja) 半導体受光モジュールおよび半導体受光モジュールの製造方法
JP2022001871A (ja) 光デバイス
JP2004193600A (ja) 半導体装置及びその製造方法、半導体装置用カバー並びに電子機器
JP7449920B2 (ja) 半導体装置
US20090121300A1 (en) Microelectronic imager packages and associated methods of packaging
CN104347558B (zh) 半导体封装件及其制造方法
JP6734654B2 (ja) 受光モジュール及び受光モジュールの製造方法
US20110037137A1 (en) Back-side illuminated image sensor protected against infrared rays
JP2005285886A (ja) 光半導体パッケージ及びその製造方法
JP6409347B2 (ja) ウェハレベルパッケージのダイシング方法およびウェハレベルパッケージ、並びにダイシングブレード
US20210305441A1 (en) Semiconductor device package and semiconductor package assembly
JP2014179470A (ja) 撮像センサのパッケージ構造
EP1973166B1 (fr) Circuit intégré photorécepteur, et composant optoélectronique comprenant le circuit intégré photorécepteur
TWM478245U (zh) 具濾光層之微型光學封裝結構
JP2011082583A (ja) 半導体装置および半導体装置の製造方法
TWI588958B (zh) 晶片封裝體及其製作方法
KR101013553B1 (ko) 반도체 패키지 및 이의 제조 방법
US20170110495A1 (en) Chip package and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200407

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200701

R150 Certificate of patent or registration of utility model

Ref document number: 6727858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150