TWI722124B - 半導體受光模組及半導體受光模組之製造方法 - Google Patents
半導體受光模組及半導體受光模組之製造方法 Download PDFInfo
- Publication number
- TWI722124B TWI722124B TW106106603A TW106106603A TWI722124B TW I722124 B TWI722124 B TW I722124B TW 106106603 A TW106106603 A TW 106106603A TW 106106603 A TW106106603 A TW 106106603A TW I722124 B TWI722124 B TW I722124B
- Authority
- TW
- Taiwan
- Prior art keywords
- light
- semiconductor
- semiconductor light
- receiving module
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 166
- 238000004519 manufacturing process Methods 0.000 title description 18
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 230000000694 effects Effects 0.000 claims description 22
- 239000012790 adhesive layer Substances 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 12
- 239000004593 Epoxy Substances 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 45
- 238000005520 cutting process Methods 0.000 description 17
- 229920005989 resin Polymers 0.000 description 17
- 239000011347 resin Substances 0.000 description 17
- 238000007789 sealing Methods 0.000 description 13
- 239000010410 layer Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
本發明提供一種具備基板、及設於基板上且包含受光部之半導體受光元件之半導體受光模組。半導體受光元件具有：半導體晶片，其包含設有受光部之第1面、位於第1面相反側之第2面、及連接第1面與第2面且於垂直於第1面之方向上延伸的4個側面；以及金屬製之遮光膜，其連續被覆第2面及4個側面。
Description
本發明係關於一種半導體受光模組及半導體受光模組之製造方法。
作為半導體裝置，如專利文獻1所記載，已知有於InP基板上形成有InGaAs系之層且呈台面形狀之半導體受光元件。於該半導體受光元件中，於晶片之上表面設有接觸層，於該接觸層上，介隔絕緣膜形成有遮光金屬。利用遮光金屬被覆晶片直至其側面。於晶片之背面形成有作為光入射部之傾斜面。於傾斜面上，沈積有抗反射膜及遮光金屬。除傾斜面之一部分以外之全部區域係由遮光金屬被覆。 [先前技術文獻] [專利文獻] 專利文獻1：日本專利特開2005-108955號公報
[發明所欲解決之問題] 於專利文獻1所記載之裝置中，藉由形成遮光金屬，遮蔽來自作為光源之雷射之雜散光。為了使遮光金屬密接於晶片之側面，將該側面設為正向台面形狀。但是，因側面傾斜，故與晶片之尺寸相比，受光區域之尺寸變小。換言之，若以受光區域之尺寸為基準，則晶片之尺寸大型化。 本發明係說明能減少環境光之影響、同時能實現半導體受光元件之小型化之半導體受光模組及半導體受光模組之製造方法。 [解決問題之技術手段] 本發明之一態樣係一種半導體受光模組，其具備基板及設於基板上且包含受光部之半導體受光元件，半導體受光元件具有：半導體晶片，其包含設有受光部之第1面、位於第1面相反側之第2面、及連接第1面與第2面且於垂直於第1面之方向上延伸的4個側面；以及金屬製之遮光膜，其連續被覆第2面及4個側面。 根據該半導體受光模組，由於半導體晶片之4個側面係於垂直於第1面之方向上延伸，故而與設有受光部之第1面相比，側面為未變寬之形狀。受光部可形成至4個側面之附近，從而可擴大受光區域。因此，於將受光部之面積作為基準之情形時，可實現半導體晶片之小型化。因此，可實現作為半導體受光元件之整體之小型化。而且，由於在第2面及4個側面設有連續被覆該等面之遮光膜，故而可抑制來自第2面及4個側面之環境光之入射，可減少環境光之影響。其結果，可提高分光靈敏度。 於若干態樣中，遮光膜被覆第2面及4個側面之整個面。於此情形時，可更確實地防止環境光之入射。 於若干態樣中，半導體晶片係以第2面面對作為玻璃環氧樹脂基板之基板之方式設置，半導體受光模組進而具備：端子部，其設於基板上；及導電性接著劑層，其介置於半導體晶片之第2面上之遮光膜與端子部之間，固定半導體晶片；且端子部連接於固定電位。根據該構成，被覆第2面之金屬製之遮光膜係經由導電性接著劑層及端子部，連接於固定電位。藉此，第2面及4個側面成為同一電位，可期待遮蔽來自外部之電磁雜訊之效果。藉由端子部連接於固定電位，可期待穩定的電磁屏蔽效果。 於若干態樣中，半導體受光模組進而具備：電極部，其設於第1面；及導線，其電性連接電極部與上述端子部。根據該構成，設於第1面之電極部與覆蓋半導體晶片之外周之遮光膜經由導線成為同一電位。與無導線之情形相比，例如，由半導體晶片之內部電阻所引起之電位變動因素消失，成為更穩定之電位，可期待遮蔽來自外部之電磁雜訊之效果。藉由第1面之電極部利用導線連接於端子部，端子部連接於固定電位，可期待穩定的電磁屏蔽效果。 於若干態樣中，半導體晶片係以第1面面對相對於特定波長之光為光學性透明之基板之方式設置，且經由凸塊覆晶安裝於基板。根據該構成，利用覆晶安裝，可實現耐久性較高、可靠性較高之半導體受光模組。 本發明之另一態樣係一種半導體受光模組之製造方法，其係製造具備基板及設於基板上且包含受光部之半導體受光元件之半導體受光模組的方法，且包含以下步驟：準備於第1面設有複數個受光部之晶圓；將晶圓之位於第1面相反側之第2面貼附於切割板上進行切割，藉此獲得分別包含連接第1面與第2面且於垂直於第1面之方向上延伸之4個側面的複數個半導體晶片；分別反轉半導體晶片而將第1面貼附於切割板上，隔開間隔排列半導體晶片；以金屬製之遮光膜被覆半導體晶片之第2面與4個側面；及將由遮光膜所被覆之半導體晶片安裝於基板上。 根據該半導體受光模組之製造方法，可獲得具有與上述半導體受光模組相同之構成之半導體受光模組，可發揮與上述相同之作用、效果。而且，由於在切割板上排列半導體晶片時隔開間隔，故而即便為於垂直於第1面之方向上延伸之4個側面，亦容易於該等側面形成遮光膜。 於若干態樣中，半導體受光模組之製造方法進而包含以下步驟：實施於以遮光膜進行被覆之步驟之前，於水平方向延伸切割板，擴大相鄰之半導體晶片之間隔。藉由以此方式擴大間隔，於4個側面更容易形成遮光膜。 [發明之效果] 根據本發明之若干態樣，能減少環境光之影響，同時能實現半導體受光元件之小型化。
以下，一面參照圖式一面對本發明之實施形態進行說明。再者，於圖式之說明中對同一要素賦予同一符號，省略重複之說明。 參照圖1、圖2、圖3(a)及圖3(b)，對本實施形態之半導體受光模組1進行說明。半導體受光模組1例如為搭載於小型電子機器等之表面入射型受光模組。半導體受光模組1輸入並檢測所謂正面光。搭載有半導體受光模組1之電子機器並無特別限定，可列舉所有種類之電子機器。半導體受光模組1例如可搭載於行動電話等，亦可搭載於車載用之電子機器等。半導體受光模組1呈扁平之長方體狀。關於半導體受光模組1之尺寸，例如為一邊0.5～5 mm左右。半導體受光模組1之尺寸可根據其用途任意規定。 半導體受光模組1具備：基板3，其搭載於安裝用基板2上；半導體受光元件10，其設於基板3上；及透明密封樹脂4，其密封基板3及半導體受光元件10。基板3例如為呈矩形之板狀之絕緣基板。基板3為配線基板，例如玻璃環氧樹脂基板。於基板3上，形成有特定之配線圖案。半導體受光元件10係藉由打線接合而連接並固定於基板3。 半導體受光元件10呈長方體狀。半導體受光元件10具有長方體狀之半導體晶片20與被覆半導體晶片20之金屬製之遮光膜30。於作為半導體晶片20之上表面之第1面21設有受光部20a。受光部20a形成於第1面21之大致中央。半導體晶片20為所謂之平面型(平坦型)之受光元件。半導體晶片20例如包含單晶矽。半導體晶片20例如為具有pn接合構造之光電二極體。半導體晶片20並不限定於此，例如亦可為具有pin構造之光電二極體。 半導體晶片20具有對向之第1面21及第2面22、對向之第3面23及第4面24、以及對向之第5面25及第6面26。第1面21與其相反側之第2面22平行。第3面23及第4面24連接第1面21及第2面22，且於垂直於該等面之方向上延伸。第5面25及第6面26連接第1面21及第2面22，且於垂直於該等面之方向上延伸。第3面23、第4面24、第5面25、及第6面26構成半導體晶片20之4個側面。 半導體晶片20係以第2面22面對基板3之方式設置。於半導體晶片20與基板3之間，介置有導電性接著劑層6。接著劑層6呈面狀接觸形成於構成半導體晶片20之底面之第2面22上之30。作為用於接著劑層6之導電性接著劑，可列舉Ag膠或Au膠等。 覆蓋半導體晶片20之外周之遮光膜30藉由導電性接著劑層6，與設於基板3之第1端子部8a電性連接。藉由第1端子部8a連接於例如接地電位等穩定的固定電位，半導體晶片20之除第 1面21以外之第2面至第6面22、23、24、25、26成為同一電位，可期待遮蔽來自外部之電磁雜訊之效果。藉由該第1端子部8a連接於例如接地電位等穩定的固定電位，可期待穩定的電磁屏蔽效果。 設於半導體晶片20之第1面21之第1電極部7a亦可藉由第1導線11而與第1端子部8a電性連接。半導體晶片20之第1電極部7a與覆蓋半導體晶片20之外周之遮光膜30經由第1導線成為同一電位。根據該構成，與無第1導線11之情形相比，例如，由半導體晶片20之內部電阻所引起之電位變動因素消失，成為更穩定之電位。因此，可期待遮蔽來自外部之電磁雜訊之效果。藉由第1端子部8a連接於例如接地電位等穩定的固定電位，可期待穩定的電磁屏蔽效果。 設於半導體晶片20之第1面21之受光部20a之第2電極部7b亦可藉由第2導線12而與設於基板3之第2端子部8b電性連接。 密封樹脂4整體上呈長方體狀。密封樹脂4覆蓋基板3之整個表面。密封樹脂4密封上述第1端子部8a、第1電極部7a及第1導線11、與第2端子部8b、第2電極部7b及第2導線12，保護該等。密封樹脂4對於特定波長之光為光學性透明。密封樹脂4例如為熱硬化性樹脂，由環氧樹脂等形成。密封樹脂4之折射率較空氣之折射率大。例如，由環氧樹脂形成之密封樹脂4之折射率n約為1.5。再者，密封樹脂4亦可由藉由照射特定之波長之光而硬化之光硬化樹脂形成。密封樹脂4中亦可包含用於擴散光之填料。 半導體受光元件10中，於半導體晶片20之6個面之中，第1面21以外之面全部被遮光膜30所被覆。即，金屬製之遮光膜30被覆安裝用基板2、第3面23、第4面24、第5面25、及第6面26此5個面。 遮光膜30例如包含蒙納合金(即Ni與Cu之合金)。遮光膜30可包含Au，亦可包含Cr或Ag。較佳為遮光膜30具有對半導體晶片20之密接性。 如圖3(a)、圖3(b)及圖4所示，遮光膜30連續被覆第2面22、第3面23、第4面24、第5面25、及第6面26。遮光膜30被覆第2面22之整個面，進而，被覆第3面23、第4面24、第5面25、及第6面26之各者之整個面。於第2面22、第3面23、第4面24、第5面25、及第6面26之中，任意2面緊貼而形成稜部(邊部)。遮光膜30亦覆蓋形成於各面之間之任意稜部。遮光膜30不中斷地覆蓋第2面22、第3面23、第4面24、第5面25、及第6面26。如圖4所示，遮光膜30延伸至4個側面之上端緣(第1面21側之端緣)。但是，於第1面21上未設有遮光膜30。因此，第1面21露出。 再者，遮光膜30只要於第2面22、第3面23、第4面24、第5面25、及第6面26之範圍內大致連續即可，亦可存在些許非連續部、孔部、或狹縫等。於第2面22、第3面23、第4面24、第5面25、及第6面26之中，於任意2面，亦至少稜部(邊部)之一部分中遮光膜30連續。或者，亦可為於4個側面23、24、25、26之間遮光膜30未連續，而於第2面22與各側面之間遮光膜30連續。 表面入射型之半導體受光元件10中，由於第2面22及4個側面23、24、25、26被連續之遮光膜30所被覆，故而可實現側面遮光。即，半導體受光元件10係以由遮光膜30遮斷可能自側面入射之光，使其不進入半導體晶片20內之方式構成(參照圖1)。進而，由於作為底面之第2面22上亦設有遮光膜30，故而可遮斷入射至作為玻璃環氧樹脂基板之基板3，且可能於其最表層(第一層)傳播之光。藉由該等之遮光功能，半導體受光模組1整體之分光靈敏度提高。設於第2面22之遮光膜30呈面狀密接於接著劑層6，且其連接於接地電位，藉此遮光膜30整體之電磁屏蔽效果提高。半導體受光元件10中，由於係晶片本身具備遮光功能及電磁屏蔽功能，故而無需使用例如黑樹脂等特異性材料。 接著，參照圖5～圖11，對半導體受光模組1之製造方法進行說明。再者，以下說明要參照之圖式(圖6～圖11)中僅顯示切割板S上之一部分區域。 首先，如圖5及圖6所示，準備包含單晶矽等之晶圓50(步驟S01)。晶圓50以形成有受光部20a之晶圓50之第1面51為上表面側之方式配置。位於第1面51相反側之第2面52配置於下表面側。 其次，如圖7所示，將晶圓50之第2面52貼附(重貼)於切割板S上，使用切割刀片進行切割(步驟S02)。藉此，可獲得縱橫排列之多個半導體晶片20(die)。各半導體晶片20包含連接第1面21與第2面22且垂直於該等面之4個側面，即第3面23、第4面24、第5面25、及第6面26。藉此，可獲得包含垂直側面之平面型受光元件。於實施步驟S02之後，於相鄰之半導體晶片20之彼此之間，形成非常小之間隙g。間隙g例如為100 μm左右，較半導體晶片20之厚度(自第1面21至第2面22之長度)小。 其次，如圖8所示，反轉各半導體晶片20，再次貼附(重貼)於切割板S(步驟S03)。藉由該步驟，複數個半導體晶片20被排列於切割板S。於各半導體晶片20中，第2面22配置於上表面側，第1面21配置於下表面側。換言之，第1面21為密接於切割板S之狀態，除其以外之5面(第2面22與4個側面)為露出狀態。此處，於相鄰之半導體晶片20之彼此之間亦保持有非常小之間隙g(間隔)。 接著，如圖9所示，於水平方向(平行於第1面21及第2面22之方向)延伸、即擴展切割板S(步驟S04)。此處，將切割板S由切割框更換為擴展器(擴展裝置)，於水平方向拉伸切割板S並使其擴展。藉此，於相鄰之半導體晶片20之彼此之間，形成更大之間隔(間隙)G。間隔G較通常利用擴展器之情形時之間隔(晶片之拾取所需之間隔)大。間隔G例如大於半導體晶片20之厚度，例如為500 μm左右。間隔G亦可大於半導體晶片20之寬度(一對側面間之長度)。 其次，如圖10所示，形成遮光膜60(步驟S05)。此處，使用濺鍍裝置或蒸鍍裝置等成膜裝置，於成膜裝置內進行處理。由於處於將各半導體晶片20貼附於切割板S之狀態，故而蒸鍍以常溫處理進行。作為所用之金屬介質可列舉各種，例如，如上述所示，蒙納合金(Ni與Cu之合金)較為適合。金屬介質可考慮蒸鍍性及光學性等進行選定。 藉由於步驟S04中設置較寬之間隔G，配置於上表面側之第2面22、與作為4個側面之第3面23、第4面24、第5面25、及第6面26易於被遮光膜60被覆。於本實施形態中，並未於第3面23、第4面24、第5面25、及第6面26形成槽或凹凸等，可對於平坦側面形成遮光膜30。又，由於藉由步驟S02之切割處理所得之第3面至第6面23、24、25、26為粗糙面，故而即便該等為垂直面，亦易於形成遮光膜60。 其次，再次反轉半導體晶片20，貼附(重貼)於切割板S(步驟S06)。藉此，第1面21再次位於上表面側。然後拾取該等半導體晶片20安裝於基板3上(步驟S07)。安裝時，藉由晶片接合及打線接合，將半導體晶片20固定並連接於基板3上，進而，形成密封樹脂4。藉此，獲得如圖1所示之半導體受光模組1。 藉由以上之步驟，可製造半導體受光模組1。如上述所示，由於係半導體受光元件10(半導體晶片20)本身具備遮光功能及電磁屏蔽功能，故而即便於製造步驟中，亦無需採用如塑模封裝構造般特殊之製造方法，可經濟地製造半導體受光模組1。 根據本實施形態之半導體受光模組1，由於半導體受光元件10之4個側面23、24、25、26於垂直於第1面21之方向上延伸，故而與設有受光部20a之第1面21相比，側面為未變寬之形狀。受光部20a可形成至4個側面23、24、25、26之附近，可擴大受光區域。因此，於將受光部20a之面積作為基準之情形時，可實現半導體晶片20之小型化。因此，可實現作為半導體受光元件10之整體之小型化。並且，由於在第2面22及4個側面23、24、25、26設有連續被覆該等面之遮光膜30，故而可抑制來自第2面22及4個側面23、24、25、26之環境光之入射，可減少環境光之影響(參照圖1)。其結果，可提高分光靈敏度。例如，可提高對於紅外光之分光靈敏度。於半導體晶片20由矽製造之情形時，由於矽可易於透射紅外光，故而對於側面入射，遮光膜30更有效地發揮功能。 由於遮光膜30被覆第2面22及4個側面23、24、25、26之整個面，故而可更確實地防止環境光之入射(參照圖1)。 又，根據半導體受光模組1之構成，被覆第2面22之金屬製之遮光膜30經由導電性接著劑層6及第1端子部8a，連接於固定電位。藉此，連續被覆第2面22及4個側面23、24、25、26之遮光膜30整體成為同一電位，可期待遮蔽來自外部之電磁雜訊之效果。以此方式，藉由第1端子部8a連接於固定電位，可期待穩定的電磁屏蔽效果。由於被覆第2面22之遮光膜30之一面整體經由接著劑層6連接於處於接地電位之第1端子部8a，故而該電磁屏蔽效果較大。 經由第1導線11，設於第1面21之第1電極部7a與覆蓋半導體晶片20之外周之遮光膜30成為同一電位。與無第1導線11之情形相比，例如，由半導體晶片20之內部電阻所引起之電位變動因素消失，成為更穩定之電位。因此，可期待遮蔽來自外部之電磁雜訊之效果。藉由第1面21之第1電極部7a經由第1導線11連接於第1端子部8a，第1端子部8a連接於固定電位，可期待穩定的電磁屏蔽效果。 根據本實施形態之半導體受光模組1之製造方法，由於在切割板S上排列半導體晶片20時隔開間隙g，故而即便為於垂直於第1面21之方向上延伸之4個側面23、24、25、26，於該等側面23、24、25、26亦易於形成遮光膜。 藉由於水平方向延伸切割板S之步驟(步驟S04)擴大間隔，藉此於4個側面23、24、25、26，更容易形成遮光膜30(參照圖9之間隔G及圖10)。 如上述專利文獻1所記載之先前之裝置中，為了於晶片側面形成遮光膜，晶片側面形成有傾斜面。於此情形時，與晶片尺寸相比受光區域變小，結果為無法實現小型化。又，就製造方法之觀點而言，亦易於導致起因於形成傾斜部之步驟之長時間化、或者良率之劣化。於本發明中，以晶圓50之狀態進行單片化時，於切割後重貼於切割板S，藉由水平方向之延伸擴展間隙(間隔G)，成功地利用濺鍍向晶片側面形成遮光膜30。 參照圖12(a)及圖12(b)，對其他實施形態進行說明。圖12(a)係表示其他實施形態之半導體受光模組1A之立體圖，圖12(b)係表示安裝於安裝用基板之半導體受光模組1A之立體圖。本實施形態之半導體受光模組1A與先前之實施形態之半導體受光模組1之不同點在於：代替利用打線接合向基板3之安裝，而以第1面21面對透明玻璃基板13之方式，覆晶安裝半導體受光元件10。半導體受光元件10經由凸塊安裝於玻璃基板13。於半導體受光元件10與玻璃基板13之間之間隙中，填充有底部填充劑。玻璃基板13對於特定波長之光為光學性透明。玻璃基板13例如亦可為透明樹脂製之配線基板。 關於該半導體受光模組1A，例如，如圖12(b)所示，以玻璃基板13配置於安裝用基板15之背面，經由安裝用基板15之貫通孔15a自受光部20a入射光之態樣進行使用。根據半導體受光模組1A，可發揮與半導體受光模組1相同之作用、效果。進而，利用覆晶安裝，可實現耐久性較高、可靠性較高之半導體受光模組1A。再者，於進行實施於玻璃基板13之覆晶安裝之半導體受光模組1A中，半導體受光元件10經由半導體晶片20之基板電阻(相當於矽之串聯電阻)連接於接地電位。因此，就電磁屏蔽效果之觀點而言，半導體受光模組1A較半導體受光模組1差。 以上，對本發明之實施形態進行了說明，但是本發明並不限定於上述實施形態。例如，半導體受光元件10之向基板之連接、固定方式並不限定於打線接合方式或覆晶方式。亦可適當採用其他方式。 於上述製造方法中，亦可省略步驟S04中之延伸步驟，即設置較寬間隔G之步驟。亦可將濺鍍或蒸鍍步驟之條件最佳化，藉由如圖8所示之延伸前之間隙g形成遮光膜30(遮光膜60)。 於上述實施形態中，將使用切割刀片之切割步驟作為前提，對製造方法進行了說明，但並不限定於上述製造方法。例如，亦可不使用切割刀片。亦可使用所謂隱形切割(stealth dicing)，其係藉由對欲作為晶片單片化之區域(即晶片預定區域)之周緣區域之半導體基板照射雷射光，於半導體基板之內部形成改質區域(於厚度方向延伸之龜裂)，並對半導體基板施加水平方向之應力而使晶片單片化。於使用隱形切割之情形時，由於照射有雷射之區域成為改質區域(龜裂)，故而於單片化後之晶片側面，改質區域與其以外之區域會產生微小之凹凸(階差)。由於在此凹凸(階差)上形成遮光膜，故可產生錨固效應即遮光膜難以脫落之效果。 [產業上之可利用性] 根據本發明之若干態樣，能減少環境光之影響，同時能實現半導體受光元件之小型化。
1‧‧‧半導體受光模組
1A‧‧‧半導體受光模組
2‧‧‧安裝用基板
3‧‧‧基板
4‧‧‧密封樹脂
6‧‧‧接著劑層
7a‧‧‧第1電極部
7b‧‧‧第2電極部
8a‧‧‧第1端子部
8b‧‧‧第2端子部
10‧‧‧半導體受光元件
11‧‧‧第1導線
12‧‧‧第2導線
13‧‧‧玻璃基板
15‧‧‧安裝用基板
15a‧‧‧貫通孔
20‧‧‧半導體晶片
20a‧‧‧受光部
21‧‧‧第1面
22‧‧‧第2面
23‧‧‧第3面(側面)
24‧‧‧第4面(側面)
25‧‧‧第5面(側面)
26‧‧‧第6面(側面)
30‧‧‧遮光膜
50‧‧‧晶圓
51‧‧‧第1面
52‧‧‧第2面
60‧‧‧遮光膜
g‧‧‧間隙
G‧‧‧間隔
S‧‧‧切割板
圖1係表示本發明之一實施形態之半導體受光模組之剖視圖。 圖2係表示圖1之半導體受光模組之立體圖。 圖3(a)係表示圖1中之半導體受光元件之立體圖，圖3(b)係表示自第2面側觀察圖1之半導體受光元件之立體圖。 圖4係圖3(a)之半導體受光元件之剖視圖。 圖5係表示圖1之半導體受光模組之製造方法之流程圖。 圖6係表示圖5所示之製造方法之一個步驟中之處理對象體之剖視圖。 圖7係表示繼圖6後之步驟中之處理對象體之剖視圖。 圖8係表示繼圖7後之步驟中之處理對象體之剖視圖。 圖9係表示繼圖8後之步驟中之處理對象體之剖視圖。 圖10係表示繼圖9後之步驟中之處理對象體之剖視圖。 圖11係表示繼圖10後之步驟中之處理對象體之剖視圖。 圖12(a)係表示本發明之其他實施形態之半導體受光模組之立體圖，圖12(b)係表示安裝於安裝用基板之圖12(a)之半導體受光模組之立體圖。
1‧‧‧半導體受光模組
2‧‧‧安裝用基板
3‧‧‧基板
4‧‧‧密封樹脂
6‧‧‧接著劑層
7a‧‧‧第1電極部
7b‧‧‧第2電極部
8a‧‧‧第1端子部
8b‧‧‧第2端子部
10‧‧‧半導體受光元件
11‧‧‧第1導線
12‧‧‧第2導線
20‧‧‧半導體晶片
20a‧‧‧受光部
22‧‧‧第2面
30‧‧‧遮光膜
Claims (5)
- 一種半導體受光模組，其係具備基板、及設於上述基板上且包含受光部之半導體受光元件者，上述半導體受光元件具有：半導體晶片，其包含設有上述受光部之第1面、位於上述第1面相反側之第2面、及連接上述第1面與上述第2面且於垂直於上述第1面之方向上延伸的4個側面；以及金屬製之遮光膜，其連續被覆上述第2面及上述4個側面；且上述遮光膜藉由連接於固定電位而使上述第2面及上述4個側面具有電磁屏蔽之效果。
- 如請求項1之半導體受光模組，其中上述遮光膜被覆上述第2面及上述4個側面之整個面。
- 如請求項1或2之半導體受光模組，其中上述半導體晶片係以上述第2面面對作為玻璃環氧樹脂基板之上述基板之方式設置，該半導體受光模組進而具備：端子部，其設於上述基板上；及導電性接著劑層，其介置於上述半導體晶片之上述第2面上之上述遮光膜與上述端子部之間，固定上述半導體晶片；且藉由將上述端子部連接於固定電位，使上述遮光膜具有上述電磁屏蔽之效果。
- 如請求項3之半導體受光模組，其進而具備：電極部，其設於上述第1面；及導線，其電性連接上述電極部與上述端子部。
- 如請求項1或2之半導體受光模組，其中上述半導體晶片係以上述第1面面對相對於特定波長之光為光學性透明之上述基板的方式設置，且經由凸塊覆晶安裝於上述基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016042518A JP6727858B2 (ja) | 2016-03-04 | 2016-03-04 | 半導体受光モジュールおよび半導体受光モジュールの製造方法 |
| JP??2016-042518 | 2016-03-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201735384A TW201735384A (zh) | 2017-10-01 |
| TWI722124B true TWI722124B (zh) | 2021-03-21 |
Family
ID=59743759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106106603A TWI722124B (zh) | 2016-03-04 | 2017-03-01 | 半導體受光模組及半導體受光模組之製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP6727858B2 (zh) |
| KR (1) | KR102629434B1 (zh) |
| CN (1) | CN108886066B (zh) |
| TW (1) | TWI722124B (zh) |
| WO (1) | WO2017150044A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7132073B2 (ja) * | 2018-10-09 | 2022-09-06 | Ｎｔｔエレクトロニクス株式会社 | 光デバイス |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156520A (ja) * | 1998-11-19 | 2000-06-06 | Matsushita Electric Ind Co Ltd | 受光素子およびその製造方法 |
| JP2007189010A (ja) * | 2006-01-12 | 2007-07-26 | Fujifilm Corp | 光電変換装置の製造方法 |
| JP2008226969A (ja) * | 2007-03-09 | 2008-09-25 | Rohm Co Ltd | 光通信モジュール |
| JP2009218308A (ja) * | 2008-03-10 | 2009-09-24 | Tdk Corp | 集積回路 |
| JP2012238666A (ja) * | 2011-05-10 | 2012-12-06 | Seiko Instruments Inc | 光学センサおよび光学センサの製造方法 |
| JP2013000158A (ja) * | 2011-06-13 | 2013-01-07 | Seiko Epson Corp | 生体センサーおよび生体情報検出装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229955A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 半導体装置 |
| JP3684604B2 (ja) * | 1995-02-28 | 2005-08-17 | オムロン株式会社 | 光電センサ |
| JP2001013366A (ja) * | 1999-06-29 | 2001-01-19 | Furukawa Electric Co Ltd:The | 光コネクタおよびその光コネクタの接続構造 |
| JP3346368B2 (ja) * | 2000-02-28 | 2002-11-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| DE10024473B4 (de) * | 2000-05-18 | 2007-04-19 | Vishay Semiconductor Gmbh | Optischer Empfänger |
| JP2002170788A (ja) * | 2000-11-29 | 2002-06-14 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| JP2005044947A (ja) * | 2003-07-25 | 2005-02-17 | Toshiba Corp | 光結合半導体装置およびその製造方法 |
| JP2005108955A (ja) | 2003-09-29 | 2005-04-21 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法、光通信モジュール |
| KR100673354B1 (ko) * | 2004-06-18 | 2007-01-24 | 주식회사 네패스 | 반도체 촬상소자 패키지 및 그 제조방법 |
| JP2008182155A (ja) * | 2007-01-26 | 2008-08-07 | Matsushita Electric Works Ltd | 光結合型半導体リレー |
| KR20120104198A (ko) * | 2009-11-10 | 2012-09-20 | 로무 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| FI20135967L (fi) * | 2013-09-27 | 2015-03-28 | Lumichip Oy | Asennustason monitoiminen kapselointikerros ja menetelmä sen valmistamiseksi |
-
2016
- 2016-03-04 JP JP2016042518A patent/JP6727858B2/ja active Active
-
2017
- 2017-01-31 CN CN201780015060.2A patent/CN108886066B/zh active Active
- 2017-01-31 KR KR1020187025334A patent/KR102629434B1/ko active IP Right Grant
- 2017-01-31 WO PCT/JP2017/003362 patent/WO2017150044A1/ja active Application Filing
- 2017-03-01 TW TW106106603A patent/TWI722124B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156520A (ja) * | 1998-11-19 | 2000-06-06 | Matsushita Electric Ind Co Ltd | 受光素子およびその製造方法 |
| JP2007189010A (ja) * | 2006-01-12 | 2007-07-26 | Fujifilm Corp | 光電変換装置の製造方法 |
| JP2008226969A (ja) * | 2007-03-09 | 2008-09-25 | Rohm Co Ltd | 光通信モジュール |
| JP2009218308A (ja) * | 2008-03-10 | 2009-09-24 | Tdk Corp | 集積回路 |
| JP2012238666A (ja) * | 2011-05-10 | 2012-12-06 | Seiko Instruments Inc | 光学センサおよび光学センサの製造方法 |
| JP2013000158A (ja) * | 2011-06-13 | 2013-01-07 | Seiko Epson Corp | 生体センサーおよび生体情報検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6727858B2 (ja) | 2020-07-22 |
| CN108886066A (zh) | 2018-11-23 |
| WO2017150044A1 (ja) | 2017-09-08 |
| TW201735384A (zh) | 2017-10-01 |
| JP2017157799A (ja) | 2017-09-07 |
| KR20180119587A (ko) | 2018-11-02 |
| CN108886066B (zh) | 2022-02-22 |
| KR102629434B1 (ko) | 2024-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9373660B2 (en) | Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board | |
| US9018725B2 (en) | Stepped package for image sensor and method of making same | |
| US9570634B2 (en) | Sensor package with exposed sensor array and method of making same | |
| US7834926B2 (en) | Semiconductor image sensing element and fabrication method therefor, and semiconductor image sensing device and fabrication method therefor | |
| US8536671B2 (en) | Chip package | |
| US9583666B2 (en) | Wafer level packaging for proximity sensor | |
| US8251601B2 (en) | Camera module and method for fabricating the same | |
| TWI422076B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US20080083964A1 (en) | Semiconductor image sensor die and production method thereof, semiconductor image sensor module, image sensor device, optical device element, and optical device module | |
| US8975739B2 (en) | Package structure and method for manufacturing thereof | |
| TWI722124B (zh) | 半導體受光模組及半導體受光模組之製造方法 | |
| US20110083322A1 (en) | Optical device and method for manufacturing the same | |
| JP2004193600A (ja) | 半導体装置及びその製造方法、半導体装置用カバー並びに電子機器 | |
| CN113519058A (zh) | 半导体装置 | |
| TWI714677B (zh) | 受光模組及光學模組之製造方法 | |
| TWI714678B (zh) | 受光模組及受光模組之製造方法 | |
| US11901694B2 (en) | Package structure | |
| US9245914B2 (en) | Electronic device comprising a chip of integrated circuits stacked with an optical plate | |
| JP6409347B2 (ja) | ウェハレベルパッケージのダイシング方法およびウェハレベルパッケージ、並びにダイシングブレード | |
| WO2022054573A1 (ja) | 半導体チップ、製造方法 | |
| US20230037713A1 (en) | Semiconductor package structure and method for manufacturing the same | |
| JP3483798B2 (ja) | 半導体装置 | |
| KR20230030759A (ko) | 허메틱 실링 패키지 모듈 및 그 제조 방법 | |
| JP2006173198A (ja) | 半導体装置及びその製造方法 | |
| TW201715667A (zh) | 晶片封裝體及其製造方法 |