KR20160129753A - 반도체 장치용 필름, 반도체 장치의 제조 방법, 및 반도체 장치 - Google Patents

반도체 장치용 필름, 반도체 장치의 제조 방법, 및 반도체 장치 Download PDF

Info

Publication number
KR20160129753A
KR20160129753A KR1020160051976A KR20160051976A KR20160129753A KR 20160129753 A KR20160129753 A KR 20160129753A KR 1020160051976 A KR1020160051976 A KR 1020160051976A KR 20160051976 A KR20160051976 A KR 20160051976A KR 20160129753 A KR20160129753 A KR 20160129753A
Authority
KR
South Korea
Prior art keywords
flip chip
film
chip type
type semiconductor
backing film
Prior art date
Application number
KR1020160051976A
Other languages
English (en)
Inventor
나오히데 다카모토
류이치 기무라
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20160129753A publication Critical patent/KR20160129753A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L33/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Compositions of derivatives of such polymers
    • C08L33/04—Homopolymers or copolymers of esters
    • C08L33/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, which oxygen atoms are present only as part of the carboxyl radical
    • C08L33/08—Homopolymers or copolymers of acrylic acid esters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B32B37/025—Transfer laminating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0004—Cutting, tearing or severing, e.g. bursting; Cutter details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/18—Manufacture of films or sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0843—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2333/00—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Derivatives of such polymers
    • C08J2333/04—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Derivatives of such polymers esters
    • C08J2333/06—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Derivatives of such polymers esters of esters containing only carbon, hydrogen, and oxygen, the oxygen atom being present only as part of the carboxyl radical
    • C08J2333/08—Homopolymers or copolymers of acrylic acid esters
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2461/00—Characterised by the use of condensation polymers of aldehydes or ketones; Derivatives of such polymers
    • C08J2461/04—Condensation polymers of aldehydes or ketones with phenols only
    • C08J2461/06—Condensation polymers of aldehydes or ketones with phenols only of aldehydes with phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2463/00—Characterised by the use of epoxy resins; Derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2203/00—Applications
    • C08L2203/16—Applications used for films
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2203/00—Applications
    • C08L2203/20—Applications use in electrical or conductive gadgets
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2205/00—Polymer mixtures characterised by other features
    • C08L2205/03—Polymer mixtures characterised by other features containing three or more polymers in a blend
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

[과제] 롤상으로 권취했을 때의 플립칩형 반도체 이면용 필름에의 전사 흔적을 억제하여, 마킹되는 각종 정보의 시인성의 저하를 억제하는 것이 가능한 반도체 장치용 필름을 제공하는 것.
[해결 수단] 세퍼레이터 상에, 소정의 간격을 두어 배치된 복수의 다이싱 테이프 부착 플립칩형 반도체 이면용 필름과, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름보다도 외측에 배치된 외측 시트를 구비하고, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름은, 다이싱 테이프와, 플립칩형 반도체 이면용 필름을 갖는 구성이며, 외측 시트의 가장 폭이 좁은 부분의 길이를 G, 세퍼레이터의 긴 변으로부터 다이싱 테이프까지의 길이를 F로 했을 때, G가 F의 0.2배∼0.95배의 범위 내인 반도체 장치용 필름.

Description

반도체 장치용 필름, 반도체 장치의 제조 방법, 및 반도체 장치{FILM FOR SEMICONDUCTOR DEVICE, PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치용 필름, 반도체 장치의 제조 방법, 및 반도체 장치에 관한 것이다.
최근에, 반도체 장치 및 그의 패키지의 박형화, 소형화가 한층 더 요구되고 있다. 그 때문에, 반도체 장치 및 그의 패키지로서, 반도체 칩 등의 반도체 소자가 기판 상에 플립칩 접속된 플립칩형의 반도체 장치가 널리 이용되고 있다. 당해 플립칩 접속은 반도체 칩의 회로면이 기판의 전극 형성면과 대향하는 형태로 반도체 칩을 기판에 고정하여, 전기적으로 접속하는 방법이다. 이와 같은 반도체 장치 등에서는, 반도체 칩의 이면을 플립칩형 반도체 이면용 필름에 의해 보호하여, 반도체 칩의 손상 등을 방지하고 있는 경우가 있다(예를 들면, 특허문헌 1 참조).
이와 같은 플립칩형 반도체 이면용 필름은, 예를 들면, 특허문헌 1에 개시되어 있는 바와 같이, 다이싱 테이프가 첩합된 다이싱 테이프 부착 플립칩형 반도체 이면용 필름으로서 제공되는 경우가 있다.
다이싱 테이프 부착 플립칩형 반도체 이면용 필름은, 다음과 같이 하여 사용된다. 우선, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름의 플립칩형 반도체 이면용 필름 상에 반도체 웨이퍼를 첩부한다. 다음으로, 다이싱 테이프에 의한 유지 하에 반도체 웨이퍼 및 플립칩형 반도체 이면용 필름을 다이싱한다. 다음으로, 반도체 칩을 플립칩형 반도체 이면용 필름과 함께 다이싱 테이프로부터 박리하고 이를 각각 회수한다.
전술한 다이싱 테이프 부착 플립칩형 반도체 이면용 필름으로서는, 반도체 웨이퍼에의 첩부나, 다이싱 시의 링 프레임에의 설치 등의 작업성을 고려하여, 첩부되는 반도체 웨이퍼의 형상(예를 들면, 원 형상)이나 링 프레임의 형상(예를 들면, 원 형상)에 맞추어 미리 1매씩의 다이싱 테이프 부착 플립칩형 반도체 이면용 필름으로서 커트되어, 장척의 세퍼레이터 상에 소정의 간격을 두어 박리 가능하게 적층된 반도체 장치용 필름으로서 제공되는 경우가 있다.
전술과 같은 반도체 장치용 필름은, 롤상으로 권회(卷回)된 형태로 수송이나 보관이 행해지는 경우가 있다.
일본 특허공개 2010-199541호 공보
그러나, 반도체 장치용 필름의 다이싱 테이프 부착 플립칩형 반도체 이면용 필름이 적층되어 있는 부분의 두께(세퍼레이터와 다이싱 테이프 부착 플립칩형 반도체 이면용 필름의 합계의 두께)는, 적층되어 있지 않은 부분의 두께(세퍼레이터만의 두께)보다도 두꺼워진다. 그 때문에, 반도체 장치용 필름을 롤상으로 권회하면, 하나의 플립칩형 반도체 이면용 필름에, 다른 플립칩형 반도체 이면용 필름의 엣지가 꽉 눌려져 감긴 자취가 전사되는 경우가 있다.
플립칩형 반도체 이면용 필름은, 통상, 인쇄 방법이나 레이저 마킹 방법 등의 각종 마킹 방법을 이용하는 것에 의해, 마킹이 실시된다. 그 때문에, 플립칩형 반도체 이면용 필름에 감긴 자취가 전사되어 있으면, 마킹되는 각종 정보의 시인성이 저하된다고 하는 문제가 있다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 그 목적은, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름이 소정의 간격을 두어 세퍼레이터 상에 적층된 반도체 장치용 필름을 롤상으로 권취했을 때의 플립칩형 반도체 이면용 필름에의 전사 흔적을 억제하여, 마킹되는 각종 정보의 시인성의 저하를 억제하는 것이 가능한 반도체 장치용 필름, 당해 반도체 장치용 필름을 이용한 반도체 장치의 제조 방법, 및 당해 반도체 장치의 제조 방법에 의해 제조된 반도체 장치를 제공하는 것에 있다.
본원 발명자들은 하기의 구성을 채용하는 것에 의해 상기의 과제를 해결할 수 있다는 것을 발견하여 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 따른 반도체 장치용 필름은,
장척의 세퍼레이터와,
상기 세퍼레이터 상에, 1열로 소정의 간격을 두어 배치된 복수의 다이싱 테이프 부착 플립칩형 반도체 이면용 필름과,
상기 다이싱 테이프 부착 플립칩형 반도체 이면용 필름보다도 외측에 배치되고, 또한, 상기 세퍼레이터의 긴 변을 포함하도록, 상기 세퍼레이터 상에 적층된 외측 시트
를 구비하고,
상기 다이싱 테이프 부착 플립칩형 반도체 이면용 필름은, 다이싱 테이프와, 상기 다이싱 테이프 상에, 상기 다이싱 테이프로부터 밀려나오지 않는 태양으로 적층된 플립칩형 반도체 이면용 필름을 갖는 구성이며,
상기 세퍼레이터와 상기 다이싱 테이프 부착 플립칩형 반도체 이면용 필름은, 상기 세퍼레이터와 상기 플립칩형 반도체 이면용 필름을 첩합면으로 하여 적층되어 있고,
상기 외측 시트의 가장 폭이 좁은 부분의 길이를 G, 상기 세퍼레이터의 긴 변으로부터 상기 다이싱 테이프까지의 길이를 F로 했을 때, 상기 G가 상기 F의 0.2배∼0.95배의 범위 내인 것을 특징으로 한다.
상기 구성에 의하면, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름보다도 외측에 외측 시트가 존재한다. 즉, 세퍼레이터 상의 다이싱 테이프 부착 플립칩형 반도체 이면용 필름이 적층되어 있지 않은 부분에, 외측 시트가 존재한다. 따라서, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름이 존재하는 부분과 존재하지 않는 부분의 두께의 차가 작아진다. 따라서, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름이 존재하는 부분과 존재하지 않는 부분의 단차에 기인하는 감긴 자취의 전사를 저감할 수 있다.
또한, 상기 G가 상기 F의 0.2배∼0.95배의 범위 내이다. 즉, 외측 시트와 다이싱 테이프 부착 플립칩형 반도체 이면용 필름의 틈새가 일정한 범위 내이다. 상기 G가 상기 F의 0.2배 이상이며, 상기 틈새가 어느 정도 좁기 때문에, 감긴 자취의 전사를 저감할 수 있다. 한편, 상기 G가 상기 F의 0.95배 이하이기 때문에, 롤상으로 권회했을 때에 주름이 발생하는 것을 억제할 수 있다. 또한, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름을 세퍼레이터로부터 박리할 때에, 외측 시트에 걸리는 일 없이 용이하게 박리하는 것이 가능해진다.
상기 구성에 있어서, 상기 G는 2mm 이상인 것이 바람직하다.
상기 G가 2mm 이상이면, 외측 시트와 다이싱 테이프 부착 플립칩형 반도체 이면용 필름의 틈새를 보다 좁게 할 수 있다. 따라서, 감긴 자취의 전사를 보다 저감할 수 있다.
상기 구성에 있어서, 상기 세퍼레이터의 긴 변으로부터 상기 플립칩형 반도체 이면용 필름까지의 길이를 E로 했을 때, 상기 E가 상기 F의 1배∼5배의 범위 내인 것이 바람직하다.
상기 E가 상기 F의 1배∼5배의 범위 내이면, 상기 플립칩형 반도체 이면용 필름의 평면시의 사이즈는, 상기 다이싱 테이프와 동일하거나 그보다도 작지만, 어느 정도의 크기를 갖는다. 따라서, 이면 보호 필름에의 감긴 흔적을 저감할 수 있다.
상기 구성에 있어서, 상기 플립칩형 반도체 이면용 필름의 두께는 5∼100μm의 범위 내인 것이 바람직하다.
상기 플립칩형 반도체 이면용 필름의 두께가 5μm 이상이면, 웨이퍼 이면을 보호하여 강도를 올릴 수 있다. 한편, 상기 플립칩형 반도체 이면용 필름의 두께가 100μm 이하이면, 세퍼레이터와의 박리를 제어할 수 있다.
상기 구성에 있어서는, 롤상으로 권회되어 있는 것이 바람직하다.
롤상으로 권회되어도 플립칩형 반도체 이면용 필름에 감긴 자취가 생기기 어렵기 때문에, 롤상으로 권회되어 있으면, 당해 반도체 장치용 필름을 수송이나 보존하기 쉽다.
또한, 본 발명에 따른 반도체 장치의 제조 방법은,
상기 반도체 장치용 필름으로부터, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름을 박리하는 공정과,
박리된 상기 다이싱 테이프 부착 플립칩형 반도체 이면용 필름의 플립칩형 반도체 이면용 필름 상에, 반도체 웨이퍼를 첩착하는 공정과,
상기 플립칩형 반도체 이면용 필름에 레이저 마킹을 행하는 공정과,
상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정과,
상기 반도체 소자를 상기 플립칩형 반도체 이면용 필름과 함께, 상기 점착제층으로부터 박리하는 공정과,
상기 반도체 소자를 피착체 상에 플립칩 접속하는 공정
을 구비하는 것을 특징으로 한다.
상기 구성에 의하면, 상기 반도체 장치용 필름을 이용하고 있기 때문에, 플립칩형 반도체 이면용 필름에의 감긴 자취의 전사가 억제되고 있다. 따라서, 당해 플립칩형 반도체 이면용 필름에 실시되는 레이저 마킹의 시인성은 양호해진다.
또한, 본 발명에 따른 반도체 장치는, 상기 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 한다.
상기 구성에 의하면, 상기 반도체 장치는, 상기 반도체 장치용 필름을 이용하여 제조되고 있기 때문에, 플립칩형 반도체 이면용 필름에의 감긴 자취의 전사가 억제되고 있다. 따라서, 당해 플립칩형 반도체 이면용 필름에 실시되는 레이저 마킹의 시인성은 양호해진다.
본 발명에 의하면, 롤상으로 권취했을 때의 플립칩형 반도체 이면용 필름에의 전사 흔적을 억제하여, 마킹되는 각종 정보의 시인성의 저하를 억제하는 것이 가능한 반도체 장치용 필름, 당해 반도체 장치용 필름을 이용한 반도체 장치의 제조 방법, 및 당해 반도체 장치의 제조 방법에 의해 제조된 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 반도체 장치용 필름의 모식 평면도이다.
도 2는 도 1에 나타낸 반도체 장치용 필름의 X-X 단면도이다.
도 3의 (a)∼(e)는 본 발명의 일 실시형태에 따른 반도체 장치용 필름을 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
본 실시형태에 따른 반도체 장치용 필름에 대해, 도면을 참조하면서 이하에 설명한다. 도 1은 본 발명의 일 실시형태에 따른 반도체 장치용 필름의 모식 평면도이며, 도 2는 도 1에 나타낸 반도체 장치용 필름의 X-X 단면도이다.
(반도체 장치용 필름)
도 1에 나타내는 바와 같이, 본 실시형태에 따른 반도체 장치용 필름(10)은, 원주상의 권심(卷芯)(11)에 롤상으로 권회되어 있다. 단, 본 발명에 있어서의 반도체 장치용 필름은, 롤상으로 권회되어 있지 않아도 된다. 그러나, 수송이나 보존 시에는, 용이하게 우송이나 보존을 할 수 있다는 관점에서, 롤상으로 권회되어 있는 것이 바람직하다. 후술하는 바와 같이, 반도체 장치용 필름(10)은, 플립칩형 반도체 이면용 필름(16)에의 감긴 자취의 전사가 억제되어 있기 때문에, 롤상으로 권회해도, 마킹되는 각종 정보의 시인성의 저하가 억제되어 있다.
반도체 장치용 필름(10)의 권취는, 예를 들면, 권취되어야 할 반도체 장치용 필름(10)의 감기 시작하는 가장자리 끝을 권심(11)에 접착하고, 그 후, 권심(11)을 권취 방향으로 회전시키는 것에 의해 행해진다.
이하, 우선, 반도체 장치용 필름(10)을 구성하는 각 층의 위치 관계, 및 형상에 대해 설명한다.
반도체 장치용 필름(10)은, 장척의 세퍼레이터(12)와, 복수의 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)과, 외측 시트(18)를 구비한다. 한편, 본 실시형태에서는, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)은, 원 형상이다. 그러나, 본 발명에 있어서 다이싱 테이프 부착 플립칩형 반도체 이면용 필름의 형상은, 원 형상으로 한정되지 않는다.
세퍼레이터(12)의 폭 A로서는, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)의 크기에 따라 상이하지만, 예를 들면, 290mm∼390mm의 범위 내이다.
또한, 세퍼레이터(12)의 길이(긴 변의 길이)는, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)을 소정의 간격을 두어 2매 이상 배치할 수 있는 길이를 갖고 있는 것이 바람직하고, 통상 10매∼500매 배치할 수 있는 길이를 갖고 있다. 구체적의 길이로서는, 예를 들면, 3∼200m 정도이다.
다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)은, 세퍼레이터(12) 상에, 세퍼레이터(12)의 길이 방향으로 1열로 소정의 간격을 두어 배치되어 있다. 구체적으로, 하나의 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)과 이웃한 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)의 거리 D로서는, 270mm∼390mm를 들 수 있다.
다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)은, 세퍼레이터(12)의 긴 변에 걸리지 않도록, 세퍼레이터(12)의 폭 방향 중앙 근처에 배치되어 있다. 본 실시형태에서는, 모든 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)의 중심이, 세퍼레이터(12)의 폭 방향 중앙선 상에 위치하도록 배치되어 있다.
다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)은, 다이싱 테이프(14)와, 다이싱 테이프(14) 상에 적층된 플립칩형 반도체 이면용 필름(16)을 갖는다.
플립칩형 반도체 이면용 필름(16)은, 다이싱 테이프(14) 상에 평면시로 다이싱 테이프(14)로부터 밀려나오지 않는 태양으로 적층되어 있다. 본 실시형태에서는, 다이싱 테이프(14)의 중심과 플립칩형 반도체 이면용 필름(16)의 중심이 평면시로 일치하고 있다.
세퍼레이터(12)와 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)은, 세퍼레이터(12)와 플립칩형 반도체 이면용 필름(16)을 첩합면으로 하여 적층되어 있다.
플립칩형 반도체 이면용 필름(16)의 두께는, 반도체 장치용 필름(10)을 구성하는 각 층의 사이즈에 상관없이, 5∼100μm의 범위 내인 것이 바람직하고, 7∼80μm의 범위 내인 것이 보다 바람직하고, 10∼50μm의 범위 내인 것이 더 바람직하다. 플립칩형 반도체 이면용 필름(16)의 두께가 5μm 이상이면, 웨이퍼 이면을 보호하여 강도를 올릴 수 있다. 한편, 플립칩형 반도체 이면용 필름(16)의 두께가 100μm 이하이면, 세퍼레이터와의 박리를 제어할 수 있다.
다이싱 테이프(14)의 직경 B로서는, 예를 들면, 260mm∼380mm의 범위 내이다. 또한, 플립칩형 반도체 이면용 필름(16)의 직경 C로서는, 예를 들면, 199mm∼350mm의 범위 내이다.
외측 시트(18)는, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)보다도 외측(세퍼레이터(12)의 폭 방향의 외측)에 배치되어 있다. 또한, 외측 시트(18)는, 세퍼레이터(12)의 긴 변을 포함하도록, 세퍼레이터(12) 상에 적층되어 있다.
반도체 장치용 필름(10)에 의하면, 세퍼레이터(12) 상의 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)이 적층되어 있지 않은 부분에, 외측 시트(18)가 존재한다. 따라서, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)이 존재하는 부분과 존재하지 않는 부분의 두께의 차가 작아진다. 따라서, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)이 존재하는 부분과 존재하지 않는 부분의 단차에 기인하는 감긴 자취의 전사를 저감할 수 있다.
본 실시형태에서는, 외측 시트(18)는, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)이 배치되어 있는 부분에 있어서의 외측의 부분(18a)의 폭(외측 시트(18)의 가장 폭이 좁은 부분의 길이 G에 상당)이 가장 좁아져 있다. 그리고, 하나의 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)과 이웃하는 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13) 사이의 부분(21)에 있어서의 외측의 부분(18b)의 폭(도 1의 길이 H에 상당)이 부분(18a)보다도 넓어져 있다.
반도체 장치용 필름(10)에 있어서는, 외측 시트(18)의 가장 폭이 좁은 부분(본 실시형태에서는, 18a)의 길이를 G, 세퍼레이터(12)의 긴 변으로부터 다이싱 테이프(14)까지의 길이를 F로 했을 때, 상기 G가 상기 F의 0.2배∼0.95배의 범위 내이며, 0.3배∼0.9배인 것이 바람직하다. 상기 G가 상기 F의 0.2배∼0.95배의 범위 내라고 하는 것은, 외측 시트(18)와 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)의 틈새(24)의 폭이 일정한 범위 내이다. 상기 G가 상기 F의 0.2배 이상이며, 틈새(24)가 어느 정도 좁기 때문에, 감긴 자취의 전사를 저감할 수 있다. 한편, 상기 G가 상기 F의 0.95배 이하이기 때문에, 롤상으로 권회했을 때에 주름이 발생하는 것을 억제할 수 있다. 또한, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)을 세퍼레이터(12)로부터 박리할 때에, 외측 시트(18)에 걸리는 일 없이, 용이하게 박리하는 것이 가능해진다.
상기 G는 반도체 장치용 필름(10)을 구성하는 각 층의 사이즈에 상관없이, 2mm 이상인 것이 바람직하다. 상기 G가 2mm 이상이면, 외측 시트(18)와 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)의 틈새를 보다 좁게 할 수 있다. 따라서, 감긴 자취의 전사를 보다 저감할 수 있다.
세퍼레이터(12)의 긴 변으로부터 플립칩형 반도체 이면용 필름(16)까지의 길이를 E로 했을 때, 상기 E는 상기 F의 1배∼5배의 범위 내인 것이 바람직하고, 2∼4배인 것이 보다 바람직하다.
상기 E가 상기 F의 1배∼5배의 범위 내이면, 플립칩형 반도체 이면용 필름(16)의 평면시의 사이즈는, 다이싱 테이프(14)와 동일하거나 그보다도 작지만, 어느 정도의 크기를 갖는다. 따라서, 이면 보호 필름에의 감긴 흔적을 저감할 수 있다.
상기 A∼상기 H의 보다 구체적인 사이즈의 조합의 일례로서는, 예를 들면, 이하를 들 수 있다.
상기 A: 290∼390mm
상기 B: 270∼370mm
상기 C: 200∼340mm
상기 D: 280∼380mm
상기 E: 10∼40mm
상기 F: 5∼40mm
상기 G: 2∼30mm
상기 H: 0∼180mm
다이싱 테이프(14)는 기재(14a)와, 기재(14a) 상에 형성된 점착제층(14b)을 갖는다. 다이싱 테이프(14)와 플립칩형 반도체 이면용 필름(16)은, 점착제층(14a)을 첩합면으로 하여 첩합되어 있다. 또한, 다이싱 테이프(14)와 플립칩형 반도체 이면용 필름(16)을 첩합했을 때에, 플립칩형 반도체 이면용 필름(16)이 존재하지 않는 부분이 존재하는 경우에는, 당해 부분에 세퍼레이터(12)가 첩합된다.
외측 시트(18)는 기재(18a)와, 기재(18a) 상에 형성된 점착제층(18b)을 갖는다. 본 실시형태에서는, 기재(18a)는, 기재(14a)와 동일한 재질 및 동일한 두께인 것이 바람직하다. 또한, 점착제층(18b)은, 점착제층(18a)과 동일한 재질 및 동일한 두께인 것이 바람직하다. 한편, 외측 시트(18)는, 세퍼레이터(12)에 첩부만 하면 되고, 그의 구성 재료는 특별히 한정되지 않는다. 단, 감긴 자취 억제의 관점에서, 외측 시트(18)의 두께는, 다이싱 테이프(14)의 0.5배∼5배 정도인 것이 바람직하다. 또한, 감긴 자취 억제의 관점에서, 외측 시트(18)의 두께는, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)의 0.8배∼2배 정도인 것이 바람직하다.
이상, 반도체 장치용 필름(10)을 구성하는 각 층의 위치 관계, 및 형상에 대해 설명했다.
다음으로, 반도체 장치용 필름(10)을 구성하는 각 층의 구성 재료에 대해 설명한다.
(플립칩형 반도체 이면용 필름)
플립칩형 반도체 이면용 필름(16)(반도체 이면용 필름(16))은, 열경화성 수지와 열가소성 수지를 포함하여 형성되어 있는 것이 바람직하다.
상기 열가소성 수지로서는, 예를 들면, 천연 고무, 뷰틸 고무, 아이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 바이닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스터 공중합체, 폴리뷰타다이엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아마이드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌 테레프탈레이트)나 PBT(폴리뷰틸렌 테레프탈레이트) 등의 포화 폴리에스터 수지, 폴리아마이드이미드 수지, 또는 불소 수지 등을 들 수 있다. 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높아, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것은 아니며, 탄소수 30 이하(바람직하게는 탄소수 4∼18, 더 바람직하게는 탄소수 6∼10, 특히 바람직하게는 탄소수 8 또는 9)의 직쇄 또는 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스터의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 즉, 본 발명에서는, 아크릴 수지란, 메타크릴 수지도 포함하는 광의의 의미이다. 상기 알킬기로서는, 예를 들면, 메틸기, 에틸기, 프로필기, 아이소프로필기, n-뷰틸기, t-뷰틸기, 아이소뷰틸기, 펜틸기, 아이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 아이소옥틸기, 노닐기, 아이소노닐기, 데실기, 아이소데실기, 운데실기, 도데실기(라우릴기), 트라이데실기, 테트라데실기, 스테아릴기, 옥타데실기 등을 들 수 있다.
또한, 상기 아크릴 수지를 형성하기 위한 다른 모노머(알킬기의 탄소수가 30 이하인 아크릴산 또는 메타크릴산의 알킬 에스터 이외의 모노머)로서는, 특별히 한정되는 것은 아니며, 예를 들면, 아크릴산, 메타크릴산, 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 퓨마르산 또는 크로톤산 등과 같은 카복실기 함유 모노머, 무수 말레산 또는 무수 이타콘산 등과 같은 산 무수물 모노머, (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 4-하이드록시뷰틸, (메트)아크릴산 6-하이드록시헥실, (메트)아크릴산 8-하이드록시옥틸, (메트)아크릴산 10-하이드록시데실, (메트)아크릴산 12-하이드록시라우릴 또는 (4-하이드록시메틸사이클로헥실)-메틸 아크릴레이트 등과 같은 하이드록실기 함유 모노머, 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아마이드-2-메틸프로페인설폰산, (메트)아크릴아마이드프로페인설폰산, 설포프로필 (메트)아크릴레이트 또는 (메트)아크릴로일옥시나프탈렌설폰산 등과 같은 설폰산기 함유 모노머, 2-하이드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머, 아크릴로나이트릴, 아크릴로일모폴린 등을 들 수 있다. 한편, (메트)아크릴산이란 아크릴산 및/또는 메타크릴산을 말하고, 본 발명의 (메트)는 모두 마찬가지의 의미이다.
그 중에서도, 반도체 이면용 필름(16)의 내열성을 높이는 관점에서, 아크릴로나이트릴, 아크릴로일모폴린 등을, 모노머 성분으로서 포함하는 재료로부터 형성한 아크릴 수지가 바람직하다.
상기 열경화성 수지로서는, 에폭시 수지, 페놀 수지 외에, 아미노 수지, 불포화 폴리에스터 수지, 폴리우레테인 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지는 단독으로 또는 2종 이상 병용하여 이용할 수 있다. 열경화성 수지로서는, 특히, 반도체 소자를 부식시키는 이온성 불순물 등 함유가 적은 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적합하게 이용할 수 있다.
에폭시 수지로서는, 특별히 한정은 없고, 예를 들면, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수첨 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 바이페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 오쏘크레졸노볼락형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐올에테인형 에폭시 수지 등의 2작용 에폭시 수지나 다작용 에폭시 수지, 또는 하이단토인형 에폭시 수지, 트리스글리시딜아이소사이아누레이트형 에폭시 수지 또는 글리시딜아민형 에폭시 수지 등의 에폭시 수지를 이용할 수 있다.
에폭시 수지로서는, 상기 예시 중 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐올에테인형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들면, 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-뷰틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스타이렌 등의 폴리옥시스타이렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
에폭시 수지와 페놀 수지의 배합 비율은, 예를 들면, 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 하이드록실기가 0.5당량∼2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8당량∼1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
본 발명에서는, 에폭시 수지와 페놀 수지의 열경화 촉진 촉매가 이용되고 있어도 된다. 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지된 열경화 촉진 촉매 중에서 적절히 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 열경화 촉진 촉매로서는, 예를 들면, 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 이용할 수 있다.
반도체 이면용 필름(16)으로서는, 에폭시 수지 및 페놀 수지를 포함하는 수지 조성물이나, 에폭시 수지, 페놀 수지 및 아크릴 수지를 포함하는 수지 조성물에 의해 형성되어 있는 것이 적합하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다.
반도체 이면용 필름(16)은, 반도체 웨이퍼의 이면(회로 비형성면)에 대하여 접착성(밀착성)을 갖고 있는 것이 중요하다. 반도체 이면용 필름(16)은, 예를 들면, 열경화성 수지로서의 에폭시 수지를 포함하는 수지 조성물에 의해 형성할 수 있다. 반도체 이면용 필름(16)을 미리 어느 정도 가교시켜 놓기 위해서, 제작에 임하여, 중합체의 분자쇄 말단의 작용기 등과 반응하는 다작용성 화합물을 가교제로서 첨가시켜 놓아도 된다. 이에 의해, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 특별히 제한되지 않고, 공지된 가교제를 이용할 수 있다. 구체적으로는, 예를 들면, 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있다. 가교제로서는, 아이소사이아네이트계 가교제나 에폭시계 가교제가 적합하다. 또한, 상기 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 아이소사이아네이트계 가교제로서는, 예를 들면, 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 다이아이소사이아네이트, 1,6-헥사메틸렌 다이아이소사이아네이트 등의 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소 첨가 톨릴렌 다이아이소사이아네이트, 수소 첨가 자일렌 다이아이소사이아네이트 등의 지환족 폴리아이소사이아네이트류; 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트, 자일릴렌 다이아이소사이아네이트 등의 방향족 폴리아이소사이아네이트류 등을 들 수 있고, 기타, 트라이메틸올프로페인/톨릴렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 L」], 트라이메틸올프로페인/헥사메틸렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 HL」] 등도 이용된다. 또한, 상기 에폭시계 가교제로서는, 예를 들면, N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜 에터, 네오펜틸글리콜 다이글리시딜 에터, 에틸렌글리콜 다이글리시딜 에터, 프로필렌글리콜 다이글리시딜 에터, 폴리에틸렌글리콜 다이글리시딜 에터, 폴리프로필렌글리콜 다이글리시딜 에터, 솔비톨 폴리글리시딜 에터, 글리세롤 폴리글리시딜 에터, 펜타에리트리톨 폴리글리시딜 에터, 폴리글리세롤 폴리글리시딜 에터, 솔비탄 폴리글리시딜 에터, 트라이메틸올프로페인 폴리글리시딜 에터, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레졸신 다이글리시딜 에터, 비스페놀-S-다이글리시딜 에터 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
한편, 가교제의 사용량은, 특별히 제한되지 않고, 가교시키는 정도에 따라 적절히 선택할 수 있다. 구체적으로는, 가교제의 사용량으로서는, 예를 들면, 폴리머 성분(특히, 분자쇄 말단의 작용기를 갖는 중합체) 100중량부에 대하여 통상 7중량부 이하(예를 들면, 0.05중량부∼7중량부)로 하는 것이 바람직하다. 가교제의 사용량이 폴리머 성분 100중량부에 대하여 7중량부보다 많으면, 접착력이 저하되므로 바람직하지 않다. 한편, 응집력 향상의 관점에서는, 가교제의 사용량은 폴리머 성분 100중량부에 대하여 0.05중량부 이상인 것이 바람직하다.
한편, 본 발명에서는, 가교제를 이용하는 대신에, 또는 가교제를 이용함과 더불어, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
반도체 이면용 필름(16)은, 통상, 착색제를 함유하고 있다. 이에 의해, 반도체 이면용 필름(16)은 착색되어, 우수한 마킹성 및 외관성을 발휘시킬 수 있고, 부가 가치가 있는 외관의 반도체 장치로 하는 것이 가능해진다. 이와 같이, 착색된 반도체 이면용 필름은, 우수한 마킹성을 갖고 있으므로, 반도체 소자 또는 해당 반도체 소자가 이용된 반도체 장치의 비회로면측의 면에, 반도체 이면용 필름을 개재시켜, 인쇄 방법이나 레이저 마킹 방법 등의 각종 마킹 방법을 이용하는 것에 의해, 마킹을 실시하여, 문자 정보나 도형 정보 등의 각종 정보를 부여시킬 수 있다. 특히, 착색된 색을 컨트롤하는 것에 의해, 마킹에 의해 부여된 정보(문자 정보, 도형 정보 등)를, 우수한 시인성으로 시인하는 것이 가능해진다. 또한, 반도체 이면용 필름은 착색되어 있으므로, 다이싱 테이프와 반도체 이면용 필름을 용이하게 구별할 수 있어 작업성 등을 향상시킬 수 있다. 또, 예를 들면 반도체 장치로서, 제품별로 색별하는 것도 가능하다. 반도체 이면용 필름을 유색으로 하는 경우(무색·투명하지 않은 경우), 착색에 의해 나타내고 있는 색으로서는 특별히 제한되지 않지만, 예를 들면, 흑색, 청색, 적색 등의 농색인 것이 바람직하고, 특히 흑색인 것이 적합하다.
본 실시형태에 있어서, 농색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*가 60 이하(0∼60)[바람직하게는 50 이하(0∼50), 더 바람직하게는 40 이하(0∼40)]가 되는 짙은 색을 의미하고 있다.
또한, 흑색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*가 35 이하(0∼35)[바람직하게는 30 이하(0∼30), 더 바람직하게는 25 이하(0∼25)]가 되는 흑색계 색인 것을 의미하고 있다. 한편, 흑색에 있어서, L*a*b* 표색계에서 규정되는 a*나 b*는, 각각 L*의 값에 따라 적절히 선택할 수 있다. a*나 b*로서는, 예를 들면, 양쪽 모두 -10∼10인 것이 바람직하고, 보다 바람직하게는 -5∼5이며, 특히 -3∼3의 범위(그 중에서도 0 또는 거의 0)인 것이 적합하다.
한편, 본 실시형태에 있어서, L*a*b* 표색계에서 규정되는 L*, a*, b*는, 색채 색차계(상품명 「CR-200」 미놀타사제; 색채 색차계)를 이용해서 측정하는 것에 의해 구해진다. 한편, L*a*b* 표색계는, 국제조명위원회(CIE)가 1976년에 추장한 색 공간이며, CIE 1976(L*a*b*) 표색계로 칭해지는 색 공간인 것을 의미하고 있다. 또한, L*a*b* 표색계는, 일본공업규격에서는, JIS Z 8729에 규정되어 있다.
반도체 이면용 필름(16)에는, 목적으로 하는 색에 따른 착색제를 이용할 수 있다. 이와 같은 착색제로서는, 흑계 색재, 청계 색재, 적계 색재 등의 각종 농색계 색재를 적합하게 이용할 수 있고, 특히 흑계 색재가 적합하다. 상기 착색제로서는, 안료, 염료 등 어느 것이어도 된다. 상기 착색제는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 한편, 염료로서는, 산성 염료, 반응 염료, 직접 염료, 분산 염료, 양이온 염료 등의 어느 형태의 염료이더라도 이용하는 것이 가능하다. 또한, 안료도, 그 형태는 특별히 제한되지 않고, 공지된 안료로부터 적절히 선택하여 이용할 수 있다.
특히, 상기 착색제로서 염료를 이용하면, 반도체 이면용 필름(16) 중에는, 염료가 용해에 의해 균일 또는 거의 균일하게 분산된 상태가 되기 때문에, 착색 농도가 균일 또는 거의 균일한 반도체 이면용 필름(16)(나아가서는 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(10))을 용이하게 제조할 수 있다. 그 때문에, 상기 착색제로서 염료를 이용하면, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름에 있어서의 반도체 이면용 필름은, 착색 농도를 균일 또는 거의 균일하게 할 수 있어, 마킹성이나 외관성을 향상시킬 수 있다.
흑계 색재로서는, 특별히 제한되지 않지만, 예를 들면, 무기의 흑계 안료, 흑계 염료로부터 적절히 선택할 수 있다. 또한, 흑계 색재로서는, 사이안계 색재(청록계 색재), 마젠타계 색재(적자계 색재) 및 옐로계 색재(황계 색재)가 혼합된 색재 혼합물이어도 된다. 흑계 색재는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 물론, 흑계 색재는, 흑색 이외의 색의 색재와 병용할 수도 있다.
구체적으로는, 흑계 색재로서는, 예를 들면, 카본 블랙(퍼니스 블랙, 채널 블랙, 아세틸렌 블랙, 써멀 블랙, 램프 블랙 등), 그래파이트(흑연), 산화구리, 이산화망간, 아조계 안료(아조메타인 아조 블랙 등), 아닐린 블랙, 페릴렌 블랙, 타이타늄 블랙, 사이아닌 블랙, 활성탄, 페라이트(비(非)자성 페라이트, 자성 페라이트 등), 마그네타이트, 산화크로뮴, 산화철, 이황화몰리브덴, 크로뮴 착체, 복합 산화물계 흑색 색소, 안트라퀴논계 유기 흑색 색소 등을 들 수 있다.
본 발명에서는, 흑계 색재로서는, C. I. 솔벤트 블랙 3, 동 7, 동 22, 동 27, 동 29, 동 34, 동 43, 동 70, C. I. 다이렉트 블랙 17, 동 19, 동 22, 동 32, 동 38, 동 51, 동 71, C. I. 애시드 블랙 1, 동 2, 동 24, 동 26, 동 31, 동 48, 동 52, 동 107, 동 109, 동 110, 동 119, 동 154, C. I. 디스퍼스 블랙 1, 동 3, 동 10, 동 24 등의 블랙계 염료; C. I. 피그먼트 블랙 1, 동 7 등의 블랙계 안료 등도 이용할 수 있다.
이와 같은 흑계 색재로서는, 예를 들면, 상품명 「Oil Black BY」, 상품명 「Oil Black BS」, 상품명 「Oil Black HBB」, 상품명 「Oil Black 803」, 상품명 「Oil Black 860」, 상품명 「Oil Black 5970」, 상품명 「Oil Black 5906」, 상품명 「Oil Black 5905」(오리엔트화학공업주식회사제) 등이 시판되고 있다.
흑계 색재 이외의 색재로서는, 예를 들면, 사이안계 색재, 마젠타계 색재, 옐로계 색재 등을 들 수 있다. 사이안계 색재로서는, 예를 들면, C. I. 솔벤트 블루 25, 동 36, 동 60, 동 70, 동 93, 동 95; C. I. 애시드 블루 6, 동 45 등의 사이안계 염료; C. I. 피그먼트 블루 1, 동 2, 동 3, 동 15, 동 15:1, 동 15:2, 동 15:3, 동 15:4, 동 15:5, 동 15:6, 동 16, 동 17, 동 17:1, 동 18, 동 22, 동 25, 동 56, 동 60, 동 63, 동 65, 동 66; C. I. 배트 블루 4, 동 60; C. I. 피그먼트 그린 7 등의 사이안계 안료 등을 들 수 있다.
또한, 마젠타계 색재에 있어서, 마젠타계 염료로서는, 예를 들면, C. I. 솔벤트 레드 1, 동 3, 동 8, 동 23, 동 24, 동 25, 동 27, 동 30, 동 49, 동 52, 동 58, 동 63, 동 81, 동 82, 동 83, 동 84, 동 100, 동 109, 동 111, 동 121, 동 122; C. I. 디스퍼스 레드 9; C. I. 솔벤트 바이올렛 8, 동 13, 동 14, 동 21, 동 27; C. I. 디스퍼스 바이올렛 1; C. I. 베이직 레드 1, 동 2, 동 9, 동 12, 동 13, 동 14, 동 15, 동 17, 동 18, 동 22, 동 23, 동 24, 동 27, 동 29, 동 32, 동 34, 동 35, 동 36, 동 37, 동 38, 동 39, 동 40; C. I. 베이직 바이올렛 1, 동 3, 동 7, 동 10, 동 14, 동 15, 동 21, 동 25, 동 26, 동 27, 동 28 등을 들 수 있다.
마젠타계 색재에 있어서, 마젠타계 안료로서는, 예를 들면, C. I. 피그먼트 레드 1, 동 2, 동 3, 동 4, 동 5, 동 6, 동 7, 동 8, 동 9, 동 10, 동 11, 동 12, 동 13, 동 14, 동 15, 동 16, 동 17, 동 18, 동 19, 동 21, 동 22, 동 23, 동 30, 동 31, 동 32, 동 37, 동 38, 동 39, 동 40, 동 41, 동 42, 동 48:1, 동 48:2, 동 48:3, 동 48:4, 동 49, 동 49:1, 동 50, 동 51, 동 52, 동 52:2, 동 53:1, 동 54, 동 55, 동 56, 동 57:1, 동 58, 동 60, 동 60:1, 동 63, 동 63:1, 동 63:2, 동 64, 동 641, 동 67, 동 68, 동 81, 동 83, 동 87, 동 88, 동 89, 동 90, 동 92, 동 101, 동 104, 동 105, 동 106, 동 108, 동 112, 동 114, 동 122, 동 123, 동 139, 동 144, 동 146, 동 147, 동 149, 동 150, 동 151, 동 163, 동 166, 동 168, 동 170, 동 171, 동 172, 동 175, 동 176, 동 177, 동 178, 동 179, 동 184, 동 185, 동 187, 동 190, 동 193, 동 202, 동 206, 동 207, 동 209, 동 219, 동 222, 동 224, 동 238, 동 245; C. I. 피그먼트 바이올렛 3, 동 9, 동 19, 동 23, 동 31, 동 32, 동 33, 동 36, 동 38, 동 43, 동 50; C. I. 배트 레드 1, 동 2, 동 10, 동 13, 동 15, 동 23, 동 29, 동 35 등을 들 수 있다.
또한, 옐로계 색재로서는, 예를 들면, C. I. 솔벤트 옐로 19, 동 44, 동 77, 동 79, 동 81, 동 82, 동 93, 동 98, 동 103, 동 104, 동 112, 동 162 등의 옐로계 염료; C. I. 피그먼트 오렌지 31, 동 43; C. I. 피그먼트 옐로 1, 동 2, 동 3, 동 4, 동 5, 동 6, 동 7, 동 10, 동 11, 동 12, 동 13, 동 14, 동 15, 동 16, 동 17, 동 23, 동 24, 동 34, 동 35, 동 37, 동 42, 동 53, 동 55, 동 65, 동 73, 동 74, 동 75, 동 81, 동 83, 동 93, 동 94, 동 95, 동 97, 동 98, 동 100, 동 101, 동 104, 동 108, 동 109, 동 110, 동 113, 동 114, 동 116, 동 117, 동 120, 동 128, 동 129, 동 133, 동 138, 동 139, 동 147, 동 150, 동 151, 동 153, 동 154, 동 155, 동 156, 동 167, 동 172, 동 173, 동 180, 동 185, 동 195; C. I. 배트 옐로 1, 동 3, 동 20 등의 옐로계 안료 등을 들 수 있다.
사이안계 색재, 마젠타계 색재, 옐로계 색재 등의 각종 색재는, 각각 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 한편, 사이안계 색재, 마젠타계 색재, 옐로계 색재 등의 각종 색재를 2종 이상 이용하는 경우, 이들 색재의 혼합 비율(또는 배합 비율)로서는, 특별히 제한되지 않고, 각 색재의 종류나 목적으로 하는 색 등에 따라 적절히 선택할 수 있다.
반도체 이면용 필름(16)에는, 필요에 따라 다른 첨가제를 적절히 배합할 수 있다. 다른 첨가제로서는, 예를 들면, 충전제(필러), 난연제, 실레인 커플링제, 이온 트랩제 외에, 증량제, 노화 방지제, 산화 방지제, 계면 활성제 등을 들 수 있다.
상기 충전제로서는, 무기 충전제, 유기 충전제의 어느 것이어도 되지만, 무기 충전제가 적합하다. 무기 충전제 등의 충전제의 배합에 의해, 반도체 이면용 필름(16)의 부여나 열전도성의 향상, 탄성률의 조절 등을 도모할 수 있다. 한편, 반도체 이면용 필름(16)으로서는 도전성이어도, 비도전성이어도 된다. 상기 무기 충전제로서는, 예를 들면, 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크로뮴, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 기타 카본 등으로 이루어지는 여러 가지의 무기 분말 등을 들 수 있다. 충전제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 충전제로서는, 그 중에서도, 실리카, 특히 용융 실리카가 적합하다. 한편, 무기 충전제의 평균 입경은 0.1μm∼80μm의 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은, 예를 들면, 레이저 회절형 입도 분포 측정 장치에 의해 측정할 수 있다.
상기 충전제(특히 무기 충전제)의 배합량은, 유기 수지 성분 100중량부에 대하여 80중량부 이하(0중량부∼80중량부)인 것이 바람직하고, 특히 0중량부∼70중량부인 것이 적합하다.
또한, 상기 난연제로서는, 예를 들면, 삼산화안티몬, 오산화안티몬, 브롬화에폭시 수지 등을 들 수 있다. 난연제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 실레인 커플링제로서는, 예를 들면, β-(3,4-에폭시사이클로헥실)에틸트라이메톡시실레인, γ-글리시독시프로필트라이메톡시실레인, γ-글리시독시프로필메틸다이에톡시실레인 등을 들 수 있다. 실레인 커플링제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 이온 트랩제로서는, 예를 들면 하이드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이온 트랩제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
반도체 이면용 필름(16)은, 예를 들면, 에폭시 수지 등의 열경화성 수지와, 필요에 따라 아크릴 수지 등의 열가소성 수지와, 필요에 따라 용매나 그 밖의 첨가제 등을 혼합해서 수지 조성물을 조제하여, 필름상의 층으로 형성하는 관용의 방법을 이용하여 형성할 수 있다.
한편, 반도체 이면용 필름(16)이, 에폭시 수지 등의 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 반도체 이면용 필름(16)은, 반도체 웨이퍼에 적용하기 전의 단계에서는, 열경화성 수지가 미경화 또는 부분 경화의 상태이다. 이 경우, 반도체 웨이퍼에 적용 후에(구체적으로는, 통상, 플립칩 본딩 공정에서 봉지재를 큐어할 때에), 반도체 이면용 필름(16) 중의 열경화성 수지를 완전히 또는 거의 완전히 경화시킨다.
이와 같이, 반도체 이면용 필름(16)은, 열경화성 수지를 포함하고 있어도, 해당 열경화성 수지는 미경화 또는 부분 경화의 상태이기 때문에, 반도체 이면용 필름(16)의 겔 분율로서는, 특별히 제한되지 않지만, 예를 들면, 50중량% 이상의 범위로부터 적절히 선택할 수 있고, 바람직하게는 70중량% 이상이고, 특히 90중량% 이상인 것이 적합하다. 반도체 이면용 필름의 겔 분율의 측정 방법은, 이하의 측정 방법에 의해 측정할 수 있다. 겔 분율이 50중량% 이상이면 감긴 흔적을 저감할 수 있다.
<겔 분율의 측정 방법>
반도체 이면용 필름으로부터 약 1.0g을 샘플링하여 정밀 칭량하고(시료의 중량), 해당 샘플을 메쉬상 시트로 싼 후, 약 50ml의 에탄올 중에 실온에서 1주일 침지시킨다. 그 후, 용제 불용분(메쉬상 시트의 내용물)을 에탄올로부터 취출하고, 130℃에서 약 2시간 건조시키고, 건조 후의 용제 불용분을 칭량하여(침지·건조 후의 중량), 하기 식(a)로부터 겔 분율(중량%)을 산출한다.
겔 분율(중량%) = [(침지·건조 후의 중량)/(시료의 중량)]×100 (a)
한편, 반도체 이면용 필름의 겔 분율은, 수지 성분의 종류나 그 함유량, 가교제의 종류나 그 함유량 외에, 가열 온도나 가열 시간 등에 의해 컨트롤할 수 있다.
본 발명에 있어서, 반도체 이면용 필름은, 에폭시 수지 등의 열경화성 수지를 포함하는 수지 조성물에 의해 형성된 필름상물인 경우, 반도체 웨이퍼에 대한 밀착성을 유효하게 발휘할 수 있다.
반도체 이면용 필름(16)의 미경화 상태에 있어서의 23℃에서의 인장 저장 탄성률은 0.5GPa 이상인 것이 바람직하고, 보다 바람직하게는 0.75GPa 이상이며, 특히 1GPa 이상인 것이 적합하다. 상기 인장 저장 탄성률이 1GPa 이상이면, 감긴 흔적을 저감할 수 있다. 또한, 상기 인장 저장 탄성률이 1GPa 이상이면, 반도체 칩을 반도체 이면용 필름(16)과 함께, 다이싱 테이프(14)의 점착제층(14b)으로부터 박리시킨 후, 반도체 이면용 필름(16)을 지지체 상에 재치하여, 수송 등을 행했을 때에, 반도체 이면용 필름이 지지체에 첩착되는 것을 유효하게 억제 또는 방지할 수 있다. 한편, 상기 지지체는, 예를 들면, 캐리어 테이프에 있어서의 탑 테이프나 바텀 테이프 등을 말한다.
반도체 이면용 필름의 미경화 상태에 있어서의 상기 인장 저장 탄성률(23℃)은, 수지 성분(열가소성 수지, 열경화성 수지)의 종류나 그 함유량, 실리카 필러 등의 충전재의 종류나 그 함유량 등에 의해 컨트롤할 수 있다.
한편, 반도체 이면용 필름(16)은, 복수의 층이 적층된 적층 필름인 경우(반도체 이면용 필름이 적층의 형태를 갖고 있는 경우), 그 적층 형태로서는, 예를 들면, 웨이퍼 접착층(착색제를 포함하지 않는 층)과 레이저 마크층(착색제를 포함하지 않는 층)으로 이루어지는 적층 형태 등을 예시할 수 있다. 또한, 이와 같은 웨이퍼 접착층과 레이저 마크층 사이에는, 다른 층(중간층, 광선 차단층, 보강층, 착색층, 기재층, 전자파 차단층, 열전도층, 점착층 등)이 설치되어 있어도 된다. 한편, 웨이퍼 접착층은 웨이퍼에 대하여 우수한 밀착성(접착성)을 발휘하는 층이며, 웨이퍼의 이면과 접촉하는 층이다. 한편, 레이저 마크층은 우수한 레이저 마킹성을 발휘하는 층이며, 반도체 칩의 이면에 레이저 마킹을 행할 때에 이용되는 층이다.
한편, 상기 인장 저장 탄성률은, 다이싱 테이프(14)에 적층시키지 않고서, 미경화 상태의 반도체 이면용 필름(16)을 제작하고, 레오메트릭사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 인장 모드로, 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께: 0.2mm에서, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기 하, 소정의 온도(23℃)에서 측정하여, 얻어진 인장 저장 탄성률의 값을 말한다.
반도체 이면용 필름(16)은, 세퍼레이터(박리 라이너)에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는, 실용에 제공되기까지 반도체 이면용 필름을 보호하는 보호재로서의 기능을 갖고 있다. 세퍼레이터는, 반도체 이면용 필름 상에 반도체 웨이퍼를 첩착할 때에 벗겨진다. 세퍼레이터로서는, 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬 아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름(폴리에틸렌 테레프탈레이트 등)이나 종이 등도 사용 가능하다. 한편, 세퍼레이터는 종래 공지된 방법에 의해 형성할 수 있다. 또한, 세퍼레이터의 두께 등도 특별히 제한되지 않는다.
또한, 반도체 이면용 필름(16)에 있어서의 가시광(파장: 400nm∼800nm)의 광선 투과율(가시광 투과율)은, 특별히 제한되지 않지만, 예를 들면, 20% 이하(0%∼20%)의 범위인 것이 바람직하고, 보다 바람직하게는 10% 이하(0%∼10%), 특히 바람직하게는 5% 이하(0%∼5%)이다. 반도체 이면용 필름(16)은, 가시광 투과율이 20%보다 크면, 광선 통과에 의해, 반도체 소자에 악영향을 미칠 우려가 있다. 또한, 상기 가시광 투과율(%)은, 반도체 이면용 필름(16)의 수지 성분의 종류나 그 함유량, 착색제(안료나 염료 등)의 종류나 그 함유량, 무기 충전재의 함유량 등에 의해 컨트롤할 수 있다.
반도체 이면용 필름의 가시광 투과율(%)은, 다음과 같이 하여 측정할 수 있다. 즉, 두께(평균 두께) 20μm의 반도체 이면용 필름 단체를 제작한다. 다음으로, 반도체 이면용 필름에 대하여, 파장: 400nm∼800nm의 가시광선[장치: 시마즈제작소제의 가시광 발생 장치(상품명 「ABSORPTION SPECTRO PHOTOMETR」)]을 소정의 강도로 조사하여, 투과한 가시광선의 강도를 측정한다. 또, 가시광선이 반도체 이면용 필름을 투과하기 전후의 강도 변화로부터 가시광 투과율의 값을 구할 수 있다. 한편, 20μm의 두께가 아닌 반도체 이면용 필름의 가시광 투과율(%; 파장: 400nm∼800nm)의 값에 의해, 두께: 20μm의 반도체 이면용 필름의 가시광 투과율(%; 파장: 400nm∼800nm)을 도출하는 것도 가능하다. 또한, 본 발명에서는, 두께 20μm의 반도체 이면용 필름의 경우에 있어서의 가시광 투과율(%)을 구하고 있지만, 본 발명에 따른 반도체 이면용 필름은 두께 20μm인 것으로 한정된다는 취지는 아니다.
또한, 반도체 이면용 필름(16)으로서는, 그 흡습률이 낮은 편이 바람직하다. 구체적으로는, 상기 흡습률은 1중량% 이하가 바람직하고, 보다 바람직하게는 0.8중량% 이하이다. 상기 흡습률을 1중량% 이하로 하는 것에 의해, 레이저 마킹성을 향상시킬 수 있다. 또한, 예를 들면, 리플로우 공정에 있어서, 반도체 이면용 필름(16)과 반도체 소자 사이에서 보이드의 발생 등을 억제 또는 방지할 수도 있다. 한편, 상기 흡습률은, 반도체 이면용 필름(16)을, 온도 85℃, 상대 습도 85%RH의 분위기 하에서 168시간 방치하기 전후의 중량 변화에 의해 산출한 값이다. 반도체 이면용 필름(16)이 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 상기 흡습률은, 열경화 후의 반도체 이면용 필름에 대하여, 온도 85℃, 상대 습도 85%RH의 분위기 하에서 168시간 방치했을 때의 값을 의미한다. 또한, 상기 흡습률은, 예를 들면, 무기 필러의 첨가량을 변화시키는 것에 의해 조정할 수 있다.
또한, 반도체 이면용 필름(16)으로서는, 휘발분의 비율이 적은 편이 바람직하다. 구체적으로는, 가열 처리 후의 반도체 이면용 필름(16)의 중량 감소율(중량 감소량의 비율)이 1중량% 이하가 바람직하고, 0.8중량% 이하가 보다 바람직하다. 가열 처리의 조건은, 예를 들면, 가열 온도 250℃, 가열 시간 1시간이다. 상기 중량 감소율을 1중량% 이하로 하는 것에 의해, 레이저 마킹성을 향상시킬 수 있다. 또한, 예를 들면, 리플로우 공정에 있어서, 플립칩형의 반도체 장치에 크랙이 발생하는 것을 억제 또는 방지할 수 있다. 상기 중량 감소율은, 예를 들면, 무연(無鉛) 납땜 리플로우 시의 크랙 발생을 감소시킬 수 있는 무기물을 첨가하는 것에 의해 조정할 수 있다. 한편, 반도체 이면용 필름(16)이 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 상기 중량 감소율은, 열경화 후의 반도체 이면용 필름에 대하여, 가열 온도 250℃, 가열 시간 1시간의 조건 하에서 가열했을 때의 값을 의미한다.
반도체 이면용 필름(16)의 두께는, 특별히 한정되지 않지만, 예를 들면, 2μm∼200μm 정도의 범위로부터 적절히 선택할 수 있다. 또, 상기 두께는 4μm∼160μm 정도가 바람직하고, 6μm∼100μm 정도가 보다 바람직하고, 10μm∼80μm 정도가 특히 바람직하다.
(다이싱 테이프)
다이싱 테이프(14)는, 기재(14a) 상에 점착제층(14b)이 형성되어 구성되어 있다. 이와 같이, 다이싱 테이프(14)는, 기재(14a)와, 점착제층(14b)이 적층된 구성을 갖고 있으면 된다. 기재(지지 기재)는 점착제층 등의 지지 모체로서 이용할 수 있다. 기재(14a)는 방사선 투과성을 갖고 있는 것이 바람직하다. 기재(14a)로서는, 예를 들면, 종이 등의 종이계 기재; 천, 부직포, 펠트, 네트 등의 섬유계 기재; 금속 박, 금속 판 등의 금속계 기재; 플라스틱의 필름이나 시트 등의 플라스틱계 기재; 고무 시트 등의 고무계 기재; 발포 시트 등의 발포체나, 이들의 적층체[특히, 플라스틱계 기재와 다른 기재의 적층체나, 플라스틱 필름(또는 시트)끼리의 적층체 등] 등의 적절한 박엽체(薄葉體)를 이용할 수 있다. 본 발명에서는, 기재로서는, 플라스틱의 필름이나 시트 등의 플라스틱계 기재를 적합하게 이용할 수 있다. 이와 같은 플라스틱재에 있어서의 소재로서는, 예를 들면, 폴리에틸렌(PE), 폴리프로필렌(PP), 에틸렌-프로필렌 공중합체 등의 올레핀계 수지; 에틸렌-아세트산 바이닐 공중합체(EVA), 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스터 (랜덤, 교대) 공중합체 등의 에틸렌을 모노머 성분으로 하는 공중합체; 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리뷰틸렌 테레프탈레이트(PBT) 등의 폴리에스터; 아크릴계 수지; 폴리염화바이닐(PVC); 폴리우레테인; 폴리카보네이트; 폴리페닐렌 설파이드(PPS); 폴리아마이드(나일론), 전(全)방향족 폴리아마이드(아라미드) 등의 아마이드계 수지; 폴리에터에터케톤(PEEK); 폴리이미드; 폴리에터이미드; 폴리염화바이닐리덴; ABS(아크릴로나이트릴-뷰타다이엔-스타이렌 공중합체); 셀룰로스계 수지; 실리콘 수지; 불소 수지 등을 들 수 있다.
또한 기재(14a)의 재료로서는, 상기 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용해도 되고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 이용해도 된다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그 기재(14a)를 열수축시키는 것에 의해 점착제층(14b)과 웨이퍼 이면용 필름(16)의 접착 면적을 저하시켜, 반도체 칩의 회수의 용이화를 도모할 수 있다.
기재(14a)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해서, 관용의 표면 처리, 예를 들면, 크로뮴산 처리, 오존 노출, 화염 노출, 고압 전격(電擊) 노출, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(下塗劑)(예를 들면, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
기재(14a)는, 동종 또는 이종의 것을 적절히 선택하여 사용할 수 있고, 필요에 따라 수종을 블렌딩한 것을 이용할 수 있다. 기재(14a)는 단층 또는 2종 이상의 복층이어도 된다.
기재(14a)의 두께(적층체의 경우는 총 두께)는, 특별히 제한되지 않고 강도나 유연성, 사용 목적 등에 따라 적절히 선택할 수 있고, 예를 들면, 일반적으로는 1000μm 이하(예를 들면, 1μm∼1000μm), 바람직하게는 10μm∼500μm, 더 바람직하게는 20μm∼300μm, 특히 30μm∼200μm 정도이지만, 이들에 한정되지 않는다.
한편, 기재(14a)에는, 본 발명의 효과 등을 손상시키지 않는 범위에서, 각종 첨가제(착색제, 충전제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 난연제 등)가 포함되어 있어도 된다.
점착제층(14b)은 점착제에 의해 형성되어 있으며, 점착성을 갖고 있다. 이와 같은 점착제로서는, 특별히 제한되지 않고, 공지된 점착제 중에서 적절히 선택할 수 있다. 구체적으로는, 점착제로서는, 예를 들면, 아크릴계 점착제, 고무계 점착제, 바이닐 알킬 에터계 점착제, 실리콘계 점착제, 폴리에스터계 점착제, 폴리아마이드계 점착제, 우레테인계 점착제, 불소계 점착제, 스타이렌-다이엔 블록 공중합체계 점착제, 이들 점착제에 융점이 약 200℃ 이하인 열용융성 수지를 배합한 크리프 특성 개량형 점착제 등의 공지된 점착제(예를 들면, 일본 특허공개 소56-61468호 공보, 일본 특허공개 소61-174857호 공보, 일본 특허공개 소63-17981호 공보, 일본 특허공개 소56-13040호 공보 등 참조) 중에서, 상기 특성을 갖는 점착제를 적절히 선택하여 이용할 수 있다. 또한, 점착제로서는, 방사선 경화형 점착제(또는 에너지선 경화형 점착제)나, 열팽창성 점착제를 이용할 수도 있다. 점착제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 점착제로서는, 아크릴계 점착제, 고무계 점착제를 적합하게 이용할 수 있고, 특히 아크릴계 점착제가 적합하다. 아크릴계 점착제로서는, (메트)아크릴산 알킬 에스터의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 중합체(단독중합체 또는 공중합체)를 베이스 폴리머로 하는 아크릴계 점착제를 들 수 있다.
상기 아크릴계 점착제에 있어서의 (메트)아크릴산 알킬 에스터로서는, 예를 들면, (메트)아크릴산 메틸, (메트)아크릴산 에틸, (메트)아크릴산 프로필, (메트)아크릴산 아이소프로필, (메트)아크릴산 뷰틸, (메트)아크릴산 아이소뷰틸, (메트)아크릴산 s-뷰틸, (메트)아크릴산 t-뷰틸, (메트)아크릴산 펜틸, (메트)아크릴산 헥실, (메트)아크릴산 헵틸, (메트)아크릴산 옥틸, (메트)아크릴산 2-에틸헥실, (메트)아크릴산 아이소옥틸, (메트)아크릴산 노닐, (메트)아크릴산 아이소노닐, (메트)아크릴산 데실, (메트)아크릴산 아이소데실, (메트)아크릴산 운데실, (메트)아크릴산 도데실, (메트)아크릴산 트라이데실, (메트)아크릴산 테트라데실, (메트)아크릴산 펜타데실, (메트)아크릴산 헥사데실, (메트)아크릴산 헵타데실, (메트)아크릴산 옥타데실, (메타)아크릴산 노나데실, (메타)아크릴산 에이코실 등의 (메트)아크릴산 알킬 에스터 등을 들 수 있다. (메트)아크릴산 알킬 에스터로서는, 알킬기의 탄소수가 4∼18인 (메트)아크릴산 알킬 에스터가 적합하다. 한편, (메트)아크릴산 알킬 에스터의 알킬기는, 직쇄상 또는 분기쇄상의 어느 것이어도 된다.
한편, 상기 아크릴계 중합체는, 응집력, 내열성, 가교성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메트)아크릴산 알킬 에스터와 공중합 가능한 다른 단량체 성분(공중합성 단량체 성분)에 대응하는 단위를 포함하고 있어도 된다. 이와 같은 공중합성 단량체 성분으로서는, 예를 들면, (메트)아크릴산(아크릴산, 메타크릴산), 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 퓨마르산, 크로톤산 등의 카복실기 함유 모노머; 무수 말레산, 무수 이타콘산 등의 산 무수물기 함유 모노머; (메트)아크릴산 하이드록시에틸, (메트)아크릴산 하이드록시프로필, (메트)아크릴산 하이드록시뷰틸, (메트)아크릴산 하이드록시헥실, (메트)아크릴산 하이드록시옥틸, (메트)아크릴산 하이드록시데실, (메트)아크릴산 하이드록시라우릴, (4-하이드록시메틸사이클로헥실)메틸메타크릴레이트 등의 하이드록실기 함유 모노머; 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아마이드-2-메틸프로페인설폰산, (메트)아크릴아마이드프로페인설폰산, 설포프로필 (메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌설폰산 등의 설폰산기 함유 모노머; 2-하이드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머; (메트)아크릴아마이드, N,N-다이메틸 (메트)아크릴아마이드, N-뷰틸 (메트)아크릴아마이드, N-메틸올 (메트)아크릴아마이드, N-메틸올프로페인 (메트)아크릴아마이드 등의 (N-치환)아마이드계 모노머; (메트)아크릴산 아미노에틸, (메트)아크릴산 N,N-다이메틸아미노에틸, (메트)아크릴산 t-뷰틸아미노에틸 등의 (메트)아크릴산 아미노알킬계 모노머; (메트)아크릴산 메톡시에틸, (메트)아크릴산 에톡시에틸 등의 (메트)아크릴산 알콕시알킬계 모노머; 아크릴로나이트릴, 메타크릴로나이트릴 등의 사이아노아크릴레이트 모노머; (메트)아크릴산 글리시딜 등의 에폭시기 함유 아크릴계 모노머; 스타이렌, α-메틸스타이렌 등의 스타이렌계 모노머; 아세트산 바이닐, 프로피온산 바이닐 등의 바이닐 에스터계 모노머; 아이소프렌, 뷰타다이엔, 아이소뷰틸렌 등의 올레핀계 모노머; 바이닐 에터 등의 바이닐 에터계 모노머; N-바이닐 피롤리돈, 메틸 바이닐 피롤리돈, 바이닐 피리딘, 바이닐 피페리돈, 바이닐 피리미딘, 바이닐 피페라진, 바이닐 피라진, 바이닐 피롤, 바이닐 이미다졸, 바이닐 옥사졸, 바이닐 모폴린, N-바이닐 카복실산 아마이드류, N-바이닐 카프로락탐 등의 질소 함유 모노머; N-사이클로헥실 말레이미드, N-아이소프로필 말레이미드, N-라우릴 말레이미드, N-페닐 말레이미드 등의 말레이미드계 모노머; N-메틸 이타콘이미드, N-에틸 이타콘이미드, N-뷰틸 이타콘이미드, N-옥틸 이타콘이미드, N-2-에틸헥실 이타콘이미드, N-사이클로헥실 이타콘이미드, N-라우릴 이타콘이미드 등의 이타콘이미드계 모노머; N-(메트)아크릴로일옥시메틸렌 석신이미드, N-(메트)아크릴로일-6-옥시헥사메틸렌 석신이미드, N-(메트)아크릴로일-8-옥시옥타메틸렌 석신이미드 등의 석신이미드계 모노머; (메트)아크릴산 폴리에틸렌글리콜, (메트)아크릴산 폴리프로필렌글리콜, (메트)아크릴산 메톡시에틸렌글리콜, (메트)아크릴산 메톡시 폴리프로필렌글리콜 등의 글리콜계 아크릴에스터 모노머; (메트)아크릴산 테트라하이드로퍼퓨릴, 불소 (메트)아크릴레이트, 실리콘 (메트)아크릴레이트 등의 헤테로환, 할로젠 원자, 규소 원자 등을 갖는 아크릴산 에스터계 모노머; 헥세인다이올 다이(메트)아크릴레이트, (폴리)에틸렌글리콜 다이(메트)아크릴레이트, (폴리)프로필렌글리콜 다이(메트)아크릴레이트, 네오펜틸글리콜 다이(메트)아크릴레이트, 펜타에리트리톨 다이(메트)아크릴레이트, 트라이메틸올프로페인 트라이(메트)아크릴레이트, 펜타에리트리톨 트라이(메트)아크릴레이트, 다이펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시 아크릴레이트, 폴리에스터 아크릴레이트, 우레테인 아크릴레이트, 다이바이닐 벤젠, 뷰틸 다이(메트)아크릴레이트, 헥실 다이(메트)아크릴레이트 등의 다작용 모노머 등을 들 수 있다. 이들 공중합성 단량체 성분은 1종 또는 2종 이상 사용할 수 있다.
점착제로서 방사선 경화형 점착제(또는 에너지선 경화형 점착제)를 이용하는 경우, 방사선 경화형 점착제(조성물)로서는, 예를 들면, 라디칼 반응성 탄소-탄소 이중 결합을 폴리머 측쇄 또는 주쇄 중에 또는 주쇄 말단에 갖는 폴리머를 베이스 폴리머로서 이용한 내재형의 방사선 경화형 점착제나, 점착제 중에 자외선 경화성의 모노머 성분이나 올리고머 성분이 배합된 방사선 경화형 점착제 등을 들 수 있다. 또한, 점착제로서 열팽창성 점착제를 이용하는 경우, 열팽창성 점착제로서는, 예를 들면, 점착제와 발포제(특히 열팽창성 미소구)를 포함하는 열팽창성 점착제 등을 들 수 있다.
본 발명에서는, 점착제층(14b)에는, 본 발명의 효과를 손상시키지 않는 범위에서, 각종 첨가제(예를 들면, 점착 부여 수지, 착색제, 증점제, 증량제, 충전제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 가교제 등)가 포함되어 있어도 된다.
상기 가교제로서는, 특별히 제한되지 않고, 공지된 가교제를 이용할 수 있다. 구체적으로는, 가교제로서는, 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있고, 아이소사이아네이트계 가교제나 에폭시계 가교제가 적합하다. 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다. 한편, 가교제의 사용량은, 특별히 제한되지 않는다.
상기 아이소사이아네이트계 가교제로서는, 예를 들면, 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 다이아이소사이아네이트, 1,6-헥사메틸렌 다이아이소사이아네이트 등의 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소 첨가 톨릴렌 다이아이소사이아네이트, 수소 첨가 자일렌 다이아이소사이아네이트 등의 지환족 폴리아이소사이아네이트류; 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트, 자일릴렌 다이아이소사이아네이트 등의 방향족 폴리아이소사이아네이트류 등을 들 수 있고, 기타, 트라이메틸올프로페인/톨릴렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 L」], 트라이메틸올프로페인/헥사메틸렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 HL」] 등도 이용된다. 또한, 상기 에폭시계 가교제로서는, 예를 들면, N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜 에터, 네오펜틸글리콜 다이글리시딜 에터, 에틸렌글리콜 다이글리시딜 에터, 프로필렌글리콜 다이글리시딜 에터, 폴리에틸렌글리콜 다이글리시딜 에터, 폴리프로필렌글리콜 다이글리시딜 에터, 솔비톨 폴리글리시딜 에터, 글리세롤 폴리글리시딜 에터, 펜타에리트리톨 폴리글리시딜 에터, 폴리글리세롤 폴리글리시딜 에터, 솔비탄 폴리글리시딜 에터, 트라이메틸올프로페인 폴리글리시딜 에터, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레졸신 다이글리시딜 에터, 비스페놀-S-다이글리시딜 에터 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
한편, 본 발명에서는, 가교제를 이용하는 대신에, 또는 가교제를 이용함과 더불어, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
점착제층(14b)은, 예를 들면, 점착제(감압 접착제)와, 필요에 따라 용매나 그 밖의 첨가제 등을 혼합하여, 시트상의 층으로 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예를 들면, 점착제 및 필요에 따라 용매나 그 밖의 첨가제를 포함하는 혼합물을, 기재(14a) 상에 도포하는 방법, 적당한 세퍼레이터(박리지 등) 상에 상기 혼합물을 도포하여 점착제층(14b)을 형성하고, 이를 기재(14a) 상에 전사(이착(移着))하는 방법 등에 의해, 점착제층(14b)을 형성할 수 있다.
점착제층(14b)의 두께는 특별히 제한되지 않고, 예를 들면, 5μm∼300μm(바람직하게는 5μm∼200μm, 더 바람직하게는 5μm∼100μm, 특히 바람직하게는 7μm∼50μm) 정도이다. 점착제층(14b)의 두께가 상기 범위 내이면, 적절한 점착력을 발휘할 수 있다. 한편, 점착제층(14b)은 단층, 복층의 어느 것이어도 된다.
한편, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)의 두께(반도체 이면용 필름의 두께와, 기재(14a) 및 점착제층(14b)으로 이루어지는 다이싱 테이프(14)의 두께의 총 두께)로서는, 예를 들면, 7μm∼11300μm의 범위로부터 선택할 수 있고, 바람직하게는 17μm∼1600μm(더 바람직하게는 28μm∼1200μm)이다.
한편, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)에 있어서, 플립칩형 반도체 이면용 필름의 두께와, 다이싱 테이프의 점착제층의 두께의 비나, 플립칩형 반도체 이면용 필름의 두께와, 다이싱 테이프의 두께(기재 및 점착제층의 총 두께)의 비를 컨트롤하는 것에 의해, 다이싱 공정 시의 다이싱성, 픽업 공정 시의 픽업성 등을 향상시킬 수 있어, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)을 반도체 웨이퍼의 다이싱 공정∼반도체 칩의 플립칩 본딩 공정에 걸쳐 유효하게 이용할 수 있다.
(세퍼레이터)
세퍼레이터(12)로서는, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬 아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등이 사용 가능하다.
세퍼레이터(12)의 두께로서는, 바람직하게는 5∼500μm이며, 보다 바람직하게는 10∼200μm이다. 세퍼레이터(12)의 두께를 5μm 이상으로 하는 것에 의해, 안정적으로 테이프 제조할 수 있고, 500μm 이하로 하는 것에 의해, 세퍼레이터 박리를 제어할 수 있다.
(반도체 장치용 필름의 제조 방법)
본 실시형태에 따른 반도체 장치용 필름의 제조 방법에 대해, 도 1에 나타내는 반도체 장치용 필름을 예로 하여 설명한다.
우선, 세퍼레이터(12)의 편면의 전(全)면에 플립칩형 반도체 이면용 필름(16)을 형성시킨다. 구체적으로는, 플립칩형 반도체 이면용 필름(16) 형성용의 수지 조성물 용액을 세퍼레이터(12) 상에 직접 도포, 건조하는 방법을 들 수 있다.
다음으로, 플립칩형 반도체 이면용 필름(16)측으로부터, 세퍼레이터(12)에 이르는 정도의 깊이에까지 절입 깊이 Y1(도시하지 않음)을 형성한다. 이 절입 깊이 Y1의 평면시의 형상은, 첩부할 예정의 반도체 웨이퍼의 형상(도면에서는 원형)에 대응하는 형상이다. 절입 깊이는, 금형이나 커터를 이용하여 형성할 수 있다.
다음으로, 플립칩형 반도체 이면용 필름(16)의 절입 깊이보다도 외측 부분을 박리하여, 제거한다. 이에 의해, 세퍼레이터(12) 상에, 소정의 간격을 두어 복수의 플립칩형 반도체 이면용 필름(16)이 적층된 상태가 된다.
다음으로, 플립칩형 반도체 이면용 필름(16)이 적층되어 있는 면측으로부터, 플립칩형 반도체 이면용 필름(16)을 덮도록, 세퍼레이터(12) 전면에 다이싱 테이프(14)를 첩합한다. 이때, 다이싱 테이프(14)의 점착제층(14b)과 플립칩형 반도체 이면용 필름(16) 또는 세퍼레이터(12)가 첩합면이 되도록 첩합한다.
다음으로, 다이싱 테이프(14)의 기재(14a)측으로부터, 세퍼레이터(12)에 이르는 정도의 깊이에까지 절입 깊이 Y2(도시하지 않음)를 형성한다. 이 절입 깊이 Y2는 원 형상이며, 중심이 플립칩형 반도체 이면용 필름(16)의 중심과 동일하고, 직경이 플립칩형 반도체 이면용 필름(16)과 동일하거나 그보다도 큰 것으로 할 수 있다. 한편, 본 실시형태와 같이, 절입 깊이의 직경을 플립칩형 반도체 이면용 필름(16)보다도 큰 것으로 하는 경우, 이 부분에, 다이싱 링을 첩부하는 것이 가능하다. 절입 깊이는, 금형이나 커터를 이용하여 형성할 수 있다.
또한, 절입 깊이 Y2보다도 세퍼레이터(12)의 폭 방향 외측에, 긴 변을 따라 절입 깊이 Y3(도시하지 않음)을 형성한다. 절입 깊이 Y3은, 다이싱 테이프(14)의 기재(14a)측으로부터 세퍼레이터(12)에 이르는 정도의 깊이에까지 형성한다. 이 절입 깊이 Y3은, 플립칩형 반도체 이면용 필름(16)이 배치되어 있는 부분에 있어서의 외측의 부분이, 배치되어 있지 않은 부분에 있어서의 외측의 부분보다도 좁아지도록 형성할 수 있다. 구체적으로는, 플립칩형 반도체 이면용 필름(16)이 배치되어 있는 부분에 있어서의 외측의 절입 깊이 Y3은, 절입 깊이 Y2로부터의 거리가 일정해지는 원호상으로 하고, 플립칩형 반도체 이면용 필름(16)이 배치되어 있지 않은 부분에 있어서의 외측의 절입 깊이 Y3은, 상기 원호상 부분의 단부로부터 다른 쪽의 원호상 부분의 단부까지를 긴 변 방향으로 이은 직선으로 할 수 있다.
다음으로, 절입 깊이 Y2보다도 외측이고, 또한 절입 깊이 Y3보다도 내측에 있는 다이싱 테이프(14)를 세퍼레이터(12)로부터 박리하여 제거한다.
이상에 의해, 도 1에 나타내는 바와 같은 반도체 장치용 필름(10)을 얻을 수 있다.
(반도체 장치의 제조 방법)
본 실시형태에 따른 반도체 장치의 제조 방법에 대해, 도 3을 참조하면서 이하에 설명한다. 도 3은 반도체 장치용 필름(10)을 이용한 경우의 반도체 장치의 제조 방법을 나타내는 단면 모식도이다.
본 실시형태에 따른 반도체 장치의 제조 방법은,
반도체 장치용 필름(10)으로부터, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)을 박리하는 공정과,
박리된 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)의 플립칩형 반도체 이면용 필름(16) 상에, 반도체 웨이퍼(24)를 첩착하는 공정과,
플립칩형 반도체 이면용 필름(16)에 레이저 마킹을 행하는 공정과,
반도체 웨이퍼(24)를 다이싱하여 반도체 소자(26)를 형성하는 공정과,
반도체 소자(26)를 플립칩형 반도체 이면용 필름(16)과 함께, 점착제층(14b)으로부터 박리하는 공정과,
반도체 소자(16)를 피착체(28) 상에 플립칩 접속하는 공정을 적어도 구비한다.
[박리 공정]
우선, 반도체 장치용 필름(10)으로부터, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)을 박리한다.
[마운트 공정]
다음으로, 도 3(a)에서 나타내는 바와 같이, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)의 플립칩형 반도체 이면용 필름(16) 상에 반도체 웨이퍼(24)를 첩착하고, 이를 접착 유지시켜 고정한다. 이때 플립칩형 반도체 이면용 필름(16)은 미경화 상태(반경화 상태를 포함한다)에 있다. 또한, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)은, 반도체 웨이퍼(24)의 이면에 첩착된다. 반도체 웨이퍼(24)의 이면이란, 회로면과는 반대측의 면(비회로면, 비전극형성면 등으로도 칭해진다)을 의미한다. 첩착 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은, 통상, 압착 롤 등의 압압(押壓) 수단에 의해 압압하면서 행해진다.
다음으로, 플립칩형 반도체 이면용 필름(16)의 반도체 웨이퍼(24)에의 고정을 강고하게 하기 위해서, 필요에 따라, 베이킹(가열)을 행한다. 이 베이킹은, 예를 들면 80∼150℃, 0.1∼24시간의 조건에서 행한다.
[레이저 마킹 공정]
다음으로, 도 3(b)에서 나타내는 바와 같이, 다이싱 테이프(14)측으로부터 레이저 마킹용의 레이저(36)를 이용하여, 플립칩형 반도체 이면용 필름(16)에 레이저 마킹을 행한다. 레이저 마킹의 조건으로서는, 특별히 한정되지 않지만, 플립칩형 반도체 이면용 필름(16)에, 레이저[파장: 532nm]를 강도: 0.3W∼2.0W의 조건에서 조사하는 것이 바람직하다. 또한, 이때의 가공 깊이(심도)가 2μm 이상이 되도록 조사하는 것이 바람직하다. 상기 가공 깊이의 상한은 특별히 제한되지 않지만, 예를 들면, 2μm∼25μm의 범위로부터 선택할 수 있고, 바람직하게는 3μm 이상(3μm∼20μm)이며, 보다 바람직하게는 5μm 이상(5μm∼15μm)이다. 레이저 마킹의 조건을 상기 수치 범위 내로 하는 것에 의해, 우수한 레이저 마킹성이 발휘된다.
한편, 플립칩형 반도체 이면용 필름(16)의 레이저 가공성은, 구성 수지 성분의 종류나 그 함유량, 착색제의 종류나 그 함유량, 가교제의 종류나 그 함유량, 충전재의 종류나 그 함유량 등에 의해 컨트롤할 수 있다.
[다이싱 공정]
다음으로, 도 3(c)에서 나타내는 바와 같이, 반도체 웨이퍼(24)의 다이싱을 행한다. 이에 의해, 반도체 웨이퍼(24)를 소정의 사이즈로 절단해서 개편화(個片化)(소편화)하여, 반도체 칩(26)을 제조한다. 다이싱은, 예를 들면, 반도체 웨이퍼(24)의 회로면측으로부터 통상적 방법에 따라 행해진다. 또한, 본 공정에서는, 예를 들면, 다이싱 테이프(14)까지 절결을 행하는 풀컷이라 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지된 것을 이용할 수 있다. 또한, 반도체 웨이퍼(24)는, 반도체 이면용 필름을 갖는 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)에 의해 우수한 밀착성으로 접착 고정되어 있으므로, 칩 파편이나 칩 날림을 억제할 수 있음과 더불어, 반도체 웨이퍼(24)의 파손도 억제할 수 있다.
한편, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)의 익스팬드를 행하는 경우, 해당 익스팬드는 종래 공지된 익스팬드 장치를 이용하여 행할 수 있다. 익스팬드 장치는, 다이싱 링을 통해서 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)을 아래쪽으로 밀어 내리는 것이 가능한 도넛상의 외부 링과, 외부 링보다도 직경이 작고 다이싱 테이프 일체형 반도체 이면용 필름을 지지하는 내부 링을 갖고 있다. 이 익스팬드 공정에 의해, 후술하는 픽업 공정에 있어서, 이웃하는 반도체 칩끼리가 접촉하여 파손되는 것을 방지할 수 있다.
[픽업 공정]
다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)에 접착 고정된 반도체 칩(26)을 회수하기 위해서, 도 3(d)에서 나타내는 바와 같이, 반도체 칩(26)의 픽업을 행하여, 반도체 칩(26)을 플립칩형 반도체 이면용 필름(16)과 함께 다이싱 테이프(14)로부터 박리시킨다. 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지된 여러 가지의 방법을 채용할 수 있다. 예를 들면, 개개의 반도체 칩(26)을 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(13)의 기재(14a)측으로부터 니들에 의해 밀어 올리고, 밀어 올려진 반도체 칩(26)을 픽업 장치에 의해서 픽업하는 방법 등을 들 수 있다.
한편, 점착제층(14b)을 구성하는 점착제로서 방사선 경화형 점착제(또는 에너지선 경화형 점착제)를 이용하는 경우, 자외선을 조사하고 나서 픽업을 행하는 것이 바람직하다. 이에 의해 용이하게 픽업을 행하는 것이 가능해진다. 특히, 상기 레이저 마킹 공정에 있어서는, 플립칩형 반도체 이면용 필름(16)과 점착제층(14b)의 계면에 기포가 발생하는 경우가 있다. 그 때문에, 점착제층(14b)을 구성하는 점착제로서 방사선 경화형 점착제(또는 에너지선 경화형 점착제)를 이용하여, 레이저 마킹 공정의 단계에서는 점착제층(14b)과 플립칩형 반도체 이면용 필름(16)을 강고하게 첩부해서, 기포의 발생을 억제해 두고, 픽업 시에는, 방사선(또는 에너지선)을 조사해서, 점착력을 저하시켜, 용이하게 픽업을 행할 수 있도록 하는 것이 바람직하다. 한편, 픽업된 반도체 칩(26)은, 그 이면이 플립칩형 반도체 이면용 필름(16)에 의해 보호되어 있다.
[플립칩 접속 공정]
픽업한 반도체 칩(26)은, 도 3(e)에서 나타내는 바와 같이, 기판 등의 피착체에, 플립칩 본딩 방식(플립칩 실장 방식)에 의해 고정시킨다. 구체적으로는, 반도체 칩(26)을, 반도체 칩(26)의 회로면(표면, 회로 패턴 형성면, 전극 형성면 등으로도 칭해진다)이 피착체(28)와 대향하는 형태로, 피착체(28)에 통상적 방법에 따라 고정시킨다. 예를 들면, 반도체 칩(26)의 회로면측에 형성되어 있는 범프(51)를, 피착체(28)의 접속 패드에 피착된 접합용의 도전재(땜납 등)(61)에 접촉시켜 압압하면서 도전재를 용융시키는 것에 의해, 반도체 칩(26)과 피착체(28)의 전기적 도통을 확보하여, 반도체 칩(26)을 피착체(28)에 고정시킬 수 있다(플립칩 본딩 공정). 이때, 반도체 칩(26)과 피착체(28) 사이에는 공극이 형성되어 있고, 그 공극간 거리는, 일반적으로 30μm∼300μm 정도이다. 한편, 반도체 칩(26)을 피착체(28) 상에 플립칩 본딩(플립칩 접속)한 후에는, 반도체 칩(26)과 피착체(28)의 대향면이나 간극을 세정하고, 해당 간극에 봉지재(봉지 수지 등)를 충전시켜 봉지하는 것이 중요하다.
피착체(28)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판을 이용할 수 있다. 이와 같은 기판의 재질로서는, 특별히 한정되는 것은 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예를 들면, 에폭시 기판, 비스말레이미드트라이아진 기판, 폴리이미드 기판 등을 들 수 있다.
플립칩 본딩 공정에 있어서, 범프나 도전재의 재질로서는, 특별히 한정되지 않고, 예를 들면, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
한편, 플립칩 본딩 공정에서는, 도전재를 용융시켜, 반도체 칩(26)의 회로면측의 범프와, 피착체(28)의 표면의 도전재를 접속시키고 있지만, 이 도전재의 용융 시의 온도로서는, 통상, 260℃ 정도(예를 들면, 250℃∼300℃)가 되고 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름은, 반도체 이면용 필름을 에폭시 수지 등에 의해 형성하는 것에 의해, 이 플립칩 본딩 공정에 있어서의 고온에도 견딜 수 있는 내열성을 갖는 것으로 할 수 있다.
본 공정에서는, 반도체 칩(26)과 피착체(28)의 대향면(전극 형성면)이나 간극의 세정을 행하는 것이 바람직하다. 당해 세정에 이용되는 세정액으로서는, 특별히 제한되지 않고, 예를 들면, 유기계의 세정액이나, 수계의 세정액을 들 수 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 반도체 이면용 필름은, 세정액에 대한 내용제성을 갖고 있고, 이들 세정액에 대하여 실질적으로 용해성을 갖고 있지 않다. 그 때문에, 전술한 바와 같이, 세정액으로서는, 각종 세정액을 이용할 수 있어, 특별한 세정액을 필요로 하지 않고, 종래의 방법에 의해 세정시킬 수 있다.
다음으로, 플립칩 본딩된 반도체 칩(26)과 피착체(28) 사이의 간극을 봉지하기 위한 봉지 공정을 행한다. 봉지 공정은, 봉지 수지를 이용하여 행해진다. 이때의 봉지 조건으로서는 특별히 한정되지 않지만, 통상, 175℃에서 60초간∼90초간의 가열을 행하는 것에 의해, 봉지 수지의 열경화(리플로우)가 행해지는데, 본 발명은 이것에 한정되지 않고, 예를 들면 165℃∼185℃에서 수분간 큐어할 수 있다. 당해 공정에 있어서의 열처리에 있어서는, 봉지 수지뿐만 아니라 플립칩형 반도체 이면용 필름(16)의 플립칩형 반도체 이면용 필름(16)의 열경화도 동시에 행해도 된다. 이 경우, 플립칩형 반도체 이면용 필름(16)을 열경화시키기 위한 공정을 새롭게 추가할 필요가 없다. 단, 본 발명에 있어서는 이 예에 한정되지 않고, 봉지 수지의 열경화보다도 전에, 별도로, 플립칩형 반도체 이면용 필름(16)을 열경화시키는 공정을 행해도 된다.
상기 봉지 수지로서는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않고, 공지된 봉지 수지 등의 봉지재로부터 적절히 선택하여 이용할 수 있지만, 탄성을 갖는 절연 수지가 보다 바람직하다. 봉지 수지로서는, 예를 들면, 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기에 예시된 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 봉지 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나, 열가소성 수지 등이 포함되어 있어도 된다. 한편, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있고, 이와 같은 페놀 수지로서는, 상기에 예시된 페놀 수지 등을 들 수 있다.
또한, 전술한 실시형태에서는, 반도체 칩(26)과 피착체(28) 사이의 공극을, 액상의 봉지재(봉지 수지 등)를 충전시켜 봉지하는 경우에 대해 설명했지만 본 발명은 이 예에 한정되지 않고, 시트상 수지 조성물을 이용해도 된다. 시트상 수지 조성물을 이용하여 반도체 칩과 피착체 사이의 공극을 봉지하는 방법에 대해서는, 예를 들면, 일본 특허공개 2001-332520호 공보 등, 종래 공지된 방법을 채용할 수 있다. 따라서, 여기에서의 상세한 설명은 생략한다.
전술한 실시형태에서는, 다이싱 후에, 플립칩형 반도체 이면용 필름(16)을 열경화시키는 경우에 대해 설명했다. 그렇지만, 본 발명은, 이 예에 한정되지 않고, 다이싱 공정보다도 전에, 플립칩형 반도체 이면용 필름(16)을 열경화시켜도 된다. 이 경우, 당해 열경화시키는 공정에 있어서의 열에 의해, 다이싱 테이프 일체형 반도체 이면용 필름이 가열되었다고 하여도, 다이싱 테이프와 플립칩형 반도체 이면용 필름 사이의 박리력의 상승이 억제되어 있다. 따라서, 픽업 공정에 있어서의 박리 불량이 억제된다.
한편, 상기 봉지 공정의 후, 필요에 따라, 열처리(리플로우 공정)를 행해도 된다. 이 열처리 조건으로서는 특별히 한정되지 않지만, 반도체기술협회(JEDEC)에 의한 규격에 준하여 행할 수 있다. 예를 들면, 온도(상한)가 210∼270℃의 범위에서, 그 시간이 5∼50초로 행할 수 있다. 당해 공정에 의해, 반도체 패키지를 기판(마더 보드 등)에 실장할 수 있다.
본 발명의 다이싱 테이프 일체형 반도체 이면용 필름을 이용하여 제조된 반도체 장치는, 플립칩 실장 방식으로 실장된 반도체 장치이므로, 다이 본딩 실장 방식으로 실장된 반도체 장치보다도, 박형화, 소형화된 형상이 되고 있다. 이 때문에, 각종의 전자 기기·전자 부품 또는 그들의 재료·부재로서 적합하게 이용할 수 있다. 구체적으로는, 본 발명의 플립칩 실장된 반도체 장치가 이용되는 전자 기기로서는, 이른바 「휴대 전화」나 「PHS」, 소형 컴퓨터(예를 들면, 이른바 「PDA」(휴대 정보 단말), 이른바 「노트북 컴퓨터」, 이른바 「넷북(상표)」, 이른바 「웨어러블 컴퓨터」 등), 「휴대 전화」 및 컴퓨터가 일체화된 소형 전자 기기, 이른바 「디지털 카메라(상표)」, 이른바 「디지털 비디오 카메라」, 소형 텔레비전, 소형 게임 기기, 소형 디지털 오디오 플레이어, 이른바 「전자 수첩」, 이른바 「전자 사전」, 이른바 「전자 서적」용 전자 기기 단말, 소형 디지털 타입의 시계 등의 모바일형의 전자 기기(휴대 운반 가능한 전자 기기) 등을 들 수 있지만, 물론, 모바일형 이외(설치형 등)의 전자 기기(예를 들면, 이른바 「데스크탑 컴퓨터」, 박형 텔레비전, 녹화·재생용 전자 기기(하드 디스크 레코더, DVD 플레이어 등), 프로젝터, 마이크로머신 등) 등이어도 된다. 또한, 전자 부품, 또는 전자 기기·전자 부품의 재료·부재로서는, 예를 들면, 이른바 「CPU」의 부재, 각종 기억 장치(이른바 「메모리」, 하드 디스크 등)의 부재 등을 들 수 있다.
실시예
이하에, 이 발명의 적합한 실시예를 예시적으로 상세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 이 발명의 요지를 그들만으로 한정하는 취지인 것은 아니다. 한편, 이하에 있어서, 부라는 것은 중량부를 의미한다.
<반도체 이면용 필름의 제작>
아크릴산 뷰틸-아크릴로나이트릴을 주성분으로 하는 아크릴산 에스터계 폴리머(상품명 「SG-P3」, 나가세켐텍스주식회사제) 100부에 대하여, 에폭시 수지(DIC사제, HP-4700) 53부, 페놀 수지(메이와화성(주)제, MEH-7851H) 69부, 구상(球狀) 실리카(주식회사아드마텍스사제, SE-2050-MCV) 153부, 염료(ORIPAS B-35, 오리엔트화학공업제) 7부를 메틸 에틸 케톤에 용해시켜 농도 23.6중량%가 되도록 조정했다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리된 두께가 50μm인 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께 25μm의 반도체 이면용 필름 A를 제작했다.
<반도체 이면용 필름의 겔 분율의 측정>
반도체 이면용 필름 A로부터 약 1.0g을 샘플링하여 정밀 칭량하고(시료의 중량), 해당 샘플을 메쉬상 시트로 싼 후, 약 50ml의 에탄올 중에 실온에서 1주일 침지시켰다. 그 후, 용제 불용분(메쉬상 시트의 내용물)을 에탄올로부터 취출하고, 130℃에서 약 2시간 건조시키고, 건조 후의 용제 불용분을 칭량하여(침지·건조 후의 중량), 하기 식(a)로부터 겔 분율(중량%)을 산출했다. 그 결과, 겔 분율은 95중량%였다.
겔 분율(중량%) = [(침지·건조 후의 중량)/(시료의 중량)]×100 (a)
<반도체 이면용 필름의 23℃에서의 인장 저장 탄성률의 측정>
반도체 이면용 필름 A의 탄성률은, 다이싱 테이프에 적층시키지 않고서, 반도체 이면용 필름 A를 제작하고, 레오메트릭사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 인장 모드로, 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께: 0.2mm로, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기 하, 소정의 온도(23℃)에서 측정하여, 얻어진 인장 저장 탄성률 E'의 값으로 했다. 그 결과, 23℃에서의 인장 저장 탄성률은 4.1GPa였다.
<다이싱 테이프의 준비>
다이싱 테이프 A로서, 닛토덴코(주)사제의 V-8AR을 준비했다. 한편, V-8AR은 두께 65μm의 기재(재질: 염화바이닐)와 두께 10μm의 점착제층으로 이루어지는 다이싱 테이프이다.
<세퍼레이터의 준비>
세퍼레이터 A로서, 미쓰비시화학폴리에스터필름주식회사사제의 다이아호일 MRA38을 준비했다. 한편, 세퍼레이터 A는, 재질이 폴리에틸렌 테레프탈레이트이며, 두께가 38μm이다.
<반도체 장치용 필름의 작성>
세퍼레이터 A, 다이싱 테이프 A, 및 반도체 이면용 필름 A를 이용하여, 상기 실시형태에 기재된 방법에 의해 도 1, 도 2에서 나타내는 바와 같은 반도체 장치용 필름을 작성했다. 이때, 실시예 1∼3, 및 비교예 1∼2에 있어서, A∼H의 치수만 달리 하여 반도체 장치용 필름을 작성했다. 각 실시예, 비교예에 있어서의 A∼H의 치수는 이하와 같다.
(실시예 1)
A: 390mm
B: 370mm
C: 330mm
D: 380mm
E: 30mm
F: 10mm
G: 9.5mm
H: 45mm
세퍼레이터 A에 첩부된 다이싱 테이프 부착 플립칩형 반도체 이면용 필름의 매수: 50매
(실시예 2)
A: 390mm
B: 370mm
C: 330mm
D: 380mm
E: 30mm
F: 10mm
G: 5mm
H: 45mm
세퍼레이터 A에 첩부된 다이싱 테이프 부착 플립칩형 반도체 이면용 필름의 매수: 50매
(실시예 3)
A: 390mm
B: 370mm
C: 330mm
D: 380mm
E: 30mm
F: 10mm
G: 2mm
H: 45mm
세퍼레이터 A에 첩부된 다이싱 테이프 부착 플립칩형 반도체 이면용 필름의 매수: 50매
(비교예 1)
A: 390mm
B: 370mm
C: 330mm
D: 380mm
E: 30mm
F: 10mm
G: 1mm
H: 45mm
세퍼레이터 A에 첩부된 다이싱 테이프 부착 플립칩형 반도체 이면용 필름의 매수: 50매
(비교예 2)
A: 390mm
B: 370mm
C: 330mm
D: 380mm
E: 30mm
F: 10mm
G: 0mm
H: 45mm
세퍼레이터 A에 첩부된 다이싱 테이프 부착 플립칩형 반도체 이면용 필름의 매수: 50매
(감긴 흔적 평가)
실시예 및 비교예의 반도체 장치용 필름을, 직경이 8.9cm인 권심에 권취했다. 이때의 반도체 장치용 필름에 가한 권취 장력은 15N/m로 했다. 그 후, 1주일 동안, 실온(25℃)에서 보존했다.
보존 후, 감기 시작부터 세어, 1매째의 다이싱 테이프 부착 플립칩형 반도체 이면용 필름(권심에 가장 가까운 필름)을 박리했다. 다음으로, 박리된 다이싱 테이프 부착 플립칩형 반도체 이면용 필름에 있어서의 반도체 이면용 필름에 생긴 감긴 흔적의 최대 깊이를, 촉침식 표면 형상 측정기를 이용하여 측정했다. 감긴 흔적의 최대 깊이가 1μm 이하인 경우를 ○, 1μm를 초과하는 경우를 ×로서 평가했다. 결과를 표 1에 나타낸다.
Figure pat00001
10: 반도체 장치용 필름
11: 권심
12: 세퍼레이터
13: 다이싱 테이프 부착 플립칩형 반도체 이면용 필름
14: 다이싱 테이프
16: 플립칩형 반도체 이면용 필름
18: 외측 시트
24: 반도체 웨이퍼
26: 반도체 소자
28: 피착체
36: 레이저

Claims (7)

  1. 장척의 세퍼레이터와,
    상기 세퍼레이터 상에, 1열로 소정의 간격을 두어 배치된 복수의 다이싱 테이프 부착 플립칩형 반도체 이면용 필름과,
    상기 다이싱 테이프 부착 플립칩형 반도체 이면용 필름보다도 외측에 배치되고, 또한, 상기 세퍼레이터의 긴 변을 포함하도록, 상기 세퍼레이터 상에 적층된 외측 시트
    를 구비하고,
    상기 다이싱 테이프 부착 플립칩형 반도체 이면용 필름은, 다이싱 테이프와, 상기 다이싱 테이프 상에, 상기 다이싱 테이프로부터 밀려나오지 않는 태양으로 적층된 플립칩형 반도체 이면용 필름을 갖는 구성이며,
    상기 세퍼레이터와 상기 다이싱 테이프 부착 플립칩형 반도체 이면용 필름은, 상기 세퍼레이터와 상기 플립칩형 반도체 이면용 필름을 첩합면으로 하여 적층되어 있고,
    상기 외측 시트의 가장 폭이 좁은 부분의 길이를 G, 상기 세퍼레이터의 긴 변으로부터 상기 다이싱 테이프까지의 길이를 F로 했을 때, 상기 G가 상기 F의 0.2배∼0.95배의 범위 내인 것을 특징으로 하는 반도체 장치용 필름.
  2. 제 1 항에 있어서,
    상기 G는 2mm 이상인 것을 특징으로 하는 반도체 장치용 필름.
  3. 제 1 항에 있어서,
    상기 세퍼레이터의 긴 변으로부터 상기 플립칩형 반도체 이면용 필름까지의 길이를 E로 했을 때, 상기 E가 상기 F의 1배∼5배의 범위 내인 것을 특징으로 하는 반도체 장치용 필름.
  4. 제 1 항에 있어서,
    상기 플립칩형 반도체 이면용 필름의 두께는 5∼100μm의 범위 내인 것을 특징으로 하는 반도체 장치용 필름.
  5. 제 1 항에 있어서,
    롤상으로 권회되어 있는 것을 특징으로 하는 반도체 장치용 필름.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 반도체 장치용 필름으로부터, 다이싱 테이프 부착 플립칩형 반도체 이면용 필름을 박리하는 공정과,
    박리된 상기 다이싱 테이프 부착 플립칩형 반도체 이면용 필름의 플립칩형 반도체 이면용 필름 상에, 반도체 웨이퍼를 첩착하는 공정과,
    상기 플립칩형 반도체 이면용 필름에 레이저 마킹을 행하는 공정과,
    상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정과,
    상기 반도체 소자를 상기 플립칩형 반도체 이면용 필름과 함께, 상기 점착제층으로부터 박리하는 공정과,
    상기 반도체 소자를 피착체 상에 플립칩 접속하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 6 항에 기재된 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 하는 반도체 장치.
KR1020160051976A 2015-04-30 2016-04-28 반도체 장치용 필름, 반도체 장치의 제조 방법, 및 반도체 장치 KR20160129753A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-092992 2015-04-30
JP2015092992A JP2016213236A (ja) 2015-04-30 2015-04-30 半導体装置用フィルム、及び、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20160129753A true KR20160129753A (ko) 2016-11-09

Family

ID=57205197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160051976A KR20160129753A (ko) 2015-04-30 2016-04-28 반도체 장치용 필름, 반도체 장치의 제조 방법, 및 반도체 장치

Country Status (5)

Country Link
US (1) US20160322251A1 (ko)
JP (1) JP2016213236A (ko)
KR (1) KR20160129753A (ko)
CN (1) CN106084604A (ko)
TW (1) TW201700675A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6954067B2 (ja) * 2017-12-07 2021-10-27 昭和電工マテリアルズ株式会社 電子部品の製造方法、仮保護用樹脂ロール、及び仮保護用樹脂フィルム
JPWO2019146604A1 (ja) * 2018-01-24 2021-02-04 リンテック株式会社 長尺積層シートの巻収体
WO2019146605A1 (ja) * 2018-01-24 2019-08-01 リンテック株式会社 長尺積層シートおよびその巻収体
JP2019151745A (ja) * 2018-03-02 2019-09-12 日東電工株式会社 剥離材付き接着シートの巻回体
TWI700347B (zh) * 2018-09-25 2020-08-01 宏凌先進科技有限公司 應用於濺鍍製程的半導體封裝遮蔽膠料及其遮蔽與濺鍍製程
KR20210141481A (ko) * 2019-03-15 2021-11-23 린텍 가부시키가이샤 지지 시트 부착 필름상 소성 재료, 롤체, 적층체, 및 장치의 제조 방법
JP7333211B2 (ja) 2019-06-21 2023-08-24 リンテック株式会社 保護膜形成用複合シート、及び保護膜付き半導体チップの製造方法
US11538787B2 (en) * 2020-10-30 2022-12-27 Advanced Semiconductor Engineering, Inc. Method and system for manufacturing a semiconductor package structure
CN112289700A (zh) * 2020-12-08 2021-01-29 西安奕斯伟硅片技术有限公司 一种硅片检测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199541A (ja) 2009-01-30 2010-09-09 Nitto Denko Corp ダイシングテープ一体型ウエハ裏面保護フィルム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5157208B2 (ja) * 2006-03-20 2013-03-06 日立化成株式会社 ダイボンドダイシングシート
JP5580719B2 (ja) * 2009-12-24 2014-08-27 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP5528936B2 (ja) * 2010-07-28 2014-06-25 日東電工株式会社 フリップチップ型半導体裏面用フィルム
KR102316283B1 (ko) * 2011-05-16 2021-10-21 젠자임 코포레이션 메토트렉세이트를 이용한 면역 관용의 유도
JP2013149737A (ja) * 2012-01-18 2013-08-01 Nitto Denko Corp フリップチップ型半導体装置の製造方法
TWI647295B (zh) * 2012-10-05 2019-01-11 日商琳得科股份有限公司 具有保護膜形成層的切割薄片及晶片的製造方法
JP6170678B2 (ja) * 2013-01-09 2017-07-26 リンテック株式会社 半導体ウエハ加工用シートおよびその製造方法
CN105074878B (zh) * 2013-03-27 2017-08-04 琳得科株式会社 保护膜形成用复合片

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199541A (ja) 2009-01-30 2010-09-09 Nitto Denko Corp ダイシングテープ一体型ウエハ裏面保護フィルム

Also Published As

Publication number Publication date
US20160322251A1 (en) 2016-11-03
JP2016213236A (ja) 2016-12-15
CN106084604A (zh) 2016-11-09
TW201700675A (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
KR101581643B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름을 이용하는 반도체 장치의 제조 방법
US9679797B2 (en) Dicing-tape integrated film for backside of semiconductor and method of manufacturing semiconductor device
KR101312188B1 (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR101484809B1 (ko) 플립칩형 반도체 이면용 필름 및 그의 용도
KR101321663B1 (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR101596199B1 (ko) 반도체 장치 제조용 필름, 반도체 장치 제조용 필름의 제조 방법, 및 반도체 장치의 제조 방법
KR101823676B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
JP5249290B2 (ja) フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
KR20160129753A (ko) 반도체 장치용 필름, 반도체 장치의 제조 방법, 및 반도체 장치
JP6530242B2 (ja) 半導体裏面用フィルム及びその用途
US9324616B2 (en) Method of manufacturing flip-chip type semiconductor device
US20150364357A1 (en) Dicing-tape integrated film for backside of semiconductor and method of manufacturing semiconductor device
KR20140012207A (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR101688237B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
JP5580719B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
KR20140074816A (ko) 다이싱 테이프 일체형 접착 시트, 다이싱 테이프 일체형 접착 시트를 이용한 반도체 장치의 제조 방법 및 반도체 장치
WO2012102270A1 (ja) 半導体装置の製造方法
KR20110074471A (ko) 플립 칩형 반도체 후면용 필름
KR20180013715A (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
KR20150097446A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
JP2014123743A (ja) ダイシングテープ一体型半導体裏面用フィルム
KR20160129757A (ko) 일체형 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법
JP2018148218A (ja) 半導体装置用フィルム、及び、半導体装置の製造方法
JP6387047B2 (ja) ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
JP2017123488A (ja) 半導体装置用フィルム、及び、半導体装置の製造方法