JPH0265197A - 多層プリント基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 高周波信号を処理する通信用回路等のプリント基板に関
し、 プリント基板上の素子又は部品相互間の接続を容易にし
、また、干渉に対して影響を受は難くすることを目的と
し、 少くとも、ストリップ導体が形成されたストリップ導体
層と、該ストリップ導体層を被包するようにその両側に
積層された第１および第２の誘電体層と、該ストリップ
導体層と対向する側において該誘電体層のそれぞれの面
に全面的に形成された第１および第２の導体層とを有し
、これらが所定の特性インピーダンスを有するダイエレ
クトリック・ローデツド・ストリップラインを構成する
ように形成され、該導体層および該誘電体層を貫通して
多層プリント基板の素子装着面から該ストリップ導体に
スルーホールが接続され、該スルーホールおよび該ダイ
エレクトリック・ローデツド・ストリップラインを介し
て、プリント板装着素子相互間を接続するように構成す
る。

〔産業上の利用分野〕

本発明は、回路素子、部品を装着し、これらの相互を接
続するプリントａ板に関するものであり、特に、同軸ケ
ーブルを用いて接続を行うような、高周波信号処理回路
用のプリント基板であって、配線接続を容易にし、更に
、相互干渉を少なくする多層プリント基板に関する。

などの二次的障害が発生することがあり、その対策が難
しい。また、同軸ケーブルは、ある半径以下では曲げる
ことはできないから、ケーブル布線設計に制限が多い。

このため、基板上の部品、素子の配量の制約が生じ、効
率の良い実装が難しく、又、部品配置によって、信号間
の干渉、特性劣化が発生するという問題に遭遇している
。

本発明は、直流から２００ＭＨｚ程度までの周波数の信
号を処理する回路を、容易かつ干渉を生じさせずに形成
することが可能なプリント基板を提供することにある。

〔従来の技術、および、発明が解決しようとする課題〕

中間周波からマイクロ波にかけた高速信号を処理する回
路をプリント基板上で構成する場合、同軸ケーブルを用
いて部品又は素子相互間の接続を行なっている。

しかしながら同軸ケーブルを用いた場合、ケーブル布線
経路によって信号間に相互干渉が生じる〔課題を解決す
るための手段〕 上述した課題を解決するため、本発明においては、同軸
ケーブルを用いることなく、同軸ケーブルに代えてプリ
ント基板内にダイエレクトリック・ローデツド・ストリ
ップラインを形成し、このストリップラインをスルーホ
ール（又はピアホール）で接続する多層プリント基板を
提供する。

すなわら、本発明の多層プリント基板は、第１図（ａ）
（ｂ）にその原理ブロック図を示すように、少くとも、
ストリップ導体２２−１　、２２−２が形成されたスト
リップ導体層２２と、該ストリップ導体層を被包するよ
うにその両側に積層された第１および第２の誘電体層１
２　、１３と、該ストリップ導体層と対向する側におい
て該誘電体層のそれぞれの面に全面的に形成された第１
および第２の導体１２１　、２３とを有し、これらが所
定の特性インピーダンスを有するダイエレクトリック・
ローデツド・ストリップラインを構成するように形成さ
れ、さらに、該導体層２１又は２３および該誘電体層１
２又は１３を貫通して多層プリント基板の素子装着面１
００　、２００から該ストリップ導体にスルーホール３
１　、３２が接続される。

該スルーホールおよび該ダイエレクトリック・ローデツ
ド・ストリップラインを介して、プリント板装着素子相
互間を接続する。

尚、第１図（ａ）は外観図、第１図（ｂ）は、第１図（
ａ）の線Ａ−Ａ　’における部分断面図を示す。

〔作　用〕

第１図（ｂ）に図示の如（、導体層２１　、２３の間に
誘電体層１２　、１３が挿入され、この誘電体層にスト
リップ導体２２−１　、２２−２が埋設された構成が、
所定の特性インピーダンスＺ０のストリップライン４１
　、４２を構成する。このストリップラインを「ダイエ
レクトリック・ローデツド・ストリップライン（ＤＬＳ
Ｌ）と呼ぶ。ＤＨ５Ｌの特性インピーダンスＺ０は、誘
電体層１２　、１３の誘電率と、その厚さｂ、ス［・リ
ップ導体の幅Ｗ、厚さ【とした場合、例えば、ｔ／Ｗ＜
０．１１の場合、次式で表わされる（例えば、”５ＴＲ
ＩＰ　ＬＩＮＥ　ＣＩＲＣＵＩＴ　ＤＥＳＩＧＮ″ｐｐ
、３３−３７゜Ｍｉｃｒｏｗａｖｅ　Ａｓ５ｏｃｉａｔ
ｅｓ　Ｂｕｒｌｉａｇｔｏｎ、　Ｍａｓｓ、）。

またストリップ導体２２−１の幅が充分広く、ｗ　／　
ｂ≧０．３５の場合、特性インピーダンスＺｏは、次式
で表わされる。

但し、ａ宜　＋ａＺ　　二定数 に＝ｆ　　（ε、ｔ／ｂ）　　　　　　　・・・（４）
ＯＬ　Ｓ　Ｌの構造条件によっては、種々の特性インピ
ーダンスが定義できる。

以上のことから、第１図（ａ）（ｂ）に図示の構造によ
り、所定の特性インピーダンスを有するＤ　Ｌ　Ｓ　ｌ
、がプリント基板内に形成できることが判る。

この０ＬＳＬにスルーホール３１　、３２を接続するこ
とにより、プリント基板上、１００　、２００の部品８
１　、８２相互間を、同軸ケーブルと同等の機能を有す
るＤＬＳＬによって、接続することができる。すなわち
、プリント基板内のＤＬＳＬを介して特性インピーダン
スをもって接続される。

部品はプリント基板１の両面１００　、２００に装着可
能である。

ＤＬＳＬは複数形成させることができる。この場合、Ｄ
ＬＳＬ相互が干渉し合わないようにしておく。その１つ
は、所定の距離を離すことであり（参照、前出の文献ｐ
ｐＨ１〜１１６）、０ＬＳＬをシールドすることである
。

尚、Ｗ体層２１　、２３が上下に設けられているので、
プリント基板の垂直方向においては、他からの干渉、他
への干渉はない。導体層２１　、２３は接地される。

〔実施例〕

本発明の第１の実施例の多層プリント基板の断面図、お
よびその部分拡大図を第２図および第３図に示す。

第２図の多層プリント基板は、先ず誘電体層１４が形成
され、導体層２３が形成され、誘電体層１３が形成され
、その上に所定のパターンのストリップ導体２２−１〜
２２−３が形成され、その上にストリップ導体を被包す
るように誘電体層１２が形成され、導体層２１が形成さ
れ、誘電体層１１が形成された、いわゆる多層プリント
基板構造となっている。この構造において、基板の部品
装着面１００　、２００の両側から、ストリップ導体２
２１〜２２−３に接続する穴が形成され導電性部材が充
填されてスルーホール３１〜３３が形成される。

誘電体層１１〜１４の厚さ１１〜１４はそれぞれ、０．
３鰭であり、導体層２１　、２３、ストリップ導体層２
２、の厚さｔは２０Ｉ！ｒｎである。従って、多層プリ
ント基板の全体の厚さ１　＝　１．２ｔｍである。また
誘電体層１２　、１３の厚さｂ　＃　０．６　ｍ＋であ
る。誘電体としては、例えばエポキシ−ガラス、エポキ
シ−テトロン等であり、その誘電率εは４〜５．３〜４
である。ストリップ導体２２−１　、２２−２の幅Ｗは
、例えば、ｗ＝１００−であり、上記条件の下、特性イ
ンピーダンス、例えば、Ｚｏ＝７５Ω、を満足するよう
に決められる。

ここで、隣接するストリップ導体２２−１　、２２−２
が余り近づきすぎると相互干渉が生じる。そこで、両者
の間隔Ｓを相互干渉が生じないように光分離しておく。

例えばｓ＞ｉｏｂとする。

本発明の第２実施例の多層プリント基板の構成図を第４
図（ａ）（ｂ）に示す。第４図（ａ）は第２図の部分断
面図、第４図（ｂ）は第４図（ａ）の線ｖ−ｖ　’にお
ける平面図である。

この実施例は、第３図に図示の如く、隣接するストリッ
プ導体相互を距離Ｓだけ離す代わりに、ストリップ導体
２２−１をその両側にプリント基板の垂直方向に貫通す
る複数のスルーホール９５−１〜９５−７　、９６−１
〜９６−７を設け、ストリップ導体２２−１を電気的に
シールドするようにしたものである。これらスルーホー
ルは接地される。

隣接するスルーホールの間隔ｐは、理論的にはλ／４以
下であればよい（λはシールドしようとする信号の波長
である）、信号処理回路の最高周波数を２００ＭＨｚと
した場合、ストリップ導体２２−１から他の回路、又は
他の回路からストリップ導体２２−１への干渉をなくす
には、ｐ＝３７．５ｃｍ以下であればよい。実際には、
余裕をみて、更に１／１０程度にして数センチメートル
ピッチでスルーホールを設ければよい。

本発明の実施に当っては、以上に述べたものの他、種々
の変形形態を採ることができる。例えば、多層プリント
基板としては、Ｄ　Ｌ　Ｓ　Ｌを複数段形成させること
ができ、この場合、導体層２１　、２３は隣接する上下
のＤＬＳＬと共用することができる。

本発明の多層プリント基板は、直流〜２００Ｍｌ１ｚ程
度までの信号処理回路に好適に用いられ得る。

尚、低周波信号処理用配線は、従来と同様、基板面に配
線パターンを形成して行う。

〔発明の効果〕

以上述べたように、本発明においては、ダイエレクトリ
ック・ローデツド・ストリップラインを内蔵し、このス
トリップラインをスルーホールを介して接続する多層プ
リント基板を形成することにより、同軸ケーブルを用い
ることなく、コンパクトで、プリント基板に装着する回
路部品の配置の制約を受けない、プリント基板回路を構
成することができる。

【図面の簡単な説明】

第１図（ａ）（ｂ）は本発明の多層プリント基板の原理
ブロック図、 第２図〜第４図（ａ）（ｂ）は本発明の実施例の多層プ
リント基板を示す図である。 （符号の説明） １・・・多層プリント基板、 １１〜１４・・・誘電体層、　　２１　、２３・・・導
体層、２２・・・マイクロストリップ導体層、２２−１
　、２２−２・・・マイクロストリップ導体、３１　、
３２・・・スルーホール、 ４１　、４２・・・ダイエレクトリック・ローデツド・
ストリップ・ライン（ＤＬＳＬ）、 ８１・・・部品、　　　　　１．００．２００・・・部
品装着面。 本発明の第１実施例の多層プリント板部分断面区名 ＝ 第２図の部分拡大図 名 ニ （ａ） 断面図 本発明の第２実施例の多層プリント板構成区名 図

Claims (1)

【特許請求の範囲】
1. １．少くとも、ストリップ導体（２２−１，２２−２）
   が形成されたストリップ導体層（２２）と、該ストリッ
   プ導体層を被包するようにその両側に積層された第１お
   よび第２の誘電体層（１２，１３）と、該ストリップ導
   体層と対向する側において該誘電体層のそれぞれの面に
   全面的に形成された第１および第２の導体層（２１，２
   ３）とを有し、これらが所定の特性インピーダンスを有
   するダイエレクトリック・ローデツド・ストリップライ
   ンを構成するように形成され、 該導体層（２１又は２３）および該誘電体層（１２又は
   １３）を貫通して多層プリント基板の素子装着面（１０
   ０，２００）から該ストリップ導体にスルーホール（３
   １，３２）が接続され、 該スルーホールおよび該ダイエレクトリック・ローデッ
   ド・ストリップラインを介して、プリント板装着素子相
   互間を接続するように構成したことを特徴とする、多層
   プリント基板。