JPH0878912A

JPH0878912A - ストリップ線路を有する多層回路基板

Info

Publication number: JPH0878912A
Application number: JP6206517A
Authority: JP
Inventors: Tomoo Nishino; 智雄西野; Hiroki Uemura; 浩樹植村; Takeshi Hasegawa; 健長谷川
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1994-08-31
Filing date: 1994-08-31
Publication date: 1996-03-22

Abstract

(57)【要約】【目的】ストリップ線路から放射される電磁ノイズを有
効に遮断することができ、しかもシールドケースを不要
にし、端子電極の形成位置に制約のないストリップ線路
を有する多層回路基板を提供する。【構成】本発明のストリップライン線路を有する多層回
路基板１０は、複数の誘電体層１ａ〜１ｆを積層して成
る積層誘電体基板１内に、誘電体層１ｅ、１ｄに挟持さ
れるストリップ線路２を、誘電体層１ｄ、１ｅを介して
２つの接地導体膜３、４を配置するとともに、前記誘電
体層１ｄ、１ｅの厚み方向に、ストリップ線路導２を取
り囲むように、両接地導体膜３、４と接続する垂直接地
導体５、６を形成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高周波電圧制御発振回
路（ＶＣＯ）などに用いられ、ストリップ線路を有する
多層回路基板。

【０００２】

【従来の技術】従来より、高周波発振装置、例えば電圧
制御発振回路（ＶＣＯ）は、図６に示すように、図中、
Ｘはストリップ線路ＭＳＬ₁、ＭＳＬ₂バリキャップダ
イオードＣｖ、コンデンサＣ₁〜Ｃ₄から成る共振回路
部であり、Ｙは、発振用トランジスタ、抵抗、コンデン
サなどから成る負性抵抗回路部であり、Ｚは増幅用トラ
ンジスタ、ストリップ線路、抵抗、コンデンサなどから
成る増幅回路部である。

【０００３】このような高周波発振装置において、共振
回路部Ｘにはストリップ線路ＭＳＬ₁が形成された誘電
体基板が用いられていた。

【０００４】しかし、近時、電子機器、通信機器の小型
化に伴い、回路部品の小型化が重要となっている。

【０００５】このため、ストリップ線路を形成した誘電
体基板を積層化して、この多層回路基板に、ストリップ
線路ＭＳＬの他に、他の回路配線、各種電子部品を実装
していた。

【０００６】しかし、単にストリップ線路ＭＳＬを積層
誘電体基板上に形成し、内部に回路配線を形成した場
合、信号輻射が発生して、他の回路基板に悪影響を与え
ることがある。また、外部の電磁ノイズが影響して、ス
トリップ線路ＭＳＬを含む回路に誤動作を起こすことが
ある。

【０００７】このような悪影響を軽減するために、スト
リップ線路をトリプレート型、即ち、積層誘電体基板を
構成する２層の誘電体層間にストリップ線路を形成し、
この誘電体層のの外部側表面に夫々接地導体膜を形成し
ていた。

【０００８】さらに、例えば、特開平４−３２８９０３
に示す発振器では、トリプレート型のストリップ線路を
含む基板の端面に、シールド導体膜を形成し、さらに、
基板の上部がシールドケースを被覆していた。

【０００９】

【発明が解決しようとする課題】しかし、特開平４−３
２８９０３に示すストリップ線路を有する誘電体基板で
は、基板端面の接地導体膜、シールドケースに囲まれた
積層基板内に、所定内部回路配線を形成しても、このス
トリップ線路の不要輻射によって、基板内部の回路配線
に悪影響をあたえ、安定した回路動作が出来なかった。

【００１０】また、積層基板端面の全周にわたり接地導
体膜、またはシールドケースに覆われているた、外部の
回路基板の電気接続部分が基板の裏面に限られることに
なるため、端子電極の配置などに制約があり、取扱が困
難な多層回路基板となってしまう。

【００１１】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、ストリップ線路から放射され
る電磁ノイズを有効に遮断することができ、しかもシー
ルドケースを不要にし、端子電極の形成位置に制約のな
いストリップ線路を有する多層回路基板を提供すること
にある。

【００１２】

【課題を解決するための手段】本発明のストリップ線路
を有する多層回路基板は、複数の誘電体層を積層して成
る積層基板に、ストリップ線路導体膜と、該ストリップ
線路導体膜を間に誘電体層を介して挟む２つの接地導体
膜とを夫々配置するとともに、前記ストリップ線路導体
膜を取り囲むように、前記両接地導体膜間の誘電体層
に、該両接地導体膜と電気的に接続する垂直接地導体を
複数形成したものである。

【００１３】

【作用】本発明によれば、ストリップ線路の不要な輻射
の中で、厚み方向の輻射に対しては、ストリップ線路を
挟持する誘電体層を介して配置された２つの接地導体膜
によって有効に遮断することができる。また、ストリッ
プ線路の不要な輻射の中で、水平方向の輻射に対して
は、ストリップ線路を挟持する誘電体層の厚み方向に、
ストリップ線路を囲むように形成された垂直接地導体に
よって有効に遮断することができる。

【００１４】従って、積層誘電体基板に内装したストリ
ップ線路の不要な輻射を、実質的にストリップ線路の領
域で遮断することができるため、ストリップ線路に接続
する他の回路配線を、同じ積層誘電体基板に内装した
り、基板の表面に形成しても、その回路配線などに悪影
響を与えることがなく、全体の回路の安定化が達成され
る。

【００１５】また、基板端面の全周にわたり接地導体膜
を形成したり、シールドケースを被覆する必要がないた
め、例えば、基板の端面に端面電極を形成することもで
き、他のプリント配線基板などとの接続構造が容易とな
る。

【００１６】

【実施例】以下、本発明のストリップ線路を有する多層
回路基板を図面に基づいて説明する。

【００１７】図１は、本発明のストリップ線路を有する
多層回路基板の断面図であり、図２は一部破断状態の斜
視図である。

【００１８】尚、この多層回路基板は、図６に示した典
型的な高周波発振回路の少なくともストリップ線路ＭＳ
Ｌ₁を形成し、さらに、ストリップ線路ＭＳＬ₁以外の
所定回路を、基板の表面や内部に形成したものである
が、図では、表面の配線パターンや抵抗、バリキャップ
ダイオード、コンデンサ、トランジスタなど各種電子部
品を省略した。

【００１９】図１、図２において、１０は多層回路基板
であり、１は積層誘電体基板、２はストリップ線路導体
膜（以下、ストリップ線路という）、３、４は接地導体
膜、５、６は垂直接地導体、７は内部配線導体、８はビ
アホール導体である。

【００２０】積層誘電体基板１は、例えば６層の誘電体
層１ａ〜１ｆが積層して構成されている。誘電体層１ａ
〜１ｆは、例えば所定誘電率を有するアルミナやチタン
酸バリウムなどのセラミック、またはこれらのセラミッ
クとガラス成分を混合したガラス−セラミック材料など
が例示できる。この誘電体層１ａ〜１ｆの１層あたりの
厚みは４０〜２００μｍ程度である。

【００２１】ストリップ線路２は、積層誘電体基板１の
誘電体層１ｄと１ｅとの層間に形成されている。ストリ
ップ線路２の材料は、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄな
どのＡｇ合金）、Ｃｕ系などの低抵抗材料や、モリブデ
ン、タングステンなどの高融点材料などが例示できる。

【００２２】接地導体膜３、４は、ストリップ線路２を
挟持する誘電体層１ｄ、１ｅの外表面側、即ち、誘電体
層１ｃと１ｄとの層間、誘電体層１ｄと１ｅとの層間
に、ストリップ線路２の形成領域を含む比較的広い領域
に形成されている。即ち接地導体膜３は誘電体層１ｃ
と１ｄとの層間に、接地導体膜４は誘電体層１ｄと１ｅ
との層間に形成されている。接地導体膜３、４の材料
は、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）、
Ｃｕ系などの低抵抗材料や、モリブデン、タングステン
などの高融点材料などが例示できる。

【００２３】垂直接地導体５、６は、ストリップ線路２
を挟持する誘電体層１ｄ、１ｅの厚み方向に貫通し、接
地導体膜３と接地導体膜４とを接続する複数のビアホー
ル導体５ａ、５ｂ、５ｃ・・・、６ａ、６ｂ、６ｃ・・
・から構成されている。垂直接地導体５、６を構成する
各ビアホール導体５ａ、５ｂ、５ｃ・・・、６ａ、６
ｂ、６ｃ・・・の間隔は、例えば５０〜４００μｍとな
っている。尚、この間隔は、ストリップ線路２を挟む誘
電体層１ｄ、１ｅの厚み合計の値を越えないように設定
することが望ましい。

【００２４】このビアホール導体５ａ、５ｂ、５ｃ・・
・、６ａ、６ｂ、６ｃ・・・は、ストリップ線路２の周
囲の全部に形成することが望ましいが、ストリップ線路
２と他の内部配線との接続を行う必要があるため、図で
は、ストリップ線路２の長手方向に平行するように配置
されており、ストリップ線路２の短辺側の端部より、他
の内部配線との接続をおこなっている。

【００２５】垂直接地導体５、６は、誘電体層１ｄ、１
ｅの厚み方向に貫通する貫通穴に、Ａｇ系（Ａｇ単体、
Ａｇ−ＰｄなどのＡｇ合金）、Ｃｕ系などの低抵抗材料
や、モリブデン、タングステンなどの高融点材料などが
充填されて構成されている。

【００２６】内部配線導体７は、積層誘電体基板１の誘
電体層１ａ〜１ｆの層間に所定回路網が形成されるよう
に夫々配置形成されている。内部配線導体７の材料は、
ストリップ線路２と同様、Ａｇ系（Ａｇ単体、Ａｇ−Ｐ
ｄなどのＡｇ合金）、Ｃｕ系などの低抵抗材料や、モリ
ブデン、タングステンなどの高融点材料などが例示でき
る。

【００２７】ビアホール導体８は、積層誘電体基板１の
誘電体層１ａ〜１ｆの厚み方向を貫くように形成してお
り、各層間に形成された内部配線導体７間を接続するよ
うに、内部配線導体７と図示していないが表面配線導体
や端面電極などと接続するに形成されている。ビアホー
ル導体８の構造は、垂直接地導体５、６と同様に、誘電
体層１ａ〜１ｆの厚み方向に貫通する貫通穴に、Ａｇ系
（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）、Ｃｕ系など
の低抵抗材料や、モリブデン、タングステンなどの高融
点材料などが充填されて構成されている。

【００２８】なお、図には示していないが、積層誘電体
基板の主面に、内部配線導体７とビアホール導体８を介
して接続された表面配線パターンが形成され、この表面
配線パターン上に各種電子部品が実装される。また、基
板の端面には、表面配線パターンと接続する、または直
接内部配線導体７と接続する端面電極が形成される。

【００２９】以上の構成において、ストリップ線路２の
領域に着目すると、図３（ａ）、（ｂ）に示すようにス
トリップ線路２の周囲は、誘電体層１ｄ、１ｅを介し
て、接地導体膜３、４が配置されており、ストリップ線
路２の長手方向の端部には、誘電体層１ｄ、１ｅの厚み
方向に接地導体膜３、４と接続する格子状の垂直接地導
体５、６が配置されていることになり、少なくともスト
リップ線路２に対して４面が接地電位の接地導体膜３、
４、また、接地電位の垂直接地導体５、６に囲まれるこ
とになる。

【００３０】従って、ストリップ線路２から放射される
不要な輻射は、接地導体膜３、４、垂直接地導体５、６
で有効に遮断されることになる。

【００３１】これにより、同一積層誘電体基板１に内装
した内部配線導体７、積層誘電体基板１の主面に形成し
た表面配線パターン、各種電子部品などに、ストリップ
線路２からの不要な輻射による悪影響がなく、安定した
回路動作が達成される。

【００３２】即ち、ストリップ線路２を形成した領域
（実際には、接地導体膜３、４、垂直接地導体５、６で
囲まれた領域）で、不要な輻射を有効に抑えることがで
きるため、積層誘電体基板１に内装する内部配線導体７
の設計の制約、例えば、ストリップ線路２からの間隔や
表面上での表面配線パターンの設計の制約がないため、
多層回路基板１０全体の高密度実装化が達成できる。

【００３３】また、上述の構造では、ストリップ線路２
の不要な輻射を遮断する手段である接地導体膜３、４、
垂直接地導体５、６が全て積層誘電体基板１内に内装さ
れているため、従来のようにシールドケースが不要とな
り、さらに基板の全端面にシールド防止のための導体膜
が不要となるため、この基板の端面を利用して、簡単に
端面電極を形成することができる。

【００３４】また、図６の発振回路では、ストリップ線
路２を共振手段として使用しており、ストリップ線路２
と接地導体膜３、４、垂直接地導体５、６との間で所定
容量成分を発生して、所望共振特性が達成されるが、ス
トリップ線路２が誘電体層１ｄ、１ｅに完全に覆われ、
且つ接地導体膜３、４、垂直接地導体５、６で囲ってい
るため、誘電体層１ｄ、１ｅの実効誘電率が向上し、容
量成分の向上を図ることができる。

【００３５】このようなストリップ線路を有する多層回
路基板１０の製造方法は、まず、積層誘電体基板１を構
成する誘電体層１ａ〜１ｆとなる誘電体グリーンシート
を用意する。

【００３６】例えば、誘電体層１ａとなる誘電体グリー
ンシートには、ビアホール導体８となる貫通穴を形成し
て、この貫通穴にビアホール導体８となる導体を導電性
ペーストの印刷充填により形成する。

【００３７】また、誘電体層１ｂ、１ｃとなる誘電体グ
リーンシートには、上述のようにビアホール導体８とな
る導体を形成するとともに、その表面に内部配線導体７
となる導体膜を導電性ペーストの印刷・乾燥により形成
する。

【００３８】また、誘電体層１ｄとなる誘電体グリーン
シートには、上述のようにビアホール導体８となる導
体、内部配線導体７となる導体膜を形成するとともに、
垂直接地導体５、６となる貫通穴を形成して、この貫通
穴にビアホール導体８となる導体を導電性ペーストの印
刷充填により形成し、さらに、接地導体膜３となる導体
膜を導電性ペーストの印刷・乾燥により形成する。

【００３９】また、誘電体層１ｅとなる誘電体グリーン
シートには、上述のようにビアホール導体８となる導
体、内部配線導体７となる導体膜、垂直接地導体５、６
となる導体を形成するとともに、ストリップ線路２とな
る導体膜を導電性ペーストの印刷・乾燥により形成す
る。

【００４０】また、誘電体層１ｆとなる誘電体グリーン
シートには、上述のようにビアホール導体８となる導
体、内部配線導体７となる導体膜を形成するとともに、
接地導体膜４となる導体膜を導電性ペーストの印刷・乾
燥により形成する。

【００４１】以上のように処理された誘電体層１ａ〜１
ｆとなる誘電体グリーンシートを積層順序を考慮して、
各グリーンシートを熱圧着により接合して、未焼成状態
の積層誘電体基板を形成する。

【００４２】尚、複数の積層誘電体基板１が抽出できる
大型グリーンシートを用いて未焼成状態の大型積層誘電
体基板を形成し、所定大きさに分割できるように縦横に
分割溝を形成しても構わない。

【００４３】次に、上述の未焼成状態の積層誘電体基板
を焼成処理を行う。焼成条件（雰囲気、ピーク温度な
ど）は、誘電体層の材料、導体膜、導体の材料によって
異なるが、例えば導体、導体膜にＡｇ系導体を用いた場
合、大気雰囲気などの酸化性雰囲気や中性雰囲気で焼成
され、Ｃｕ系導体を用いた場合、Ｃｕの酸化を防止する
ために還元性雰囲気や中性雰囲気で焼成される。

【００４４】この焼成処理により、基板材料、導体、導
体膜内に含有する有機ビヒクルが除去され、そして、基
板材料、導体、導体膜の焼成反応が達成される。

【００４５】次に、多層回路基板１０の表面処理とし
て、表面配線パターン、端子電極、各種電子部品を実装
して、必要に応じて分割処理を行う。

【００４６】尚、表面配線パターン、端子電極などは、
例えば、Ａｇ系、Ｃｕ系などの導電性ペーストの焼きつ
けによって形成される。

【００４７】次に、本発明の他の実施例を図４、図５を
用いて説明する。この実施例では、垂直接地導体５、６
の構造が、図１〜図３のように複数のビアホール導体５
ａ、５ｂ、５ｃ・・・、６ａ、６ｂ、６ｃ・・・によっ
て構成されていたが、本実施例では一つの導体壁の構造
となっている。

【００４８】この実施例では積層誘電体基板１が実質的
に２層の誘電体層１ａ、１ｂから構成されていおり、誘
電体層１ａ、１ｂとの層間に、ストリップ線路２が配置
されており、誘電体層１ａ、１ｂの外側主面に接地導体
膜３、４が形成されている。

【００４９】尚、このストリップ線路２は、積層誘電体
基板１の端部に平行に形成されている。

【００５０】ストリップ線路２の周囲の垂直接地導体
５、６に関して、ストリップ線路２に対して積層誘電体
基板１の中央寄りの垂直接地導体５０は、ストリップ線
路２から所定間隔離れた位置に、積層誘電体基板１の全
厚みを貫くように長手方向に沿って形成された長溝状の
貫通穴５１が形成され、この貫通穴５１の内壁に垂直接
地導体５０となる導体膜５２が形成されて構成されてい
る。また、ストリップ線路２の積層誘電体基板１の端部
側の垂直接地導体６０は、その基板の端面に垂直導体と
なる導体膜６２が形成されて構成されている。

【００５１】このような構成を達成するためには、スト
リップ線路２となる導体膜、内部配線導体を有する未焼
成の積層体基板を形成した後、貫通穴５１となる穴をパ
ンチング加工などで形成した後、未焼成の積層体基板を
焼成処理して、その後、表面処理工程として、接地導体
膜３、４となる導体膜、垂直接地導体５０、６０となる
導体膜を導電性ペーストの印刷により形成し、焼きつけ
処理を行う。

【００５２】貫通溝５１の内壁の導体膜５２、積層誘電
体基板１の端面の導体膜６２は、基板の表裏両主面に導
電性ペーストを印刷する際に、導電性ペーストのダレを
利用して塗布することができる。尚、好ましくは基板の
表面側主面に印刷を行う際に裏面側から減圧しながら吸
引をおこなう。また、基板の裏面側主面に印刷を行う際
に表面側から減圧しながら吸引をおこなう。

【００５３】このようにしても、ストリップ線路２の領
域に着目すると、図５、図６に示すように、ストリップ
線路２の周囲は、誘電体層１ａ、１ｂを介して、接地導
体膜３、４が配置されており、ストリップ線路２の長手
方向の端部には、誘電体層１ａ、１ｂの厚み方向に接地
導体膜３、４と接続する垂直接地導体５０、６０が配置
されていることになり、少なくともストリップ線路２に
対して４面は、接地電位の接地導体膜３、４、垂直接地
導体５０、６０に囲まれることになり、ストリップ線路
２から放射される不要な輻射は、接地導体膜３、４、垂
直接地導体５０、６０で有効に遮断されることになる。

【００５４】これにより、同一積層誘電体基板１に内装
した内部配線導体７、積層誘電体基板１の主面に形成し
た表面配線パターン、各種電子部品などに、ストリップ
線路２からの不要な輻射による悪影響がなく、安定した
回路動作が達成される。

【００５５】尚、上述の実施例において、積層誘電体基
板１内に内装されたのストリップ線路２の特性の調整の
ための複数のスタブ導体膜からなる調整手段が形成され
ていないが、例えば、図１、図２の実施例において、例
えばストリップ線路２の一端を接地電位の内部配線導体
７などに接続しておき、そのストリップ線路２の一端部
分の積層誘電体基板１の表面にストリップ線路２の特性
の微調整のための複数のスタブ導体膜からなる調整手段
を形成し、ストリップ線路２の一端部と複数のスタブ導
体膜からなる調整手段とをビアホール導体８を介して接
続すればよい。

【００５６】そして、ストリップ線路２の特性を測定し
ながら、複数のスタブ導体膜を１本づつ順次切断すれ
ば、内装したストリップ線路２の特性を調整することが
できる。

【００５７】

【発明の効果】以上のように本発明では、ストリップ線
路が接地導体膜、接地導体によって囲まれているため、
ストリップ線路から放射される電磁ノイズを有効に遮断
することができ、しかもシールドケースを不要にし、端
子電極の形成位置に制約のないストリップ線路を有する
多層回路基板となる。

【００５８】また、ストリップ線路を内装した基板内
に、所定回路を形成するための内部配線導体を配置して
も、また、基板の主面に表面配線導体や端面電極や各種
電子部品を搭載しても、これらにストリップ線路の不要
な輻射の悪影響を与えることがなく、安定した回路動作
が可能で、高密度回路実装されたストリップ線路を有す
る多層回路基板が達成される。

【図面の簡単な説明】

【図１】本発明のストリップ線路を有する多層回路基板
の断面図である。

【図２】本発明のストリップ線路を有する多層回路基板
の一部破断状態の斜視図である。

【図３】（ａ）は、ストリップ線路の領域の横断面図で
あり、（ｂ）はストリップ線路の領域の垂直接地導体を
示す縦断面図である。

【図４】本発明の他の実施例を説明するための斜視図で
ある。

【図５】ストリップ線路の領域の横断面図である。

【図６】典型的な高周波発振装置の回路図である。

【付号の説明】

１０・・・・多層回路基板１・・・積層誘電体基板１ａ〜１ｆ・・誘電体層２・・・ストリップ線路３、４・・・接地導体膜５、６・・・垂直接地導体７・・・内部配線導体８・・・ビアホール導体５０、６０・・垂直接地導体５１・・貫通穴５２、６２・・導体膜

Claims

【特許請求の範囲】

【請求項１】複数の誘電体層を積層して成る積層基板
に、ストリップ線路導体膜と、該ストリップ線路導体膜
を囲繞した誘電体層を挟む２つの接地導体膜とを夫々配
置するとともに、前記ストリップ線路導体膜を取り囲むように、前記両接
地導体膜間の誘電体層に、該両接地導体膜と電気的に接
続する垂直接地導体を複数形成したことを特徴とするス
トリップ線路を有する多層回路基板。