KR102406488B1 - 적층 제조 기술 낮은 프로파일 신호 분배기 - Google Patents

적층 제조 기술 낮은 프로파일 신호 분배기 Download PDF

Info

Publication number
KR102406488B1
KR102406488B1 KR1020207019021A KR20207019021A KR102406488B1 KR 102406488 B1 KR102406488 B1 KR 102406488B1 KR 1020207019021 A KR1020207019021 A KR 1020207019021A KR 20207019021 A KR20207019021 A KR 20207019021A KR 102406488 B1 KR102406488 B1 KR 102406488B1
Authority
KR
South Korea
Prior art keywords
substrate
signal
trace
milling
traces
Prior art date
Application number
KR1020207019021A
Other languages
English (en)
Other versions
KR20200093637A (ko
Inventor
조나단 이. 누피오-몰리나
토마스 브이. 시키나
제임스 이. 베네딕트
앤드류 알. 사우스워스
세미라 엠. 아자조
Original Assignee
레이던 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이던 컴퍼니 filed Critical 레이던 컴퍼니
Publication of KR20200093637A publication Critical patent/KR20200093637A/ko
Application granted granted Critical
Publication of KR102406488B1 publication Critical patent/KR102406488B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y10/00—Processes of additive manufacturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Details Of Television Scanning (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Abstract

전력 분배기 회로를 제조하는 방법은 신호 트레이스를 형성하기 위해 제1 기판 상에 배치된 전도성 물질을 밀링하는 단계를 포함한다. 신호 트레이스는 단일 트레이스로부터 2개의 암 트레이스(arm trace)로의 분할을 포함하며, 상기 2개의 암 트레이스는 상기 단일 트레이스에 전기적으로 연결된 근위 단부 및 2개의 2차 트레이스(secondary trace) 각각에 전기적으로 연결된 원위 단부를 갖는다. 이 방법은 상기 2개의 암 트레이스 사이에 저항성 전기적 연결(resistive electrical connection)을 형성하기 위해 상기 2개의 원위 단부 사이에 저항성 잉크(resistive ink)를 증착시키는 단계, 상기 제1 기판 및 제2 기판 사이에 상기 트레이스를 실질적으로 캡슐화(encapsulate)하기 위해 상기 제2 기판을 상기 제1 기판에 본딩(bonding)하는 단계, 및 적어도 하나의 상기 트레이스에 액세스(access)를 제공하기 위해 상기 제1 기판 또는 상기 제2 기판 중 적어도 하나를 밀링(milling through)하는 단계를 더 포함한다. 신호 분배기(signal divider)가 추가로 개시된다.

Description

적층 제조 기술 낮은 프로파일 신호 분배기
본 출원은 2018년 2월 28일자로 출원된 적층 제조 기술 낮은 프로파일 신호 분배기(ADDITIVE MANUFACTURING TECHNOLOGY (AMT) LOW PROFILE SIGNAL DIVIDER)라는 이름의 미국 특허 가출원 제62/636,375 호에 우선권을 주장하며, 이는 그 전문이 본원에 참조로 포함된다.
무선 주파수(RF) 및 전자기 전력 분배기(electromagnetic power divider)(전력 스플리터(power splitter))는 RF 회로에서 또는 부분적 사용을 위해 제조될 수 있고 일부 경우 종래의 인쇄회로기판(printed circuit board; PCB) 제조 공정을 사용하여 PCB 상에 배치될 수 있다. 라미네이션(lamination), 전기 도금(electroplating), 마스킹(masking), 에칭(etching) 및 기타 공정 단계와 같은 종래의 PCB 제조 공정은 다수의 단계, 고가 및/또는 위험 물질, 다수의 반복(iteration), 광범위한 노동(extensive labor) 등을 필요로 할 수 있으며, 이는 모두 높은 비용과 낮은 처리 시간(turnaround time)을 초래한다. 또한, 종래의 PCB 제조 공정은 신호 트레이스 디멘젼(signal trace dimension)과 같은 작은 피쳐 크기(small feature size)를 허용하는 능력이 제한되어 있고, 그러한 장치에 의해 지원될 수 있는 최고 주파수 신호의 범위를 제한한다.
본 개시의 양태는 전력 분배기 회로를 제조하는 방법에 관한 것이다. 일실시예에서, 상기 방법은 신호 트레이스(signal trace)를 형성하기 위해 제1 기판(first substrate) 상에 배치된 전도성 물질(conductive material)을 밀링(milling)하는 단계 - 상기 신호 트레이스는 단일 트레이스(single trace)로부터 2개의 암 트레이스(arm trace)로의 분할(division)을 포함하고, 상기 2개의 암 트레이스는 상기 단일 트레이스에 전기적으로 연결된 근위 단부(proximal end) 및 2개의 2차 트레이스(secondary trace) 각각에 전기적으로 연결된 원위 단부(distal end)를 가짐 -; 상기 2개의 암 트레이스 사이에 저항성 전기적 연결(resistive electrical connection)을 형성하기 위해 상기 2개의 원위 단부 사이에 저항성 잉크(resistive ink)를 증착시키는 단계; 상기 제1 기판 및 제2 기판 사이에 상기 트레이스를 실질적으로 캡슐화(encapsulate)하기 위해 상기 제2 기판을 상기 제1 기판에 본딩(bonding)하는 단계; 및 적어도 하나의 상기 트레이스에 액세스(access)를 제공하기 위해 상기 제1 기판 또는 상기 제2 기판 중 적어도 하나를 밀링(milling through)하는 단계를 포함한다.
상기 방법의 실시예는 상기 신호 트레이스에 전기적으로 연결된 적어도 하나의 패드(pad)를 형성하기 위해 상기 전도성 물질(conductive material)을 밀링하는 단계를 더 포함할 수 있다. 상기 방법은 상기 적어도 하나의 패드 상에 솔더 범프(solder bump)를 증착하는 단계를 더 포함할 수 있다. 적어도 하나의 상기 트레이스에 액세스(access)를 제공하기 위해 상기 제1 기판 또는 상기 제2 기판 중 적어도 하나를 밀링(milling through)하는 단계는, 상기 솔더 범프에 대한 액세스(access)를 제공하기 위해 상기 제2 기판을 상기 솔더 범프까지 밀링(milling through)하는 단계를 포함할 수 있다. 상기 방법은 상기 솔더 범프에 대한 밀링된 액세스(milled access) 내에 전도성 와이어(conductive wire)를 삽입하는 단계 및 상기 전도성 와이어를 상기 적어도 하나의 패드에 시큐어(secure)하기 위해 상기 솔더 범프를 리플로우(reflow)하는 단계를 더 포함할 수 있다. 상기 방법은 트렌치(trench)를 형성하기 위해 상기 제2 기판 및 상기 제1 기판 둘 다 밀링(milling through)하는 단계, 및 상기 트렌치 내로 전도성 잉크(conductive ink)를 증착하는 단계를 더 포함할 수 있다.
본 개시의 다른 양태는 하나 이상의 기판 및 상기 하나 이상의 기판 중 하나의 표면 상에 배치되고, 3개의 포트에서 정합 임피던스(matched impedance)를 제공하도록 구성된 복수의 신호 트레이스(signal trace)를 포함하는 신호 분배기에 관한 것이다. 신호는 실질적으로 균등하게 분할되고 상기 3개의 포트 중 제2 포트 및 제3 포트로 제공되며 상기 3개의 포트 중 제1 포트에서 수신된다. 상기 3개의 포트 중 상기 제2 포트 및 상기 제3 포트에서 수신된 신호는 결합되고 상기 3개의 포트 중 제1 포트로 제공된다. 신호 분배기는 상기 3개의 포트 중 상기 제2 포트 및 상기 제3 포트를 연결하는(coupling) 저항성 잉크(resistive ink)로 형성된 저항성 소자(resistive element)를 더 포함한다.
신호 분배기의 실시예는 2개의 기판을 더 포함할 수 있고, 복수의 신호 트레이스는 상기 2개의 기판 사이에 배치된다. 신호 분배기는 상기 2개의 기판을 통한 하나 이상의 밀링된 트렌치(milled trench)를 더 포함할 수 있고, 상기 밀링된 트렌치는 전자기 에너지(electromagnetic energy)를 차폐(shield)하도록 구성된 실질적으로 전기적으로 연속한 구조(substantially electrically continuous structure)를 형성하기 위해 전도성 잉크(conductive ink)로 채워진다. 총 두께는 10밀(mil) 이하일 수 있다. 신호 분배기는 추가적인 신호 트레이스(signal trace)에 의해 공급되는(fed) 4개의 출력 포트(output port)를 더 포함할 수 있고, 상기 추가적인 신호 트레이스는 상기 3개의 포트 중 상기 제2 포트 및 상기 제3 포트에 연결된다(coupled). 상기 추가적인 신호 트레이스는 실질적으로 동일한 분할 신호를 상기 4개의 출력 포트 각각으로 제공하기 위해 상기 3개의 포트 중 상기 제2 포트 및 상기 제3 포트 각각으로부터 수신된 신호를 분할하도록 구성될 수 있다. 상기 하나 이상의 기판은 결합된 총 두께가 13밀(mil) 미만일 수 있다.
본 개시의 또 다른 양태는 함께 결합되고(bonded) 13밀(mil) 미만의 총 두께를 갖는 2개의 기판 및 상기 2개의 기판 사이에 배치되고, 3개의 포트에서 정합 임피던스(matched impedance)를 제공하도록 구성된 복수의 신호 트레이스(signal trace)를 포함하는 신호 분배기에 관한 것이다. 상기 3개의 포트 중 제1 포트에서 수신된 신호는 실질적으로 동일하게 분할되어 상기 3개의 포트 중 제2 포트 및 제3 포트로 제공된다. 상기 3개의 포트 중 제2 포트 및 제3 포트에서 수신된 임의의 신호는 결합되어 상기 3개의 포트 중 상기 제1 포트로 제공된다. 신호 분배기는 상기 2개의 기판을 통한 하나 이상의 밀링된 트렌치(milled trench)를 더 포함하며, 상기 밀링된 트렌치는 전자기 에너지(electromagnetic energy)를 차폐(shield)하도록 구성된 실질적으로 전기적으로 연속한 구조(substantially electrically continuous structure)를 형성하기 위해 전도성 잉크(conductive ink)로 채워진다.
신호 분배기의 실시예는 상기 3개의 포트 중 상기 제2 포트 및 상기 제3 포트를 연결하는(coupling) 저항성 잉크(resistive ink)로 형성된 저항성 소자(resistive element)를 더 포함할 수 있다. 상기 2개의 기판은 13밀(mil) 미만의 총 두께를 가질 수 있다.
적어도 하나의 실시예의 다양한 양태가 첨부 도면을 참조하여 아래에서 논의되며, 이는 일정 비례로 그려진 것(drawn to scale)은 아니다. 도면은 다양한 양태들 및 실시예들의 예시 및 추가적인 이해를 제공하기 위해 포함되며, 본원에 포함되고 본원의 일부를 구성하지만, 본 개시의 한계를 정의하기 위한 것은 아니다. 도면에서, 다양한 도면들에 도시된 동일하거나 거의 동일한 구성 요소에는 유사한 숫자로 표시될 수 있다. 명확성을 위해, 모든 도면에 모든 구성 요소가 표시되는 것은 아니다.
도 1은 신호 분배기 회로의 일례의 개략도이다.
도 2는 신호 분배기의 제조된 실시예의 일례의 개략도이다.
도 3은 본 명세서의 양태 및 실시예에 따른 신호 분배기 회로의 일례의 개략도이다.
도 4는 본 명세서의 양태 및 실시예에 따른 신호 분배기 회로의 다른 예의 개략도이다.
도 5는 본 명세서의 양태 및 실시예에 따른 신호 분배기 회로의 다른 예의 개략도이다.
도 6a 내지 6e는 도 3 내지 5의 임의의 신호 분배기와 같은 전자기 회로의 제조 공정의 일례의 개략도이다.
도 7은 도 3 내지 5의 신호 분배기 또는 도 6a 내지 6e의 전자기 회로(들)와 같은 전자기 회로를 제조하는 방법의 일례의 흐름도이다.
다양한 양태 및 실시예는 종래의 시스템 및 방법보다 작은 크기 및 더 높은 주파수를 허용하는 전자기 회로를 위한 소형의 낮은 프로파일 전력 분배기 및 개선된 제조방법에 관한 것이다.
예를 들어, 또 다른 측면들 및 장점들이 아래에서 상세하게 논의된다. 본원에 개시된 실시예는 본원에 개시된 원리 중 적어도 하나와 일치하는 임의의 방식으로 다른 실시예와 조합될 수 있으며, "일 실시예", "일부 실시예", "대안적인 실시예", "다양한 실시예", "하나의 실시예" 등에 대한 언급은 상호 배타적일 필요는 없으며, 설명된 특정 피쳐(feature), 구조 또는 특성이 적어도 하나의 실시예에 포함될 수 있다는 것을 나타내도록 의도된다. 본원에서 이러한 용어의 출현이 반드시 모두 동일한 실시예를 지칭하는 것은 아니다. 여기에 설명된 다양한 양상들 및 실시예들은 설명된 방법들 또는 기능들 중 임의의 것을 수행하기 위한 수단을 포함할 수 있다.
본원에서 논의된 방법 및 장치의 실시에는 다음 설명에서 설명되거나 첨부 도면에 도시된 구성 요소의 구성 및 배열의 세부 사항에 적용되는 것으로 제한되지 않음을 이해해야 한다. 방법 및 장치는 다른 실시예에서 구현될 수 있고 다양한 방식으로 실시되거나 수행될 수 있다. 특정 구현의 예는 단지 예시의 목적으로 본원에 제공되며 제한하려는 것이 아니다. 또한, 본 명세서에서 사용된 어구 및 용어는 설명을 위한 것이며 제한적인 것으로 간주되어서는 안된다. "포함하는(including)", "포함하는(comprising)", "갖는(having)", "함유하는(containing)", "관련하는(involving)" 및 이들의 변형의 본원에서의 사용은 이후에 열거된 항목 및 그의 등가물뿐만 아니라 추가적인 항목을 포함하는 것으로 의도된다. "또는"에 대한 언급은 "또는"을 사용하여 설명된 임의의 용어가 설명된 단일 용어, 하나 이상, 및 모든 용어를 나타낼 수 있도록 포괄적인 것으로 해석될 수 있다. 전방 및 후방, 좌측 및 우측, 위와 아래, 상부 및 하부, 단부, 측면, 수직 및 수평 등에 대한 언급은 설명의 편의를 위해 의도된 것이며, 본 시스템 및 방법 또는 그 구성 요소를 임의의 하나의 위치 또는 공간적 방향으로 제한하려고 의도된 것이 아니다.
본 명세서에서 사용되는 용어 "무선 주파수"는 문맥에 의해 명시적으로 언급되고/되거나 구체적으로 지시되지 않는 한 임의의 특정 주파수, 주파수 범위, 대역, 스펙트럼 등을 지칭하도록 의도되지 않는다. 유사하게, 용어 "무선 주파수 신호" 및 "전자기 신호"는 상호 교환적으로 사용되며 임의의 주파수의 신호를 지칭할 수 있다. 또한, 스플리터(splitter), 신호 스플리터(signal splitter), 전력 스플리터(power splitter), 분배기(divider), 신호 분배기(signal divider) 및 전력 분배기(power divider)라는 용어는, 공통 신호를 각각이 일반적으로 원래 공통 신호 전력의 절반으로 동일한 전력인 실질적으로 동일한 2개의 신호로 스플릿(split)하거나 분할(divide)하는 임의의 장치를 지칭하도록 상호 교환 가능하게 사용될 수 있다. 많은 경우에, 신호 분배기는 그 분할 동작과 반대로 사용될 때 신호 결합기(signal combiner)와 같이 두 신호를 하나로 결합하도록 충분히 동작할 수 있다. 일부 경우에, 이러한 분배기/결합기는 제2 방향(예를 들어, 역방향)으로 이동하는 신호에 대한 결합 기능을 제공함과 동시에 한 방향으로 이동하는 신호에 대한 분할 기능을 제공할 수 있다. 신호 스플리터 및 결합기를 포함하는 무선 주파수 회로의 다양한 실시예는 다양한 주파수에서 동작하도록 선택되고/되거나 명목상 제조된 디멘젼(dimension)으로 설계될 수 있음을 이해해야 한다. 적절한 디멘젼의 선택은 일반적인 전자기 원리로부터 얻어질 수 있으며 본원에서는 상세하게 제시되지 않는다. 본 명세서에 기술된 방법 및 장치는 종래 공지된 것보다 더 작은 배치 및 디멘젼을 지원할 수 있고, 종래 공지된 것보다 더 작은 디멘젼의 전자기 회로의 제조를 허용 또는 수용할 수 있고, 따라서 더 높은 주파수에서 동작하도록 의도된 무선 주파수 회로에 특히 더 적합할 수 있다.
도 1은 각각이 2개의 출력 포트(106) 중 하나를 공급하는 2개의 쿼터 웨이브 암(quarter-wave arm)(104)을 공급(feed)하는 입력 포트(102)를 갖는 통상적인 투 포트 윌킨슨 분배기(two port Wilkinson divider)인 전자기 회로(100)를 도시한다. 2개의 암(104)은 분배기(100)의 출력 측에서 저항(108)에 의해 연결(coupled)된다. 신호 분배기(100)는 대칭적이고 신호 결합기(signal combiner)와 동일하게 동작하여 출력 포트(106)에서 각각 2개의 신호를 수신하고 입력 포트(102)에서 결합된 신호(combined signal)를 제공한다. 따라서, "입력" 및 "출력" 명칭은 분배기로서 사용된 회로(100)에 관한 것이며, (반전된 "입력" 및 "출력" 명칭을 갖는) 결합기로서의 사용은 동일하게 유효하다.
도 2는 신호 분배 회로(200)의 종래 제조의 일례를 도시한다. 회로(200)는 일반적으로 기판의 표면(210)(예를 들어, 평면 표면(planar surface)) 상에 배치되고, 비록 이들이 다양한 도체 등의 시각적 명확성을 위해 도 2에서 투명하지만, 기판은 표면(210)의 위와 아래 둘 다에 존재할 수 있다. 회로(200)는 공통 신호를 한 쌍의 신호로 분할하는 제1 스플리터(first splitter)(212)를 갖는 4:1 스플리터의 실시예로, 한 쌍의 신호 각각은 2개의 후속 스플리터(214) 중 하나로 공급되고, 2개의 후속 스플리터(214)는 신호 쌍 각각을 2개의 추가 신호(further signals)로 더 스플릿(split)하여 4개의 출력 포트(220) 각각에 하나씩 4개의 신호를 제공한다. 전자기 신호는 예를 들어 라미네이트 증착, 마스킹, 에칭 등 종래의 PCB 공정으로부터 형성될 수 있는 전기 전도성 트레이스(electrically conductive trace)(230)를 따라 스플리터(212, 214)를 통해 전달된다. 종래 PCB 제조는 트레이스(230) 폭에 대한 제한을 가져올 수 있고, 따라서 종래의 전자기 회로가 적합할 수 있는 최고 주파수를 제한한다. 또한, 기판 두께는 트레이스(230) 폭과 관련하여 특성 임피던스에 영향을 미친다(예를 들어, 대향 표면 상에 배치된 접지면까지의 거리로 인해). 따라서, 종래 PCB 공정에 요구되는 더 넓은 트레이스(230)는 (특정한 특성 임피던스를 유지하기 위해) 더 두꺼운 기판의 선택을 야기하며, 따라서 회로(200)가 제조될 수 있는 두께를 제한한다. 예를 들어, 종래 PCB 제조에서 일반적인 권장 사항은 약 60mil(0.060 인치)의 총 두께를 포함한다. 이와 비교하여, 개시된 양태 및 실시예에 따른 적층 제조 기술을 사용하는 전자기 회로는, 약 4.4mil 또는 2.7mil 또는 그 이하의 폭을 갖는 신호 라인 트레이스(signal line trace)와 함께, 약 10mil 이하 두께까지 낮은 프로파일을 갖는 신호 분배기를 가져올 수 있다.
또한, 도 2에는 통상적으로 접지면 (예를 들어, 기판의 대향 표면) 사이의 전기적 연결을 제공하고, 근처에 있을 수 있는 다른 트레이스로부터 트레이스(230) 상 신호의 격리(isolation)를 제공하는 접지 비아(ground via)(240)가 도시된다. 종래 접지 비아는 직경이 약 8mil 이상인 천공된 구멍(drilled hole)이며, 보드의 구조적 무결성(structural integrity)을 유지하기 위해 최소 거리만큼 떨어져 있을 것이 요구된다. 따라서, 접지 비아(240)는 누설 구조(leaky structures)이며, 특히 고주파에서 전자기 신호의 손실을 나타낸다. 다양한 응용 분야에서 고주파 신호에 대한 지원이 필요하므로, 접지 비아 사이의 최소 간격은, 상대적으로 작은 파장의 전자기 에너지가 빠져나갈 수 있는 큰 개구부와 같은 역할을 한다.
이에 비해, 적층 제조 기술을 사용하는 본원에 개시된 양태 및 실시예에 따른 전자기 회로 및 방법은 전기적으로 연속적인 구조가 접지면을 연결하게 한다. 따라서, 전기적으로 연속한 구조가 제공되고, 하나 이상의 기판을 통해(예를 들어, 기판의 대향 표면 사이에) 수직으로 배치되어 전기장을 제한(confine)하는 "패러데이 벽(Faraday wall)"을 형성한다. 다양한 실시예에서, 이러한 패러데이 벽은 둘 이상의 접지면을 전기적으로 연결(couple)할 수 있다. 또한 다양한 실시예에서, 그러한 패러데이 벽은 인접 회로 컴포넌트로부터 전자기장을 한정하고 격리할 수 있다. 일부 실시예에서, 이러한 패러데이 벽은 전자기 신호를 국부적으로(locally) 횡방향 전자기(TEM; transverse electric magnetic)장으로 제한하여, 예를 들어 신호 전파를 TEM 모드로 제한하도록 경계 조건(boundary condition)을 강제할 수 있다.
본 명세서에 기술된 바에 따른 전자기 회로 및 제조 방법은, 종래의 회로 및 방법보다 낮은 프로파일, 감소된 비용, 사이클 시간 및 설계 위험으로 높은 주파수를 다룰 수 있는 전자기 회로 및 컴포넌트를 생산하기 위한 다양한 적층 제조 기술을 포함한다. 기술의 예시로는 종래의 PCB 공정에 의해 허용되는 것보다 상당히 작은 디멘젼(dimension)의 신호 트레이스(signal trace) 또는 개구(aperture)를 형성하기 위해 기판 표면에서 전도성 물질을 밀링(milling)하는 것, 트렌치를 형성하기 위해 하나 이상의 기판을 밀링(milling)하는 것, 3D 프린팅 기술을 사용하여 패러데이 벽(Faraday wall)(그 사이 간격이 최소인 일련의 접지 비아(ground via)와는 달리 연속적인 전기 장벽), 기판의 부분 및 와이어가 위치한 곳(및/또는 전도성 잉크가 프린팅된 곳)에 홀(hole)을 밀링(milling)(드릴링(drilling))하여 형성된 "수직 런치(vertical launch)" 신호 경로(signal path)를 형성하기 위해 프린팅된 전도성 잉크(printed conductive ink)를 트렌치 내로 증착하는 것, 기판(또는 대향 기판)의 표면 상에 배치된 신호 트레이스에 전기적 접촉(electrical contact)을 만드는 것-이는 수직 런치 전도 와이어(vertical launch conducting wire)(일부 실시예에서는 구리일 수 있음) 주위에 패러데이 벽을 형성하는 것을 포함할 수 있음-, 및 3D 프린팅 기술을 사용하여 저항성 컴포넌트(resistive component)를 형성하기 위해 프린팅된 저항성 잉크를 증착하는 것을 포함한다. 상기 예시적인 기술 및/또는 기타 기술(예를 들어, 솔더링(soldering) 및/또는 솔더 리플로우(solder reflow)) 중 임의의 것이 조합되어 다양한 전자기 컴포넌트(electromagnetic component)를 만들 수 있다. 예를 들어 전자기 신호를 어레이(array)의 다수의 방사기(radiator)에 분배(distribute)하기 위한 빔포머(beamformer)로서 사용하기에 적합한 신호 분배기 회로에 대해 이러한 기술의 양태 및 예시가 기술되고 도시되었지만, 개시된 기술은 다양한 전자기 컴포넌트, 커넥터, 회로, 어셈블리 및 시스템을 형성하는 데 사용될 수 있다.
도 3은 본 명세서에 설명된 시스템 및 방법의 양태 및 실시예에 따른 신호 분배기의 구조(300)를 도시한다. 구조(300)는 표면(310)을 갖는 기판으로서, 그 기판 위에 예를 들어 전기 도금된 구리와 같은 전도성 물질이 밀링(milled away)되어(예를 들어 절삭(substracted)되어) 다양한 전기 전도성 피쳐(electrically conductive features)를 형성하도록 배치된다. 밀링에 의해 생성된 피쳐는 작동시 그 기능에 대해 설명되는데, 이 예에서 그 기능은 하나의 입력(input)(320)과 4개의 출력(340)을 포함하는 4방향 스플리터(4-way splitter)를 구현하는 것이다. 입력(320)은 패드(pad)로서 형성될 수 있고, 2개의 암(arm)에 걸쳐 신호를 분할하고 2개의 추가 라인(332) 각각으로 신호 절반을 제공하는 제1 스플리터(first splitter)(324)를 공급하도록 라인(322)을 통해 전달되는 신호를 수신할 수 있고, 상기 2개의 추가 라인 각각은 2개의 제2 스플리터(334) 중 하나를 공급하며, 이들 각각은 자체가 각각이 수신하는 신호를 2개의 추가적인 신호 부분(further signal portion)으로 분할하는 2개의 암을 가지고, 입력(320)에서 수신된 원래 신호로부터 실질적으로 동일한 4개의 신호 부분(signal portion)을 생성한다. 4개의 신호 부분들 각각은 4개의 추가 라인(342) 중 하나를 따라 4개의 출력(340) 중 하나로 전달되며, 출력들 각각은 또한 패드로서 형성될 수 있다.
따라서, 전도성 물질로 형성된 전기적 피쳐(electrical feature)는 표면(310)의 일부로부터 전도성 물질을 밀링하여(milling away) 형성된다. 또한, 저항(326)은 하나 이상의 적용 또는 증착에 의해 저항성 잉크(적층 제조된)로부터 프린팅되어 저항(326)을 적절한 저항 값으로 형성하여 제1 스플리터(324)가 공칭적으로(nominally) 윌킨슨 분배기(Wilkinson divider)로서 기능하도록 한다. 유사하게, 저항(336)은 저항성 잉크의 하나 이상의 적용 또는 증착에 의해 저항성 잉크(적층 제조된)로부터 프린팅되어 적절한 저항 값을 제공하여 각각의 제2 스플리터(334)가 공칭적으로 윌킨슨 분배기(Wilkinson divider)로서 기능하도록 한다.
다양한 실시예에서, 구조(300)는 대향 표면(opposing surface)(예를 들어, 표면(310) 아래, 표면(310)으로부터 기판의 두께만큼의 거리만큼 떨어진)을 포함할 수 있고, 대향 표면 상에 추가적인 전도성 물질이 배치될 수 있고, 이는 실질적으로 온전히 남겨져 표면(310)상에 배치된 전기적 피쳐에 대해 접지면을 형성할 수 있다.
도 4는 여기에 설명된 시스템 및 방법의 양태 및 실시예에 따른 신호 분배기의 예시의 다른 구조(300a)를 도시한다. 구조(300a)는 전도성 물질이 배치되는 표면(310a)을 갖는 기판을 포함하고, 다양한 전기 전도성 피쳐를 형성하기 위해 일부가 밀링되어(milled away) 도 3의 구조(300)와 유사하다. 그러나, 구조(300a)의 예에서, 전도성 물질은 다양한 피쳐에 인접하여 밀링되어 피쳐의 일부를 형성하지만, 그렇지 않으면 표면(310a)의 다른 영역에 그대로 남겨져(left intact) 측면 접지면(lateral ground plane)(312)을 형성하고, 이는 다양한 전기 전도성 피쳐에 의해 전달되는 전자기 신호를 포함하도록 작용할 수 있다. 일부 실시예에서, 표면(310a) 및 그 위에 배치된 전기 전도성 피쳐 "아래"에 접지면를 형성하기 위해, 추가적인 전도성 물질이 대향 표면 상에, 예를 들어 표면(310a) 아래에 배치될 수 있다.
도 5는 본원에 설명된 시스템 및 방법의 양태 및 실시예에 따른 신호 분배기 예시의 다른 구조(300b)를 도시한다. 구조(300b)는 다양한 전기 전도성 피쳐를 형성하기 위해 밀링된 전도성 물질의 일부를 갖는 기판을 포함하는 도 3의 구조(300)와 유사하다. 패러데이 벽(510)의 위치의 예시적인 세트가 도 5에 추가로 도시되어 있다. 아래에서 더 상세히 논의되는 바와 같이, 패러데이 벽(510)은 기판의 경계 조건이 전자기장을 예를 들어 다양한 전기 전도성 피쳐 간의 상호 작용으로부터 제한(confine)하고 격리(isolate)하도록 강제하는 기판을 통과하는 전도성 물질이다. 패러데이 벽(510)은 일부 실시예에서 바람직하게는 대향 표면 상에 배치된 임의의 전도체를 관통하지 않으면서 기판의 대향 표면까지(예를 들어, 도면 페이지의 수직으로) 기판을 밀링(milling through)하여 형성될 수 있다. 이에 의해 밀링 공정은 전도성 물질, 예를 들어 전도성 잉크의 적층 제조(예를 들어, 프린팅)에 의해 그 내부에 패러데이 벽(510)이 증착되는 트렌치를 형성한다.
일부 실시예에서, 신호 분배기 회로를 보호하고, 구조의 전체적인 구조적 무결성을 향상시키기 위해, 및/또는 추가적인 회로 소자를 제공하거나 다른 회로 소자에 대한 연결성을 제공하기 위해(예를 들어, 위상 쉬프팅 회로(phase shifting circuit), 방사 소자(radiating element) 등) 하나 이상의 추가 기판이 제공될 수 있다. 도 6a 및 도 6aa을 참조하면, 추가 구조(300c)는 본원에 설명된 시스템 및 방법의 양태 및 실시예에 따른 신호 분배기의 추가적인 예시이다. 구조(300c)는 전술한 바와 같이 구조(300, 300a, 300b)와 유사하고, 기판의 표면 상에 배치된 전도성 물질(312)과 함께 기판의 대향 표면 상에 배치된 추가적인 전도성 물질(350)을 가지며, 이는 일부 실시예에서 접지면을 형성할 수 있다. 예를 들어 도 6aa단면도에 도시된 바와 같이 입력(320)을 포함하는 전도성 물질(312) 내로 전기 전도성 피쳐가 밀링된다(milled into). 추가적으로, 저항(326, 336)은 예를 들어 도 3 및 도 4에 도시된 바와 같이 기판의 표면 상에 배치되도록 적층 제조(예를 들어 저항성 잉크의 프린팅)를 통해 증착된다. 도 6a에 도시된 바와 같이, 추가적인 기판(610)은 본딩 물질(612)과 접착(예를 들어, 본딩)될 수 있다. 일부 실시예에서, 기판(610)은 표면, 예를 들어, 본딩 물질(612)과 접촉하는 본딩된 표면에 대향하는 기판(610)의 표면 상에 배치된 추가적인 전도성 물질(614)을 가질 수 있다.
도 6a 및 도 6aa을 계속 참조하면, 신호 분배기 회로의 전기 전도성 피쳐(예를 들어, 도 4 참조)는 그 피쳐들이 기판(610) "아래"에 내장되어 있기 때문에 평면도(top view)에서 보이지 않는다. 그러나, 트렌치(616)는 단면도 및 평면도 둘 다로부터 도시되어 있으며, 기판을 통해 전도성 물질(350)까지 밀링함으로써(milling through) 다양한 실시예에서 형성될 수 있다. 전도성 물질(350)은 일부 실시예에서 연속적인 접지면으로서 작용할 수 있고/있거나 구조(300c)에 구조적 지지(structural support)를 제공할 수 있으며, 이 경우 트렌치(616)는 바람직하게는 전도성 물질(350)을 뚫지 않고 전도성 물질(350)까지 갈 수 있다. 다양한 실시예에서, 일부 트렌치(616)는 다양한 응용에 따라 전도성 물질(350)을 관통할 수 있다.
도 6b 및 도 6bb은 트렌치(616) 내에 증착된 전도성 충전재(conductive fill)(618)를 갖는 구조물(300c)을 도시한다. 전도성 충전재(618)는 적층 제조(예를 들어, 3-D 프린팅) 기술에 의해 증착된 전도성 물질 또는 전도성 잉크일 수 있다. 전도성 충전재(618)는 트렌치(616)를 실질적으로 충전하여 예를 들어 도 5에 도시된 패러데이 벽(510)과 같은 패러데이 벽을 형성한다.
다양한 실시예들에서, 입력(320)에 대한 액세스(access)는 기판(610)을 통해 입력(320)까지 드릴링(예를 들어, 밀링)함으로써 도 6c 및 6cc에 도시된 바와 같이 입력(320)에 대한 액세스를 갖는 홀(620)을 형성하여 얻어질 수 있다. 홀(620)을 드릴링하는 것은 트렌치(616)를 밀링하기 전 또는 후에, 또는 동일한 공정 단계에서 수행될 수 있다. 또한, 본딩 물질(612)과 본딩하기 전에 홀(620)을 드릴링할 수 있다. 다양한 실시예에 따르면, 밀링, 본딩 및 충전(milling, bonding, and filling) 단계는 응용에 따라 본원에 설명된 시스템 및 방법의 양태 및 실시예를 유지하면서 다양한 방식으로 및 다양한 동작 순서대로 수행될 수 있다. 또한, 본원에 다양하게 기술된 바와 같은 밀링, 본딩 및 충전은 밀링 머신, 3D 프린터 등, 근접하게는 일부 경우 다양한 로봇 핸들링 및/또는 정렬에 의해 자동화될 수 있으며, 전자기 컴포넌트, 소자, 회로 및 시스템의 신속한 프로토타이핑(prototyping)을 가능하게 할 수 있다.
일부 실시예들에서, 입력(320)(또는 기판들 사이에 내장된 회로의 임의의 다른 피쳐)에 대한 액세스는 기판(610)을 본딩하기 전에, 예를 들어 입력(320) 상에 배치된 솔더(solder)의 증착에 의해 용이해질 수 있다. 또한, 도 6c 및 6cc에 도시된 예에서, 홀(620) 주위의 전도성 물질(614)의 일부를 제거하여 전기적 절연(electrical disconnection)을 형성하기 위해 추가적인 밀링이 수행된다.
위에서 논의된 바와 같이, 홀(620)은 입력(320)에 대한 액세스를 제공한다. 출력 포트(340)에 대한 액세스를 제공하기 위해 유사한 홀이 위치할 수 있다(예를 들어, 도 4 참조). 일부 실시예에서, 하나 이상의 출력 포트(340)에 대한 액세스는 입력(3230)과 다른 표면을 통해 이뤄질 수 있다. 예를 들어, 다양한 실시예에서, 응용(application), 예를 들어 임의의 출력 포트(340) 또는 입력(320)에서 제공되는 임의의 신호의 의도된 사용(intended use)에 따라, 구조(300c)의 "바닥(bottom)" 측으로부터 출력(340)에 액세스하기 위해 홀이 전도성 물질(350)(및 그것이 위에 배치된 밑에 있는 기판)을 통해 밀링될 수 있다.
입력(320)으로 또는 입력(320)으로부터 신호를 전달하기 위해, 예를 들어, 일부 실시예에서 홀(620)에 전도성 물질 또는 전도성 잉크를 충전(filling)(증착)하거나, 도 6d 및 6dd에서 도시된 바와 같이 홀(620) 내로 전도체(624)를 삽입하여 추가적인 전도성 물질이 제공될 수 있다. 전도체(624)는 일부 실시 예에서 와이어와 같은 고체 전도체일 수 있고, 일부 실시 예에서 전도체(624)는 구리 와이어일 수 있다. 다양한 실시 예에서, 다른 전도성 물질이 적용에 따라 적합할 수 있다. 또한, 와이어는 원형, 정사각형, 또는 다른 단면의 형상일 수 있으며, 다양한 실시예에서 중실형 또는 중공형(solid or hollow cored)일 수 있다. 일부 실시예에서, 그리고 도 6e에 도시된 바와 같이, 패러데이 벽을 형성하는 전도체(624) 및/또는 전도성 충전물(conductive fill)(618) 상에 하나 이상의 솔더 범프(626)가 위치될 수 있다. 패러데이 벽의 현재 예의 경우, 이들은 다양한 실시예에서 접지면을 형성할 수 있는 기판(610)의 표면 상에 배치된 전도성 물질(614)에 전기적으로 연결될 수 있다. 일부 실시예에서, 솔더 범프(626)를 그들 각각의 전기적 피쳐에 접착(adhere)시키기 위해 솔더 리플로우 작업(solder reflow operation)이 포함될 수 있다. 일부 실시예들에서, 위에서 논의된 바와 같이, 솔더 범프가 입력(320) 상에 제공될 수 있고, 솔더 리플로우 작업을 통해 전도체(624)를 입력(320)에 부착할 수 있다. 환경, 회로 설계, 응용 및/또는 이용 가능한 제조 장비에 따라 다양한 솔더 리플로우 작업이 동시에 또는 다른 시간에 수행될 수 있다.
일부 실시예에서, 동축 커넥터(coaxial connector)와 같은 커넥터는 다른 컴포넌트, 회로, 케이블 등에 대한 신호 연결을 가능하게 하기 위해 솔더 범프(626)에 연결(coupled to)될 수 있다. 일부 실시예에서, 신호 연결을 가능하게 하기 위해 추가적인 구조가 제공될 수 있고 솔더 범프(626)에 연결(예를 들어, 그 자신의 솔더 범프를 통해)될 수 있다. 이러한 추가 구조는 일부 경우 구조(300c)의 구조와 유사할 수 있다. 이러한 추가 구조는 추가 구조(예를 들어, 추가적인 전자기 회로)를 실질적으로 영구적으로 연결시키기 위해 솔더 리플로우에 의해 솔더 범프(626)에 연결될 수 있다. 다른 실시예에서, 추가적인 구조는 패스너(fastener), 자석 등에 의한 압축(compression) 또는 압력(pressure)에 의해 솔더 범프(626)에 연결될 수 있고, 예를 들어 핀, 범프(bump), 자석 등과 같은 정렬 피쳐(alignment feature)를 포함할 수 있다. 다른 실시예에서, 하나 이상의 추가 기판이 본딩될 수 있고 홀(620)이 추가 기판을 통해 드릴링될 수 있고, 전도체(624)는 추가 기판을 통해 연장하기에 충분히 길 수 있다. 다양한 실시예에서, 전도체(624)는 예를 들어 다른 기판의 표면 상에 배치된 신호 트레이스(signal trace)에 연결됨으로써 다른 방식으로 다른 회로 피쳐에 종단되거나(terminated) 연결될(coupled to) 수 있다.
다양한 실시예에서, 다양한 절삭(subtractive)(밀링(milling), 드릴링(drilling)), 적층(프린팅(printing), 충전(filling)) 및 접착(본딩(bonding)) 단계는 필요에 따라 솔더링(soldering) 및 리플로우(reflow) 작업과 함께 다양한 순서로 수행되어, 신호 분배기는 단지 그의 한 예시일 뿐인 임의의 수의 기판 층을 갖는 전자기 회로를 형성할 수 있다.
다양한 전자기 회로를 제조하기 위한 일반화된 방법이 도 7과 관련하여 도시된다. 방법(700)은 도 3 내지 5에 도시된 바와 같이 회로 피쳐를 형성하기 위해 기판 상에 배치된 전도성 물질을 밀링(milling)하는 단계(블록 710)을 포함한다. 방법(700)은 또한 예를 들어 도 3 및 4의 저항(326, 336)과 같은 추가적인 회로 피쳐를 프린팅(printing)(또는 예를 들어, 3D 프린팅, 적층 제조 기술을 통해 증착)하는 단계(블록 720)을 포함한다. 방법(700)은 필요에 따라, 예를 들어 도 3 및 4 및 6a 내지 6e의 입력(320) 및 출력 포트(340) 상에 임의의 피쳐 상에 솔더를 증착하는 단계를 포함할 수 있다. 방법(700)은 또한 공극(voids) 또는 트렌치, 예를 들어 도 6a 및 6aa의 트렌치(616)와 같은 개구(openings)를 형성하기 위해 기판 물질(및/또는 전도성 물질)을 밀링(또는 드릴링)하는 단계(블록 730)를 포함할 수 있다. 방법(700)은, 예를 들어 도 5의 패러데이 벽(510)을 형성하기 위해 공극(voids)/트렌치(trenches) 내로 전도성 물질(예를 들어 도 6b 및 6bb의 전도성 충전재(conductive fill)(618))을 프린팅(또는 증착, 예를 들어, 3D 프린팅, 적층 제조 기술을 통해)하는 단계(블록 740)를 포함할 수 있다. 이들 단계들 중 임의의 단계는 주어진 회로 설계에 대해 필요에 따라 상이한 순서로 수행되거나, 반복되거나, 생략될 수 있다(블록 750). 일부 실시예에서, 예를 들어 도 6a 내지 6e의 실시예에서, 다수의 기판이 전자기 회로의 제조에 관여할 수 있으며, 방법(700)은 필요에 따라 추가 기판을 본딩하는 단계(760)를 포함하고, 전술한 다양한 방법 블록들이 완료될 때까지 반복(블록 770)될 수 있다. 예를 들어, 도 6a 내지 6e의 실시예에서, 트렌치를 밀링하는 단계(블록 730) 및 충전하는 단계(블록 740)는 제2 기판(610)을 본딩하는 단계(블록 760) 이후에 수행될 수 있다.
적어도 하나의 실시예의 여러 양태 및 제조 방법 및 전자기 회로를 설명하였지만, 상기 설명은 도 6a 내지 도 6e의 구조(600c)로 조립될 때(assembled into), 도 3 및 4의 것과 같은 신호 분배기의 다양한 실시예를 생성하는 데 이용될 수 있다. 다양한 실시예에서, 본원의 시스템 및 방법의 양태 및 실시예와 일치하는 신호 분배기가 전체 두께가 10밀(0.010인치, 254미크론) 이하로 제조될 수 있으며, 사용된 다양한 밀링 및 적층 제조 장비의 허용 오차 및 정확도에 따라 4.4밀(111.8 미크론), 2.7밀(68.6 미크론), 또는 심지어 1.97밀(50미크론)만큼 좁은 트레이스(322, 332, 342)와 같은 신호 트레이스를 포함할 수 있다. 따라서, 여기에 개시된 바에 따른 전자기 회로는 X-대역 또는 더 높은 주파수, 일부 경우에는 최대 30Ghz 이상에 적합할 수 있다.
또한, 본 명세서에 개시된 바에 따른 전자기 회로는, 우주 공간에 위치될 때 펼쳐져서 사용될 폴딩 구조(folding structures)를 포함해 우주 공간에서의 응용에 적합할 경량(light weight)을 갖는 충분히 낮은 프로파일(예를 들어, 10mil 이하의 두께)을 가질 수 있다.
또한, 본원에 개시된 방법에 따라 제조된 전자기 회로는 부식성 화학 물질(caustic chemical), 마스킹, 에칭, 전기 도금 등을 필요로 하지 않으면서 싸고 더 빠른 프로토 타이핑을 제공한다. 사전 도금된(pre-plated) 전도성 물질이 일면 또는 양면(측면) 상에 배치된 간단한 기판은 코어 스타팅 물질(core starting material)을 형성할 수 있으며, 전자기 회로의 모든 소자는 하나 이상의 기판을 밀링(절삭, 드릴링), 충전(전도성 및/또는 저항성 잉크의 적층, 프린팅), 및 본딩하여 형성될 수 있다. 간단한 솔더 리플로우 작업 및 간단한 전도체(예를 들어, 구리 와이어)의 삽입은 여기에 개시된 방법 및 시스템에 의해 수용된다.
또한, 본 명세서에 개시된 방법에 따라 제조된 전자기 회로는 비평면 표면(non-planar surface) 상의 배치 또는 비평면 표면을 요구하는 설계를 수용할 수 있다. 본 명세서 및 기타 개시된 신호 분배기와 같은 얇고 낮은 프로파일의 전자기 회로는 예를 들어 임의의 원하는 윤곽을 갖는 전자기 회로를 형성하고, 표면(예를 들어 탈 것)에 부착하거나, 또는 복잡한 어레이 구조(complex array structure)를 지원하기 위해 본원에 개시된 밀링, 충전, 본딩 기술을 사용하여 제조될 수 있다.
다양한 실시예에서, 본원의 시스템들 및 방법들의 양상들 및 실시예에 따른 신호 분배기는 방사 소자(radiative elements)(예를 들어, 안테나) 어레이에 대한 신호 분배기 또는 결합기로서 사용될 수 있고, 따라서 빔포머(beamformer)로서 이용될 수 있다. 이러한 신호 분배기는 또한 위상 조정 회로(phase adjusting circuitry)(예를 들어, 칩(chips))에 연결되어 더 복잡한 빔 스티어링(beam steering), 널 스티어링(null steering) 및 고급 어레이 기술(advanced array techniques)을 형성할 수 있다.
다양한 추가 세부 사항 및 양태를 포함하는 부록이 여기에 동시에 제출되고 본 명세서에 포함되고 그 일부가 된다.
이와 같이, 적어도 하나의 실시예의 여러 양태를 개시하였지만, 다양한 변경, 수정 및 개선이 당업자에게 용이하게 일어날 수 있음을 이해해야 한다. 그러한 변경, 수정 및 개선은 본 개시의 일부로 의도되며 본 개시의 범위 내에 있는 것으로 의도된다. 따라서, 전술한 설명 및 도면은 단지 예시일 뿐이다.

Claims (15)

  1. 전력 분배기 회로(power divider circuit)를 제조하는 방법에 있어서,
    신호 트레이스(signal trace)를 형성하기 위해 제1 기판(first substrate) 상에 배치된 전도성 물질(conductive material)을 밀링(milling)하는 단계 - 상기 신호 트레이스는 단일 트레이스(single trace)로부터 2개의 암 트레이스(arm trace)로의 분할(division)을 포함하고, 상기 2개의 암 트레이스는 상기 단일 트레이스에 전기적으로 연결된 근위 단부(proximal end) 및 2개의 2차 트레이스(secondary trace) 각각에 전기적으로 연결된 원위 단부(distal end)를 가짐 -;
    상기 2개의 암 트레이스 사이에 저항성 전기적 연결(resistive electrical connection)을 형성하기 위해 상기 2개의 원위 단부 사이에 저항성 잉크(resistive ink)를 증착시키는 단계;
    상기 제1 기판 및 제2 기판 사이에 상기 트레이스를 실질적으로(substantially) 캡슐화(encapsulate)하기 위해 상기 제2 기판을 상기 제1 기판에 본딩(bonding)하는 단계; 및
    적어도 하나의 상기 트레이스에 액세스(access)를 제공하기 위해 상기 제1 기판 또는 상기 제2 기판 중 적어도 하나를 밀링(milling through)하는 단계
    를 포함하는,
    방법.
  2. 제1항에 있어서,
    상기 신호 트레이스에 전기적으로 연결된 적어도 하나의 패드(pad)를 형성하기 위해 상기 전도성 물질(conductive material)을 밀링하는 단계
    를 더 포함하는,
    방법.
  3. 제2항에 있어서,
    상기 적어도 하나의 패드 상에 솔더 범프(solder bump)를 증착하는 단계
    를 더 포함하는,
    방법.
  4. 제3항에 있어서,
    적어도 하나의 상기 트레이스에 액세스(access)를 제공하기 위해 상기 제1 기판 또는 상기 제2 기판 중 적어도 하나를 밀링(milling through)하는 단계는,
    상기 솔더 범프에 대한 액세스(access)를 제공하기 위해 상기 제2 기판을 상기 솔더 범프까지 밀링(milling through)하는 단계
    를 포함하는,
    방법.
  5. 제4항에 있어서,
    상기 솔더 범프에 대한 밀링된 액세스(milled access) 내에 전도성 와이어(conductive wire)를 삽입하는 단계 및
    상기 전도성 와이어를 상기 적어도 하나의 패드에 시큐어(secure)하기 위해 상기 솔더 범프를 리플로우(reflow)하는 단계
    를 더 포함하는,
    방법.
  6. 제1항에 있어서,
    트렌치(trench)를 형성하기 위해 상기 제2 기판 및 상기 제1 기판 둘 다 밀링(milling through)하는 단계, 및
    상기 트렌치 내로 전도성 잉크(conductive ink)를 증착하는 단계
    를 더 포함하는,
    방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020207019021A 2018-02-28 2019-02-27 적층 제조 기술 낮은 프로파일 신호 분배기 KR102406488B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862636375P 2018-02-28 2018-02-28
US62/636,375 2018-02-28
PCT/US2019/019851 WO2019168996A1 (en) 2018-02-28 2019-02-27 Additive manufacturing technology (amt) low profile signal divider

Publications (2)

Publication Number Publication Date
KR20200093637A KR20200093637A (ko) 2020-08-05
KR102406488B1 true KR102406488B1 (ko) 2022-06-08

Family

ID=65802175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207019021A KR102406488B1 (ko) 2018-02-28 2019-02-27 적층 제조 기술 낮은 프로파일 신호 분배기

Country Status (9)

Country Link
US (1) US11089687B2 (ko)
EP (1) EP3760015B1 (ko)
JP (1) JP7000589B2 (ko)
KR (1) KR102406488B1 (ko)
AU (1) AU2019229254B2 (ko)
CA (1) CA3087290A1 (ko)
IL (1) IL275262B1 (ko)
TW (1) TWI805700B (ko)
WO (1) WO2019168996A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200025543A (ko) * 2018-08-30 2020-03-10 삼성전자주식회사 패키지 볼을 갖는 반도체 패키지를 포함하는 전자 소자
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
US11653484B2 (en) 2019-11-08 2023-05-16 Raytheon Company Printed circuit board automated layup system
US11606865B2 (en) * 2019-11-08 2023-03-14 Raytheon Company Method for forming channels in printed circuit boards by stacking slotted layers
US11122692B1 (en) * 2020-06-11 2021-09-14 Raytheon Company Preparation of solder bump for compatibility with printed electronics and enhanced via reliability
CN114079136A (zh) * 2020-08-18 2022-02-22 康普技术有限责任公司 耦合器和基站天线
US11544517B2 (en) * 2020-10-03 2023-01-03 MHG IP Holdings, LLC RFID antenna

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3164791A (en) 1961-05-05 1965-01-05 Melpar Inc Strip line hybrid ring
JP2004014834A (ja) * 2002-06-07 2004-01-15 Mitsubishi Electric Corp 印刷抵抗付きマイクロ波回路
US20040217823A1 (en) 2003-04-29 2004-11-04 Reza Tayrani Compact broadband balun
US20140240056A1 (en) * 2013-02-26 2014-08-28 Raytheon Company Symmetric Baluns and Isolation Techniques

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60229502A (ja) * 1984-04-27 1985-11-14 Mitsubishi Electric Corp 電力分配回路
US4647878A (en) * 1984-11-14 1987-03-03 Itt Corporation Coaxial shielded directional microwave coupler
JPH0812887B2 (ja) 1985-04-13 1996-02-07 富士通株式会社 高速集積回路パツケ−ジ
JP3241139B2 (ja) 1993-02-04 2001-12-25 三菱電機株式会社 フィルムキャリア信号伝送線路
US5401175A (en) 1993-06-25 1995-03-28 M/A-Com, Inc. Magnetic coaxial connector
JP4195731B2 (ja) 1996-07-25 2008-12-10 富士通株式会社 多層プリント板及びこれを利用した高周波回路装置
US5857858A (en) 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
JPH10200311A (ja) 1997-01-14 1998-07-31 Nec Corp 裏面接地導体付きコプレーナウエーブガイド線路
KR100371877B1 (ko) 1997-04-16 2003-02-11 가부시끼가이샤 도시바 배선기판과 배선기판의 제조방법 및 반도체 패키지
US6000120A (en) 1998-04-16 1999-12-14 Motorola, Inc. Method of making coaxial transmission lines on a printed circuit board
US6137453A (en) 1998-11-19 2000-10-24 Wang Electro-Opto Corporation Broadband miniaturized slow-wave antenna
JP3282608B2 (ja) 1999-03-23 2002-05-20 日本電気株式会社 多層基板
JP3710652B2 (ja) 1999-08-03 2005-10-26 三菱電機株式会社 ストリップライン給電装置
US6614325B1 (en) * 2000-08-31 2003-09-02 Northrop Grumman Corporation RF/IF signal distribution network utilizing broadside coupled stripline
JP3487283B2 (ja) 2000-10-31 2004-01-13 三菱電機株式会社 差動ストリップ線路垂直変換器および光モジュール
US6651322B1 (en) 2000-12-28 2003-11-25 Unisys Corporation Method of reworking a multilayer printed circuit board assembly
US6429819B1 (en) 2001-04-06 2002-08-06 Tyco Electronics Logistics Ag Dual band patch bowtie slot antenna structure
US6421018B1 (en) 2001-05-31 2002-07-16 Andrew Corporation Bowtie inductive coupler
US6762729B2 (en) 2001-09-03 2004-07-13 Houkou Electric Co., Ltd. Slotted bow tie antenna with parasitic element, and slotted bow tie array antenna with parasitic element
US6624787B2 (en) 2001-10-01 2003-09-23 Raytheon Company Slot coupled, polarized, egg-crate radiator
US6747217B1 (en) 2001-11-20 2004-06-08 Unisys Corporation Alternative to through-hole-plating in a printed circuit board
US20030188889A1 (en) 2002-04-09 2003-10-09 Ppc Electronic Ag Printed circuit board and method for producing it
JP4159378B2 (ja) 2002-04-25 2008-10-01 三菱電機株式会社 高周波装置とその製造方法
JP4059085B2 (ja) 2003-01-14 2008-03-12 松下電器産業株式会社 高周波積層部品およびその製造方法
DE10309075A1 (de) 2003-03-03 2004-09-16 Robert Bosch Gmbh Planare Antennenanordnung
US6937120B2 (en) 2003-04-02 2005-08-30 Harris Corporation Conductor-within-a-via microwave launch
US7164903B1 (en) 2003-06-10 2007-01-16 Smiths Interconnect Microwave Components, Inc. Integrated N-way Wilkinson power divider/combiner
KR100574014B1 (ko) 2003-09-30 2006-04-26 (주)에이스톤테크놀로지 광대역 슬롯 배열 안테나
US7315223B2 (en) 2004-06-30 2008-01-01 Emag Technologies, Inc. Microstrip-to-microstrip RF transition including co-planar waveguide connected by vias
US7893886B2 (en) 2004-08-10 2011-02-22 Spx Corporation Circularly polarized broadcast panel system and method using a parasitic dipole
US20060044083A1 (en) 2004-08-27 2006-03-02 Maksim Kuzmenka Circuit board and method for producing a circuit board
US8514031B2 (en) 2004-12-17 2013-08-20 Ems Technologies, Inc. Integrated circulators sharing a continuous circuit
US7301422B2 (en) * 2005-06-02 2007-11-27 Andrew Corporation Variable differential phase shifter having a divider wiper arm
JP4498258B2 (ja) 2005-10-13 2010-07-07 富士通オプティカルコンポーネンツ株式会社 コイルパッケージ
EP3907820A1 (en) * 2005-11-30 2021-11-10 Leonardo UK Ltd Microwave power splitter/combiner
US7405477B1 (en) 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
JP2007193999A (ja) 2006-01-17 2007-08-02 Sony Chemical & Information Device Corp 伝送ケーブル
US7372409B2 (en) 2006-02-21 2008-05-13 Harris Corporation Slit loaded tapered slot patch antenna
DE102007028799A1 (de) 2007-06-19 2008-12-24 Technische Universität Ilmenau Impedanzkontrolliertes koplanares Wellenleitersystem zur dreidimensionalen Verteilung von Signalen hoher Bandbreite
KR100850217B1 (ko) * 2007-07-05 2008-08-04 삼성전자주식회사 임피던스 매칭된 분기 스트립 전송라인을 갖는 프린트배선기판
US20100254094A1 (en) 2007-10-25 2010-10-07 Risato Ohhira High-Frequency Wiring Board and High-Frequency Module That Uses the High-Frequency Wiring Board
US20090295500A1 (en) * 2008-05-30 2009-12-03 Ives Fred H Radio frequency power splitter/combiner, and method of making same
KR100999529B1 (ko) 2008-09-04 2010-12-08 삼성전기주식회사 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법
EP2348572A4 (en) * 2008-11-14 2013-04-17 Fujikura Ltd DEVICE MULTIPLE RESIN LAYERS AND METHOD FOR THE PRODUCTION THEREOF
US8134086B2 (en) * 2009-02-17 2012-03-13 Lockheed Martin Corporation Electrical isolating structure for conductors in a substrate
KR101119267B1 (ko) 2010-04-13 2012-03-16 고려대학교 산학협력단 매칭 기판을 이용한 유전체 공진기 안테나
CN201845850U (zh) * 2010-09-30 2011-05-25 安徽博微长安电子有限公司 多路微波大功率分配合成器
US20130154773A1 (en) 2011-12-15 2013-06-20 Infineon Technologies Ag Waveguide
KR20160010469A (ko) 2013-04-24 2016-01-27 가부시키가이샤 쇼난 고세이쥬시 세이사쿠쇼 신호 전송용 플랫 케이블
US9374910B2 (en) 2013-12-31 2016-06-21 International Business Machines Corporation Printed circuit board copper plane repair
CN106463828B (zh) * 2014-02-12 2021-04-06 脉冲芬兰有限公司 用于导电元件沉积和形成的方法和设备
US10033080B2 (en) 2014-05-07 2018-07-24 Alcatel Lucent Electrochromic cell for radio-frequency applications
US10086432B2 (en) 2014-12-10 2018-10-02 Washington State University Three dimensional sub-mm wavelength sub-THz frequency antennas on flexible and UV-curable dielectric using printed electronic metal traces
CN104401934B (zh) 2014-12-11 2016-02-24 东南大学 玻璃基板上埋入无源元件的圆片级制造方法
US9893426B2 (en) 2015-10-26 2018-02-13 Verizon Patent And Licensing Inc. PCB embedded radiator antenna with exposed tuning stub
US10144635B2 (en) 2016-09-20 2018-12-04 Kris Vossough Integrated multi-sensing systems
US10461007B2 (en) * 2015-12-22 2019-10-29 Intel Corporation Semiconductor package with electromagnetic interference shielding
WO2017208432A1 (ja) * 2016-06-03 2017-12-07 三菱電機株式会社 電力分配合成器
CN106936521B (zh) 2017-01-12 2020-04-28 西南电子技术研究所（中国电子科技集团公司第十研究所） 紧凑型天线馈电校准网络
US10505255B2 (en) 2017-01-30 2019-12-10 Infineon Technologies Ag Radio frequency device packages and methods of formation thereof
CN206742473U (zh) * 2017-05-31 2017-12-12 中国电子科技集团公司第十三研究所 抗电磁干扰的微波功率分配器
WO2019094477A1 (en) 2017-11-10 2019-05-16 Raytheon Company Millimeter wave transmission line architecture
WO2019094600A1 (en) 2017-11-10 2019-05-16 Raytheon Company Additive manufacturing technology (amt) faraday boundaries in radio frequency circuits
WO2019168992A1 (en) 2018-02-28 2019-09-06 Raytheon Company Snap-rf interconnections
TW202013816A (zh) 2018-05-22 2020-04-01 美商雷神公司 毫米波相位陣列

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3164791A (en) 1961-05-05 1965-01-05 Melpar Inc Strip line hybrid ring
JP2004014834A (ja) * 2002-06-07 2004-01-15 Mitsubishi Electric Corp 印刷抵抗付きマイクロ波回路
US20040217823A1 (en) 2003-04-29 2004-11-04 Reza Tayrani Compact broadband balun
US20140240056A1 (en) * 2013-02-26 2014-08-28 Raytheon Company Symmetric Baluns and Isolation Techniques

Also Published As

Publication number Publication date
EP3760015B1 (en) 2023-09-27
KR20200093637A (ko) 2020-08-05
US11089687B2 (en) 2021-08-10
JP7000589B2 (ja) 2022-01-19
AU2019229254B2 (en) 2023-08-03
TW201946506A (zh) 2019-12-01
JP2021514540A (ja) 2021-06-10
TWI805700B (zh) 2023-06-21
IL275262B1 (en) 2024-05-01
CA3087290A1 (en) 2019-09-06
AU2019229254A1 (en) 2020-07-09
IL275262A (en) 2020-07-30
US20190269021A1 (en) 2019-08-29
EP3760015A1 (en) 2021-01-06
WO2019168996A1 (en) 2019-09-06

Similar Documents

Publication Publication Date Title
KR102406488B1 (ko) 적층 제조 기술 낮은 프로파일 신호 분배기
KR102443287B1 (ko) 스냅-rf 상호연결
TWI810219B (zh) 電路板總成
KR102479633B1 (ko) 무선 주파수 회로의 적층 가공 기술(amt) 패러데이 경계
JP2021502769A (ja) ミリメータ波伝送線アーキテクチャ
KR102545915B1 (ko) 적층 제조 기술(amt) 저 프로파일 라디에이터
TWI823009B (zh) 波束形成器及波束形成器陣列
US20190357363A1 (en) Additive manufactured reactive beamformer

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant