JP2021514540A - アディティブ製造技術（ａｍｔ）低プロファイル信号分割器 - Google Patents

Abstract

電力分割回路を製造する方法が、信号トレースを形成するために、第１基板上に配置された導電性材料をミリングするステップを含む。信号トレースは、単一トレースから２つのアームトレースへの分割を含み、２つのアームトレースの各々は、単一トレースに電気的に接続された近位端と、２つの二次トレースの各々に電気的に接続された遠位端とを有する。本方法は、さらに、２つのアームトレース間に抵抗性インクを堆積させて抵抗性電気接続を形成するステップと、第１基板と第２基板との間のトレースを実質的に封止するために第２基板を第１基板にボンディングするステップと、第１基板又は第２基板のうちの少なくとも１つを通してミリングし、トレースのうちの少なくとも１つへのアクセスを提供するステップとを含む。信号分割器自体も開示される。

Description

本発明は、電力分割回路の製造方法及び信号分割器に関する。

本出願は、その全体が参照により本明細書に組み込まれている、ADDITIVE MANUFACTURING TECHNOLOGY （AMT） LOW PROFFILE SIGNAL DIVIDERという名称の米国仮特許出願第６２／６３６,３７５号（２０１８年２月２８日出願）に対する優先権を主張する。

無線周波（RF）及び電磁電力分割器（electromagnetic power dividers (power splitters)）は、RF回路内で使用するために、又はRF回路の一部として使用するために製造することができ、場合によっては、従来のPCB製造プロセスを用いてプリント回路基板（PCB）上に配置することができる。

積層、電気メッキ、マスキング、エッチングその他のプロセス工程が、複数の工程、高価な及び／又は危険な材料、複数回の反復、大規模な労力などを必要とすることがあり、これらはすべて、コストの上昇及びターンアラウンド時間の遅延につながる。さらに、従来のPCB製造プロセスは、信号トレース寸法のような小さなフィーチャサイズを可能にする能力が限られており、このようなデバイスによってサポートされ得る最高周波数信号の範囲を制限してしまう。

本開示の一態様は、電力分割回路を製造する方法に向けられている。。一実施形態では、本方法は、信号トレースを形成するために第１基板上に配置された導電性材料をミリングするステップであり、前記信号トレースは、単一のトレースから２つのアームトレースへの分割を含み、前記２つのアームトレースの各々は、前記単一のトレースに電気的に接続された近位端と、２つの二次トレースの各々に電気的に接続された遠位端とを有する、ステップ； 前記２つのアームトレース間に抵抗性電気接続を形成するために前記２つの遠位端間に抵抗性インクを堆積するステップ； 前記第１基板と第２基板との間のトレースを実質的にカプセル化するために、前記第２基板を第１の基板にボンディングするステップ；及び 前記トレースのうち少なくとも１つへのアクセスをもたらすために、前記第１基板又は前記第２基板のうちの少なくとも１つを通してミリングするステップ；を含む。

本方法の実施形態は、前記導電性材料をミリングして、前記信号トレースに電気的に接続される少なくとも１つのパッドを形成するステップをさらに含む。本方法は、前記少なくとも１つのパッド上にハンダバンプを堆積するステップをさらに含んでよい。前記ミリングするステップは、前記第２基板を通して前記ハンダバンプへのアクセスをもたらすために、前記第２基板を通して前記ハンダバンプへのミリングするステップを含んでよい。本本方は、前記ハンダバンプへの前記ミリングされたアクセスに導電性ワイヤを挿入するステップと、前記ハンダバンプをリフローして、前記導電性ワイヤを前記少なくとも１つのパッドに固定するステップとをさらに含んでよい。本方法は、前記第２基板及び前記第１基板の両方を貫通してトレンチを形成するようにミリングするステップと、前記トレンチに導電性インクを堆積するステップとをさらに含んでよい。

本開示の別の特徴は、信号分割器に向けられている。本信号分割器は、１つ以上の基板； 前記１つ以上の基板のうちの１つの表面上に配置され、３つのポートで整合インピーダンスをもたらすように構成された複数の信号トレース；を含む。前記３つのポートのうちの第１ポートで受信された信号が実質的に等しく分割されて、前記３つのポートのうちの第２ポート及び第３ポートに提供され、前記３つのポートのうちの前記第２ポート及び前記第３ポートで受信された信号が組み合わされて、前記３つのポートのうちの前記第１ポートに提供される。本信号分割器は、前記３つのポートのうちの前記第２ポート及び前記第３ポートを結合する抵抗性インクから形成される抵抗素子；を含む。

信号分割器の実施形態は、さらに、２つの基板を含んでもよく、複数の信号トレースは、２つの基板の間に配置される。信号分割器は、さらに、前記２つの基板を貫通する１つ以上のミリングされたトレンチをさらに備え、前記ミリングされたトレンチは、電磁エネルギをシールドするように構成された実質的に電気的に連続した構造を形成するように導電性インクで充填される。全厚さは、１０ミル以下であってもよい。信号分割器はさらに、追加的信号トレースによって供給される４つの出力ポートを含み、追加的信号トレースは３つのポートのうちの第２及び第３のポートに結合される。前記追加的信号トレースは、前記３つのポートのうちの前記第２ポート及び前記第３ポートに結合され、前記追加的信号トレースは、前記３つのポートのうちの前記第２ポート及び前記第３ポートのそれぞれから受信した信号を分割して、前記４つの出力ポートのそれぞれに実質的に等しく分割された信号を提供するように構成される。前記１つ以上の基板は、１３ミル未満の全体厚さを有してもよい。

本開示のさらに別の態様は、信号分割器に向けられている。本信号分割器は、互いにボンディングされ、かつ、全体の厚さが１３ミル未満である２つの基板； 前記２つの基板の間に配置され、３つのポートで整合インピーダンスをもたらすように構成された複数の信号トレースであり、前記３つのポートのうちの第１ポートで受信された信号が実質的に等しく分割されて、前記３つのポートのうちの第２ポート及び第３ポートに提供され、前記３つのポートのうちの前記第２ポート及び前記第３ポートで受信された如何なる信号も組み合わされて、前記３つのポートのうちの前記第１ポートに提供される、複数の信号トレース；及び ２つの基板を貫通する１つ以上のミリングされたトレンチであり、電磁エネルギをシールドするように構成された実質的に電気的に連続した構造を形成するために、導電性インクで充填されている、トレンチ；を含む。

本信号分割器の実施形態は、前記３つのポートのうちの前記第２ポート及び前記第３ポートを結合する抵抗性インクから形成される抵抗素子を更に備えてもよい。前記２つの基板は１３ミル未満の全厚さを有してもよい。

少なくとも１つの実施形態の種々の態様は、添付の図面を参照して後述されるが、これらは、縮尺通りに描かれることを意図されていない。図面は、種々の態様及び実施形態の説明及びさらなる理解を提供するために含まれ、本明細書に組み込まれ、本明細書の一部を構成するが、本開示の限界の定義として意図されるものではない。図面において、種々の図面に示されている同一又はほぼ同一の各構成要素は、同様の数字で表すことができる。明瞭にするために、全ての構成要素が全ての図面においてラベル付けされているわけではない。

信号分割回路の一例の概略図である。 信号分割器の製造された実施形態の一例の概略図である。 本発明の態様及び実施形態に従った信号分割回路の一例の概略図である。 本発明の態様及び実施形態に従った信号分割回路の別の例の概略図である。 本明細書の態様及び実施形態に従った信号分割回路の別の例の概略図である。 図３乃至図５のいずれかの信号分割器などのような電磁回路の製造進行の一例の概略図である。 図６Ａの６Ａ１―６Ａ１線に沿って切った断面図である。 図３乃至図５のいずれかの信号分割器などのような電磁回路の製造進行の一例の概略図である。 図６Ｂの６Ｂ１―６Ｂ１線に沿って切った断面図である。 図３乃至図５のいずれかの信号分割器などのような電磁回路の製造進行の一例の概略図である。 図６Ｃの６Ｃ１―６Ｃ１線に沿って切った断面図である。 図３乃至図５のいずれかの信号分割器などのような電磁回路の製造進行の一例の概略図である。 図６Ｄの６Ｄ１―６Ｄ１線に沿って切った断面図である。 図３乃至図５のいずれかの信号分割器などのような電磁回路の製造進行の一例の概略断面図である。 図３乃至図５のいずれかの信号分割器などのような電磁回路、又は図６Ａ乃至図６Ｅの電磁回路の製造方法の一例のフローチャートである。

種々の態様及び実施形態が、従来のシステム及び方法よりも小さなサイズ及びより高い周波数を可能にする、電磁回路用のコンパクトで低プロファイルの電力分割器、及びその製造方法の改良されたものを対象とする。

さらに他の態様、実施例及び利点は、以下で詳細に議論される。本明細書に開示された実施形態は、本明細書に開示された原理の少なくとも１つと矛盾しない任意の方法で他の実施形態と組み合わせることができ、「実施形態」、「いくつかの実施形態」、「変形的実施形態」、「種々の実施形態」、「１つの実施形態」などの表現は、必ずしも相互に排他的ではなく、記載された特定の特徴、構造又は特色が少なくとも１つの実施形態に含まれ得ることを示すことを意図している。本明細書におけるこのような用語の表現は、必ずしも同一の実施形態を指すものではない。ここに記載される種々の態様及び実施形態は、記載される方法又は機能のいずれかを実施するための手段を含み得る。

本明細書に記載された方法及び装置の実施形態は、以下の説明に記載された、又は添付の図面に例示された構成及び構成要素の配置の詳細に適用することに限定されないことを理解されたい。方法及び装置は、他の実施形態で実施可能であり、実行可能であるか、又は種々の方法で実施可能である。具体的な実施例は、例示的な目的のためだけに本明細書で提供されており、限定することを意図したものではない。また、本明細書中で私用される表現及び用語は制限的に理解されるべきではない。本明細書における「含む」、「備える」、「有する」、「包含する」、「含有する」及びそれらの派生の使用は、その後に列挙される項目及びそれらの同等物ならびに追加の項目を包含することを意味する。「又は」の表現は、「又は」を使用して記載される用語が単一の、複数の、及び記載される用語のすべてを示すことができるように、「又は」の表現は包括的であると解釈され得る。前後、左右、頂部底部、上下、下端、側面、垂直、水平などの表現は、本システム及び方法又はそれらの構成要素を、いずれか１つの位置又は空間方向に限定するのではなく、説明の便宜のために意図されたものである。

本明細書中で使用される用語「無線周波数」は、明示的に記述され、かつ／又は、文脈によって具体的に示されない限り、いかなる特定の周波数、周波数の範囲、バンド、スペクトル等をも意味することを意図するものではなく、同様に、「無線周波数信号」及び「電磁信号」という用語は、互換的に使用され、いかなる周波数の信号も意味し得る。さらに、スプリッタ、信号スプリッタ、電力スプリッタ、分割器、信号分割器、及び電力分割器という用語は、共通信号を２つの実質的に同一の信号に分割又は分割する装置を指すために、交換可能に使用されてもよく、各装置は、典型的には、それぞれ、元の共通信号の電力の半分である等しい電力の２つの信号に分割又は分割する。多くの場合、信号分割器は、分割動作として反対方向に使用される場合、２つの信号を１つに組み合わせるために、信号組み合わせ器として十分に動作することができる。場合によっては、そのような分割器／組み合わせ器は、一方向に移動する信号に対して分割機能を提供すると同時に、第２方向（例えば、逆方向）に移動する信号に対して組み合わせ機能を提供することができる。信号スプリッタ及びコンバイナを含む無線周波数回路の様々な実施形態は、様々な周波数で動作するように選択された寸法及び／又は名目上製造された寸法を有するように設計することができることが理解されるべきである。適切な寸法の選択は、一般的な電磁原理から行うことができ、本明細書では詳細に示さない。本明細書に記載される方法及び装置は、従来知られているものよりも小さな配置及び寸法を支持することができ、従来知られているものよりも小さな寸法の電磁回路の製造を可能にするか又はこれに適応させることができ、それにより、より高い周波数で動作することを意図される無線周波数回路に特に適している。

図１は、従来の２ポート・ウィルキンソン・ディバイダ（Wilkinson divider）である電磁回路又は分割器１００を示す。電磁回路１００は、２つの１／４波長アーム１０４を供給する入力ポート１０２を有し、波長アーム１０４の各々が２つの出力ポート１０６の１つを供給する。２つのアーム１０４は、分割器１００の出力側で抵抗１０８によって結合される。信号分割器１００は、対称的であり、信号組み合わせ器として等しく機能し、それぞれ出力ポート１０６において２つの信号のそれぞれを受信し、入力ポート１０２において組み合わせ信号を提供する。従って、「入力」及び「出力」の指定は、分割器として使用される回路１００に関するものであり、一方、組み合わせ器としての使用（「入力」及び「出力」指定を反転）は等しく有効である。

図２は、信号分割回路２００の従来の製造例を示す。回路２００は、一般に、基板の表面２１０（例えば、平坦な表面）上に配置され、基板は、表面２１０の上下の両方に存在し得るが、そのようなものは、図２において透明であり、種々の導体等の視覚的な明瞭さを可能にしている。回路２００は、４:１スプリッタ（splitter）の一実施形態であり、共通信号を一対の信号に分割（split）する第１のスプリッタ２１２を有する。一対の信号の各々は、２つの後続するスプリッタ２１４のうちの１つに供給される。これらのスプリッタ２１４は、一対の信号の各々をさらに２つの別の信号に分割し、かくして、４つの信号を、４つの出力ポート２２０の各々に１つずつ供給する。電磁信号が、例えば、積層体堆積、マスキング、エッチング等の従来のPCBプロセスから形成され得る導電性トレース２３０に沿って、スプリッタ２１２、２１４を通して伝達される。従来のPCB製造は、トレース２３０の幅に制限を課し、かくして、従来の電磁回路が好適であり得る最高周波数を制限してしまう。さらに、基板の厚さは、トレース２３０の幅に関連して、特性インピーダンス（例えば、対向する両表面上に配置された両接地面までの距離による）に影響を与える。従って、従来のPCBプロセスによって必要とされるより広いトレース２３０は、（特定の特性インピーダンスを維持するために）より厚い基板の選択を生じさせ、かくして、回路２００を製造することができる薄さを制限してしまう。例えば、従来のPCB製造における一般的な推奨事項には、約６０ミル（０.０６０インチ）の全厚さが含まれる。対照的に、ここに記載した態様及び実施形態に従った電磁回路は、アディティブ（additive）製造技術を用いて、約１０ミル以下の厚さまでの低プロファイルを有する信号分割器をもたらすことができ、信号線トレースは、約４.４ミル、又は２.７ミル、又はそれ以下の幅を有する。

また、図２には、従来から接地面間（例えば、基板の対向する両表面上）の電気的接続性を提供し、近傍にあり得る他のトレースからトレース２３０上の信号をある程度分離する接地ビア２４０も示されている。従来の接地ビア２４０は、直径約８ミル以上のドリル孔であり、ボードの構造的完全性を維持するために最小距離離れる必要がある。従って、接地ビア２４０は漏洩構造であり、特により高い周波数で、電磁気信号の損失を示す。種々の用途では、より高い周波数の信号を支持する必要があるため、地上ビア間の最小間隔は、比較的短い波長の電磁エネルギが逃げ得る大きな開口（openings）のように作用する。

対照的に、本明細書に記載の態様及び実施形態に従う電磁回路及び方法は、アディティブ製造技術を使用し、複数の接地面を接続するための電気的に連続した構造を可能にする。従って、電場を閉じ込める「ファラデー壁（Faraday walls）」を形成するために、１つ以上の基板（例えば、基板の対向する両表面間）を通して、電気的に連続した構造が提供され、垂直に配置される。様々な実施形態では、かかるファラデー壁は、２つ以上の接地面を電気的に結合することができる。さらに、様々な実施形態では、かかるファラデー壁は、隣接する回路構成要素から電磁場を閉じ込め、分離することができる。いくつかの実施形態では、そのようなファラデー壁は、電磁信号を局所的に横断電磁場（TEM）であるように制限する、例えば、信号伝搬をTEMモードに制限する境界条件を強制することができる。

本明細書に記載されたものに従った電磁回路及び製造方法は、従来の回路及び方法よりも、低プロファイルで、低コストで、小サイクル時間で、及び低設計リスクで、より高い周波数を取り扱うことができる電磁回路及び部品を製造するための種々のアディティブ製造技術を含む。技術の例としては、基板の表面から導電性材料をミリング（milling）して、従来のPCBプロセスによって許容されるよりも著しく小さな寸法の信号トレース又は開口を形成すること、１つ以上の基板をミリングしてトレンチを形成すること、３次元印刷技術を使用して、印刷された導電性インクをトレンチに堆積させてファラデー壁（連続した電気バリアであって、それらの間の間隔が最小である一連の接地ビアとは対照的に、連続した電気バリア）を形成すること、基板の一部を貫通して孔をミリング（ドリリング）して形成され、ワイヤが配置され（及び／又は導電性インクが印刷される）、基板（又は対向する基板）の表面上に配置された信号トレースに電気的に接触させること、垂直送出導電ワイヤの周囲にファラデー壁を形成すること（いくつかの実施形態では、銅であってもよい）を含み得ること、及び３次元印刷技術を使用して、抵抗性インクを堆積させて抵抗性構成要素を形成することが挙げられる。上記の例示的な技術及び／又は他の技術（例えば、ハンダ付け及び／又はハンダリフロー）のいずれかを組み合わせて、種々の電磁構成要素を作製してもよい。そのような技術の態様及び例は、例えば、アレイの複数の放射器に電磁信号を分配するためのビームフォーマとしての使用に適した、信号分割回路に関して、本明細書に記載され、図示されているが、記載された技術は、種々の電磁構成要素、コネクタ、回路、アセンブリ、及びシステムを形成するために使用され得る。

図３は、本明細書に記載されるシステム及び方法の態様及び実施形態に従った、信号分割器の一例の構造３００を示す。構造３００は、表面３１０を有する基板であり、その表面には、例えば、電気メッキされた銅のような導電性材料が配置され、種々の導電性特徴を形成するためにミリングされた（例えば、サブトラクト（減算）された）ものである。ミリングによって生成される特徴は、作動中のそれらの機能に関して記述され、この例では、１つの入力３２０及び４つの出力３４０を含む４ウェイ・スプリッタを実装する。入力３２０はパッドとして形成されてもよく、信号を受け取ることができ、その信号はライン３２２を介して伝達されて、第１のスプリッタ３２４に送られる。第１のスプリッタ３２４は、２つのアームを通過する信号を分割し、信号の半分を２つのさらなるライン３３２の各々に供給する。各々のライン３３２は、２つの第２のスプリッタ３３４の１つに信号を供給し、第２のスプリッタ３３４の各々は、２つのアームを有し、各々が受信する信号を分割して、さらなる２つの別の信号部分に分割する。入力３２０で受け取った元の信号から、４つの実質的に等しい信号部分を生じる。４つの信号部分の各々は、４つの別のライン３４２の１つに沿って４つの出力３４０の１つに搬送される。出力３４０の各々はパッドとして形成されてもよい。

したがって、導電性材料から形成される電気的特徴は、表面３１０の一部から導電性材料をミリングすることによって形成される。加えて、抵抗器３２６が、抵抗性インクの１つ以上の適用又は堆積によって、抵抗性インクから印刷され（アディティブ製造）、抵抗器３２６を適切な抵抗値に形成し、それにより、第１スプリッタ３２４が公称的にウィルキンソン分割器として機能する。同様に、抵抗器３３６が、抵抗性インクの１つ以上の適用又は堆積によって、抵抗性インクから印刷され（アディティブ製造）、抵抗器３３６を適切な抵抗値に形成し、それにより、第２スプリッタ３３４が公称的にウィルキンソン分割器として機能する。

様々な実施形態では、構造３００は、対向する表面（例えば、表面３１０の下方、基板の厚さによって表面３１０から離れる距離を設定）を含んでもよく、対向する表面上に配置されるさらなる導電性材料が存在してもよく、これは、表面３１０上に配置される電気的特徴に関して、実質的に無処理のままであってもよい。

図４は、本明細書に記載されるシステム及び方法の態様及び実施形態に従った、信号分割器の一例の別の構造３００aを示す。構造３００aは、図３の構造３００に類似しており、表面３１０aを有する。表面３１０aの上に導電性材料が配置され、様々な導電性特徴を形成するためにミリングされた部分を有する基板を含む。しかしながら、構造３００aの例では、導電性材料は、特徴の一部を形成するために、種々の特徴に隣接してミリングされているが、他の場所では、表面３１０aの他の領域に無処理のまま残され、かくして、横方向の接地面３１２を形成する。接地面３１２は、種々の導電性特徴によって伝えられる電磁信号を含むように作用することができる。いくつかの実施形態では、さらなる導電性材料は、対向する表面、例えば、表面３１０aの下に配置されて、表面３１０a及びその上に配置された導電性特徴の「下」に接地面を形成してもよい。

図５は、本明細書に記載されるシステム及び方法の態様及び実施形態に従った、信号分割器の一例の別の構造３００bを示す。構造３００bは、図３の構造３００に類似しており、様々な導電性特徴を形成するために一部の導電性材料がミリングされた表面を有する基板を含む。さらに、図５には、ファラデー壁５１０の位置の例示的なセットが示されている。ファラデー壁５１０は、以下により詳細に説明するように、基板を通過する導電性材料である。ファラデー壁５１０は、基板内の境界条件を強制して、例えば、種々の導電性特徴間の相互作用から電磁場を閉じ込め、分離する。ファラデー壁５１０は、いくつかの実施形態では、好ましくは、対向する表面上に配置された導体を貫通することなく、基板（例えば、図の紙面に垂直かつ内部へと）を通して基板の対向する表面にミリング加工することによって形成されてもよい。それにより、ミリングプロセスは、トレンチを形成し、トレンチ内部で、導電性材料、例えば、導電性インクのアディティブ製造（例えば、印刷）によって、ファラデー壁５１０が堆積される。

いくつかの実施形態では、信号分割回路を保護するため、構造の全体的な構造的完全性を高めるため、及び／又は他の回路素子（例えば、位相シフト回路、放射素子など）への追加的回路素子又は接続性を提供するために、１つ以上の追加の基板を設けることができる。図６Ａ及び６Ａ１を参照すると、さらなる構造３００cは、本明細書に記載されるシステム及び方法の態様及び実施形態に従った信号分割器のさらなる例である。構造３００cは、前述した構造３００、３００a、３００bと同様であり、基板の表面に配置された導電性材料３１２と、基板の対向する表面に配置されたさらなる導電性材料３５０を有する。導電性材料３５０は、一部の実施形態では接地面を形成することができる。導電性特徴は、ミリングされ、例えば、図６Ａ１に横断面で示される入力３２０を含む導電性材料３１２へとミリングされる。さらに、例えば、図３及び図４に示すように、基板の表面に配置されるアディティブ製造（例えば、抵抗性インクの印刷）によって抵抗器３２６、３３６が堆積される。図６Ａに示されるように、さらなる基板６１０が、ボンディング材料６１２を用いて接着（例えば、ボンディング）されてもよい。いくつかの実施形態では、基板６１０は、基板６１０の表面上に、例えば接着材料６１２と接触する接着表面に対向する表面上に、さらなる導電性材料６１４を配置してもよい。

引き続き図６Ａ及び６Ａ１を参照すると、信号分割回路（例えば、図４参照）の導電性特徴は、それらの特徴が基板６１０の「下」に埋め込まれているため、平面図では見えない。しかしながら、トレンチ６１６が、断面図及び平面図の両方で示されており、様々な実施形態では、基板を通して導電性材料３５０に至るまでミリングすることによって形成されてもよい。導電性材料３５０は、いくつかの実施形態では、連続した接地面として作用することができ、及び／又は構造３００cに構造的支持を提供することができ、その場合、トレンチ６１６は、導電性材料３５０を貫通することなく、導電性材料３５０に進むことが好ましい。様々な実施形態では、いくつかのトレンチ６１６は、様々な用途に応じて、導電性材料３５０を貫通してもよい。

図６Ｂ及び６Ｂ１は、導電性充填物６１８がトレンチ６１６内に堆積された構造３００cを示す。導電性充填物６１８は、アディティブ製造（例えば、３Ｄ印刷）技術によって堆積された導電性材料又は導電性インクであってもよい。導電性充填物６１８は、例えば、図５に示すファラデー壁５１０のようなファラデー壁を形成するために、トレンチ６１６を実質的に充填する。

種々の実施形態では、入力３２０へのアクセスが、基板６１０を通して入力３２０にドリル加工（例えば、ミリング）することによって、図６Ｃ及び図６Ｃ１に示すように、入力３２０へのアクセスを伴う孔６２０を形成することによって、行うことができる。孔６２０の孔あけは、トレンチ６１６をミリングする前又は後に、又は同じプロセスステップで行ってもよい。さらに、ボンディング材料６１２を用いたボンディング前に、孔６２０の穿孔を行ってもよい。様々な実施形態によれば、ミリング、ボンディング及び充填ステップは、用途に応じて、本明細書に記載されるシステム及び方法の態様及び実施形態と一致した状態で、様々な方法及び様々な順序の動作で実施することができる。さらに、本明細書に様々に記載されるようなミリング、ボンディング及び充填が、ミリング盤、３Ｄプリンタなどによって自動化することができ、いくつかの場合において、種々のロボット式ハンドリング及び／又はアライメントを近接して用いることができ、電磁構成部品、要素、回路及びシステムの迅速なプロトタイピングを可能にすることができる。

いくつかの実施形態では、入力３２０（又は基板間に埋め込まれた回路の他の任意の特徴）へのアクセスが、基板６１０をボンディングする前に、例えば入力３２０上の位置にハンダを堆積することによって促進されてもよい。さらに、図６Ｃ及び図６Ｃ１に示される実施例では、さらなるミリングを行って、導電性材料６１４の一部を孔６２０の周囲から除去し、電気的断絶６２２を形成する。

上述のように、孔６２０は、入力３２０へのアクセスを提供する。出力ポート３４０（例えば、図４参照）へのアクセスを提供するために、同様の孔が配置されてもよい。いくつかの実施形態では、１つ以上の出力ポート３４０へのアクセスは、入力３２０とは異なる表面を介して行われてもよい。例えば、様々な実施形態では、孔が、導電性材料３５０（及び導電材料３５０を配置する下層基板）を介してミリングされてもよく、出力ポート３４０又は入力３２０のいずれかで提供される任意の信号のための意図された使用など、用途に応じて、構造３００cの「底部」側から出力３４０にアクセスすることができる。

入力３２０へ又は入力３２０から信号を伝えるために、例えば、いくつかの実施形態では、導電性材料又は導電性インクを孔６２０に充填（堆積）することなどによって、或いは、図６Ｄ及び６Ｄ１に示すように、導体６２４を孔６２０に挿入することによって、追加的な導電性材料を提供することができる。導体６２４は、一部の実施形態では、ワイヤなどの固体導体であってもよく、一部の実施形態では、導体６２４は、銅線であってもよい。様々な実施形態では、用途に応じて、他の導電性材料が適切であり得る。さらに、ワイヤは、円形、正方形、又は他の断面形状であってもよく、様々な実施形態では、中実又は中空コアであってもよい。いくつかの実施形態では、図６Ｅに示されるように、１つ以上のハンダバンプ６２６を、ファラデー壁を形成する導体６２４及び／又は導電性充填物６１８の上に配置することができる。ファラデー壁の本実施例の場合、それらは、様々な実施形態において接地面を形成することができる基板６１０の表面に配置された導電性材料６１４に電気的に接続されてもよい。いくつかの実施形態では、ハンダバンプ６２６をそれぞれの電気的特徴に接着するために、ハンダリフロー操作が含まれてもよい。いくつかの実施形態では、上述のように、ハンダバンプが入力３２０上に設けられてもよく、ハンダリフロー動作が、ハンダバンプを介して導体６２４を入力３２０に接着させてもよい。様々なハンダリフロー操作を、状況、回路設計、用途及び／又は利用可能な製造装置に依存して、同時又は異なる時に実行することができる。

いくつかの実施形態において、同軸コネクタなどのコネクタが、他の構成要素、回路、ケーブルなどへの信号接続性を可能にするために、ハンダバンプ６２６に結合されてもよい。いくつかの実施形態では、信号の接続性を可能にするために、さらなる構造が提供され、（例えば、それ自身のハンダバンプを介して）ハンダバンプ６２６に結合されてもよい。このようなさらなる構造は、いくつかの例において、構造３００cの構造と類似していてもよい。そのようなさらなる構造は、さらなる構造（例えば、さらなる電磁回路）を実質的に永久的に結合するために、ハンダリフローによってハンダバンプ６２６に結合されてもよい。他の実施形態では、さらなる構造は、締結具、磁石などのような圧縮又は圧力によってハンダバンプ６２６に結合されてもよく、そのような結合は、ピン、バンプ、磁石などのような整合特徴を含んでもよい。他の実施形態では、１つ以上の追加的な基板を結合することができ、孔６２０は、その追加的な基板を貫通してドリル加工することができ、導体６２４は、その追加的な基板を貫通して延びるのに十分な長さであってもよい。様々な実施形態では、導体６２４は、例えば、異なる基板の表面上に配置された信号トレースに結合するなど、異なる方法で、他の回路特徴に終端又は結合されてもよい。

種々の実施形態では、種々のサブトラクティブ（ミリング、ドリリング）、アディティブ（印刷、充填）、及び接着（ボンディング）ステップを、必要に応じて、種々の順序で、ハンダ付け及びリフロー動作を行って、１つ又は任意の数の基板層を有する電磁回路を形成することができ、そのうちの信号分割器は、単なる一例である。

種々の電磁回路のいずれかを製造するための一般化された方法が、図７を参照して図示されている。方法７００は、基板上に配置された導電性材料をミリング（ブロック７１０）して、図３〜図５に示すような回路特徴を形成するステップを含む。また、本方法７００は、例えば、図３及び図４の抵抗器３２６、３３６のような、追加の回路特徴を印刷（又は、例えば、３Ｄ印刷、アディティブ製造技術を介して堆積）するステップ（ブロック７２０）を含む。方法７００は、必要に応じて、例えば、図３及び図４及び図６Ａ〜図６Ｅの入力３２０及び出力ポート３４０の上の、任意の特徴上にハンダを堆積するステップを含んでもよい。また、本方法７００は、空隙（voids）又は溝（trenches）（例えば、図６Ａ及び６Ａ１の溝６１６）のような開口を形成するために、基板材料（及び／又は導電性材料）を通してミリング（又はドリリング）する（ブロック７３０）ことを含んでもよい。方法７００は、例えば、図５のファラデー壁５１０を形成するために、空隙／溝に導電性材料（例えば、図６Ｂ及び６Ｂ１の導電性充填物６１８）を印刷（又は、例えば、３Ｄ印刷、アディティブ製造技術を介して堆積）するステップ（ブロック７４０）を含む。これらのステップのいずれも、所与の回路設計のために、又は省略され得る（ブロック７５０）。図６Ａ〜図６Ｅのようないくつかの実施形態では、複数の基板が電磁回路の製造に関与することができ、本方法７００は、必要に応じてさらなる（追加的）基板をボンディングすることを含み（ブロック７６０）、これについては、前述の様々な方法ブロックが、完了するまで繰り返され得る（ブロック７７０）。例えば、図６Ａ〜図６Ｅの実施形態において、ミリング（ブロック７３０）及び充填（ブロック７４０）トレンチは、第２の基板６１０（ブロック７６０）をボンディングした後に実施されてもよい。

少なくとも１つの実施形態及び電磁回路の製造方法のいくつかの態様を説明してきたが、図６Ａ〜６Ｅの構造６００cに組み立てられたような、図３及び４のような信号分割器の様々な実施形態を生成するために、上述の説明を使用することができる。様々な実施形態において、本明細書におけるシステム及び方法の態様及び実施形態に従う信号分割器は、１０ミル（０.０１０インチ、２５４ミクロン）以下の全体の厚さで製造することができ、使用される様々なミリング及びアディティブ製造装置の公差及び精度に応じて、４.４ミル（１１１.８ミクロン）、２.７ミル（６８.６ミクロン）、又は１.９７ミル（５０ミクロン）のトレース３２２、３３２、３４２などの信号トレースを含むことができる。従って、本明細書に記載されたものに従った電磁回路は、Ｘバンド及びより高い周波数、場合によっては３０GHz以上に適している。

加えて、本明細書に記載されるものに従った電磁回路は、宇宙空間に配置されたときに展開される折畳み構造を含む、宇宙空間用途に適した十分に低いプロファイル（例えば、１０ミル以下の厚さ）を有し得る。

さらに、本明細書に記載される方法に従って製造される電磁回路は、腐食性化学薬品、マスキング、エッチング、電気メッキ等の必要性なしに、より安価でより高速なプロトタイピングを可能にする。一方又は両方の表面（側面）に予めメッキされた導電性材料を有する単純な基板は、コア出発材料を形成することができ、電磁回路の全ての要素は、ミリング（サブトラクティブ、孔あけ）、充填（アディティブ、導電性及び／又は抵抗性インクの印刷）、及び１つ以上の基板の結合によって形成することができる。単純なハンダリフロー操作及び単純な導体（例えば、銅線）の挿入が、本明細書に記載される方法及びシステムに適合する。

さらに、本明細書に記載される方法に従って製造される電磁回路は、非平面上への展開、又は非平面を要求する設計に適合することができる。本明細書に記載される信号分割器及びその他のもののような薄く低プロファイルの電磁回路は、例えば、表面（ビヒクルのような）に接着するために、又は複雑なアレイ構造を支持するために、任意の所望の輪郭を有する電磁回路を生成するために、本明細書に記載されるようなミリング、充填、及びボンディング技術を用いて製造されてもよい。

様々な実施形態では、本明細書に記載されるシステム及び方法の態様及び実施形態に従う信号分割器は、放射素子（例えば、アンテナ）のアレイに対する信号分割器又は組み合わせ器として使用され得、従って、ビーム形成器として使用され得る。そのような信号分割器は、より複雑なビームステアリング、ヌルステアリング、及び高度なアレイ技術を形成するために、位相調整回路（例えば、チップ）に結合されてもよい。

種々の追加の詳細及び特徴を含む付帯物は、本明細書と同時に提出され、本明細書に組み込まれ、本明細書の一部を構成する。

したがって、少なくとも１つの実施形態のいくつかの態様を説明したが、当業者には、種々の変更、修正、及び改良が容易に生じることが理解されるであろう。このような変更、修正、及び改良は、本開示の一部であることが意図されており、本開示の範囲内であることが意図されている。したがって、前述の記載及び図面は例示の目的のみである。

Claims (15)

1. 電力分割回路の製造方法であって：
   信号トレースを形成するために第１基板上に配置された導電性材料をミリングするステップであり、前記信号トレースは、単一のトレースから２つのアームトレースへの分割を含み、前記２つのアームトレースの各々は、前記単一のトレースに電気的に接続された近位端と、２つの二次トレースの各々に電気的に接続された遠位端とを有する、ステップ；
   前記２つのアームトレース間に抵抗性電気接続を形成するために前記２つの遠位端間に抵抗性インクを堆積するステップ；
   前記第１基板と第２基板との間のトレースを実質的にカプセル化するために、前記第２基板を第１の基板にボンディングするステップ；及び
   前記トレースのうち少なくとも１つへのアクセスをもたらすために、前記第１基板又は前記第２基板のうちの少なくとも１つを通してミリングするステップ；
   を含む方法。
2. 前記導電性材料をミリングして、前記信号トレースに電気的に接続される少なくとも１つのパッドを形成するステップをさらに含む、請求項１に記載の方法。
3. 前記少なくとも１つのパッド上にハンダバンプを堆積するステップをさらに含む、請求項２に記載の方法。
4. 前記ミリングするステップは、前記第２基板を通して前記ハンダバンプへのアクセスをもたらすために、前記第２基板を通して前記ハンダバンプへのミリングするステップを含む、請求項３に記載の方法。
5. 前記ハンダバンプへの前記ミリングされたアクセスに導電性ワイヤを挿入するステップと、前記ハンダバンプをリフローして、前記導電性ワイヤを前記少なくとも１つのパッドに固定するステップとをさらに含む、請求項４に記載の方法。
6. 前記第２基板及び前記第１基板の両方を貫通してトレンチを形成するようにミリングするステップと、前記トレンチに導電性インクを堆積するステップとをさらに含む、請求項１に記載の方法。
7. 信号分割器であって：
   １つ以上の基板；
   前記１つ以上の基板のうちの１つの表面上に配置され、３つのポートで整合インピーダンスをもたらすように構成された複数の信号トレースであり、前記３つのポートのうちの第１ポートで受信された信号が実質的に等しく分割されて、前記３つのポートのうちの第２ポート及び第３ポートに提供され、前記３つのポートのうちの前記第２ポート及び前記第３ポートで受信された信号が組み合わされて、前記３つのポートのうちの前記第１ポートに提供される、複数の信号トレース；及び
   前記３つのポートのうちの前記第２ポート及び前記第３ポートを結合する抵抗性インクから形成される抵抗素子；
   を含む信号分割器。
8. 前記１つ以上の基板は２つの基板であり、前記複数の信号トレースは、前記２つの基板の間に配置されている、請求項７に記載の信号分割器。
9. 前記２つの基板を貫通する１つ以上のミリングされたトレンチをさらに備え、前記ミリングされたトレンチは、電磁エネルギをシールドするように構成された実質的に電気的に連続した構造を形成するように導電性インクで充填される、請求項８に記載の信号分割器。
10. 全厚さが１０ミル以下であることを特徴とする請求項８に記載の信号分割器。
11. 追加的信号トレースによって供給される４つの出力ポートをさらに備え、
    前記追加的信号トレースは、前記３つのポートのうちの前記第２ポート及び前記第３ポートに結合され、前記追加的信号トレースは、前記３つのポートのうちの前記第２ポート及び前記第３ポートのそれぞれから受信した信号を分割して、前記４つの出力ポートのそれぞれに実質的に等しく分割された信号を提供するように構成される、請求項７に記載の信号分割器。
12. 前記１つ以上の基板は、１３ミル未満の全体厚さを有する、請求項７に記載の信号分割器。
13. 信号分割器であって：
    互いにボンディングされ、かつ、全体の厚さが１３ミル未満である２つの基板；
    前記２つの基板の間に配置され、３つのポートで整合インピーダンスをもたらすように構成された複数の信号トレースであり、前記３つのポートのうちの第１ポートで受信された信号が実質的に等しく分割されて、前記３つのポートのうちの第２ポート及び第３ポートに提供され、前記３つのポートのうちの前記第２ポート及び前記第３ポートで受信された如何なる信号も組み合わされて、前記３つのポートのうちの前記第１ポートに提供される、複数の信号トレース；及び
    ２つの基板を貫通する１つ以上のミリングされたトレンチであり、電磁エネルギをシールドするように構成された実質的に電気的に連続した構造を形成するために、導電性インクで充填されている、トレンチ；
    を含む信号分割器。
14. 前記３つのポートのうちの前記第２ポート及び前記第３ポートを結合する抵抗性インクから形成される抵抗素子を更に備える、請求項１３に記載の信号分割器。
15. 前記２つの基板は１３ミル未満の全厚さを有する、請求項１３に記載の信号分割器。
    

Images