CN101065843B - 制造电子模块的方法 - Google Patents

制造电子模块的方法 Download PDF

Info

Publication number
CN101065843B
CN101065843B CN2005800402916A CN200580040291A CN101065843B CN 101065843 B CN101065843 B CN 101065843B CN 2005800402916 A CN2005800402916 A CN 2005800402916A CN 200580040291 A CN200580040291 A CN 200580040291A CN 101065843 B CN101065843 B CN 101065843B
Authority
CN
China
Prior art keywords
layer
conductor layer
contact openings
conductor
insulator layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800402916A
Other languages
English (en)
Other versions
CN101065843A (zh
Inventor
里斯托·图奥米宁
安蒂·伊霍拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imberatec Co., Ltd
Original Assignee
Imbera Electronics Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imbera Electronics Oy filed Critical Imbera Electronics Oy
Publication of CN101065843A publication Critical patent/CN101065843A/zh
Application granted granted Critical
Publication of CN101065843B publication Critical patent/CN101065843B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

制造电子模块的方法，其中所述电子模块包括元件(6)，所述元件具有接触区域(17)，所述接触区域电连接到导体图案层(14)。符合本发明的制造始于分层膜，所述分层膜包含至少导体层(4)和在所述导体层(4)的第一表面上的绝缘体层(10)。在所述膜内制造接触开口(17)，其相互位置对应于所述元件(6)的所述接触区域(7)的相互位置且穿透所述导体层(4)和所述绝缘体层(10)。在制造完所述接触开口(17)后，所述元件(6)以使得所述元件(6)的接触区域(7)邻近所述接触开口(17)对齐的方式连接到所述绝缘体层(10)的所述表面。之后，至少在所述接触开口(17)和所述元件(6)的所述接触区域(7)中提供导体材料，所述导体材料将所述元件(6)连接到所述导体层(4)，并且图案化所述导体层(4)以形成导体图案层(14)。

Description

制造电子模块的方法
技术领域
本发明涉及一种制造电子模块的方法。
本发明尤其涉及一种制造方法，其中将一个或多个元件嵌入安装基底中并连接到导体图案结构。制造的电子模块可以是电路板状模块，其包含通过在所述电子模块中制造的导电结构彼此电连接的几个元件。所述电子模块可以包含微电路，几个接触端子连接到所述微电路。除了微电路之外，或者代替微电路，其它元件也可以嵌入到安装基底中，例如无源元件。因此目的是将典型地以未封装的形式连接到电路板(电路板的表面)的元件嵌入到所述电子模块中。另一组重要的元件由用于连接到电路板上的典型地封装的元件组成。本发明涉及的电子模块当然也可以包括其它种类的元件。
背景技术
专利公开US 6,284,564B1公开了一种制造电子模块的方法。在该方法中，制造始于绝缘膜。或者以将所述粘合剂涂在裸露的绝缘膜上，或者以首先在所述绝缘膜上制造导体图案的方式，在所述绝缘膜的一侧涂布粘合剂。然后，在所述绝缘膜上钻导通孔。也在所述元件待连接到所述电子模块的所述接触区域的位置上钻孔。然后，将所述元件连接到所述粘合剂层，相对于在所述接触区域上钻的所述孔对准。导体层在所述钻孔中和在所述绝缘膜的自由表面上生长，并且图案化以形成导体图案层。
专利公开US 6,475,877B1公开了另一种制造电子模块的方法。制造始于裸露的绝缘膜。所述绝缘膜首先用导体表面处理加面层，之后用在待连接的所述元件的所述接触区域处的开口图案化所述导体表面。然后，将粘合剂涂布在所述绝缘膜的相对侧上，借助其使所述元件连接到所述膜的表面，借助在所述导体表面中图案化的所述开口对准。然后，在所述导体表面中图案化的所述开口处，开通通过所述绝缘体和粘合剂层的孔。在所述开口中和在所述导体表面之上生长金属，其图案化以形成导体图案层。
在上述方法中，或者直接在所述导通孔中对准所述元件(US6,284,564B1)或者借助在所述导体表面中形成的固定的对准掩模来对准所述元件和所述导通孔(US 6,475,877B1)。因此，可以假定在所述元件、所述导通孔和所述导体图案之间将有良好的对准精度。当试图成本有效地制造小的和可靠的结构时，元件的对准是一个重要因素。应该可以非常精确地和可靠地对准元件，因为错误地对准的元件将导致可靠性问题并且也会降低成品率，在这种情况下模块制造商的利益将会受损。
发明内容
本发明的目的是产生一种新方法，借助这种方法可以将元件置于电路板或其它电子模块内。另外，所述新方法应该与上述方法一样能使元件精确对准。
本发明基于从分层膜开始的制造，所述分层膜包含至少导体层和在所述导体层的第一表面上的绝缘体层。此外，所述导体层的第二表面上可以具有支撑层，所述支撑层可以是绝缘的或导电的材料。之后，在对应于所述元件将来接触区域位置的位置处制造接触开口。然后，将所述元件相对于在所述绝缘层中的所述接触开口对准地连接到所述导体层的第一表面上。所述连接可以例如借助绝缘粘合剂进行。然后，通过所述接触开口在所述导体层和所述元件的所述接触区域之间形成电接触。在制造所述电接触之后，由所述导体层制造导体图案。
更具体地，符合本发明的方法的特征在于权利要求1所述的。
发明提供一种替代上述方法的制造方法，其依照特定应用具有有利的特性。
在符合本发明的方法中，可以选择用于所述分层膜的基本原料例如以具有与制造方法相关的合适硬度，而不考虑所述绝缘体层的厚度和材料特性。与公开US 6,284,564B1和US 6,475,877B1的解决方案不同，本发明的方法能选择从制造的电子模块的角度看最理想的绝缘体层的厚度和材料。在实践中，上述公开的解决方案需要聚酰亚胺膜用作所述绝缘体层。
除此之外，在本发明实施方案中还可以选择关于所述制造方法最优的分层膜硬度。所述分层膜的合适硬度可以借助导体层来实现，或者，如果必要，可以使用支撑膜。
因为相应的原因，如果必要，也可以选择在本发明实施方案中的所述绝缘体层的厚度，以使其明显薄于上述公开中公开方法使用的绝缘体层的厚度。当然，也可以将所述元件直接粘合到所述导体层的表面上(在二者之间没有绝缘层)，但是可以认为使用绝缘体层具有一些优点，至少在某些应用情况下。首先，空气泡可能会残存在所述粘合剂层中，这可能导致缺陷源，因为在这种情况下在所述导体层和所述元件之间可能缺少绝缘材料。在使用化学蚀刻的方法中，空气泡还可能导致不希望的蚀刻结果。此外，借助合适选择的易于制造的绝缘层，能在导体层中实现比粘合剂更好的粘合。
在所述实施方案中，也可以在所述导体层的表面上、在所述元件的方向上使用本身具有粘合特性的绝缘层。在这种情况中，不需要分离的粘合步骤，并将简化制造方法。使用这样的实施方案，至少在某些情况下可以实现更经济的制造成本和更好的成品率。
此外，与在公开US 6,284,564B1和US 6,475,877B1中公开的解决方案区别在于，作为所述基本材料的所述分层膜已经包含具有基本厚度的导体层，使得将在所述导体图案层中所需的所述导体材料引入到与所述接触开口相连的模块坯体处不是必需的。因此，也可以使用所述接触开口金属化法或填充法，其不特别增加在平坦表面上的所述导体材料，或根本不增加。另一方面，电化学生长的使用实现不需要为了生成对电极而在所述绝缘体层表面上制造导电表面的优点
在本发明的一个实施方案中，粘合剂层仅用在所述元件和所述绝缘体层之间的区域中，所以与上述公开中公开的方法相比，粘合剂的消耗降低。
下面将借助实施例并参照附图分析本发明。
附图说明
图1-9表示符合一个实施方案的制造方法的一系列横截面。
具体实施方式
在根据实施方案的方法中，制造可以例如从裸露的导体层4开始，所述导体层4可以是例如由金属层和绝缘体层10形成的分层膜。所述导体层4的一种适用的制造材料是例如铜箔(Cu)。如果选择的用于本方法的所述导体层4很薄，或者如果所述导体层由于其它原因是机械不耐用的，那么推荐借助支撑层12支撑所述导体层4。所述支撑层12可以是例如导电材料例如铝(Al)、钢或铜，或者是绝缘材料例如聚合物。
所述绝缘体层10可以是例如聚合物，比如环氧树脂。绝缘层的厚度典型地小于200微米，例如1～20微米，和优选小于10微米。当制造薄的电子模块时，所述绝缘层合适的厚度将典型地为约4～约7微米。
可以通过使用电路板领域已知的制造方法生产所述分层膜。例如可以通过将所述层层合在一起制造所述分层膜。
在将所述元件6连接到所述分层膜之前，在所述导体层4和在所述绝缘体层10中、在所述元件6的所述接触区域7的位置处制造接触开口17。可以例如通过借助激光钻孔制造所述接触开口17。依照所述元件的所述接触区域7的相互位置选择所述接触开口17的相互位置，同时以使所述元件相对整个电子模块正确地定位的方式选择每组接触开口的地点和位置。因此，典型地对于参加形成电接触的每个接触区域7制造一个接触开口17。所制造的接触开口17的所述表面面积可以或多或少地等于对应的接触区域7的表面面积。当然，也可以选择所述接触开口17的表面面积小于或在一些实施方案中稍微大于对应的接触区域7的表面面积。如果所述接触区域7的表面面积很大，对于每个接触区域可以制造几个接触开口。
可以从第一或第二表面方向上钻所述接触开口17。如果在实施方案中使用了支撑层12，并因此所述支撑层12在所述导体层的第二表面上，那么从第一表面方向钻所述接触开口17是有利的，这是因为在这种情况下待钻的开口不需要完全穿透所述支撑层12。在这种实施方案中，在以后当分离所述支撑层12时，开通所述接触开口17。也可以以这种方式开通所述接触开口，其中通过从所述支撑层的方向上蚀刻使由所述导体层4和所述支撑层12形成的所述材料层变薄。所述导体层4和所述支撑层12也可以由单个的材料层形成。在这种情况下，除去相当于所述支撑层12的所述材料层部分，并开通所述接触开口17。因此目的是使所述接触开口17延伸通过整个导体层4。
借助粘合剂将所述元件6连接到所述绝缘体10的表面上。为了粘合，将粘合剂层5涂布在所述绝缘层10的连接表面上，或者涂布在所述元件6的连接表面上，或者涂布在二者的连接表面上。然后，借助在基底中制造的接触区域7、孔3或者其它对准标记，可以将所述元件6对准所述元件6的计划位置。
可以使用合适的胶带或其它粘合剂代替胶水连接所述元件6。对于自身具有足够粘合能力的所述绝缘层10也可以借助所述绝缘材料层1将所述元件保持在适当的位置至少直到将所述元件固定到适当的位置。在这种情况下，不需要单独的胶水或胶带。
术语元件6的连接表面是指所述元件6面对所述绝缘体层10的表面。所述元件6的所述连接表面包含接触区域，通过所述接触区域可以形成到所述元件的电接触。所述接触区域可以是例如在所述元件6表面上的平面，或更通常是从所述元件6的表面突出的接触突起。在所述元件6中通常有至少两个接触区域或突起。在复杂的微电路中，可以有很多接触区域。
在许多实施方案中，优选在一个或多个连接表面上涂布如此多的粘合剂，使得粘合剂充满在所述元件6和所述绝缘体层10之间保留的空间。在这种情况下，不需要单独的填充剂。填充保留在所述元件6和所述绝缘体层10之间的空间强化了所述元件6和所述绝缘体层10之间的机械连接，以得到机械上更耐用的结构。在粘合期间，粘合剂也将进入所述接触开口17。
术语粘合剂是指借助其将所述元件连接到所述绝缘体层10的材料。所述粘合剂的一个特性是粘合剂可以以相对液体的形式、或者否则以符合所述表面形状例如以膜的形式涂布在所述绝缘体层和/或所述元件的表面上。所述粘合剂的另一个特性是在涂敷之后，所述粘合剂可以以这样的方式硬化或可以至少部分地硬化，使得所述粘合剂可以将所述元件保持在适当的位置上(相对绝缘体层10)，至少直到以一些其它方式将所述元件连接到所述结构上。所述粘合剂的第三个特性是其粘合能力，即粘合到待粘合表面上的能力。
术语粘合是指借助粘合剂将所述元件和所述绝缘体层10彼此连接。在粘合中，将所述粘合剂置于所述元件和所述绝缘体层10之间，并且相对于所述绝缘体层10将所述元件放置在合适的位置，其中所述粘合剂与所述元件和所述绝缘体层10接触并且至少部分地填充所述元件和所述绝缘体层10之间的空间。之后，使所述粘合剂硬化(至少部分地)，或者使所述粘合剂活化固化(至少部分地)，通过这种方式借助所述粘合剂将所述元件连接到所述绝缘体层10。在一些实施方案中，在粘合期间，所述元件的接触突起可以突出通过所述粘合剂层，和甚至延伸到所述接触开口17。
在所述实施方案中使用的粘合剂是例如热硬化的环氧树脂。以这种方式选择所述粘合剂，使得所用的粘合剂对绝缘体层10和元件具有足够的粘合性。所述粘合剂的一个优选的特性是合适的热膨胀系数，使得在所述方法期间，所述粘合剂的热膨胀不会与周围材料的热膨胀有太大的不同。所选的粘合剂还应该优选具有短的硬化时间，优选至多几秒。在该时间内，所述粘合剂应该至少部分地硬化，使得所述粘合剂将能够将所述元件保持在合适的位置。最终的硬化可以明显地花费更长的时间，并且事实上可以将其安排到与随后的方法步骤相关地发生。所述粘合剂还应该经受所用的工艺温度，例如有时加热到100到265℃的温度，和其它的制造方法应变，例如化学或机械应变。优选所述粘合剂具有与绝缘材料相同级别的电导率。
选择合适的绝缘材料层1作为所述电子模块例如电路板的基底材料。所述绝缘材料层1可以是例如聚合物基底，例如玻璃纤维强化的环氧树脂板FR4。用于所述绝缘材料层1的合适材料的其它例子是PI(聚酰亚胺)、FR5、芳香族聚酰胺、聚四氟乙烯、LCP(液晶聚合物)和预固化粘合剂层，即半固化片。
使用合适的方法在所述绝缘材料层1中制造根据粘合到所述绝缘体层10的所述元件6的大小和相互位置选择的凹陷或通孔。也可以将所述凹陷或通孔制造得比所述元件6稍大，在这种情况下所述绝缘材料层1相对于所述绝缘体层10和所述元件6的对准将不那么关键。如果在这个过程中使用其中制造有用于所述元件6的通孔的绝缘材料层1，那么通过使用另外的单独的绝缘材料层11可以获得某些优点，在绝缘材料层11中没有制造孔。这种绝缘材料层11可以位于所述绝缘材料层1之上，以覆盖为所述元件制造的所述通孔。
也可以以这种方式制造所述绝缘材料层1使得所述绝缘材料以液体形式涂布在所述绝缘体层10和所述元件6之上，或者将部分未硬化的绝缘材料板放置在它们上面。然后，固化形成所述绝缘材料层1的所述绝缘材料。
如果在所制造的电子模块中需要第二导体层，它可以例如在所述绝缘材料层1的表面上制造。在使用第二绝缘材料层11的实施方案中，可以在该第二绝缘材料层11的表面上制造所述导体层。可以从第二导体层9制造导体图案19。可以例如以类似于所述导体膜4的方式制造导体层9。然而，在简单的实施方案中和当制造简单电子模块时，制造第二导体膜9是不必要的。但是，可以以许多方式使用第二导体膜9，例如用于导体图案和元件6的另外的空间，和保护整个模块免于电磁辐射(EMC保护)。第二导体膜9还可以用于强化结构和降低例如所述模块的翘曲。
在电子模块中制造通孔，通过所述通孔可以在所述元件6和所述导体层4之间的接触区域形成电接触。为了制造所述通孔，清理所述接触开口17中的粘合剂和可能已经进入所述开口的其它物质。由于所述元件粘合到第一表面上，这自然地从所述导体材料4第二表面的方向上进行。连同清理接触开口，还可以清理所述元件6的所述接触区域7，这将会进一步改善用于生产高质量电接触的预处理。可以例如通过等离子技术、化学方法或借助激光实现清洁处理。如果所述接触开口17和所述接触区域已经足够干净，自然可以省略清洁处理。
清洁处理后，当从所述导体层4的方向上观察时，因为正确对准元件的所述接触区域7将通过所述接触开口17显现，所以还可以检查所述元件6的成功对准。
在清洁处理前，如果所述粘合剂没有填满所述接触开口17，所述粘合剂是透明的，或者如果所述导体层4、所述绝缘体层10和可能的支撑层12是如此薄的以至于可以通过所述层看到所述接触区域7或所述元件，那么也可以检查所述元件6的成功对准。当使用透明粘合剂时，检查是最容易的。
之后，使导体材料进入所述孔17，以这种方式在所述元件6和所述导体层4之间形成电接触。可以例如通过用导电膏填充所述接触开口来制造所述导体材料。还可以使用电路板工业已知的几种生长方法之一来制造所述导体材料。目前，通过形成冶金接头例如通过使用化学或电化学法生长所述导体材料来制造最好的电接触。因此，试图一直使用这样的方法，至少在最需要的实施方案中。一个好的替代方案是使用化学法生长薄层并用更经济的电化学法继续所述生长。除了这些方法之外，当然还可能使用一些其它的方法，这些方法对最终结果是有利的。
下面，将借助如图1～9所示的方法阶段更详细地分析一些可能的实施方案。
阶段A(图1)：
在阶段A，选择包含导体层4和在所述导体层4的第一侧上的绝缘体层10的合适分层膜作为所述方法的起始材料。还可以选择其中支撑层12在所述导体层4的一个表面上的分层膜作为起始材料。所述支撑层12是任选的，并由虚线且仅在图2中显示。可以如下地制造所述分层膜：例如通过提供适于处理的支撑基底12，并将合适的导体膜连接到所述支撑基底12的表面以生成导体层4，并连接绝缘体膜以生成绝缘体层10。
所述支撑基底12可以是例如导电材料例如铝(Al)，或者绝缘材料例如聚合物。可以例如通过将薄金属箔连接到所述支撑基底12的一个表面上来生成所述导体层4，例如通过层压其与铜(Cu)。在层压金属层之前，可以例如通过使用涂在所述支撑基底12或金属箔表面上的粘合剂层将所述金属箔连接到所述支撑基底。在这个阶段，需要金属箔中没有图案。
反过来所述绝缘体层10可以是例如环氧树脂。
阶段B(图2)：
制造接触开口17形成元件的电接触所需要的通孔。例如用激光或机械钻孔，制造通过所述绝缘体层10和所述导体层4的接触开口17。在本图的实施方案中，从所述导体层的第一表面方向钻所述接触开口17并延伸到所述支撑基底的材料。在本图的实施方案中，除了所述接触开口17之外，制造可以用于辅助对准的通孔3。
阶段C(图3)：
在阶段C，将粘合剂层5涂布在所述绝缘体层10之上待连接元件6的区域中。将这些区域称为连接区域。可以对准所述粘合剂层5，例如借助于所述接触开口17。当将所述元件6压到所述粘合剂层5上的时候，以这样的方式选择所述粘合剂层的厚度，使得所述粘合剂完全充满所述元件6和所述绝缘体层10之间的空间。如果所述元件6包括接触突起7，那么所述粘合剂层5的厚度应该比所述接触突起7的高度大例如约1.1～10倍，使得很好地填充所述元件6和所述绝缘体层10之间的空间。对所述元件6形成的所述粘合剂层5的表面面积也可以稍微大于所述元件6的相应表面面积，这也将有助于降低填充不充分的危险。
可以以将所述粘合剂层5涂在元件6的连接器表面上代替涂在所述绝缘体层10的连接器区域上的方式调整阶段C。例如可以以这种方式实现，其中在将元件装配到所述电子模块的合适位置之前将所述元件浸于粘合剂中。也可以通过将所述粘合剂涂布在所述绝缘体层10的连接器区域上和所述元件6的连接器表面上进行。
因此，所用的粘合剂是电绝缘体，使得在所述元件6的所述接触区域7之间的电接触不在所述粘合剂层5自身中出现。
阶段D(图4)：
在阶段D，将所述元件6置于所述电子模块的合适位置中。这例如可以通过使用装配机的协助将所述元件6压入所述粘合剂层5中来实现。在所述装配阶段，可以以公开US 6,284,564 B1和US 6,475,877 B1中公开的方式进行，而在任何情况下可以借助所述接触开口17将所述元件6同样精确地对准到合适的位置。在更近似的对准中，还可以使用所述通孔3或其它可用的对准标记，如果已经在板中制造了这些对准标记。
可以单独地或以合适的组合粘合所述元件6。典型的步骤是使模块坯体相对于所述装配机器到合适的位置，之后对准所述元件6并将其压到所述模块坯体上，在对准和连接期间将其固定保持。
阶段E(图5)：
将绝缘材料层1放置在所述绝缘体层10之上，在所述绝缘材料层1中有已经制造用于粘合元件6的孔2或凹陷。可以从合适的聚合物基底制造所述绝缘材料层1，通过使用某种合适的方法，在所述聚合物基底中制造按照所述元件6的大小和位置选择的孔或凹陷。所述聚合物基底可以是例如电路板工业已知的并广泛使用的半固化片。
最好仅仅在所述粘合剂层5已经固化或粘合剂层5已经充分硬化使所述元件6保持在合适的位置同时将绝缘材料层1安置在合适位置之后，开始实施阶段E。
还可以以这种方式制造所述绝缘材料层1，其中将没有孔的绝缘材料板放置在所述元件和所述绝缘体层10之上，所述绝缘材料板随后硬化。所述板可以是例如合适选择的半固化片。也可以以将随后硬化的绝缘材料以液体形式涂在所述元件和所述绝缘体层10之上的方式制造所述绝缘材料层1。
阶段F(图6)：
在阶段F，将未形成图案的绝缘材料层11安置在所述绝缘材料层1之上，并且然后将导体层9设置在所述绝缘材料层11之上。与所述绝缘材料层1一样，可以从合适的聚合物膜制造所述绝缘材料层11，例如从上述的半固化片基底。所述导体层9可以是例如铜箔或适合该目的的另外的膜。
在实施方案中阶段F是有利的，其中所述绝缘材料层1包含在所述元件6周围的开孔2，并且如果希望将导体层9连接到所述绝缘材料层1的相对侧。然后所述绝缘材料层11将填充所述元件的开口2并将所述导体层9和所述绝缘材料层1彼此固定。也可以以用单独的填充物填充所述开口2的方式进行。在所述层1固化之前，也可以将所述第二导体层9直接连接于所述绝缘材料层1。
因此在一些实施方案中阶段F是有利的，但是在大多数实施方案中，可以被省略或用另外类型的步骤代替阶段F。
阶段G(图7)：
在这个阶段，借助热和压力压所述层1、11和9；其以使所述聚合物(在层1和11中)在所述导体层4和9之间的所述元件6周围形成均一的和紧密的层的方式进行。该步骤使所述第二导体层9相当均匀和平坦。
当制造包括单个导体图案层14的简单电子模块时，甚至可以完全省略阶段F，或者可以将所述层1和11层压到不具有所述导体层9的结构。
因此阶段G紧密地与阶段F相关，使得上述与阶段F相关的改变也涉及阶段G。
如果分层膜包括支撑层12，那么在这个阶段可以分离所述支撑层12或否则从所述结构移除。所述移除可以例如机械地或通过蚀刻实现。
在一个实施方案中，在所述绝缘材料1的表面上有厚度均一的导体层(4和12一起)，可以将对应于所述支撑层12的所述导体层的一部分蚀刻掉。通过这种方法可以在所述导体层4的第二表面上开通所述接触开口17。然后，无论如何，所述接触开口17通常充满粘合剂5。
然后，使用合适的方法清理所述接触开口17中的粘合剂，例如以化学方法、通过激光或通过等离子蚀刻。同时，也清理位于所述接触开口17的“底部”的所述元件的接触区域7。
在该阶段，如果希望，那么也可以制造其它孔，例如用于通孔的通过所述绝缘材料层1的孔3。
阶段H(图8)：
在阶段H中，导体材料在所述接触开口17中生长。在这个示例的方法中，所述导体材料同时也在基底之上的其它地方生长，因此也增加了所述绝缘体层4和9的厚度。如果希望，导体材料还可以在所述孔3中生长。
待生长的所述导体材料可以是例如铜或其它足够导电的材料。所述导体材料的选择考虑所述材料与所述元件6的所述接触突起7的材料形成电接触的能力。在一个示例性方法中，所述导体材料主要是铜。通过将化学铜的薄层沉积在所述孔17中，然后使用电化学铜生长法继续镀铜进行所述的铜金属化。在实施例中使用化学铜，因为它还将在所述粘合剂之上形成沉积并在电化学镀中作为电导体。因此，可以使用湿化学法生长所述金属，使得所述生长是廉价的并且所述导体结构是优质的。
阶段H意于在所述元件6和所述导体层4之间形成电接触。因此，在阶段H中不必增加所述导体层4和9的厚度，而是可以同等好地设计所述方法使得在阶段H中所述孔17只填充合适的材料。可以例如通过用导电膏填充所述接触开口或使用另外的合适微通孔金属化方法来制造所述电接触。
阶段I(图9)：
在阶段I中，由在基底表面上的所述导体层4和9制造希望的导体图案14和19。如果在实施方案中只使用所述导体层4，那么仅在所述基底的一侧形成所述图案。还可以通过仅由所述导体层4形成导体图案进行，即使在该实施方案中使用了第二导体层9。在这种实施方案中，未图案化的导体层9可以作为例如机械地支持或保护所述电子模块的层或作为电磁辐射的防护。
可以通过从所述导体图案外侧除去所述导体层4的所述导体材料来制造所述导体图案14。可以使用例如在电路板工业中广泛使用的和已知的图案化和蚀刻法中的某些方法来除去所述导体材料。
阶段I后，所述电子模块包括一个或几个元件6，以及导体图案14和19(在一些实施方案中，仅有导体图案14)，借助所述导体图案可以将一个或多个所述元件6连接到外电路，或将元件6彼此相连。然后存在用于制造可操作整体的预处理。因此，可以以这种方式如此设计本方法，其中在阶段I后完成所述电子模块，并且图9事实上表示一个可能的电子模块的实施例。如果需要，本方法还可以在阶段I后继续进行，例如通过用防护剂涂布所述电子模块，或者通过在所述电子模块的第一和/或第二表面上制造另外的导体图案。
上述一系列图的实施例表示一些可能的方法，借助这些方法可以实施本发明。但是，我们的发明不仅限于上述方法，将权利要求的全部范围和等同解释考虑在内，取而代之的是本发明还涵盖其它各种方法及其最终产品。本发明不仅仅限于实施例所示的结构和方法，取而代之的是对于本领域技术人员来说很明显本发明的各种应用可以用于制造很多不同种类的电子模块和电路板，其极大地不同于上述实施例。因此附图中的元件和电路仅仅出于举例说明制造方法的目的。因此可以对上述实施例的方法做很多改变，但是不背离本发明的基本思想。所述改变可以涉及例如在不同阶段内描述的制造技术或所述方法阶段的相互顺序。

Claims (9)

1.一种制造电路板状电子模块的方法，所述电子模块包括元件(6)，所述元件具有至少一个接触区域(7)，所述接触区域电连接到导体图案层(14)，并且所述方法包含将多于一个的元件(6)置于所述电子模块中，并使所述嵌入的元件(6)彼此电连接以形成可操作的整体，其特征在于，所述方法包含
-提供分层膜，其包含至少导体层(4)和在所述导体层(4)的第一表面上的绝缘体层(10)，其中所述绝缘体层(10)是环氧树脂层并且所述绝缘体层(10)的厚度小于10微米，
-在所述导体层(4)内制造接触开口(17)，其相互位置对应于待连接的每个元件(6)的所述接触区域(7)的相互位置，并且其穿透所述导体层(4)和所述绝缘体层(10)，
-在制造所述接触开口(17)后，将每个元件(6)连接到所述分层膜的所述绝缘体层(10)的表面上，定位使得所述元件(6)的所述接触区域(7)在对应的接触开口(17)上对准，
-至少在所述接触开口(17)和所述元件(6)的所述接触区域(7)中提供将所述元件(6)连接到所述导体层(4)的导体材料，其中通过使用化学和/或电化学金属化方法制造将所述元件(6)连接到所述导体层(4)的所述导体材料，和
-在将所述元件(6)连接到所述导体层之后，图案化所述导体层(4)以形成导体图案层(14)。
2.权利要求1的方法，其特征在于，在制造所述接触开口(17)之前，所述分层膜由导体层(4)和在所述导体层(4)的第一表面上的绝缘体层(10)构成。
3.权利要求1的方法，其特征在于，在制造所述接触开口(17)之前，所述分层膜包含在所述导体层(4)的第二表面上的支撑层(12)。
4.权利要求1-3任一项的方法，其特征在于，在制造所述接触开口(17)之前，所述分层膜的所述导体层(4)包含所有所述导体材料，以后由所述导体层(4)制造所述导体图案层(14)。
5.权利要求1的方法，其特征在于，所述分层膜的所述绝缘体层(10)的厚度为4～7微米。
6.权利要求1的方法，其特征在于，通过绝缘粘合剂(5)将所述元件连接到所述绝缘体层(10)。
7.权利要求1的方法，其特征在于，通过用导电材料填充所述接触开口(17)形成将所述元件(6)连接到所述导体层(4)的所述导体材料。
8.权利要求1的方法，其特征在于，在所述电子模块中制造至少一个第二导体图案层(19)。
9.权利要求1的方法，其中待连接到所述导体层(4)的至少一个元件(6)是未封装的微电路芯片。
CN2005800402916A 2004-11-26 2005-11-23 制造电子模块的方法 Active CN101065843B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20041524A FI117369B (fi) 2004-11-26 2004-11-26 Menetelmä elektroniikkamoduulin valmistamiseksi
FI20041524 2004-11-26
PCT/FI2005/000499 WO2006056643A2 (en) 2004-11-26 2005-11-23 Method for manufacturing an electronics module

Publications (2)

Publication Number Publication Date
CN101065843A CN101065843A (zh) 2007-10-31
CN101065843B true CN101065843B (zh) 2010-08-18

Family

ID=33515276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800402916A Active CN101065843B (zh) 2004-11-26 2005-11-23 制造电子模块的方法

Country Status (6)

Country Link
US (1) US8062537B2 (zh)
JP (1) JP5160895B2 (zh)
KR (1) KR101101603B1 (zh)
CN (1) CN101065843B (zh)
FI (1) FI117369B (zh)
WO (1) WO2006056643A2 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
DE102005003632A1 (de) 2005-01-20 2006-08-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Katheter für die transvaskuläre Implantation von Herzklappenprothesen
WO2006134220A1 (en) 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
SG139594A1 (en) * 2006-08-04 2008-02-29 Micron Technology Inc Microelectronic devices and methods for manufacturing microelectronic devices
US8841759B2 (en) * 2006-12-23 2014-09-23 Lg Innotek Co., Ltd. Semiconductor package and manufacturing method thereof
DE102007015819A1 (de) * 2007-03-30 2008-10-09 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
US20100328913A1 (en) * 2007-03-30 2010-12-30 Andreas Kugler Method for the producing an electronic subassembly, as well as electronic subassembly
US7896915B2 (en) 2007-04-13 2011-03-01 Jenavalve Technology, Inc. Medical device for treating a heart valve insufficiency
DE102007024189A1 (de) 2007-05-24 2008-11-27 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
DE102008009220A1 (de) * 2008-02-06 2009-08-13 Robert Bosch Gmbh Verfahren zum Herstellen einer Leiterplatte
WO2011104269A1 (en) 2008-02-26 2011-09-01 Jenavalve Technology Inc. Stent for the positioning and anchoring of a valvular prosthesis in an implantation site in the heart of a patient
US9044318B2 (en) 2008-02-26 2015-06-02 Jenavalve Technology Gmbh Stent for the positioning and anchoring of a valvular prosthesis
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
FI123205B (fi) * 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
CN102204418B (zh) 2008-10-30 2016-05-18 At&S奥地利科技及系统技术股份公司 用于将电子部件集成到印制电路板中的方法
AT12316U1 (de) 2008-10-30 2012-03-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
FI122216B (fi) * 2009-01-05 2011-10-14 Imbera Electronics Oy Rigid-flex moduuli
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
CA2799459A1 (en) 2010-05-25 2011-12-01 Jenavalve Technology Inc. Prosthetic heart valve and transcatheter delivered endoprosthesis comprising a prosthetic heart valve and a stent
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
AT13055U1 (de) * 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US9526182B2 (en) 2011-10-31 2016-12-20 Meiko Electronics Co., Ltd. Component-embedded substrate manufacturing method
WO2013069093A1 (ja) 2011-11-08 2013-05-16 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
KR101233640B1 (ko) * 2011-11-28 2013-02-15 대덕전자 주식회사 내장형 인쇄회로기판의 수율 향상방법
CN104272446B (zh) 2012-08-30 2016-11-09 松下知识产权经营株式会社 电子部件封装体及其制造方法
JP5651807B2 (ja) 2012-09-05 2015-01-14 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
US9084382B2 (en) 2012-10-18 2015-07-14 Infineon Technologies Austria Ag Method of embedding an electronic component into an aperture of a substrate
CN104584207A (zh) 2012-12-21 2015-04-29 松下知识产权经营株式会社 电子部件封装以及其制造方法
CN104584210B (zh) 2012-12-21 2017-09-26 松下知识产权经营株式会社 电子部件封装件及其制造方法
US9425122B2 (en) 2012-12-21 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
US9825209B2 (en) 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
CN105491978A (zh) 2013-08-30 2016-04-13 耶拿阀门科技股份有限公司 用于假体瓣膜的径向可折叠框架及其制造方法
US9380697B2 (en) 2014-01-28 2016-06-28 Panasonic Intellectual Property Management Co., Ltd. Electronic device and manufacturing method for same
US9373762B2 (en) 2014-06-17 2016-06-21 Panasonic Intellectual Property Management Co., Ltd. Electronic part package
US10709555B2 (en) 2015-05-01 2020-07-14 Jenavalve Technology, Inc. Device and method with reduced pacemaker rate in heart valve replacement
JP6620989B2 (ja) 2015-05-25 2019-12-18 パナソニックＩｐマネジメント株式会社 電子部品パッケージ
EP4183371A1 (en) 2016-05-13 2023-05-24 JenaValve Technology, Inc. Heart valve prosthesis delivery system and method for delivery of heart valve prosthesis with introducer sheath and loading system
EP3573579B1 (en) 2017-01-27 2023-12-20 JenaValve Technology, Inc. Heart valve mimicry
EP3557608A1 (en) 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301039A (zh) * 1999-12-22 2001-06-27 通用电气公司 对准管芯与柔性基板上互连金属的装置、方法及其产品
CN1092397C (zh) * 1996-10-17 2002-10-09 国际商业机器公司 高性能低成本的多芯片组件封装件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5302851A (en) 1991-12-19 1994-04-12 International Business Machines Corporation Circuit assembly with polyimide insulator
US6232666B1 (en) 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
KR100298828B1 (ko) * 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6284564B1 (en) 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
TW574261B (en) * 2000-08-28 2004-02-01 Ube Industries Method of producing through-hole in aromatic polyimide film
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
JP2002158307A (ja) * 2000-11-22 2002-05-31 Toshiba Corp 半導体装置及びその製造方法
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
JP2004063890A (ja) * 2002-07-30 2004-02-26 Fujitsu Ltd 半導体装置の製造方法
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
WO2005013623A1 (en) * 2003-08-05 2005-02-10 Koninklijke Philips Electronics N.V. Multi-view image generation
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
JP2006100666A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 半導体装置及びその製造方法
US7743128B2 (en) * 2005-04-20 2010-06-22 Netqos, Inc. Method and system for visualizing network performance characteristics

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1092397C (zh) * 1996-10-17 2002-10-09 国际商业机器公司 高性能低成本的多芯片组件封装件
CN1301039A (zh) * 1999-12-22 2001-06-27 通用电气公司 对准管芯与柔性基板上互连金属的装置、方法及其产品

Also Published As

Publication number Publication date
WO2006056643A2 (en) 2006-06-01
KR20070086645A (ko) 2007-08-27
FI20041524A0 (fi) 2004-11-26
CN101065843A (zh) 2007-10-31
KR101101603B1 (ko) 2012-01-02
FI117369B (fi) 2006-09-15
JP5160895B2 (ja) 2013-03-13
FI20041524A (fi) 2006-03-17
JP2008522396A (ja) 2008-06-26
WO2006056643A3 (en) 2006-11-09
US20070267136A1 (en) 2007-11-22
US8062537B2 (en) 2011-11-22

Similar Documents

Publication Publication Date Title
CN101065843B (zh) 制造电子模块的方法
CN101010994B (zh) 制造电子模块的方法
US11716816B2 (en) Method for manufacturing an electronic module and electronic module
CN101027948B (zh) 电子模块及其制造方法
JP5175719B2 (ja) 回路基板構造の製造方法及び回路基板構造
US8222539B2 (en) Wiring board and method for manufacturing the same
CN101546759B (zh) 制造电子模块的方法以及电子模块
CN101686612A (zh) 制造包括部件的层
JP2008522397A (ja) 電子モジュール及びその製造方法
CN101199246A (zh) 电路板结构的制造方法和电路板结构
CN101827494A (zh) 线路板及其制造方法
JPWO2009069791A1 (ja) 配線基板、実装構造体及び配線基板の製造方法
US20120175162A1 (en) Printed circuit board
US9596765B2 (en) Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: Helsinki

Patentee after: GE Embedded Electronics OY

Address before: Espoo, Finland

Patentee before: IMBERA ELECTRONICS OY

CP03 Change of name, title or address
TR01 Transfer of patent right

Effective date of registration: 20200903

Address after: Virginia

Patentee after: Imberatec Co., Ltd

Address before: Helsinki

Patentee before: GE Embedded Electronics OY

TR01 Transfer of patent right