KR20140104508A - 회로 보드 구조체 - Google Patents

회로 보드 구조체 Download PDF

Info

Publication number
KR20140104508A
KR20140104508A KR1020147022363A KR20147022363A KR20140104508A KR 20140104508 A KR20140104508 A KR 20140104508A KR 1020147022363 A KR1020147022363 A KR 1020147022363A KR 20147022363 A KR20147022363 A KR 20147022363A KR 20140104508 A KR20140104508 A KR 20140104508A
Authority
KR
South Korea
Prior art keywords
conductor pattern
circuit board
conductor
contact
board structure
Prior art date
Application number
KR1020147022363A
Other languages
English (en)
Inventor
리스토 투오미넨
안티 이홀라
페테리 팜
Original Assignee
임베라 일렉트로닉스 오와이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 임베라 일렉트로닉스 오와이 filed Critical 임베라 일렉트로닉스 오와이
Publication of KR20140104508A publication Critical patent/KR20140104508A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1438—Treating holes after another process, e.g. coating holes after coating the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 공보는 회로 보드 구조체를 제조하는 방법을 개시한다. 상기 방법에 따르면, 도체 패턴(13)이 형성되고, 부품(16)을 위하여 콘택 개구가 그 안에 형성된다. 그 후, 부품(16)은 부품의 콘택 영역 또는 콘택 범프가 콘택 개구 다음에 놓이는 방식으로 도체 패턴(13)에 상대적으로 부착된다. 그 후, 도체 패턴(13)과 부품(16) 사이에 전기 콘택을 형성하도록 전기 전도성 재료가 콘택 개구로 유입된다.

Description

회로 보드 구조체{CIRCUIT BOARD STRUCTURE}
본 발명은 회로 보드 구조체 제조 방법에 관한 것이다.
제조된 회로 보드 구조체는, 예를 들어, 회로 보드, 다층 회로 보드, 부품 패키지, 또는 전자 모듈의 일부를 형성할 수 있다.
회로 보드 구조체는 적어도 한 층의 도체 패턴과, 상기 도체 패턴과 전기적으로 연결된 적어도 하나의 부품을 포함하는 종류일 수 있다.
또한, 적어도 회로 보드 구조체는 적어도 2개의 층에 있는 도체 패턴과, 제1 층에 있는 도전체를 제2 층에 있는 도전체와 전기적으로 연결하는 적어도 하나의 비아를 포함하는 종류일 수 있다.
따라서, 본 발명은 다층 회로 보드 제조 방법에 관한 것이다. 또한, 본 발명은 도체 패턴에 연결된 적어도 하나의 부품이 절연 재료층에 둘러싸이는 회로 보드 제조 방법과 관련된다. 또한, 이러한 종류의 해결방안은 매입되거나, 매립되거나, 또는 빌트인된 부품을 수용하는 회로 보드 또는 모듈 구조체로서 다르게 불릴 수 있다. 부품을 둘러싸는 절연 재료층은 일반적으로 회로 보드 또는 모듈의 가장 안쪽의 도전층을 위한 지지부를 형성하는 회로 보드 또는 모듈의 베이스 구조체의 일부이다.
미국 공개특허공보 US 2005/0001331호는 절연층과 그 표면 위의 도체 패턴을 포함하는 회로 보드가 먼저 제조되는 회로 보드 구조체 제조 방법을 개시한다. 그 후, 반도체 부품은 적합한 플립칩 부착 방법에 의해 회로 보드의 표면상의 도체 패턴에 부착된다. 부착은 반도체 부품 표면상의 콘택 범프를 이용하여 이루어진다. 이 미국 공개특허공보의 방법에서, 부품의 부착 후에 패터닝되고 패터닝되지 않은 절연 재료층이 회로 보드의 상부와 도체 패턴층의 상부에 적층된다.
미국 등록특허공보 US 6,038,133호 및 US 6,489,685와 미국 공개특허공보 US 2002/0117743호는 도체 패턴이 분리 가능한 막의 표면상에 형성되고 반도체 부품이 플립칩 부착 방법을 이용하여 상기 도체 패턴에 부착되는 방법을 개시한다. 그 후에, 부품은 절연 재료층으로 둘러싸이고 분리 가능한 막이 제거된다.
또한, 전술한 미국 등록특허공보 US 6,038,133호 및 미국 공개특허공보 US 2002/0117743호는 부품이 플립칩 방법에 의해 도체 패턴 대신에 도체 포일 도체 패턴이 공정의 후단계에서 형성되는 일체화된 도체 포일(foil)에 부착된다. 또한, 대응하는 방법이 예를 들어, US 5,042,145; WO 2004/077902; WO 2004/077903; 및 WO 2005/020651과 같은 공보들에 개시된다.
전술한 종류의 방법에 더하여, 부품들을 수용하는 회로 보드 구조체가 제조되게 하는 많은 다른 방법들이 알려져 있다. 예를 들어, 국제 공개특허공보 WO 2004/089048호에 개시된 바와 같이, 부품들은 먼저 절연 재료층 내에 배치되고 이 후에만 도전층에 전기적으로 연결될 수 있다. 공개특허공보 WO 2004/089048호의 방법에서, 부품은 도전층의 표면에 접착되고, 부품의 접착 후에 도전층에 부착된 부품을 둘러싸는 절연 재료층이 도전층의 표면상에 형성되거나 부착된다. 또한, 부품의 접착 후에, 비아들이 형성되어 이를 통해 전기 콘택이 도체층과 부품 사이에 형성된다. 그 후, 도체 패턴이 도체층으로부터 형성되며, 그 표면에 부품이 접착된다.
일체화된 도체 포일 대신에 도체 패턴에 부품을 부착하는 것은 도체 패턴이 회로 보드 블랭크에 대한 부품들의 부착 이전에 광학적 방법에 의해 먼저 검사될 수 있는 이점을 획득한다. 제조되는 회로 보드 또는 모듈이 고가의 부품을 수용한다면, 오류가 있는 도체 패턴이 양호하게 되거나 초기 단계에서 공정으로부터 제거될 수 있기 때문에, 비용에 대한 이점이 이 도체 패턴의 사전 검사를 이용하여 획득될 수 있다. 반대의 절차에서, 도체 포일의 패터닝에 실패하는 경우 도체 포일에 부착되고 회로 보드 블랭크에 이미 매립된 부품은 낭비될 것이다.
본 발명은 새로운 회로 보드 구조체 제조 방법을 안출하도록 의도된다.
본 발명의 제1 양태에 따르면, 도체 패턴 및 비아를 형성하기 위한 콘택 개구가 회로 보드 블랭크 내에 형성된다. 그 후, 절연 재료층이 도체층의 표면상에 형성된다. 절연 재료층에서 콘택 개구에 의해 표시된 지점에서, 절연 재료층의 내부 또는 그 반대 표면 상의 제2 도체 구조체로 연징하는 홀이 형성된다. 그 후, 도체 패턴과 제2 도체 구조체 사이의 전기 콘택을 형성하도록 도전성 재료가 홀로 유입된다. 제2 도체 구조체는, 예를 들어, 도체 패턴 또는 부품의 콘택 영역 또는 콘택 범프일 수 있다.
본 발명의 제2 양태에 따르면, 도체 패턴 및 비아를 형성하기 위한 콘택 개구가 회로 보드 블랭크 내에 형성된다. 그 후, 절연 재료층이 도체층의 표면상에 또는 그 표면상의 도체 패턴층상에 형성된다. 절연층을 통해 도체층 또는 도체 패턴층으로 연장하는 홀이 콘택 개구에 의해 표시된 지점에서 절연 재료층 내에 형성된다. 그 후, 절연 재료층의 대향하는 표면상의 도체 사이의 전기 콘택을 형성하도록 도체 재료가 홀로 유입된다.
본 발명의 제3 양태에 따르면, 부착될 부품의 콘택 영역의 위치에서 콘택 개구가 형성되는 도체 패턴이 회로 보드 블랭크 내에 형성된다. 부품은 도체 패턴에 부착되며, 전기 콘택은 도체 패턴 내에 형성된 콘택 개구를 통해 부품의 콘택 영역과 도체 패턴 사이에서 형성된다.
일 실시예에서, 도체 패턴이 먼저 형성되고 그 후 도체 패턴 내에 콘택 개구가 형성된다. 콘택 개구의 제조 후에, 부품의 콘택 영역 또는 콘택 범프가 콘택 개구의 반대측에 놓이는 방식으로 부품이 도체 패턴에 상대적으로 정렬된다.
제2 실시예에서, 도체 패턴 및 그 안의 형성되는 콘택 개구는 동시에 형성될 수 있다. 도체 패턴의 제조 후에, 부품의 콘택 영역 또는 콘택 범프가 콘택 개구의 반대측에 놓이는 방식으로 부품이 도체 패턴에 상대적으로 정렬된다.
제3 실시예에서, 도체 패턴이 먼저 형성되고 도체 패턴의 제조 후에 부품이 도체 패턴에 상대적으로 정렬되어 제자리에 부착된다. 부품의 부착 후에, 부품의 콘택 영역 또는 콘택 범프가 콘택 개구의 반대측에 놓이는 방식으로 콘택 개구가 도체 패턴 내에 형성된다.
본 발명의 제4 양태에 따르면, 본 발명의 제1, 제2 및 제3 양태에 따른 방법을 이용하여 제조된 회로 보드 구조체가 제공된다.
본 발명의 제5 양태에 따르면, 도체 패턴층 내의 도체 및 도체에 연결된 비아를 포함하는 회로 보드 구조체가 제공되며, 비아의 지름이 도체의 폭과 본질적으로 같은 크기이거나 더 큰 방식으로 비아가 제2 도체 패턴층 또는 부품에 도체를 연결한다.
또한, 본 발명의 전술한 양태 각각은 여러 가지 상이한 실시예를 가지며, 이는 다음의 본 발명에 대한 아래의 실시예에서 더욱 상세하게 설명된다.
본 발명의 일부 양태 및 실시예를 이용하여, 예를 들어, 도체 패턴이 부품이 회로 보드 블랭크에 부착되기 전에 검사되도록 허용하는 제조 방법이 고안된다.
또한, 본 발명의 일부 양태 및 실시예를 이용하여, 전기 콘택이 비아 방법을 이용하여 형성되도록 허용하는 제조 방법이 고안된다. 비아가 부품에 연결되는 실시예에서, 이것은, 예를 들어, 부품의 콘택 영역(콘택 범프와 같은)의 표면이 전기 콘택의 형성 이전에 세정될 수 있다. 또한, 비아 방법은 화학적 또는 전기 화학적 성장 방법을 이용하여 콘택이 형성되도록 허용하며, 이 경우, 도체 패턴과 부품 사이의 콘택에서 우수한 전기적 특성을 획득하는 것이 가능하다. 또한, 비아 방법과 관련하여, 다른 표면처리 방법을 이용하는 것이 가능하다. 예를 들어, 스퍼터링, 증기 요법(vaporization), 화학적 또는 전기 화학적 표면 처리, 또는 소정의 다른 적합한 표면처리 방법 및 표면처리 방법들의 조합이 표면처리 방법으로서 이용될 수 있다.
또한, 일부 실시예에 따르면, 비아의 정렬은 부품을 부착하거나 회로 보드 구조체 제조 공정을 계속하기 전에 검사될 수 있다.
콘택 개구가 자기 정렬 방법을 이용하여 제조되는 실시예에서, 콘택 개구가 형성되는 도체 패턴층에 적어도 상대적으로 비아는 자동으로 올바른 위치로 올 수 있다
이하, 첨부된 도면을 참조하고 예시들을 이용하여 본 발명이 검증된다.
도 1 내지 14는 제1 실시예에 따른 제조 공정에서의 회로 보드 구조체의 중간 단계에서의 일련의 단면도를 도시한다.
도 15 내지 23은 제2 실시예에 따른 제조 공정에서의 회로 보드 구조체의 중간 단계에서의 일련의 단면도를 도시한다.
도 24 내지 32는 제3 실시예에 따른 제조 공정에서의 회로 보드 구조체의 중간 단계에서의 일련의 단면도를 도시한다.
도 33 내지 42는 제4 실시예에 따른 제조 공정에서의 회로 보드 구조체의 중간 단계에서의 일련의 단면도를 도시한다.
도 43 내지 49는 일부 실시예에서 비아의 크기와 배치를 더욱 상세하게 도시한다.
제1 예시에서, 제조는 도 1에 따라 적어도 하나의 표면 상에 전기적으로 전도성인 지지층(1)으로부터 시작한다. 도면에 따라 배치될 때, 지지층(1)의 적어도 상부 표면은 도전성이다. 예를 들어, 도체 재료가 성장하는 영역에 대한 전기 분해 성장에 필요한 전류를 전도하기 위하여 이 예시에 따른 방법의 후단계에서 도전 특성이 필요하다. 도체 재료의 전기 분해 성장이 소정의 다른 제조 방법에 의해 대체되는 방법에서, 지지층(1)의 도전 특성은 반드시 필요하지 않으며, 이 경우에, 지지층(1)은 비전도성일 수도 있다. 그러나, 도면의 예시에서, 지지층(1)은 일반적으로 금속인, 그리고 가장 일반적으로는 구리인 도전 재료로 전체가 이루어진다. 지지층(1)의 임무는 회로 보드 블랭크에 대한 기계적인 지지부를 제공하는 것이며, 따라서, 지지층(1)은 공정을 위해 필요한 내구성과 강도를 가져야만 한다. 구리 시트의 경우, 이 특성은 지지층(1)의 두께를, 예를 들어, 50 미크론 이상이 되도록 선택함으로써 획득될 수 있다.
그 후, 일반적으로 포토 레지스트층인 레지스트층(2)이 지지층(1)의 양 표면 상에 덮인다. 이 단계는 도 2에 도시된다. 포토 레지스트층(2)은 지지층(1)의 한 표면으로부터 패터닝된 마스크를 통해 노출되며, 그 후, 블랭크가 현상된다. 현상 후에, 노출된 포토레지스트층(2)은 원하는 바에 따라 패터닝되어 도체 패턴 마스크를 형성하며, 이는 도 3에서 도시된다.
제조는 포토레지스트가 제거된 영역에 일반적으로 구리인 도체 패턴을 전기 분해로 성장시키는 것에 의해 계속된다. 따라서, 도 4에 도시된 원하는 도체 패턴(3)이 지지층(1)의 표면상에 형성된다. 도체 패턴의 두께는, 예를 들어, 20 미크론일 수 있으며, 도체 패턴의 라인 두께도 역시 20미크론 이하가 될 수 있다. 따라서, 이 방법은 소형의 정교한 도체 패턴을 제조하는 데 사용될 수 있다. 또한, 도체 패턴(3)은 도체 패턴의 폭에 비하여 두꺼울 수 있으며, 이 경우에 양호한 전도도 특성이 작은 표면적을 갖는 회로 보드 구조체를 이용하여 달성될 수 있다. 따라서, 도체 패턴(3)의 두께는, 예를 들어, 폭과 동일할 수 있거나, 또는 예를 들어, 폭보다 1.2 내지 3배 더 클 수 있다.
또한, 도체 패턴(3) 설명된 것과 다른 소정의 방법을 이용하여 이루어질 수 있다. 적합한 방법은, 예를 들어, 에칭 또는 레이저 애블레이션에 의한 도체층의 결합된 제조 및 패터닝이다.
도체 패턴(3)을 형성한 후에, 레지스트층(2)이 제거된다. 도 5는 레지스트층(2)의 제거 후의 회로 보드 블랭크를 도시한다. 그 후에 그리고 회로 보드 블랭크에 대한 부품(6)의 부착 전에, 콘택 개구(4)가 도체 패턴(3) 내에 부품(6)의 콘택 영역의 위치에서 형성된다. 도 6은 이 중간 단계 후의 회로 보드 블랭크를 도시한다. 예를 들어, 콘택 개구는 레이저 드릴링에 의해 형성될 수 있다. 콘택 개구(4)의 상호 위치는 부품의 콘택 영역의 상호 위치에 따라 선택되며, 콘택 개구의 각 그룹의 위치 및 배치는 부품이 전체 회로 보드 구조체에 대하여 정확하게 배치될 수 있는 방식으로 선택된다. 따라서, 하나의 콘택 개구(4)가 전기 콘택을 형성하는데 관여한 콘택 영역 각각에 대하여 형성된다. 형성된 콘택 개구(4)의 표면적은 대략 대응하는 콘택 영역의 표면적 만큼 크다. 물론, 콘택 개구(4)의 표면적은 대응하는 콘택 영역의 표면적보다 작거나, 일부 실시예에서, 약간 커도록 선택될 수 있다.
콘택 개구(4)는 도체 패턴(3) 또는 지지층(1)의 방향으로부터 드릴링될 수 있다. 콘택 개구(4)가 도체 패턴의 방향으로부터 드릴링되면, 드릴링된 개구는 지지층(1)의 전체를 통해 연장될 필요는 없다. 이러한 실시예에서, 콘택 개구(4)는 나중에 지지층(1)이 제거될 때 개방된다. 또한, 콘택 개구(4)는 도체 패턴(3)과 지지층(1)에 의해 형성된 재료층이 지지층(1)의 방향으로부터 에칭에 의해 박형환되는(thinned) 방식으로 개방될 수 있다. 또한, 도체층(3)과 지지층(1)은 단일 재료층으로부터 형성될 수 있다. 이 경우에, 지지층(1)에 대응하는 재료층의 일부가 제거되고, 콘택 개구(4)가 개방될 수 있다. 따라서, 콘택 개구(4)는 전체 도체 패턴(3)을 통해 연장하도록 의도될 수 있다. 드릴링은, 예를 들어, 기계적으로 또는 레이저를 이용하여 구현될 수 있다. 또한, 예를 들어, 플라즈마 에칭을 이용하여 콘택 개구(4)를 형성하는 것이 가능하다.
또한, 콘택 개구(4)는 레지스트 마스크 내에 설계될 수 있으며, 이 경우에, 개구(4)는 그 제조와 관련된 도체 패턴(3) 내에서 생성되어 지지층(1)이 제거될 때 개방된다.
또한, 콘택 개구(4)가 부품(6)의 접착 후에만 형성되는 방법으로 진행하는 것이 가능하다. 이 경우에, 부품은 도체 패턴(3)을 이용하여 제자리에 정렬될 수 있으며, 또한, 콘택 개구(4)는 도체 패턴에 상대적으로 정렬되어 형성된다. 이러한 방법으로, 부품의 콘택 영역 또는 콘택 범프는 콘택 개구(4)에 상대적으로 정렬될 수 있을 것이다. 이러한 실시예에서, 콘택 개구(4)는 도체 패턴(3) 표면의 반대에 있는 도체 패턴(3)의 표면상에 형성되며, 그 방향으로부터 부품(6)이 접착된다. 도 6을 참조하면, 콘택 개구(4)가 도체 패턴(3)의 방향 또는 지지층(1)의 방향 중 하나로부터 형성될 수 있다는 것이 주목될 수 있다. 콘택 개구(4)는 양 층(1, 3)을 통해 연장할 수 있거나, 이 대신에, 도체 패턴(3)을 통해 연장하는 리세스(recess)일 수 있다. 또한, 도체 패턴(3)을 통해 완전히 연장하지는 않는 지지층(1)의 방향으로부터 리세스가 먼저 형성되는 방식으로 단계들에서 콘택 개구(4)를 형성하고, 공정의 이후 단계에서 콘택 개구(4)가 개방되어 도체 패턴(3)을 관통하는 것이 가능하다. 이 예시에 대한 방법은 부품(6)이 지지층(1)의 표면에 접착되고 도체 패턴(3)과 부품 사이의 전기 콘택이 지지층(1)을 통해 형성되는 방식으로 수정될 수 있다. 이 경우에, 지지층(1)은 절연된다. 또한, 이 예시에 대한 방법은 부품(6)이 지지층(1)의 표면에 접착되고, 지지층(1)의 도체 재료가 도체 패턴(3) 사이의 영역으로부터 제거되는 방법으로 수정될 수 있다.
부품(6)은 접착제를 이용하여 도체 패턴(3)의 표면에 부착된다. 접착을 위하여, 접착층(5)이 도체 패턴(3)의 부착면이나 부품(6)의 부착면, 또는 그 모두에의 위에 덮인다. 또한, 접착제(5)는 단계에서 층들에 덮여질 수 있다. 그 후, 부품(6)은 정렬 마크를 이용하여 부품(6)에 대하여 예정된 위치에 정렬될 수 있다. 도 8은 부품(6)의 접착 후의 회로 보드 블랭크를 도시한다.
부품(6)의 부착면이라는 용어는 도체 패턴(3)을 대면할 부품의 표면을 말한다. 부품(6)의 부착면은 콘택 영역을 포함하며, 이에 의해 전기 콘택이 부품에 형성될 수 있다. 예를 들어, 콘택 영역은 부품(6)의 표면 상의 평탄한 영역이거나, 또는 더욱 일반적으로는 부품의 표면으로부터 돌출된 콘택 범프와 같은 콘택 돌출부일 수 있다. 일반적으로, 부품(6)에는 적어도 2개의 콘택 영역 또는 돌출부가 있다. 복잡한 마이크로회로에서는, 매우 많은 콘택 영역이 있을 수 있다.
많은 실시예에서, 부착면이나 부착면들 상에 접착제를 자유롭게 덮어 접착제가 부품(6)과 도체 패턴(3) 및 지지층(1) 사이에 남아 있는 전체 공간을 충전하는 것이 바람직하다. 개별 필러제(filler agent)는 필요 없을 것이다. 부품(6)과 도체 패턴(3) 및 지지층(1) 사이에 남아 있는 공간을 충전하는 것은 부품(6)과 도체 패턴(3) 사이의 기계적 연결을 강화하며, 따라서, 기계적으로 더욱 내구성 있는 구축이 획득될 것이다. 또한, 포괄적이고 파손되지 않는 접착층은 도채 패턴(3)을 지지하고 후공정 단계에서 구조체를 보호할 것이다. 접착하는 동안, 접착제는 일반적으로 콘택 개구(8)로 자연스럽게 들어갈 것이다.
접착제라는 용어는 부품이 도체 패턴(3) 및 지지층(1)에 부착될 수 있게 하는 재료를 말한다. 접착제의 일 특성은 접착제가 도체 패턴(3), 지지층(1) 및/또는 부품의 표면상에서 유체 형태로, 아니면 표면 형상과 동일한 형태로, 예를 들어, 필름의 형태로 덮일 수 있다는 것이다. 잡착제의 제2 특성은 덮은 후에 접착제가 경화하거나 적어도 일부가 경화되어, 적어도 부품이 소정의 다른 방법으로 구조체에 부착될 때까지 접착제가 부품을 제자리에 유지시킬 수 있다. 접착제의 제3 특성은 접착되는 표면에 결합될 수 있는 능력인 접착력이다.
접착(gluing)이라는 용어는 부품과 도체층(3) 또는 지지층을 회로 보드를 접착제를 이용하여 서로 부착시키는 것을 의미한다. 따라서, 접착에 있어서, 접착제는 부품과 도체층(3) 및/또는 지지층(1) 사이에 유입되며, 부품은 도체 패턴(3)에 상대적으로 적합한 위치에 배치되며, 이는 접착제가 부품과 도체 패턴 및/또는 지지층과 접촉하며, 적어도 부분적으로는 부품과 회로 보드 사이의 공간을 충전한다. 그 후, 접착제는 (적어도 부분적으로) 경화되도록 허용되거나 접착제는 (적어도 부분적으로) 활발히 경화되어, 부품이 접착제에 의해 회로 보드 블랭크에 부착될 수 있다. 일부 실시예에서, 부품의 콘택 영역은 접착하는 동안 접착층을 통해 돌출하여 도체층(3)과 접촉할 수 있다.
실시예들에 사용된 접착제는, 예를 들어, 열적으로 경화된 에폭시이다. 접착제는 사용된 접착제가 회로 보드 블랭크 및 부품에 대한 충분한 접착을 갖도록 선택될 수 있다. 접착제의 바람직한 일 특성은 적합한 열팽창계수이며, 따라서, 접착제의 열팽창은 공정 동안 주변 재료의 팽창과 너무 다르지 않을 것이다. 또한, 선택된 접착제는 바람직하게는 많아도 수 초의 짧은 경화 시간을 바람직하게 가져야만 한다. 이 시간 내에, 접착제가 부품을 제자리에 유지할 수 있도록 접착제는 적어도 부분적으로 경화되어야한다. 최종 경화는 분명히 더 많은 시간이 소요될 수 있으며, 심지어 최종 경화는 이후의 공정 단계와 관결하여 일어나도록 계획될 수 있다. 접착제의 전기 전도도는 바람직하게는 절연 재료의 전기 전도도와 유사하다.
부착되는 부품(6)은, 예를 들어, 메모리 칩, 프로세서, 또는 ASIC과 같은 집적 회로일 수 있다. 부착되는 부품은, 예를 들어, 멤스(MEMS), LED 또는 수동형 부품일 수 있다. 부착되는 부품은 케이스에 수용되거나 케이스에 수용되지 않을 수 있으며, 콘택 영역에 콘택 범프를 포함할 수 있거나 범프가 없을 수 있다. 또한, 부품의 콘택 영역의 표면상에는 콘택 범프보다 더 얇은 도체 표면이 있을 수 있다. 따라서, 부품의 콘택 영역의 외부 표면은 부품 표면 내의 리세스의 하부 또는 부품 표면으로부터 돌출하는 돌출부의 표면 상에서 부품의 외부 표면의 레벨에 있을 수 있다.
부품(6)의 부착 후에, 부품(6)을 둘러싸고 도전 패턴(3)을 지지하는 절연층(10)이 형성된다. 도 9의 예시에서, 절연층(10)이 개구가 부품(6)의 위치에서 형성된 절연 재료 시트(8)를 회로 보드 블랭크의 상부에 배치함으로써 형성된다. 또한, 연속 절연 재료 시트(9)가 절연 재료 시트(8)의 상부에 배치된다. 이 두 개의 시트는 유사하거나 또는 서로 다른 시트가 사용될 수 있으며, 그 중 적어도 하나는 사전에 경화되었거나 경화되지 않은 것이다. 절연층(10)으로 적합한 재료의 예는 PI(polyamide, 폴리아미드), FR1, FR5, 아라미드(aramid), 폴리테트라플루오르에틸렌(polytetrafluorethylene), 테프론®, LCP(liquid crystal polymer), 및 사전 경화된 바인더층, 즉, 프리프레그이다. 따라서, 절연층은 유체 또는 액체 형태로 덮일 수도 있다.
회로 보드 블랭크의 상부에 놓여진 절연 재료 시트(8, 9)는 열과 압력에 의해 압착되어 통합된 절연층(10)이 된다. 도 10은 이 중간 단계 후의 회로 보드 블량크의 단면을 보여준다. 예를 들어, 시트(9)의 상부 표면상의 절연 재료 시트에, 준비된 도체 패턴층이 있을 수 있으며, 이 경우에는, 압착 후에, 회로 보드 블랭크는 적어도 2개의 도체 패턴층을 포함할 것이다. 절연층(10)의 제조 후에, 지지층(1)은 제거되며, 이 때 도 11에 도시된 구조체가 얻어질 것이다. 지지층(1)의 제거는, 예를 들어, 에칭 또는 기계적으로 수행될 수 있다.
지지층(1)과 도체 패턴(3)이, 예를 들어, 구리와 같은 동일한 재료로 이루어지며 지지층(1)이 에칭에 의해 제거되는 실시예에서, 사용된 에칭제(ething agent)에 용해되지 않거나 매우 느리게만 용해되는 적합한 중간층이 도체 패턴(3)과 지지층(1) 사이에 사용된다면, 지지층(1)측 상의 도체 패턴(3)의 경계면은 더욱 정밀하게 제조될 수 있다. 이 경우에, 에칭은 중간층에서 중지할 것이며, 도체 패턴(3)의 표면은 정밀하게 형성될 수 있다. 이러한 중간층은, 예를 들어, 소정의 제2 금속으로부터 형성될 수 있다. 중간층은 도체 패턴(3)의 제조 전에, 예를 들어, 지지층(1)의 전체 표면상에서 형성될 수 있으며, 지지층의 제거 후에, 예를 들어, 소정의 제2 에칭제를 이용하여 화학적으로 제거될 수 있다. 또한, 먼저 중간층의 재료가 지지층(1)의 상부에 성장하고 실제 도체 패턴(3)이 중간층 재료의 상부에 성w장되는 방식으로 도체 패턴(3)의 성장과 관련된 중간층을 형성하는 것이 가능하다. 따라서, 이러한 실시예에서 중간층은 도체 패턴의 위치에서만 제조되며, 이에 따라 중간층 재료를 절약한다.
다음으로, 비아(via)가 회로 보드 블랭크에서 형성되며, 이에 의해 부품(6)의 콘택 영역(7)과 도체 패턴(3) 사이의 전기 콘택이 형성될 수 있다. 비아의 제조를 위하여, 콘택 개구(4)는 접착제 및 그 안으로 밀려 들어갔을 수 있는 다른 재료가 세정된다. 콘택 개구(4)의 세정과 관련하여, 부품(6)의 콘택 영역(7)을 세정하는 것도 가능하며, 이 경우에, 고품질의 전기적 콘택 생성을 위한 상태가 더욱 개선될 것이다. 세정은, 예를 들어, 플라즈마 기술을 이용하여, 화학적으로, 또는 레이저를 이용하여 수행될 수 있다. 도 12는 세정 후의 회로 보드 블랭크의 콘택 개구(4)와 콘택 영역(7)을 도시한다. 콘택 개구(4)와 콘택 영역이 이미 충분히 세정되었다면, 세정은 본질적으로 생략될 수 있다.
도체 패턴의 방향으로부터 보일 때 정확하게 정렬된 부품의 콘택 영역(7)이 콘택 개구(4)를 통해 나타나기 때문에, 세정 후에 부품(6)의 정렬 성공을 검사하는 것이 가능하다. 물론, 검사는 많은 다른 단계에서 이루어질 수도 있다.
그 후, 전기 콘택이 부품(6)과 도체 패턴(3) 사이에서 생성되는 방식으로 도체 재료가 콘택 개구(4)에 유입된다. 도체 재료는 예를 들어, 콘택 개구를 전기 전도성의 페이스트로 충전함으로써 제조될 수 있다. 또한, 도체 재료는 회로 보드 업계에서 공지된 많은 성장 방법을 이용하여 제조될 수 있다. 고품질의 전기 콘택은, 예를 들어, 도체 재료를 화학적으로 성장시키거나 또는 전기화학적 방법에 의해 야금 연결을 형성함으로써 형성될 수 있다. 양호한 하나의 대체물은 화학적 방법에 의해 얇은 층을 성장시키고 더 값싼 전기화학적 방법을 이용하여 성장의 계속시키는 것이다. 이러한 방법에 더하여, 최종 결과의 견지에서 소정의 유익한 다른 방법을 이용하는 것이 물론 가능하다.
일련의 도면들의 예시에서, 콘택 개구(4), 콘택 영역(7), 도체 패턴(3) 및 전연층(10)의 도체 패턴(3) 사이에 남아 있는 노출된 표면들은 먼저 얇은 도체층으로 겉면이 대어지고, 그 다음, 도체층의 두께는 콘택 개구(4)가 도체 재료로 충전될 때까지 전기분해로 증가된다. 도 13은 성장 후의 구조체를 도시한다. 그 후, 회로 보드 블랭크는 에칭되어 잉여 도체 재료를 제거한다. 도 14는 에칭 후의 회로 보드 구조체를 도시한다.
도 15 내지 23은 회로 보드 구조체 제조의 제2 실시예를 도시한다. 도 15는 지지층(11)과 도체층(12)을 포함하는 회로 보드를 도시한다. 이 실시예에서, 지지층(11)은 전기적으로 절연성인 재료로 이루어진다. 지지층(11), 예를 들어, FR4 시트일 수 있으며, 또는 절연층(10)과 관련되어 위에서 언급된 일부 다른 재료들을 포함할 수 있다. 물론, 다른 적합한 재료가 지지층(11)에 사용될 수 있다. 도전층(12)은 일반적으로 구리로 이루어진다.
도체층(12)은, 예를 들어, 에칭에 의해 도체 패턴(13)을 형성하도록 패터닝된다. 이 중단 단계는 도 16에 도시된다. 다음으로, 콘택 개구(14)가 부착될 부품(16)의 콘택 영역의 위치에서 도체 패턴(13)과 지지층(11)을 통해 형성된다. 콘택 개구(14)는 전술한 콘택 개구(4)와 같은 방법으로 형성된다. 도 17은 콘택 개구(140의 제조 후의 회로 보드 블랭크를 도시한다.
콘택 개구(14)의 형성 후에, 접착제(15)가 접착제(5)와 관련하여 전술한 것과 동일한 방법으로 회로 보드 블랭크 상에 덮인다. 도 18은 접착제(15)를 갖는 회로 보드 블랭크를 도시한다. 그 후, 부품(16)이 부품(6)과 동일한 방법으로 제자리에 접착되며, 이 때의 결과가 도 19에 도시된 구조물이다. 그 후, 절연 재료 시트(18, 19)가 절연 재료 시트(8, 9)와 동일한 방법으로 회로 보드 블랭크에 부착된다. 이 예에서, 도체층(17)이 절연 재료 시트(19)의 표면에 부착될 수도 있다. 도 20은 이 중간 단계를 도시한다. 그 후, 콘택 개구(14)와 부품(16)의 콘택 영역은 세정된다. 도 21은 이 중간 단계 후의 회로 보드 블랭크를 도시한다.
다음으로, 전기 콘택이 부품(16)에 형성된다. 이것도 전술한 방법으로, 예를 들어, 도전성 페이스트로 콘택 개구를 충진함으로써 형성될 수 있다. 이것은, 짧고 단순한 제조 공정이라는 이점을 획득할 것이다. 이 예에서, 도전 재료는 얇은 표면을 형성하고 콘택 개구(14)가 충진된 것과 동일한 방법으로 전기분해 성장에 의해 도전 재료의 두께를 증가시킴으로써 성장된다. 동시에, 제3 도체층(30)이 회로 보드 블랭크 위에 성장하며 역시 부품(16)과의 전기 접촉을 이룬다. 도 22는 이 중간 단계 후의 회로 보드 블랭크를 도시한다.
다음으로, 도체층(17, 20)이, 예를 들어, 에칭에 의해 패터닝될 수 있으며, 이에 따라 도체층(17, 20) 내에 도체 패턴을 형성한다. 도 23은 패터닝 후의 회로 보드를 도시한다. 도 23으로부터 알 수 있는 바와 같이, 이 제조 방법을 이용하여, 부품(16)의 콘택 영역은 도체 패턴층(13) 또는 도체 패턴층(20)에 선택적으로 연결될 수 있다. 또한, 콘택은 양 도체 패턴층(13, 20) 모두에 동시에 생성될 수 있다. 이 특성은 부품(16)의 콘택에 대한 유연한 계획을 위한 기회 및 회로 보드 구조체의 효율적인 사용을 위한 기회를 제공한다.
도 24 내지 32는 회로 보드 구조체의 제3 실시예를 도시한다. 이 예시에서, 제조는 절연층(21)을 포함하고 제1 표면상에 도체층(22)이 있으며 제2 표면상에 도체층(23)이 있는 도 24에 도시된 베이스 보드로부터 시작한다. 도체층(22, 23)은 일반적으로 구리이다. 절연 재료층(21)의 재료는 전술한 예에서의 층(10)에서와 같이, 예를 들어, FR4 또는 소정의 기타 적합한 절연 재료이다.
도체층(22, 23)은 패터닝되어 도체 패턴(24, 25)을 형성한다. 동시에, 각 부품(26)이 구조체 내에 배치되는 설치 개구를 도체 패턴(24 또는 25) 내에 제조하고, 이에 대응하여 부품(26)의 콘택 영역에 대한 연결을 위하여 도체 패턴(24 또는 25) 내에 도체를 설계하는 것이 가능하다. 도체 패턴(24, 25)의 다른 영역은 구조체의 다른 배선 필요 조건에 따라 설계될 수 있다.
다음으로, 회로 보드 블랭크의 양 표면은 절연 재료층(27)을 갖는 표면이다. 절연 재료층(27)은, 예를 들어, 사전 경화된 절연 재료 시트를 회로 보드 블랭크 위로 적층함으로써 제조될 수 있다. 도 26은 이 단계 후의 회로 보드 블랭크를 도시한다.
다음으로, 부품(26)이 구조체 내에 매입되도록 적합한 크기와 형상을 갖는 리세스(28)가 회로 보드 블랭크 내에 형성된다. 리세스(28)는, 예를 들어, 회로 보드 제조에 사용된 소정의 공지된 방법을 이용하여 적합하게 형성될 수 있다. 리세스(28)는, 예를 들어, CO2 레이저 애블레이션 방법을 이용하거나, 에칭에 의해 화학적으로 또는 밀링에 의해 기계적으로 형성될 수 있다. 따라서, 도체 패턴(24)을 대면하는 일부 부품(26)과 도체 패턴(25)을 대면하는 일부 부품(26)을 배치하는 것을 원하는 실시예에서는 양 표면의 방향으로부터 리세스(28)를 형성하는 것도 가능하다. 이 예시에서, 리세스(28)는 제2 절연 재료층(27)과 절연 재료층(21)의 대부분을 관통하지만, 도체 패턴(25)까지는 연장하지 않는다. 이것은, 예를 들어, 정밀한 깊이 제어를 허용하는 리세스(28) 제조 방법을 이용하여 구현될 수 있다. 두번째 대안은, 제거될 부분과 남아있을 부분은 특성에 있어서 적절히 상이하게 하는 방식으로 절연 재료층(21)을 층으로 제조하는 것이다. 따라서, 리세스(28)는 이 차이 덕분에, 예를 들어, 리세스(28) 제조 방법이 이 차이의 견지에서 선택적이며 리세스(28) 그 자체는 절연 재료층(21) 내에 포함된 경계층에서 정지하는 방법으로 적합한 깊이로 형성될 수 있다.
한 다른 가능성은 도체 패턴(25)까지 리세스를 형성하고 도체 패턴(25)의 노출된 표면 상에 제조를 계속시키는 것이다. 또 다른 가능성은 도체 패턴(25)까지 리세스를 형성하고 리세스의 하부에 도체 패턴(25)을 덮는 얇은 절연층을 제조하는 것이다.
다음으로, 콘택 개구(29)가 부품(26)의 콘택 영역의 위치에서 회로 보드 블랭크 내에 형성된다. 콘택 개구(29)의 제조는 전술한 콘택 개구(4)의 제조와 동일한 방법으로 수행된다. 도 28은 이 중간 단계 후의 회로 보드 블랭크를 도시한다.
콘택 개구(29)의 제조 후에, 접착제(30)가 접착제(5)와 관련하여 전술한 것과 동일한 방법으로 회로 보드 블랭크 상에 덮인다. 도 29은 접착제(30)를 갖는 회로 보드 블랭크를 도시한다. 그 후, 부품(26)이 부품(6)과 동일한 방법으로 제자리에 접착되며, 이 때의 결과가 도 30에 도시된 구조물이다. 그 후, 구조체를 강화하기를 원한다면, 리세스(28)가 필러(filler) 재료(31)로 충전된다. 도 31은 리세스(28)의 충전 후의 회로 보드 블랭크를 도시한다. 그 후, 콘택 개구(29)와 부품(26)의 콘택 영역이 세정되고 전기 콘택이 부품(26)에 대하여 형성된다. 이것은 도전성 페이스트로 콘택 개구를 충전하거나 전기분해로 또는 화학적으로 도전성 재료를 성장시킴으로써 이전 예시들의 방법으로 수행될 수 있다. 도 32는 콘택 형성 후의 회로 보드를 도시한다.
도 33 내지 42는 회로 보드 구조체 제조에 대한 제4 실시예를 도시한다. 이 예시에서, 도체 패턴층 사이의 전기 콘택의 제조가 설명되며, 따라서, 이 예시의 방법에서 반도체 칩은 회로 보드 구조체 내부에 배치되지 않는다. 따라서, 이러한 방법을 이용하여, 예를 들어, 회로 보드의 제조가 가능하며, 반도체 칩과 같은 개별 부품이 그 표면에 부착된다. 물론, 대응하는 방법은 반도체 칩을 포함하는 회로 보드 구조체를 제조하기 위하여 사용될 수 있거나 또는 이 예시에서 설명된 회로 보드 구조체에 연결된 반도체 칩이 소정의 제2 절연층 내에 위치할 수 있다.
이 예시에서, 제조는 도 33을 따라 지지층(101)으로부터 시작되며, 그 양 표면 상에 도 34에 따라 일반적으로 포토 레지스트층인 레지스트층(102)이 덮인다. 이 방법의 단계들은 제1 실시예의 도 1 및 2와 관련하여 설명된 방법의 단계들에 대응된다. 도 3과 관련하여 설명된 방법에서, 포토레지스트층(102)이 노출되고 현상된다. 그 결과물이 도 35에 도시된다.
그 후, 일반적으로 구리인 도전 재료(103)가 포토레지스트(102)에서 개방된 개구 내에서 전기분해로 성장한다. 이 단계는 도 4와 관련하여 설명된 단계에 대응한다. 도 36은 도전 재료의 성장 후의 회로 보드 블랭크를 도시한다. 도 4와 관련하여 이미 설명된 바와 같이, 이러한 방법으로 매우 정밀한 도체 패턴을 제조하는 것이 가능하며, 도체는 그 높이와 폭 사이의 원하는 비를 가진다.
도체 패턴(103)의 제조 후에, 레지스트층(102)이 제거된다. 도 37은 레지스트층(102)의 제거 후의 회로 보드 블랭크를 도시한다. 이 예시에서 나타난 실시예에서, 콘택 개구(104)는 도체 패턴(103)의 노출 마스크 내에서 설계되며, 따라서, 마무리된 도체 패턴(103)은 이미 마무리된 콘택 개구(104)를 포함할 것이다. 다른 말로 하면, 콘택 개구(104)와 도체 패턴(103)은 동시에 형성된다. 따라서, 콘택 개구(104)는 도체 패턴(103)에 상대적으로 항상 정확하게 정렬될 것이다. 따라서, 도체 패턴에 상대적인 콘택 개구(104)의 위치는 자기 정렬 방식으로 정의된다. 또한, 대응하는 자기 정렬 방식은 전술한 예시에서 나타난 제조 방법에서 사용될 수 있다. 한편, 도 33 내지 42의 예시에서도, 콘택 개구가 방법의 개별 단계에서 형성되는 전술한 콘택 개구 형성 방법이 사용될 수 있다. 따라서, 사용되는 콘택 개구 정렬 및 제조 방법은 애플리케이션에 따라 자유롭게 선택될 수 있다. 도 33 내지 42의 예시는 콘택 개구(104)가 도체 패턴층 사이의 전기 콘택을 위하여, 그리고 이전 예시에서 도체 패턴층과 부품 사이의 콘택을 위하여 제조되는 것을 보여준다. 그러나, 이전 예시는 도체 패턴층 사이의 콘택이 형성되는 방법으로 양호하게 수정되는 반면, 이에 대응하여 도 33 내지 42의 예시는 콘택이 도체 패턴층과 부품 사이에 형성되는 방식으로 수정될 수 있다.
다음으로, 절연층(110) 및 그 상부의 도전층(107)이 도전 패턴(103)의 상부에 형성될 수 있다. 이것은, 예를 들어, 도 38에 도시된 바와 같이 회로 보드 블랭크의 표면 위에 층들을 적층함으로써 수행될 수 있다. 제조 방법 및 그 대체 제조 방법이 도 9 및 10과 관련되어 위에서 더욱 상세하게 설명된다. 절연층(110)의 제조 후에, 지지층(101)이 도 11과 관련하여 설명된 방법으로 제거될 수 있다. 도 39는 이 중간 단계 후의 회로 보드 블랭크의 단면을 도시한다.
다음으로, 비아가 회로 보드 블랭크 내에 형성되며, 이를 이용하여 도체 패턴(103)과 도체층(107) 사이에 전기 콘택이 형성된다. 비아의 제조를 위하여, 절연 재료(110)가 콘택 개구(104)의 위치로부터 제거된다. 예를 들어, 플라즈마 기술을 이용하거나 화학적으로 또는 레이저를 이용하여 세정이 수행될 수 있다. 도 40은 비아 홀이 콘택 개구(104)의 위치에서 개방된 후의 회로 보드 블랭크를 도시한다.
그 후, 전기 콘택이 도체 패턴(103)과 도체층(7) 사이에서 형성되는 방식으로 도전성 재료가 콘택 개구(104) 및 비아에 유입된다. 도전성 재료는, 예를 들어, 콘택 개구를 전기 전도성 페이스트로 충전함으로써 제조될 수 있다. 또한, 도전성 재료는 회로 보드 업계에서 공지된 많은 성장 방법을 이용하여 제조될 수 있다. 고품질의 전기 콘택은, 예를 들어, 도체 재료를 화학적 또는 전기 화학적 방법과 같은 표면처리 방법을 이용하여 도체 재료를 성장시켜 야금 연결을 형성함으로써 형성될 수 있다. 양호한 하나의 대체물은 화학적 방법을 이용하고 더 값싼 전기 화학적 방법의 이용을 계속하여 얇은 층을 성장시키는 것이다. 이러한 방법에 더하여, 최종 결과의 견지에서 유익한 소정의 다른 방법을 이용하는 것이 물론 가능하다.
일련의 도면들의 예에서, 콘택 개구(104), 비아 홀, 도체 패턴(103) 및 절연층(110)의 도체 패턴(103) 사이에 남아 있는 노출된 표면들은 먼저 얇은 도체층으로 겉면이 대어지고, 그 다음, 도체층의 두께는 콘택 개구(104) 및 비아 홀이 도전성 재료로 충전될 때까지 전기분해로 증가된다. 도 41은 성장 후의 구조체를 도시한다. 물론, 비아는 콘택 개구(104)가 도전성 재료로 부분적으로만 충전되는 방식으로 제조될 수 있다. 하나의 가능성은 콘택 개구(104)의 측벽 상에 도전성 재료를 성장시키고 콘택 개구(104)의 중심부는 적어도 주로 도전성 재료 없이 남겨놓는 것이다.
그 후, 회로 보드 블랭크는 잉여 도전성 재료를 제거하도록 에칭된다. 또한, 도체층(107)은 소정의 적합한 패터닝 방법을 이용하여 패터닝되어 도체 패턴(117)을 형성한다. 도체층(107)의 패터닝은 박형화(thining) 에칭 이전에 이루어질 수 있거나, 이와 동시에 이루어질 수 있거나, 또는 박형화 에칭 이후에 이루어질 수 있다. 도 42는 이러한 공정 단계들 후의 회로 보드 구조체를 도시한다. 따라서, 마무리된 회로 보드 구조체는 절연층(110)의 양 표면상에 도체 패턴(103, 117)을 포함하며, 이들은 비아를 이용하여 서로에 대하여 전기적으로 연결된다.
도 33 내지 42에 의해 도시된 제4 실시예에 따른 방법에 대한 한 수정물에서, 도체층(107)이 회로 보드 블랭크의 표면에 부착되며(도 38 참조), 그 표면상에 도체 패턴이 이미 형성되어 있다. 이 도체 패턴이 절연층(110)에 대하여 압착된 표면 상에 형성된다면, 이 도체 패턴은 도체 패턴(103)에 가깝게 되며, 이 경우에 비아는 더 짧게 형성될 수 있다. 이러한 실시예에서, 도체층(107)을 절연층으로 대체하는 것도 가능하다. 일 실시예에서, 도체층(107)은 지지층(101)과 도체 패턴(103)에 의해 형성된 구조체에 대응하는 구조체로 대체된다(도 37과 비교하라). 그 다음, 구조체는, 예를 들어, 도체 패턴(103)이 절연층(110)에 대하여 놓이는 방식으로 서로에 대하여 적층될 수 있다. 회로 보드 블랭크에 부착될 도체 패턴이 그 자체로 충분히 견고하다면, 도체층(107) 또는 이를 대체하는 절연층은 심지어 전부 생략될 수 있다.
또한, 전술한 도 33 내지 42에 의해 도시된 제4 실시예에 따른 방법은 콘택 개구(104)가 관통홀로 형성되어 전체 회로 보드 블랭크를 통해 연장하는 방식으로 수정될 수 있다. 도 40의 예에서, 이것은 콘택 개구(104)가 도체층(107)을 관통한다는 것을 의미한다. 이러한 실시예는 표면처리 방법과 관련하여 사용하기에 매우 적합하다.
또한, 도 33 내지 42에 도시된 예에 따른 방법은 예를 들어 얇은 마이크로회로인 부품이 절연층(110) 내에 배치되는 방식으로 수정될 수 있다. 부품은, 예를 들어, 플립칩 방법에 의하여 도체 패턴(103)의 표면에 부착될 수 있다. 또한, 전술한 예시들과 같이 진행하여 도 41에 설명된 방법으로 부품의 콘택 영역의 위치에서 도체 패턴(103)에 콘택 개구를 제조하고 이 개구에 도전성 재료를 제조하는 것이 가능하다. 그 다음, 도체 패턴(103, 117) 사이에서의 콘택과 도체 패턴(103)과 절연층(110) 내에 위치한 부품 사이의 콘택 모두를 동일한 공정을 이용하여 그리고 심지어 동시에 제조하는 것이 가능하다.
또한, 부품이 절연층 내부에 위치하는 이전의 예는 유사하게 수정될 수 있다. 이러한 예시에서, 콘택이 부품에 형성되게 하는 것에 대응하는 방법을 이용하여 절연층을 둘러싸는 절연층을 통해 비아를 형성하는 것이 가능하다.
전술한 예시에 따른 방법은 다양한 변형물을 가질 수 있고, 예에 의해 나타난 방법은 서로 결합될 수 있다. 변형물은 개별 공정 단계 또는 공정 단계들의 상호 순서에 관련될 수 있다.
또한, 이전의 예로부터 명백하지 않는 많은 특징이 회로 보드 구조체에 이루어질 수 있다. 예를 들어, 전기 콘택의 형성에 관여하는 비아에 더하여, 부품(6, 16, 26)이 더욱 효율적으로 열전도로부터 영향을 받지 않도록 의도된 열 비아(thermal via)를 제조하는 것이 바람직하다. 열전도도에서의 증가는 열 비아의 열전도도가 주변의 절연층의 열전도도보더 더 크다는 사실에 기초한다. 전기 도체가 일반적으로 양호한 열 전도체이기 때문에, 열 비아는 일반적으로 동일한 기술을 이용하여 형성될 수 있으며, 심지어 부품(6, 16, 26)에 대한 전기 콘택과 동일한 공정 단계에서 형성될 수 있다.
전기 콘택 및 열 콘택(열 비아)은 일반적으로 열 콘택이 부품(6, 16, 26)과 전기 콘택을 형성하지 않는다는 점에서 다르다. 예를 들어, 열 콘택은 부품의 표면이 절연 보호층에 의해 보호되는 지점에서 부품과 접촉할 수 있다. 예를 들어, 1 내지 15 미크론일 수 있는 간극이 열 콘택의 표면과 부품의 표면 사이에서 남겨 질 수 있다. 열 전도도는 부품의 표면 상에 열 범프(thermal bump)를 제조함으로써 더 개선될 수 있으며, 이는 부품에 열이 전도되지 않도록 의도된다. 이 경우에, 부품의 열 범프와 회로 보드 구조체의 열 비아는 완성된 구조체에서 서로 기계적으로 접촉할 수 있으며, 따라서, 열 콘택 및 전기 콘택이 기계적 및 제조기술적 특성의 견지에서 서로 매우 가깝게 대응할 것이다.
일반적으로, 열 비아 또는 열 콘택의 개수, 단면적 및 위치는 열 전달 요구 사항에 따라 그리고 열 전도체가 부품의 전기적 동작에 비정상적인 간섭을 야기하지 않을 것이라는 사실을 고려하여 선택된다. 그러나, 열 비아를 부품의 위치에 또는 그에 바로 인접하도록 위치시키는 것이 바람직하다.
일부 실시예에서, 열 콘택은 부품과의 전기 콘택을 형성하도록 사용될 수도 있다. 특히, 부품의 접지 콘택은 이 목적으로 자연스럽게 적용될 수 있다. 이 경우에, 부품의 접지 콘택은 정상보다 상당히 더 넓은 단면적을 갖도록 형성되거나, 접지 콘택은 여러 개의 개별 접지 콘택으로부터 형성될 수 있으며, 그 결합된 단면적은 종래의 접지 콘택의 단면적보다 상당히 더 넓다.
전술한 바에 따르면, 전술한 방법을 이용하여 부품의 2개의 주요 표면, 즉, 주 콘택 표면 및 그 반대편에 있는 뒷쪽 표면 모두에 전기 콘택을 형성하는 것이 가능하다는 것이 명백하다.
또한, 전기 도체 패턴에 대응하여 회로 보드 구조체에 열을 전도하기 위한 도체 패턴을 형성하는 것이 바람직하다. 열 콘택은 이러한 열 도체의 표면 상에 형성되며, 따라서 열 콘택은 부품으로부터 열 도체로 열에너지를 전도하며, 이는 회로 보드 구조체의 측면 방향에서의 열 에너지를 부품의 부근에서 멀어지게 전도한다. 이러한 측면 열 도체는 수직 열 도체와 결합될 수 있으며, 이를 이용하여 열 효과가 가장 내부의 층으로부터 전자 모듈 또는 다른 회로 보드 구조체의 외부 표면으로 전도될 수 있다. 표면으로 연장하는 열 전도체는 적합한 열 수축부에 연결될 수 있으며, 이 경우, 부품의 냉각이 훨씬 더 효율적으로 이루어질 수 있다.
도체 패턴의 제조 후에 콘택 개구(4, 14, 29, 104)가 정렬되고 형성되는 제조 방법이 사용될 때, 정렬 오류에 대한 방법의 민감도는 콘택 개구(4, 14, 29, 104)의 지름이 도체 패턴의 도체의 폭보다 더 크도록 치수를 조정함으로써 감소될 수 있다. 이러한 관심을 끄는 실시예는 도 43 내지 49를 이용하여 아래에서 더욱 상세히 설명된다.
도 43은 도체 패턴에 속하는 도체(41)의 끝단과 비아(42)를 위로부터(또는 아래로부터, 즉, 회로 보드의 표면에 직각인 각도로 도시한다. 도 43에서 도시된 경우에, 비아(42)의 정렬은 도체(41)의 끝단에서 매우 성공적으로 되었다. 전술한 제1, 제2 및 제3 실시예에서, 이것은 대응하는 콘택 개구(4, 14, 29, 104)가 도체 패턴(3, 13, 25, 103)에 상대적으로 정확하게 정렬되었다는 것을 의미한다. 이 경우, 콘택 개구의 지름(및 이에 대응하여 비아의 지름)이 정렬 및 콘택의 견지에서 중요하지 않다는 것을 의미한다.
도 44 내지 46은 차례대로 다양한 정렬 오류를 도시하며, 콘택 개구의 위치는 도 43에 도시된 목표 상태에 상대적으로 이동한다. 그러나, 도면에 따르면, 각 경우에 양호한 전기 콘택이 비아(42)와 도체(41)에 발생한다는 것을 알 수 있다. 양호한 콘택은 특히 비아가 화학적 및/또는 전기 화학적 방법을 이용하여 금속을 성장시켜 비아가 충전되는 실시예에서 생성된다. 도 44 내지 46에 따르면, 이러한 비아 제조 방법은 정렬 오류에 민감하지 않다는 것이 분명하다. 이러한 방법을 이용하여, 좁고 밀집되게 배치된 도체(41)를 포함하는 하나 이상의 도체 패턴층이 다층 회로 보드 내에서 심지어 종래의 회로 보드 공정과 관련하여 이루어질 수 있다.
정렬 허용 오차 상의 콘택 개구(4, 14, 29, 104)의 지름의 효과는 도 47 내지 49에서 더욱 상세히 도시된다. 도 47은 형성된 비아의 끝단 옆에 있는 도체(43)를 도시한다. 비아는 3개의 상이한 위치(A, B, C)에서 두개의 상이한 지름(44, 45)과 함께 도시된다. 비아(44)는 비아(45)보다 더 작은 지름을 갖는다. 각 위치(A, B, C)에서, 양 비아(44, 45)의 중심 지점은 도체(43)에 상대적으로 동일한 지점에 위치한다. 도면의 예시로부터 더 큰 지름을 갖는 각 비아(45A, 45B, 45C)는 도체(43)와 전기 콘택을 형성하는 것을 알 수 있다. 반대로, 더 작은 지름을 갖는 비아는 44C만이 도체와 전기 콘택을 형성할 수 있다. 따라서, 콘택 개구(4, 14, 29, 104)의 더 큰 지름은 정렬 오류에 대한 콘택 개구(4, 14, 29, 104)의 민감도를 상당히 감소시킬 수 있다. 도 48은 도체(43) 주위의 정렬 허용 오차 영역(47)을 도시하며, 그 내부에서 비아(45)의 중심 지접이 양호한 전기 콘택을 보장할 것이다. 다음으로, 비아(44)의 정렬 허용 오차 영역(48)은 도 49에 도시된다. 도 47 내지 49에 따라, 비아 지름의 확대는 비아의 정렬 오류에 대한 제조 공정의 민감도를 실질적으로 감소시킬 것이라는 것이 관찰될 것이다. 동시에, 도체(43)의 폭은 작은 상태가 유지될 수 있을 것이다. 콘택 개구(4, 14, 29, 104)의 지름은 도체 패턴(3, 13, 25, 103)의 대응하는 도체의 폭의, 예를 들어, 적어도 0.8배, 바람직하게는 적어도 1배, 바람직하게는 적어도 1.2배 또는 적어도 1.5배일 수 있다.
또한, 상기 예에 따르면, 방법은 많은 다른 종류의 3차원 회로 구조체에 대한 제조에 이용될 수 있다. 상기 방법은, 예를 들면, 여러 개의 반도체 칩이 서로의 상부에 놓여 여러 개의 반도체 칩을 수용하는 패킷을 형성하는 방식으로 사용될 수 있으며, 이 경우 반도체 칩은 서로 연결되어 기능적인 완전무결성을 형성한다. 이러한 패킷은 3차원 멀티칩 모듈로 칭해질 수 있다. 이러한 패킷에서, 반도체 칩은 자유롭게 선택될 수 있으며, 상이한 반도체 칩 사이의 콘택은 선택된 반도체 칩에 따라 쉽게 형성될 수 있다.
도면의 예들은 일부 가능한 공정들을 도시하며, 이를 이용하여 본 발명이 활용될 수 있다. 그러나, 본 발명은 전술한 공정에만 한정되는 것은 아니며, 그 대신에, 본 발명은 청구범위의 전체 범위 내에서 균등적 해석을 고려하여 다른 공정들과 그 생산물을 포함한다. 또한, 본 발명은 실시예들에 의해 설명된 구조체 및 방법에만 한정되는 것이 아니며, 그 대신에, 본 발명의 다양한 적용례가 매우 많은 상이한 종류의 전자 모듈 및 회로 보드를 제조하는데 사용될 수 있으며, 심지어, 제공된 예시로부터 아주 많이 상이할 수도 있다는 것은 본 발명의 기술분야에서 통상의 지식을 가진 자에게 자명하다. 따라서, 도면의 부품 및 회로는 제조 공정을 나타내기 위하여 본 발명과 함께 제공되었을 뿐이다.본 발명에 따른 기본적인 사상으로부터 벗어나지 않으면서 전술한 예들의 공정에 대한 많은 변형물이 이루어질 수 있다. 변형물은 예를 들어, 다양한 단계에서 도시된 제조 기술이나 공정 단계들의 상호 순서에 관련될 수 있다.
또한, 상기 방법을 이용하여, 회로 보드에 대한 부착을 위한 부품 패킷을 제조하는 것이 가능하다. 또한, 이러한 패킷은 서로 전기적으로 연결된 여러 개의 부품을 수용할 수 있다.
또한, 상기 방법은 전체 전기 모듈을 제조하는데 이용될 수 있다. 상기 모듈은 회로 보드일 수 있으며, 그 외부 표면으로 종래의 회로 보드와 마찬가지로 부품이 부착될 수 있다. 상기 모듈은 여러 층을 포함할 수 있으며, 하나 이상의 이러한 층은 층의 내부에 위치하는 반도체 부품을 포함할 수 있다.

Claims (20)

  1. 도체 패턴(3; 13; 25);
    상기 도체 패턴(3; 13; 25) 내의 콘택 개구(4; 14; 29);
    상기 도체 패턴(3; 13; 25)에 부착된 부품(6; 16; 26);
    상기 부품(6; 16; 26)을 둘러싸고, 상기 도체 패턴(3; 13; 25)의 표면 상에 있는 절연 재료층(8, 9; 18, 19); 및
    상기 콘택 개구(4; 14; 29)로 유입된 전기 전도성 재료로 이루어지고, 상기 도체 패턴(3; 13; 25)과 상기 부품(6; 16; 26) 사이에서 전기적 콘택을 형성하는 비아
    를 포함하는,
    회로 보드 구조체.
  2. 제1항에 있어서,
    상기 도체 패턴(3; 13; 25)은 간극으로 서로 분리된 개별의 도체들을 포함하고,
    상기 절연 재료층(8; 18)의 일부는 상기 도체들 사이의 간극을 채우는,
    회로 보드 구조체.
  3. 제1항에 있어서,
    상기 도체 패턴(3; 13; 25)은 제1 표면과 제2 표면을 가지며,
    상기 부품(6; 16; 26)은 상기 제2 표면 측에서 상기 도체 패턴(3; 13; 25)에 부착되고,
    상기 절연 재료층(8, 9; 18, 19)은 상기 도체 패턴(3; 13; 25)의 제2 표면 상에 있고,
    상기 절연 재료층(8, 9; 18, 19)은 상기 도체 패턴(3; 13; 25)의 제1 표면과 같은 높이의 제1 표면을 가지는,
    회로 보드 구조체.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 부품(6; 16; 26)과 상기 도체 패턴(3; 13; 25; 103) 사이의 접착층을 더 포함하는,
    회로 보드 구조체.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 콘택 개구(4; 14; 29) 내의 전기 전도성 재료는,
    - 화학적 방법에 의해 성장된 전기 전도성 재료의 얇은 표면 처리층; 및
    - 전기 화학적 방법에 의해 성장된 전기 전도성 재료의 충전부
    를 포함하는.
    회로 보드 구조체.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 부품(6; 16; 26)은 패키지화되지 않은 마이크로회로인,
    회로 보드 구조체.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 부품(6; 16; 26)으로부터 열 에너지를 전도하기 위한 적어도 하나의 열 콘택을 더 포함하는,
    회로 보드 구조체.
  8. 제7항에 있어서,
    상기 열 콘택의 구성은 상기 비아의 구성과 유사한,
    회로 보드 구조체.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 부품(6; 16; 26)은 상기 비아에 직접 연결된 콘택 영역을 포함하는,
    회로 보드 구조체.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 부품(6; 16; 26)은 콘택 영역과, 상기 콘택 역역 상의 콘택 범프를 포함하고,
    상기 콘택 범프는 상기 비아에 직접 연결되는,
    회로 보드 구조체.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서,
    여러 도체층을 포함하는,
    회로 보드 구조체.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    적어도 하나의 콘택 개구(4; 14; 25; 104)가 상기 도체 패턴(3; 13; 25; 104)의 도체와 정렬되고, 상기 콘택 개구의 지름은 상기 도체의 폭과 실질적으로 같은 크기인,
    회로 보드 구조체.
  13. 제1항 내지 제3항 중 어느 한 항에 있어서,
    적어도 하나의 콘택 개구(4; 14; 25; 104)가 상기 도체 패턴(3; 13; 25; 104)의 도체와 정렬되고, 상기 콘택 개구의 지름은 상기 도체의 폭의 적어도 1.2배인,
    회로 보드 구조체.
  14. 제1항 내지 제3항 중 어느 한 항에 있어서,
    적어도 하나의 콘택 개구(4; 14; 25; 104)가 상기 도체 패턴(3; 13; 25; 104)의 도체와 정렬되고, 상기 콘택 개구의 지름은 상기 도체의 폭의 적어도 1.5배인,
    회로 보드 구조체.
  15. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 회로 보드 구조체는, 적어도 2개의 부품과 이를 연결하는 도체 구조체를 포함하여 기능적인 완전무결성을 형성하는 전자 모듈인,
    회로 보드 구조체.
  16. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 비아는 전기 분해로 성장된 구리를 수용하는,
    회로 보드 구조체.
  17. 제1항 내지 제3항 중 어느 한 항에 있어서,
    적어도 하나의 제2 도체 패턴과, 상기 제1 도체 패턴의 일부를 상기 제2 도체 패턴의 일부에 전기적으로 연결하는 적어도 하나의 제2 비아를 포함하고,
    상기 적어도 하나의 제2 비아는 상기 도체 패턴의 도체 폭과 실질적으로 동일한 크기의 지름 또는 상기 제1 도체 패턴의 도체 폭보다 더 큰 지름을 갖는,
    회로 보드 구조체.
  18. 제1 금속의 제1 층 및 제2 금속의 제2 층을 포함하는 도체 패턴(3; 13; 25);
    상기 도체 패턴(3; 13; 25) 내의 콘택 개구(4; 14; 29);
    상기 도체 패턴(3; 13; 25)에 부착된 부품(6; 16; 26);
    상기 부품을 둘러싸고 상기 도체 패턴(3; 13; 25)을 지지하는 절연 재료(8, 9; 18, 19); 및
    상기 도체 패턴(3; 13; 25)와 상기 부품(6; 16; 26) 사이에 전기 콘택을 형성하기 위한 상기 콘택 개구(4; 14; 29) 내의 전기 전도성 재료
    를 포함하고,
    상기 전기 전도성 재료는,
    - 화학적 방법에 의해 성장된 전기 전도성 재료의 얇은 표면 처리층; 및
    - 전기 화학적 방법에 의해 성장된 전기 전도성 재료의 충전부
    을 포함하는.
    회로 보드 구조체.
  19. 제6항에 있어서,
    상기 도체 패턴(3; 13; 25; 103) 내의 도체를 포함하고,
    상기 전기 콘택은 상기 도체에 연결되고 상기 도체를 상기 부품(6)에 연결하는 비아를 포함하고, 상기 비아의 지름은 상기 도체의 폭과 본질적으로 동일한 크기를 가지거나 상기 도체의 폭보다 더 큰,
    회로 보드 구조체.
  20. 제6항 또는 제7항에 있어서,
    상기 비아의 재료는 표면 처리 방법을 이용하여 제조된 금속인,
    회로 보드 구조체.
KR1020147022363A 2005-06-16 2006-06-15 회로 보드 구조체 KR20140104508A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20050645A FI122128B (fi) 2005-06-16 2005-06-16 Menetelmä piirilevyrakenteen valmistamiseksi
FI20050645 2005-06-16
PCT/FI2006/000208 WO2006134217A1 (en) 2005-06-16 2006-06-15 Method for manufacturing a circuit board structure, and a circuit board structure

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087000596A Division KR101455234B1 (ko) 2005-06-16 2006-06-15 회로 보드 구조체 제조 방법 및 회로 보드 구조체

Publications (1)

Publication Number Publication Date
KR20140104508A true KR20140104508A (ko) 2014-08-28

Family

ID=34778364

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087000596A KR101455234B1 (ko) 2005-06-16 2006-06-15 회로 보드 구조체 제조 방법 및 회로 보드 구조체
KR1020147022363A KR20140104508A (ko) 2005-06-16 2006-06-15 회로 보드 구조체

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020087000596A KR101455234B1 (ko) 2005-06-16 2006-06-15 회로 보드 구조체 제조 방법 및 회로 보드 구조체

Country Status (9)

Country Link
US (1) US8240033B2 (ko)
EP (1) EP1891843A1 (ko)
JP (1) JP5175719B2 (ko)
KR (2) KR101455234B1 (ko)
CN (1) CN101199242B (ko)
BR (1) BRPI0612060A2 (ko)
FI (1) FI122128B (ko)
MX (1) MX2007016096A (ko)
WO (1) WO2006134217A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160072822A (ko) * 2014-12-15 2016-06-23 쥐이 임베디드 일렉트로닉스 오와이 전자 모듈 및 전자 모듈의 제조 방법

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134220A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
WO2008075135A1 (en) * 2006-12-19 2008-06-26 Nokia Corporation Power amplifier system
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US8410868B2 (en) 2009-06-04 2013-04-02 Sand 9, Inc. Methods and apparatus for temperature control of devices and mechanical resonating structures
US8476809B2 (en) 2008-04-29 2013-07-02 Sand 9, Inc. Microelectromechanical systems (MEMS) resonators and related apparatus and methods
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
FI123205B (fi) 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
KR101013994B1 (ko) * 2008-10-15 2011-02-14 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
FI122216B (fi) 2009-01-05 2011-10-14 Imbera Electronics Oy Rigid-flex moduuli
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
JP2010251688A (ja) * 2009-03-25 2010-11-04 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
US9048811B2 (en) 2009-03-31 2015-06-02 Sand 9, Inc. Integration of piezoelectric materials with substrates
WO2010114602A1 (en) * 2009-03-31 2010-10-07 Sand9, Inc. Integration of piezoelectric materials with substrates
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
US8390083B2 (en) 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
DE102009058764A1 (de) * 2009-12-15 2011-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
CN102332408B (zh) * 2010-07-13 2015-05-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
US9407997B2 (en) 2010-10-12 2016-08-02 Invensense, Inc. Microphone package with embedded ASIC
AT13055U1 (de) * 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US8923008B2 (en) * 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
KR101283747B1 (ko) * 2011-05-30 2013-07-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101231286B1 (ko) * 2011-06-01 2013-02-07 엘지이노텍 주식회사 부품 내장형 인쇄회로기판 및 그 제조 방법
TW201415600A (zh) * 2012-10-02 2014-04-16 Bridge Semiconductor Corp 具有內嵌元件、內建定位件、及電磁屏障之線路板
CN104576883B (zh) 2013-10-29 2018-11-16 普因特工程有限公司 芯片安装用阵列基板及其制造方法
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) * 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US9806051B2 (en) 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
GB2524791B (en) * 2014-04-02 2018-10-03 At & S Austria Tech & Systemtechnik Ag Placement of component in circuit board intermediate product by flowable adhesive layer on carrier substrate
US10211443B2 (en) 2014-09-10 2019-02-19 Cellink Corporation Battery interconnects
US9147875B1 (en) * 2014-09-10 2015-09-29 Cellink Corporation Interconnect for battery packs
US10141251B2 (en) * 2014-12-23 2018-11-27 General Electric Company Electronic packages with pre-defined via patterns and methods of making and using the same
KR20180031626A (ko) 2015-02-03 2018-03-28 셀링크 코포레이션 조합된 열 및 전기 에너지 전달을 위한 시스템 및 방법
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
WO2017037206A1 (en) 2015-09-02 2017-03-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic device with embedded electronic component
DE102016202548B3 (de) * 2016-02-18 2017-08-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
DE102016212129B4 (de) * 2016-07-04 2022-05-19 Schweizer Electronic Ag Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes
WO2018098649A1 (zh) * 2016-11-30 2018-06-07 深圳修远电子科技有限公司 集成电路封装方法以及集成封装电路
US11183458B2 (en) * 2016-11-30 2021-11-23 Shenzhen Xiuyuan Electronic Technology Co., Ltd Integrated circuit packaging structure and method
WO2018098648A1 (zh) * 2016-11-30 2018-06-07 深圳修远电子科技有限公司 集成电路封装方法以及集成封装电路
CN109310011B (zh) * 2017-07-26 2021-04-30 光宝科技股份有限公司 薄型化电子制品及其制造方法
US10332832B2 (en) 2017-08-07 2019-06-25 General Electric Company Method of manufacturing an electronics package using device-last or device-almost last placement
US20210358883A1 (en) * 2018-10-11 2021-11-18 Shenzhen Xiuyi Investment Development Partnership (Limited Partnership) Fan-out packaging method employing combined process
US20220311103A1 (en) 2021-03-24 2022-09-29 Cellink Corporation Multilayered flexible battery interconnects and methods of fabricating thereof

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
FR2527036A1 (fr) * 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
BE1002529A6 (nl) * 1988-09-27 1991-03-12 Bell Telephone Mfg Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5985693A (en) * 1994-09-30 1999-11-16 Elm Technology Corporation High density three-dimensional IC interconnection
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US5216806A (en) * 1992-09-01 1993-06-08 Atmel Corporation Method of forming a chip package and package interconnects
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
DE69405832T2 (de) * 1993-07-28 1998-02-05 Whitaker Corp Von der Peripherie-unabhängiges präzises Positionsglied für einen Halbleiterchip und Herstellungsverfahren dafür
JP2757748B2 (ja) * 1993-07-30 1998-05-25 日立エーアイシー株式会社 プリント配線板
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5510580A (en) * 1993-12-07 1996-04-23 International Business Machines Corporation Printed circuit board with landless blind hole for connecting an upper wiring pattern to a lower wiring pattern
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US5552633A (en) * 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
JPH09139567A (ja) * 1995-11-15 1997-05-27 Fujitsu Ltd プリント基板における表面実装部品搭載パッドと層間接続用スルーホールの接続構造
CN1094717C (zh) 1995-11-16 2002-11-20 松下电器产业株式会社 印刷电路板的安装体
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US5936847A (en) * 1996-05-02 1999-08-10 Hei, Inc. Low profile electronic circuit modules
US5838545A (en) * 1996-10-17 1998-11-17 International Business Machines Corporation High performance, low cost multi-chip modle package
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
JP3176307B2 (ja) * 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US6710614B1 (en) * 1997-03-04 2004-03-23 Micron Technology, Inc. Methods for using an interposer/converter to allow single-sided contact to circuit modules
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
US5882957A (en) * 1997-06-09 1999-03-16 Compeq Manufacturing Company Limited Ball grid array packaging method for an integrated circuit and structure realized by the method
JP3623639B2 (ja) 1997-09-29 2005-02-23 京セラ株式会社 多層配線基板の製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6172419B1 (en) * 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
GB2342995B (en) 1998-10-21 2003-02-19 Federal Ind Ind Group Inc Improvements in pulse-echo measurement systems
US6232666B1 (en) * 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
JP3619421B2 (ja) * 1999-03-30 2005-02-09 京セラ株式会社 多層配線基板の製造方法
EP1098368B1 (en) * 1999-04-16 2011-12-21 Panasonic Corporation Module component and method of manufacturing the same
JP2000311229A (ja) 1999-04-27 2000-11-07 Hitachi Ltd Ｉｃカード及びその製造方法
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
KR100298828B1 (ko) * 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
JP2001053447A (ja) 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
DE19940480C2 (de) * 1999-08-26 2001-06-13 Orga Kartensysteme Gmbh Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3809053B2 (ja) 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP4685251B2 (ja) 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US6562660B1 (en) * 2000-03-08 2003-05-13 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
JP2002016327A (ja) 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
US6292366B1 (en) * 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US6402970B1 (en) * 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6551861B1 (en) * 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
JP2002094200A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
US6876072B1 (en) * 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6576493B1 (en) * 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
JP2002158307A (ja) 2000-11-22 2002-05-31 Toshiba Corp 半導体装置及びその製造方法
JP3407737B2 (ja) * 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP4863563B2 (ja) 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
TW579581B (en) * 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
US6537848B2 (en) * 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP2003037205A (ja) 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US6774486B2 (en) * 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
JP3870778B2 (ja) 2001-12-20 2007-01-24 ソニー株式会社 素子内蔵基板の製造方法および素子内蔵基板
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US6701614B2 (en) 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
JP2003298207A (ja) * 2002-03-29 2003-10-17 Nippon Mektron Ltd 両面回路基板の製造法
EP1542519A4 (en) 2002-07-31 2010-01-06 Sony Corp METHOD FOR PCB CONSTRUCTION WITH AN INTEGRATED EQUIPMENT AND PCB WITH INTEGRATED EQUIPMENT AND METHOD FOR PRODUCING A PRINTED PCB AND PRINTED PCB
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP2004146400A (ja) * 2002-10-21 2004-05-20 Hosiden Corp プリント基板とフレキシブル基板との接続構造
JP2004146634A (ja) 2002-10-25 2004-05-20 Murata Mfg Co Ltd 樹脂基板の製造方法、および樹脂多層基板の製造方法
FI20030293A (fi) 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
TW200507131A (en) * 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
FI20031201A (fi) 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
KR101048638B1 (ko) * 2004-02-24 2011-07-12 이비덴 가부시키가이샤 반도체 탑재용 기판
TWI237883B (en) * 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
TWI251910B (en) * 2004-06-29 2006-03-21 Phoenix Prec Technology Corp Semiconductor device buried in a carrier and a method for fabricating the same
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117369B (fi) * 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI119714B (fi) * 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160072822A (ko) * 2014-12-15 2016-06-23 쥐이 임베디드 일렉트로닉스 오와이 전자 모듈 및 전자 모듈의 제조 방법

Also Published As

Publication number Publication date
WO2006134217A1 (en) 2006-12-21
JP2008544511A (ja) 2008-12-04
FI20050645A (fi) 2007-04-05
KR20080019282A (ko) 2008-03-03
CN101199242A (zh) 2008-06-11
KR101455234B1 (ko) 2014-10-28
JP5175719B2 (ja) 2013-04-03
MX2007016096A (es) 2008-03-10
US8240033B2 (en) 2012-08-14
BRPI0612060A2 (pt) 2010-10-13
US20080196930A1 (en) 2008-08-21
EP1891843A1 (en) 2008-02-27
CN101199242B (zh) 2012-07-04
FI122128B (fi) 2011-08-31
FI20050645A0 (fi) 2005-06-16

Similar Documents

Publication Publication Date Title
KR101455234B1 (ko) 회로 보드 구조체 제조 방법 및 회로 보드 구조체
US11792941B2 (en) Circuit board structure and method for manufacturing a circuit board structure
US11716816B2 (en) Method for manufacturing an electronic module and electronic module
KR101034279B1 (ko) 도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법
US8225499B2 (en) Method for manufacturing a circuit board structure, and a circuit board structure
US8116066B2 (en) Method of manufacturing electronic component built-in substrate
US8062537B2 (en) Method for manufacturing an electronics module
KR20100081282A (ko) 리지드-플렉스 모듈 및 제조 방법
US8487194B2 (en) Circuit board including an embedded component
TWI293236B (en) Method for manufacturing a substrate embedded with an electronic component and device from the same
CN101199244A (zh) 电路板结构的制造方法和电路板结构

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2015101006225; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20151022

Effective date: 20170420