JP2022048118A - 信頼性及び検査能力を改善したパッケージ化半導体装置及びその製造方法 - Google Patents

信頼性及び検査能力を改善したパッケージ化半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2022048118A
JP2022048118A JP2021146907A JP2021146907A JP2022048118A JP 2022048118 A JP2022048118 A JP 2022048118A JP 2021146907 A JP2021146907 A JP 2021146907A JP 2021146907 A JP2021146907 A JP 2021146907A JP 2022048118 A JP2022048118 A JP 2022048118A
Authority
JP
Japan
Prior art keywords
packaging device
protective layer
connection
connection terminal
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021146907A
Other languages
English (en)
Inventor
ミノッティ アガティーノ
Minotti Agatino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JP2022048118A publication Critical patent/JP2022048118A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/2501—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 信頼性及び検査能力を改善したパッケージ化半導体装置及びその製造方法を提供する。【解決手段】 パッケージ化装置（５７）は、担持用ベース（３０）、該担持用ベースにおける収容キャビティ（３２）、該収容キャビティ（３２）内のダイパッド（３９）を具備している半導体ダイ（３７）、該半導体ダイ及び該担持用ベースを被覆する保護層（４０）、ダイパッド（３９）における該保護層内の第２ビア（４３Ａ）、及び導電性物質からなる接続端子（４９）を有している。該接続端子は、該ダイパッド（３９）と電気的にコンタクトしている該第１ビア（４３Ａ）内の第１接続部（４５Ａ）と、該パッケージ化装置の側部表面（５７Ｃ）に沿って該保護層（４０）上を延在する第２接続部（４６Ｂ，５５）とを有している。【選択図】 図２７

Description

本発明は、信頼性及び検査能力を改善したパッケージした半導体装置及びその製造方法に関するものである。
単一のダイ又は複数個の相互結合したダイを有する半導体装置を、典型的には樹脂又は複合物質からなる絶縁性物質のハウジング即ちパッケージ内に封入することが知られている。これらのパッケージは、意図されたタイプのマウントに従って異なる形態とされる場合がある。更に、半導体装置が高電圧及び／又は高電流で動作すべく設計される場合には、これらのパッケージは、通常、一つ又はそれ以上の側部から熱を散逸させることが可能である構造を有している。
以後、半導体装置の底部側部上に配置されている入力／出力（Ｉ／Ｏ）パッドを具備しており表面装着用の二重側部冷却を提供するパッケージを参照することとする。
例えば、米国特許出願２０１７／０１４８７４６号は、ハウジング物質のラミネーション期間中におけるダイ破損の危険性を減少させる構成とされている異なる表面装着パッケージ構造を記載している。これらの既知のパッケージ構造においては、典型的には金属からなる導電性ベースがダイ及び導電性ビアによって通過された保護層を収容するキャビティを有している。
上記特許に記載されているタイプのパッケージ構造は、例えば、図１－１０に示しており且つ以下に説明するプロセスを使用して形成することが可能である。
図１は、上部表面１Ａと底部表面１Ｂとを具備している銅又はその他の金属又は金属合金等の金属からなる導電性ベース１を示している。
上部表面１Ａは、分離キャビティ３によって取り囲まれている複数個の収容キャビティ２を有する形状とされている。収容キャビティ２は、側壁２Ｂへ接続している底部表面２Ａを有する実質的に平行六面体形状を有する場合がある。側壁２Ｂは導電性ベース１の突起部４によって画定されている。
導電性ベース１は、例えば、キャビティ２及び３における金属を除去すべく処理した金属バンドから形成することが可能である。
図２を参照すると、ダイ７が、例えば、導電性ジェル又はエポキシ層からなる導電性接着領域８を介して収容キャビティ２へ接着されている。
ダイ７は、パワー部品、処理部品、及び、図中に模式的に示したように、ダイ７の正面側部上に配置されているパッド９によって外部と接続されている電気的接続部を包含している単一のパワー部品又は集積回路を統合することが可能である。
ダイ７は、その底面側を夫々の収容キャビティ２の底部表面２Ａに接着される。その後、図３に示したように、例えば、ラミネーション技術を使用して導電性ベース１上及びダイ７上に保護層１０を付着させる。該保護層１０は、例えば、ポリアミド（所謂プリペグ（ｐｒｅｐｅｇ））からなるものである。該保護層１０は、分離キャビティ３のみならず側壁２Ｂとダイ７との間の収容キャビティ２内に浸透し且つ収容キャビティ２Ａ上方に延在する部分１０Ａでダイ７が完全に被覆されるように流体状態で付着される。
図４において、例えば、銅からなる薄い反射防止層（不図示）を介して該保護層１０を被覆した後に、例えばレーザドリルによって該保護層１０にビア１３を形成する。該ビア１３は、パッド９に達するまで該保護層１０の部分１０Ａの厚さ全体にわたり延在しており、従ってパッド９は露出される。更に、該ビア１３は該突起部４上にも形成される。
図５において、該保護層１０上に導電層１４が形成されてビア１３を充填する。該導電層１４は、銅又はその合金からなるものとすることが可能である。
図６において、例えばエッチングによって該導電層１４をパターン形成して接続領域１５を形成し、その各々は夫々のパッド９と又は導電性ベース１の夫々の突起部４と電気的にコンタクトしている。
図７において、例えば絶縁性合金又は半田からなる第１絶縁層１６を形成し且つ該接続領域１５上方及びそれらの間にパターン形成させる。該第１絶縁層１６は該接続領域１５において第１開口１７を有している。
更に、該導電性ベース１の底部表面１Ｂ上に第２絶縁層２０を形成し且つパターン形成する。該第２絶縁層２０は、例えば各ダイ７に対して１個で夫々のダイ７の下側に位置させた第２開口２１を有している。
図８において、上部外側パッド２２を該第１絶縁層１６の第１開口１７内に形成させ、且つ底部外側パッド２３を該導電性ベース１の底部表面１Ｂ上で該第２開口２１内に形成させる。これらの外側パッド２２及び２３は導電性物質から構成され且つ、例えば、ＥＮＩＧ（無電解Ｎｉ／Ａｕめっき）プロセスを介して形成されるが、それは、ガルバニックニッケル成長及び浸漬によって得られる薄い金層の形成によって、半田付けの可能性及び非酸化性を改善させる。
該接続領域１５及び該上部外側パッド２２は装置の上部端子を形成し、該底部外側パッド２３は底部端子及び装置（未分離）の熱散逸表面を形成する。不図示であるが、半田ボール（不図示）等の接続要素を該外側パッド２２及び２３上に形成することが可能である。
その後、図９において、該分離キャビティ３内に配置されている該保護層１０を介して通過するスクライブラインに沿って該導電性ベース１を切断して単一のパッケージした装置２５（不図示）を形成する。例えば、図９において、該パッケージされた装置２５はそれ自身の収容キャビティ２内に配置された単一のダイ７を有している。
図１０において、該パッケージ化した装置２５を反転させて該上部外側パッド２２に付与した半田等の導電性物質からなる半田ゾーン２７を介して例えばプリント回路基板などの基板２６へ接着させ且つ該基板２６上に形成されているコンタクト２８へ半田付けさせる（図１１の側面図及び図１２の拡大図も参照のこと）。
図１０に戻ると、底部外側パッド２３は露出されたままであり且つ不図示の態様で導電性ベース１の電気的接続部に対して使用することが可能である。図１乃至１２に示したパッケージは良好な保護及び高い熱散逸性を提供するものであるが、更に改善させることが可能である。実際に、それは、正面外側パッド２２を基板２６へ電気的に接続させる半田ゾーン２７を簡単に検査することを可能とするものではない。何故ならば、図１１及び１２から分かるように、それらは装置２５の下側に隠されて配置されているからである。その結果、それらの信頼性を確認することができず、基板レベル信頼性（ＢＬＲ）を低下させている。一方、自動車等のより多くの適用例では、前述したパッケージングでは得ることが不可能な高い信頼性及び品質条件を要求している。
米国特許出願２０１７／０１４８７４６号
本発明は、従来技術の欠点を解消するパッケージを提供することを目的としている。
本発明によれば、特許請求の範囲に定義されるようなパッケージ化電子装置及びその製造方法が提供される。
本発明をより良く理解するために、添付の図面を参照して、純粋に非制限的例として、本発明の実施例について説明する。
相次ぐパッケージングステップの或るステップにおける既知の装置の概略断面図。 相次ぐパッケージングステップの或るステップにおける既知の装置の概略断面図。 相次ぐパッケージングステップの或るステップにおける既知の装置の概略断面図。 相次ぐパッケージングステップの或るステップにおける既知の装置の概略断面図。 相次ぐパッケージングステップの或るステップにおける既知の装置の概略断面図。 相次ぐパッケージングステップの或るステップにおける既知の装置の概略断面図。 相次ぐパッケージングステップの或るステップにおける既知の装置の概略断面図。 相次ぐパッケージングステップの或るステップにおける既知の装置の概略断面図。 相次ぐパッケージングステップの或るステップにおける既知の装置の概略断面図。 相次ぐパッケージングステップの或るステップにおける既知の装置の概略断面図。 図１０の既知の装置の概略側面図。 図１０の既知の装置の一部の図１乃至１０と同様の拡大断面図。 本発明の１実施例に基づく本パッケージング方法の相次ぐステップの或るステップにおける本装置の概略断面図。 本発明の１実施例に基づく本パッケージング方法の相次ぐステップの或るステップにおける本装置の概略断面図。 本発明の１実施例に基づく本パッケージング方法の相次ぐステップの或るステップにおける本装置の概略断面図。 本発明の１実施例に基づく本パッケージング方法の相次ぐステップの或るステップにおける本装置の概略断面図。 本発明の１実施例に基づく本パッケージング方法の相次ぐステップの或るステップにおける本装置の概略断面図。 本発明の１実施例に基づく本パッケージング方法の相次ぐステップの或るステップにおける本装置の概略断面図。 本発明の１実施例に基づく本パッケージング方法の相次ぐステップの或るステップにおける本装置の概略断面図。 本発明の１実施例に基づく本パッケージング方法の相次ぐステップの或るステップにおける本装置の概略断面図。 本発明の１実施例に基づく本パッケージング方法の相次ぐステップの或るステップにおける本装置の概略断面図。 図１４の中間構造の概略平面図。 １実施例に基づく図２０の中間構造の一部の概略平面図。 別の実施例に基づく図２０の中間構造の一部の概略平面図。 基板へ半田付けしたのちの本パッケージ化装置の概略側面図。 図２５のＸＸＶＩ－ＸＸＶＩ線に沿って取った図２５の装置の一部の拡大断面図。 図２６の断面の変形例を示した拡大断面図。
図１３は、上部表面３０Ａ及び底部表面３０Ｂを有しており、典型的に、銅又はその他の金属又は合金などの金属からなる担持用ベース３０を示している。
該上部表面３０Ａはパターン形成されており、分離キャビティ３３によって取り囲まれている複数個の収容キャビティ３２を有している。
該分離キャビティ３３は、例えば、格子形状を有しており且つ図面の面（カーテシアン座標系ＸＹＺの第１軸Ｙに対して平行）を貫通する第１線に沿って及び該カーテシアン座標系ＸＹＺの第２軸Ｘに対して平行な第２線に沿って延在している。
該収容キャビティ３２は、側壁３２Ｂに接続している底部表面３２Ａを具備している、実質的に、平行六面体、立方体、一般的な多面体、又は円筒状の形状を有することが可能である。該側壁３２Ｂは該担持用ベース３０の突起部３４によって形成されている。
該担持用ベース３０は、例えば、キャビティ３２及び３３における部分を除去する処理済みの金属バンドから形成することが可能である。
図１４を参照すると、ダイ３７を、例えば、導電性ゲル又はエポキシ層からなる導電性接着領域３８を介して収容キャビティ３２へボンド即ち接着させる。ダイ３７は、単一のパワー部品、又は、図中に模式的に示されているように、パワー部品と、処理部品と、電気的接続部とを包含しており且つ該ダイ３７の正面側部上に配置されているダイパッド３９を介して外部へ接続される集積回路として統合させることが可能である。該ダイ３７は、その底面側部が夫々の収容キャビティ３２の底部表面３２Ａへボンド即ち接着される。
その後、図１５を参照すると、例えば、ラミネーション技術を使用することによって、担持用ベース３０上及びダイ３７上に保護層４０を付着させる。該保護層４０は、例えば、ポリアミド（所謂プレペグ（ｐｒｅｐｅｇ））から構成される。該保護層４０は、側壁２Ｂとダイ３７との間の収容キャビティ３２内及び分離キャビティ３３内（そこでは、分離キャビティ３３の格子形状を有する充填部分３５が形成される）に浸透するように流体状態で付着される。該保護層４０は、収容キャビティ３２Ａ及び充填部分３５上方に延在している被覆部分４０Ａでダイ３７を完全に被覆する。該保護層４０の被覆部分４０Ａは、１００乃至１５０μｍの間の厚さを有することが可能である。
図１６において、多分、例えば銅である薄い反射防止層（不図示）を介して該保護層４０を被覆した後に、例えばレーザドリルによって、該保護層４０の被覆部分４０Ａを介して第１及び第２ビア４３Ａ，４３Ｂを形成する。該第１ビア４３Ａは、該ダイパッド３９に到達するまで該保護層４０の被覆部分４０Ａの厚さ全体に沿って延在していて該ダイパッド３９は露出され、一方該第２ビア４３Ｂは該担持用ベース３０の突起部３４まで延在している。
更に、溝４１が該分離キャビティ３３の充填部分３５内に形成される。該溝４１は、該ビア４３Ａ，４３Ｂと等しい深さを有することが可能であり（図１６に示した如く）、又は、典型的にはそれよりも一層大きく該担持用ベース３０の厚さの半分まで、又は所望によりそれよりも更に一層大きな異なる深さを有することが可能である。例えば、パッケージタイプに従って、該溝４１は、少なくとも１００μｍで典型的には１５０－２００μｍの深さを有する場合があるが、７００μｍ厚さのパッケージの場合には３５０μｍに達する場合がある。しかしながら、該溝４１は、又、一層小さな深さを有する場合があり、例えば、標準のＭＬＰ／ＱＦＮパッケージの場合には７５－９５μｍである場合もある。
該溝４１は、又、１００μｍ又は、いずれにしても、充填されること無しに図１７を参照して後述するような次のメッキステップにおいてコーティングされるような最小幅を有している。
該溝４１は、図２２に示した如く（実際的には単一格子形状溝を形成している）、分離キャビティ３３の線に沿って、又はビア４３Ａ，４３Ｂにおいて（以後、これらを区別することが必要ではない場合には包括的にビア４３として呼称する）、所定の位置において、レーザーアブレーションによって、ブレード／ソー（ｂｌａｄｅ／ｓａｗ）表面切断によって、シャロー（ｓｈａｌｌｏｗ）ダイシングによって、又はエッチングによって、形成させることが可能である。
該溝４１がレーザーアブレーション又はエッチングによって形成される場合には、該溝４１はビア４３と同時に形成させることが可能である。
該溝４１は、特にブレード／ソー切断によって形成される場合には、垂直壁を有することが可能であり、又は、レーザーアブレーションによって形成される場合には、僅かに傾斜した（２°乃至３°）壁を有することが可能である。
該溝４１がブレード／ソー切断によって形成される場合には、該溝４１は完全にはなめらかではない壁を有することとなり、そのことは次のメッキステップ（図１７を参照して後述する如く）において付着性を向上させる点で有用である場合がある。
図１７において、導電層４４を該保護層４０上に形成し且つビア４３を充填する。該導電層４４は該溝４１の底部及び側部も被覆する。該導電層４４は銅又はその合金から構成することが可能であり且つ、該溝４１の幅に従って、３５－７０μｍの厚さを有しており、且つ電気メッキさせることが可能である（銅メッキ）。
図１８において、該導電層４４は、例えばエッチングによって、画定即ちパターン形成されて、ダイパッド３９の及び担持用ベース３０の電気的接続用の接続領域４５を形成する。
各接続領域４５は、夫々のビア４３内に延在する接続部分４５Ａと、該保護層４０上方に延在する表面部分４６Ａと、隣接する溝４１の側部上を延在する垂直部分４６Ｂとを有している。
図１９において、例えば合金又は絶縁性半田からなる第１絶縁層４７を図１８の中間構成体の上に形成する。次いで、該第１絶縁層４７をパターン形成して該接続領域４５において第１開口４８を設ける。
更に、担持用ベース３０の底部表面３０Ｂ上に第２絶縁層５０を形成し且つパターン形成する。該第２絶縁層５０は、夫々のダイ３７の下側に、例えば各ダイ３７に対して１個づつ第２開口５１を有している。
一般的に、該第１及び第２絶縁層４７，５０は同一の物質からなり且つ２つの異なるステップで付着及びパターン形成させることが可能である。
図２０において、該接続領域４５上で該第１絶縁層５０の該第１開口４８内に正面外側接続部を形成し、且つ該担持用ベース３０の底部表面３０Ｂ上で該第２開口５１内に背面外側接続部５３を形成する。該背面外側接続部５３は、又、熱散逸表面を形成する。
特に、図２０において、該正面外側接続部５２は、該接続領域４５の表面部分４６Ａの直上でダイ３７の正面側部上を延在する上部部分５４と、該接続領域４５の垂直部分４６Ｂ上を延在する側部部分５５と、該接続領域４５の底部セクション４６Ｃ上を延在する底部部分５６とを有している。
該外側接続部５２及び５３は、高導電性物質からなるものであり、例えば、ＥＮＩＧ（無電解Ｎｉ／Ａｕめっき）プロセスを介して、即ちニッケルのガルバニック成長及び浸漬により得られる薄い金層の形成によって、形成される。
このステップにおいて、２つの異なるダイ３７の互いに対面する垂直部分４６Bと側部部分５５とは底部セクション４６C及び溝４１の底部における底部部分５６を介して互いに接続されている場合があり（例えば、図２３に示されるように）、且つ、後述するように、切断ステップ期間中にその後分離される。
代替的に、図２４に示されるように、異なるダイ３７の互いに対面している垂直部分４６Ｂと側部部分５５とが互いに分離されている場合があり、この場合には、一層小さな底部セクション４６Ｃ及び底部部分５６は対毎に接続されていない。
その後、図２１において、保護層４０の充填部分３５を介して通過するスクライブラインに沿って図２０の中間構成体を切断して単独のパッケージ化装置５７（１個のみ図示）を形成する。例えば、図２１において、該パッケージ化装置５７は、自身の収容キャビティ３２内に配置されている単一のダイ３７を有している。
実際には、スクライブラインは該正面外側パッド５２の底部部分５６を介して通っていてそれをほぼ完全に除去し、且つ該正面外側接続部５２の側部部分５５がパッケージ化装置５７の側部に沿って露出される。
切断後には、各パッケージ化装置５７は、正面表面５７Ａと、該正面表面反対側の背面表面５７Ｂと、該正面表面と該背面表面との間に延在している側部表面５７Ｃとを有している。
この様に、切断した後に、該接続領域４５及び該正面外側接続部５２は、パッケージ化装置５７のＩ／Ｏ端子４９を形成する。特に、該Ｉ／Ｏ端子４９は、ダイパッド３９（該接続領域４５の接続部４５Ａによって形成されている）と電気的にコンタクトしている該ビア４３における第１接続部によって、パッケージ化装置５７の側部表面５７Ｃに沿って該保護層４０上を延在している該正面外側接続部５２の側部部分５５及び該接続領域４５の垂直部分４６Ｂを有している第２接続部によって、及びパッケージ化装置５７の正面表面５７Ａに沿って該保護層４０上を延在している該正面外側接続部４５の上部部分５４及び該接続領域４５の表面部分４６Ａを有している第３接続部によって形成されている。
注目すべきことであるが、該正面外側接続部５２の上部部分５４及び該接続領域４５の表面部分４６Ａの形状は、当業者に自明な態様で、所望の形態に従って、該ダイパッド３９及び該突起部３４を電気的に接続させる構成とされている。例えば、図２７は、該正面外側接続部５２が該第１ビア４３Ａ上方に延在するものではない実施例を示している。
次いで、図２５を参照すると、該パッケージ化装置５７を反転させ且つ、例えば、プリント回路の基板５８へボンド即ち接着させる。そのために、該基板５８は、該Ｉ／Ｏ端子４９において且つ精密に該正面外側接続部５２の上部部分５４において配置されているコンタクト６０を有しており、及び、例えば、半田の導電性物質からなる半田領域５９が基板５８上のコンタクトに対して又はＩ／Ｏ端子４９に対して前もって付与されている。該半田領域５９は、当業者に公知の技術に従って、スクリーン印刷及び熱処理によって付与することが可能である。
特に、図２６の断面において見られるように、パッケージ化装置５７においては、該半田領域５９は、該正面外側接続部５２の上部部分５４と側部部分５５との両方に接着することが可能である。
その結果、パッケージ化装置５７は、例えば、自動車分野において半田付けの高い基板レベル信頼性（ＢＬＲ）が所望される幾つかの適用例において望まれるように、ウエッタブルフランクパッケージ（ｗｅｔｔａｂｌｅ ｆｌａｎｋ ｐａｃｋａｇｅ）を有している。
実際に、この様に、半田区域は著しく増加し、更に、該正面外側接続部５２の側部部分５５は、人の操作及び自動化の両方によって、簡単な態様で光学的に検査することが可能であり、半田の信頼性を容易に検証（信頼性があり且つ検査可能なメニスカス）することを可能としている。
これらの利点は、該溝４１が一層深く、従って該正面外側接続部５２の（及び該接続領域４５の夫々の下側に存在する垂直部分４６Ｂの）側部部分５５の高さが一層大きい場合により一層明らかであり、それは、前述した如く、担持用ベース３０の厚さの半分に達する場合がある（第１近似として、パッケージ化装置５７の厚さに等しい）。
更に、そのようにして得られたパッケージ化装置５７は、既知の装置と比較して、製造コストがほぼ同等でわずかに多少高いものであるにすぎない。何故ならば、それは溝４１を形成するための唯一つの付加的な操作ステップを包含するに過ぎないからである。
最後に、特許請求の範囲に定義した如き本発明の技術的範囲を逸脱すること無しに、本書に記載し且つ例示したパッケージ化装置及びその製造方法にについて種々の変形及び修正を行うことが可能であることは勿論である。例えば、各収容キャビティ３２は１個を超える数のダイ３７を収容することが可能である。

Claims (15)

  1. 正面表面（５７Ａ）と、該正面表面と反対側の背面表面（５７Ｂ）と、該正面表面と該背面表面との間に延在している側部表面（５７Ｃ）とを有するパッケージ化装置（５７）において、
    担持用ベース（３０）、
    該担持用ベースにおける収容キャビティ（３２）、
    該収容キャビティ（３２）内のダイパッド（３９）を有している半導体ダイ（３７）、
    該半導体ダイ及び該担持用ベースを被覆している保護層（４０）、
    該ダイパッド（３９）の位置における該保護層における第１ビア（４３A）、及び
    導電性物質からなる接続端子（４９）であって、該ダイパッド（３９）と電気的にコンタクトしている該第１ビア（４３Ａ）内の第１接続部（４５Ａ）と、該パッケージ化装置の側部表面（５７C）に沿って該保護層（４０）上を延在している第２接続部（４６Ｂ，５５）とを有している該接続端子（４９）、
    を有しているパッケージ化装置。
  2. 該担持用ベース（３０）が導電性物質からなり且つ該収容キャビティ（３２）の区画壁（３４）を有しており、本装置が、該担持用ベース（３０）の区画壁（３４）において保護層（４０）内を延在している第２ビア（４３Ｂ）を有すると共に、該担持用ベースと電気的にコンタクトしており該第２ビア内を延在している第１ベース接続部分（４５Ａ）と、該パッケージ化装置（５７）の側部表面（５７Ｃ）に沿って該保護層（４０）上を延在している第２ベース接続部分（４６Ａ，４６Ｂ，５４，５５）とを具備しているベース接続端子（４９）を有している、請求項１記載のパッケージ化装置。
  3. 該パッケージ化装置（５７）の該正面表面（５７Ａ）及び該背面表面（５７Ｂ）が装置高さ方向に沿って或る距離に配置されており且つ該接続端子（４９）の第２接続部（５４，５５）が該パッケージ化装置の該正面表面（５７Ａ）と該背面表面（５７Ｂ）との間の距離よりも一層小さい該高さ方向における長さを有している請求項１又は２記載のパッケージ化装置。
  4. 該担持用ベース（３０）が該装置高さ方向における或る高さを有しており、且つ該接続端子（４９）の該第２接続部が、該装置高さ方向において、該担持用ベース（３０）の高さの半分に等しい長さを有している請求項３記載のパッケージ化装置。
  5. 該接続端子（４９）が、該第１及び第２接続部の間で該パッケージ化装置（５７）の該正面表面（５７Ａ）に沿って、該保護層（４０）上に延在する第３接続部（４６Ａ，５４）を有している請求項１乃至４の内のいずれか１項に記載のパッケージ化装置。
  6. 該接続端子（４９）の該第１接続部（４５Ａ）は第１物質からなり、
    該接続端子の該第２接続部（４６Ｂ，５５）は、該パッケージ化装置（５７）の側部表面に隣接して延在する該第１物質からなる垂直部分（４６Ｂ）、及び該パッケージ化装置の側部表面に沿って該垂直部分（４６Ｂ）の上方を延在する第２物質からなる側部部分（５５）を有しており、及び
    該接続端子の該第３接続部（４６Ａ，５４）は、該第１接続部（４５Ａ）と該垂直部分（４６Ｂ）との間で該保護層（４０）上に延在する該第１物質からなる表面部分（４６Ａ）、及び該表面部分（４６Ａ）の上を延在する該第２物質からなる上部部分（５４）を有している、請求項５に記載のパッケージ化装置。
  7. 第１絶縁層（４７）が該表面部分（４６Ａ）の間で且つ部分的にその上を延在しており、且つ開口（４８）を有しており、該開口内を該接続端子（４９）の上部部分（５４）が延在している請求項６記載のパッケージ化装置。
  8. 請求項１乃至７の内のいずれか１項に基づくパッケージ化装置（５７）、
    該接続端子の第１接続部（４５Ａ）に面している導電性コンタクト領域（６）を有している支持体（５８）、及び
    該接続端子（４９）と電気的にコンタクトしており該装置の正面表面（５７Ａ）と該導電性コンタクト領域（６０）との間の接着領域（５９）であって、更に、該接続端子の第２接続部（４６Ｂ）、（５５）とコンタクトし該パッケージ化装置の側部表面（５７Ｃ）に沿って延在している接着領域（５９）、
    を有している電子装置。
  9. パッケージ化装置を製造する方法において、
    分離キャビティ（３３）を供給する区画壁によって取り囲まれている複数個の収容キャビティ（３２）を有する担持用ベース（３０）を形成するステップ、
    該収容キャビティ（３２）内にダイパッド（３９）を具備している複数個の半導体ダイ（３７）をボンディングするステップ、
    該半導体ダイ及び該担持用ベース上及び該半導体ダイの周りの該収容キャビティ（３２）内及び該分離キャビティ（３３）内に延在する保護層（４０）を形成するステップ、
    該ダイパッド（３９）において該保護層（４０）内に第１ビア（４３Ａ）を形成するステップ、
    該分離キャビティ（３３）の上方で該保護層（４０）内に溝（４１）を形成するステップ、
    該ダイ（３７）と電気的にコンタクトしており該第１ビア（４３Ａ）内における第１接続部（４５Ａ）と該溝内における第２接続部（４６Ｂ，５５）とを具備しており導電性物質からなる接続端子（４９）を形成するステップ、及び
    該溝（４１）において該担持用ベース及び該保護層（４０）を切断シテ各々が側部表面（５７Ｃ）を具備している複数個のパッケージ化装置（５７）へ分離し且つ各パッケージ化装置の該側部表面に沿って該第２接続部（４６Ｂ，５５）を露出させるステップ、
    を有している方法。
  10. 該接続端子（４９）を形成するステップが、
    該保護層上に第１導電性物質からなる導電層（４４）を付着させて、該第１ビア内に該第１接続部（４５Ａ）を、該溝内に該垂直部分（４６Ｂ）を、該第１接続部（４５Ａ）と該垂直部分（４６Ｂ）との間に表面部分（４６Ａ）を、及び該溝（４１）の底部表面上に底部セクション（４６Ｃ）を形成し、
    該表面部分（４６Ａ）の間及び部分的にそれらの上に開口（４８）を有する絶縁領域（４７）を形成し、及び
    該開口（４８）内に第２導電性物質からなる外側接続領域であって該表面部分（４６Ａ）の上の上部部分（５４）と、該垂直部分（４６Ｂ）の上の側部部分（５５）と、該底部セクション（４６Ｃ）上の底部部分（５６）とを有している該外側接続領域を形成する、
    ことを包含している請求項９記載の方法。
  11. 該担持用ベース（３０）及び該保護層（４０）を切断することが、該導電層（４４）の該底部セクション（４６Ｃ）及び該底部部分（５６）を除去することを包含している請求項１０記載の方法。
  12. 該担持用ベース（３０）が或る高さを有しており且つ該溝（４１）が該担持用ベースの該高さの半分に等しい最大深さを有している請求項１０又は１１に記載の方法。
  13. 該担持用ベース（３０）が導電性物質からなり、且つ該方法が、更に、
    該担持用ベースの該区画壁（３４）において該保護層（４０）内に第２ビアを形成し、及び
    該保護層（４０）の上で該第２ビア（４３Ｂ）内及び該溝（４１）内に導電性物質からなるベース接続端子（４９）を形成する、
    ことを包含しており、該担持用ベース（３０）及び該保護層（４０）を切断することが、各パッケージ化装置（５７）の側部表面（５７Ｃ）に沿って該ベース接続端子を露出させることを包含している、
    請求項９乃至１２の内のいずれか１項に記載の方法。
  14. 該溝（４１）を形成することがレーザーアブレーション又はブレード／ソー切断又はエッチングを包含している請求項１３記載の方法。
  15. 請求項９乃至１４の内のいずれか１項に記載のパッケージ化装置（５７）を導電性コンタクト領域（６０）を具備している支持体（５８）へボンディングさせることを包含している電子装置を製造する方法において、該ボンディングが、該導電性コンタクト領域（６０）と該第１接続部（４５Ａ）との間、及び該接続端子（４９）の該第２接続部（４６Ｂ，５５）とコンタクトしている該パッケージ化装置（５７）の側部表面上に接着領域（５９）を付与することを包含している方法。
JP2021146907A 2020-09-14 2021-09-09 信頼性及び検査能力を改善したパッケージ化半導体装置及びその製造方法 Pending JP2022048118A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT202000021679 2020-09-14
IT102020000021679 2020-09-14

Publications (1)

Publication Number Publication Date
JP2022048118A true JP2022048118A (ja) 2022-03-25

Family

ID=73401960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021146907A Pending JP2022048118A (ja) 2020-09-14 2021-09-09 信頼性及び検査能力を改善したパッケージ化半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20220084980A1 (ja)
EP (1) EP3968372A1 (ja)
JP (1) JP2022048118A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303335A (ja) * 2005-04-25 2006-11-02 Sony Corp 電子部品搭載用基板及びそれを用いた電子装置
TW200731477A (en) * 2005-11-10 2007-08-16 Int Rectifier Corp Semiconductor package including a semiconductor die having redistributed pads
US7932587B2 (en) * 2007-09-07 2011-04-26 Infineon Technologies Ag Singulated semiconductor package
US10083888B2 (en) 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US9991193B2 (en) * 2016-06-15 2018-06-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10224254B2 (en) * 2017-04-26 2019-03-05 Powertech Technology Inc. Package process method including disposing a die within a recess of a one-piece material
JP7199898B2 (ja) * 2018-10-04 2023-01-06 新光電気工業株式会社 電子部品内蔵基板、電子部品内蔵基板の製造方法

Also Published As

Publication number Publication date
US20220084980A1 (en) 2022-03-17
EP3968372A1 (en) 2022-03-16

Similar Documents

Publication Publication Date Title
US20220102166A1 (en) Leadframe package with pre-applied filler material
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
US9117815B2 (en) Method of fabricating a packaged semiconductor
US20170278762A1 (en) Redirecting solder material to visually inspectable package surface
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
KR20170104926A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
WO2006109566A1 (ja) 半導体装置
US4949455A (en) I/O pin and method for making same
JP3876250B2 (ja) 表面実装型半導体電子部品および製造方法
US10201099B1 (en) Manufacturing method of circuit substrate including electronic device
CN113035722A (zh) 具有选择性模制的用于镀覆的封装工艺
KR20150135048A (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR100250560B1 (ko) 반도체장치와그제조방법
JP2006165411A (ja) 半導体装置およびその製造方法
CN105244327B (zh) 电子装置模块及其制造方法
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
CN113035721A (zh) 用于侧壁镀覆导电膜的封装工艺
JP2022048118A (ja) 信頼性及び検査能力を改善したパッケージ化半導体装置及びその製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
CN107305849B (zh) 封装结构及其制作方法
CN217239442U (zh) 封装器件和电子器件
JP2021082638A (ja) 配線基板、電子装置及び配線基板の製造方法
CN112992776A (zh) 封装方法、封装结构及封装模块
JP7467214B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP2009152372A (ja) プリント基板、半導体装置、及びこれらの製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20240308