KR20170104926A - 반도체 패키지 및 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지 및 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20170104926A
KR20170104926A KR1020170024946A KR20170024946A KR20170104926A KR 20170104926 A KR20170104926 A KR 20170104926A KR 1020170024946 A KR1020170024946 A KR 1020170024946A KR 20170024946 A KR20170024946 A KR 20170024946A KR 20170104926 A KR20170104926 A KR 20170104926A
Authority
KR
South Korea
Prior art keywords
external connection
connection terminals
die pad
semiconductor package
lead frame
Prior art date
Application number
KR1020170024946A
Other languages
English (en)
Other versions
KR102645483B1 (ko
Inventor
마사후미 스즈하라
Original Assignee
가부시키가이샤 제이디바이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 제이디바이스 filed Critical 가부시키가이샤 제이디바이스
Publication of KR20170104926A publication Critical patent/KR20170104926A/ko
Priority to KR1020240030599A priority Critical patent/KR20240035419A/ko
Application granted granted Critical
Publication of KR102645483B1 publication Critical patent/KR102645483B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

외부 접속 단자의 측면의 땜납의 습윤성이 개선된 반도체 패키지 및 그 제조 방법을 제공한다. 다이 패드와, 상기 다이 패드의 주변에 배치된 복수의 외부 접속 단자와, 상기 다이 패드의 상면에 배치되어 상기 복수의 외부 접속 단자와 전기적으로 접속된 반도체 칩과, 상기 다이 패드, 상기 복수의 외부 접속 단자 및 상기 반도체 칩을 매설하고, 상기 복수의 외부 접속 단자의 각각의 외측 단부를 노출하는 봉지재를 구비하고, 상기 복수의 외부 접속 단자의 각각은, 상기 외측 단부의 측면은 제1 영역을 포함하고, 상기 제1 영역에는 도금이 입혀져 있는 것을 특징으로 하는 반도체 패키지이다.

Description

반도체 패키지 및 반도체 패키지의 제조 방법{SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은, 반도체 패키지 및 반도체 패키지의 제조 방법에 관한 것으로, 특히, QFN 타입의 반도체 패키지(Quad Flat Non-lead Package) 및 반도체 패키지의 제조 방법에 관한 것이다.
종래, 휴대 전화나 스마트 폰 등의 전자기기에 있어서, 리드 프레임 상에 IC 칩 등의 반도체 장치를 탑재하는 반도체 패키지가 알려져 있다. 이러한 반도체 패키지는, 일반적으로는, 리드 프레임 상에 접착층을 개입시켜 IC 칩 등의 반도체 장치를 접착하고, 그 반도체 장치를 봉지체(봉지용 수지 재료)로 덮고, 반도체 장치를 보호하는 구조를 채용하고 있다.
최근, 반도체 패키지의 네 변의 측면 및 하면에 접속 단자를 마련하는 QFN 타입의 반도체 패키지(Quad Flat Non-lead Package)가 개발되고 있다(예를 들면, 특허 문헌 1).
특허 문헌 1 - 특개 2001-189410호 공보
종래 QFN형의 반도체 패키지는, 접속 단자의 하면에 도금이 입혀져 있다. 한편, 접속 단자의 측면은 도금이 입혀지지 않고, Cu(구리)가 노출하고 있다. 따라서, 인쇄 기판 등에 땜납을 이용해 반도체 패키지를 탑재할 때, 접속 단자의 측면은 하면에 비해 땜납의 습윤성이 저하한다. 그 때문에, 종래의 반도체 패키지에서는, 양호한 필렛을 형성하는 것이 곤란하다는 것이 알려져 있다.
이러한 문제를 고려하여, 본 발명의 일 실시 형태는, 접속 단자의 측면의 땜납의 습윤성이 개선된 반도체 패키지 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시 형태에 의하면, 다이 패드와, 상기 다이 패드의 주변에 배치된 복수의 외부 접속 단자와, 상기 다이 패드의 상면에 배치되어 상기 복수의 외부 접속 단자와 전기적으로 접속된 반도체 칩과, 상기 반도체 칩 및 상기 복수의 외부 접속 단자의 각각을 결선하는 복수의 와이어와, 상기 다이 패드, 상기 복수의 외부 접속 단자 및 상기 반도체 칩을 매설하고, 상기 복수의 외부 접속 단자의 각각의 외측 단부를 노출하는 봉지재를 구비하고, 상기 복수의 외부 접속 단자의 각각은, 상기 외측 단부의 측면은 제1 영역을 포함하고, 상기 제1 영역에는 도금이 입혀져 있는 것을 특징으로 하는 반도체 패키지가 제공된다.
본 발명의 일 실시 형태에 의하면, 복수의 반도체 패키지로 개편화되는 복수의 영역을 구비하고, 상기 복수의 영역의 각각은, 다이 패드, 상기 다이 패드의 주변에 배치된 복수의 외부 접속 단자, 상기 다이 패드에 연결되어 상기 복수의 외부 접속 단자의 외측 단부를 연결하는 제1 연결부, 및 상기 복수의 외부 접속 단자의 내측 단부를 연결하는 제2 연결부를 포함하고, 상기 제2 연결부는, 상면으로부터 박화(薄化)되어 있는 것을 특징으로 하는 리드 프레임을 준비하고, 상기 리드 프레임의 상면의 상기 다이 패드 상에, 상기 복수의 외부 단자에 전기적으로 접속된 반도체 칩을 배치하고, 상기 다이 패드, 상기 복수의 외부 접속 단자 및 상기 반도체 칩을 매설하고, 상기 복수의 외부 접속 단자의 각각의 외측 단부를 노출하는 봉지재를 형성하고, 금형 가공에 의해, 상기 복수의 외부 접속 단자 및 상기 제1 연결부의 연결부를 제거하는 제1 개구부를 형성하고, 상기 리드 프레임에 전류를 공급하는 전해 도금 처리에 의해, 상기 리드 프레임의 노출한 영역에 도금을 형성하고, 상기 리드 프레임의 하면으로부터, 상기 복수의 외부 접속 단자 및 상기 제2 연결부를 분리하는 도랑부(溝部)를 형성하고, 금형 가공에 의해, 상기 복수의 반도체 패키지로 개편화하는 것을 포함하는, 반도체 패키지의 제조 방법이 제공된다.
본 발명의 일 실시 형태에 의하면, 복수의 반도체 패키지로 개편화되는 복수의 영역을 구비하고, 상기 복수의 영역의 각각은, 다이 패드, 상기 다이 패드의 주변에 배치된 복수의 외부 접속 단자, 상기 다이 패드에 연결되어 상기 복수의 외부 접속 단자의 외측 단부를 연결하는 제1 연결부를 포함하고, 상기 제1 연결부는, 상기 복수의 외부 접속 단자의 외측 단부를 따라서 배치된 제1 개구부를 가지는 것을 특징으로 하는 리드 프레임을 준비하고, 상기 리드 프레임의 상면의 상기 다이 패드 상에, 상기 복수의 외부 단자에 전기적으로 접속된 반도체 칩을 배치하고, 상기 다이 패드, 상기 복수의 외부 접속 단자 및 상기 반도체 칩을 매설하고, 상기 복수의 외부 접속 단자의 각각의 외측 단부를 노출하는 봉지재를 형성하고, 상기 리드 프레임에 전류를 공급하는 전해 도금 처리에 의해, 상기 복수의 외부 접속 단자의 노출한 영역에 도금을 형성하고, 금형 가공에 의해, 상기 복수의 반도체 패키지로 개편화함과 동시에, 상기 제1 개구부의 측벽의 일부를 측면으로 가지는 상기 복수의 외부 접속 단자의 각각을 형성하는 것을 포함하는, 반도체 패키지의 제조 방법이 제공된다.
본 발명의 일 실시 형태에 의하면, 다이싱 라인에 의해 구획되어 복수의 반도체 패키지로 개편화되는 복수의 영역을 구비하고, 상기 복수의 영역의 각각은, 다이 패드, 상기 다이 패드의 주변에 배치된 복수의 외부 접속 단자, 상기 다이 패드에 연결되어 상기 복수의 외부 접속 단자의 외측 단부를 연결하는 제1 연결부를 포함한 리드 프레임을 준비하고, 상기 리드 프레임의 상면의 상기 다이 패드 상에, 상기 복수의 외부 단자에 전기적으로 접속된 반도체 칩을 배치하고, 상기 다이 패드, 상기 복수의 외부 접속 단자 및 상기 반도체 칩을 매설하고, 상기 복수의 외부 접속 단자의 각각의 외측 단부를 노출하는 봉지재를 형성하고, 절삭 가공에 의해, 상기 복수의 외부 접속 단자의 각각의 외측 단부의 하면의 적어도 일부를 박화하고, 상기 리드 프레임에 전류를 공급하는 전해 도금 처리에 의해, 상기 복수의 외부 접속 단자의 노출한 영역에 도금을 형성하고, 절삭 가공에 의해, 상기 복수의 반도체 패키지로 개편화하는 것을 포함하는, 반도체 패키지의 제조 방법이 제공된다.
본 발명의 일 실시 형태에 의하면, 외부 접속 단자의 측면의 땜납의 습윤성이 개선된 반도체 패키지 및 그 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시 형태와 관련된 반도체 패키지의 구성을 설명하는 사시도이다.
도 2는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 구성을 설명하는 상면도 및 측면도이다.
도 3은 본 발명의 일 실시 형태와 관련된 반도체 패키지의 구성을 설명하는 상면도 및 단면도이다.
도 4는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 구성을 설명하는 하면 및 단면의 확대도이다.
도 5a는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 5b는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 5c는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 5d는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 5e는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 하면도 및 단면의 확대도이다.
도 5f는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 5g는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 하면도 및 단면의 확대도이다.
도 5h는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 5i는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 하면도 및 단면의 확대도이다.
도 6은 본 발명의 일 실시 형태와 관련된 반도체 패키지의 구성을 설명하는 상면도 및 측면도이다.
도 7은 본 발명의 일 실시 형태와 관련된 반도체 패키지의 구성을 설명하는 상면도 및 단면도이다.
도 8은 본 발명의 일 실시 형태와 관련된 반도체 패키지의 구성을 설명하는 하면 및 단면도이다.
도 9a는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 9b는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 9c는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 9d는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 9e는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 하면도 및 단면의 확대도이다.
도 10은 본 발명의 일 실시 형태와 관련된 반도체 패키지의 구성을 설명하는 상면도 및 단면도이다.
도 11은 본 발명의 일 실시 형태와 관련된 반도체 패키지의 구성을 설명하는 하면 및 단면도이다.
도 12a는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 12b는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 12c는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 12d는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 12e는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 제조 방법을 설명하는 상면도 및 단면도이다.
도 13은 본 발명의 일 실시 형태와 관련된 반도체 패키지의 구성을 설명하는 확대 사시도이다.
도 14는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 구성을 설명하는 확대 사시도이다.
도 15는 본 발명의 일 실시 형태와 관련된 반도체 패키지의 구성을 설명하는 확대 사시도이다.
이하, 본 발명의 실시의 형태를, 도면 등을 참조하면서 설명한다. 단, 본 발명은 많은 다른 형태로 실시하는 것이 가능하고, 이하에 예시하는 실시의 형태의 기재 내용으로 한정하여 해석되는 것은 아니다. 또한, 도면은 설명을 보다 명확하게 하기 위해, 실제의 모양에 비해, 각부의 폭, 두께, 형상 등에 있어서 모식적으로 나타내지는 경우가 있으나, 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다. 또한, 본 명세서와 각 도면에 있어서, 기 언급된 그림에 관해서 전술한 것과 같은 요소에는, 동일한 부호를 교부하고, 상세한 설명을 적당히 생략하는 일이 있다.
본 명세서에 있어서, 어느 부재 또는 영역이, 다른 부재 또는 영역의 "상에(또는 하에)"있다고 하는 경우, 특별한 한정이 없는 한, 이것은 다른 부재 또는 영역의 직상(또는 직하)에 있는 경우뿐만 아니라, 다른 부재 또는 영역의 상방(또는 하방)에 있는 경우를 포함하고, 즉, 다른 부재 또는 영역의 상방(또는 하방)에 있어서의 사이에 다른 구성요소가 포함되어 있는 경우도 포함한다.
<제1 실시 형태>
[반도체 패키지(100)의 구성]
　본 실시 형태와 관련된 반도체 패키지(100)의 구성에 대해서, 도면을 참조해 상세하게 설명한다.
도 1은, 본 실시 형태와 관련된 반도체 패키지(100)의 구성을 설명하는 사시도이다. 도 13은, 본 실시 형태와 관련된 반도체 패키지(100)의 구성을 설명하는 확대 사시도이다. 이러한 도면은, 반도체 패키지(100)의 상면 및 하면 측의 각각으로부터 본 사시도를 나타내고 있다. 도 13에서는, 외부 접속 단자(114) 근방을 확대하여 나타내 보이고 있다. 본 실시 형태와 관련된 반도체 패키지(100)는, QFN형의 반도체 패키지(Quad Non-Lead Package)이다. 반도체 패키지(100)의 하면은 직사각형 형상이며, 그 네 변을 따라서 복수의 외부 접속 단자(114)가 배치되어 복수의 외부 접속 단자(114)의 각각의 측면(114c) 및 하면(114b)이 노출하고 있다. 외부 접속 단자(114)의 노출한 측면(114c) 및 하면(114b)에는, 도금(122)이 입혀져 있다. 또한, 반도체 패키지(100)의 하면에는, 네 변을 따라 4개의 도랑부(100a)가 배치되어 있다. 4개의 도랑부(100a)의 각각은, 7개의 외부 접속 단자(114)에 인접하여 배치되어 있다.
도 2는, 본 실시 형태와 관련된 반도체 패키지(100)의 구성을 설명하는 하면도 및 측면도이다. 도 3은, 본 실시 형태와 관련된 반도체 패키지(100)의 구성을 설명하는 상면도 및 단면도이다. 도 4는, 본 실시 형태와 관련된 반도체 패키지(100)의 구성을 설명하는 하면 및 단면의 확대도이다. 여기서, 도 3의 상면도에 대해서는, 봉지된 반도체 칩(116) 등의 설명을 위해, 봉지재(120)의 일부를 잘라내어 나타내고 있다.
본 실시 형태와 관련된 반도체 패키지(100)는, 다이 패드(104)와, 복수의 외부 접속 단자(114)와, 반도체 칩(116)과, 복수의 와이어(118)과, 봉지재(120)를 갖추고 있다.
다이 패드(104)는, 상면, 하면 및 측면을 가진다. 상면 및 하면은 서로 실질적으로 평행한 평면 상에 배치되어 있다. 본 실시 형태에서는, 예를 들면, 도 3 또는 도 4에서처럼, 다이 패드(104)의 상면 및 측면은 봉지재(120) 때문에 외부로부터 시인되지 않고, 하면은 노출하고 있다. 노출된 다이 패드(104)의 하면에는, 도금(122)이 입혀져 있다. 도금(122)의 재료로서는, 자세한 것은 후술하지만, 외부 접속 단자(114)의 측면(114c)에도 입혀질 수 있는 도금(122)을 이용하는 것이 좋다.
다이 패드(104)의 재료로서는, 기계적 강도, 전기 전도도, 열 전도도, 내식성 등이 뛰어난 금속재료를 이용하는 것이 바람직하다. 다이 패드(104)의 구체적인 재료로서는, 예를 들면, Cu(구리)계 재료를 이용할 수 있다. Cu계 재료로서는, 예를 들면, Cu에 Fe, P(인) 등을 첨가한 합금을 이용할 수 있다. 또한, Fe(철)계 재료를 이용할 수도 있다. Fe계 재료로서는, 예를 들면, Fe에 Ni(니켈) 등을 첨가한 금속을 이용할 수 있다.
복수의 외부 접속 단자(114)는, 예를 들면, 도 3에서와 같이, 다이 패드(104)의 주변에 배치되어 있다. 본 실시 형태에 있어서는, 복수의 외부 접속 단자(114)의 각각은, 도 4에서 나타낸 것처럼, 다이 패드(104) 측에 배치되는 내측 단부(114d)와, 내측 단부(114d)보다 다이 패드(104)로부터 멀어진 외측 단부(114e)를 가지는 직사각형 형상의 형상을 가지고 있다. 한편, 외부 접속 단자(114)의 평면 형상은 직사각형 형상으로 한정되는 것은 아니다. 다른 예로서 외측 단부(114e)가 볼록한 형상을 가지고 있을 수도 있다. 또한, 곡선을 포함하는 형상을 가지고 있을 수도 있다.
복수의 외부 접속 단자(114)의 각각은, 도 4의 단면도에서 나타낸 것처럼, 상면(114a), 하면(114b) 및 측면(114c)을 가진다. 상면(114a) 및 하면(114b)은 서로 실질적으로 평행한 평면 상에 배치되어 있다. 또한, 여기서 측면(114c)이란, 복수의 외부 접속 단자(114)의 각각의 표면에 있어서, 상면(114a) 및 하면(114b)을 제외한 표면이다.
복수의 외부 접속 단자(114)의 각각은, 하면(114b) 및 외측 단부(114e)의 측면(114c)이 노출되어 있다. 노출된 하면(114b)에는 도금(122)이 입혀져 있다. 노출된 외측 단부(114e)의 측면(114c)은 제1 영역(114f)을 포함하고 있다. 본 실시 형태에 있어서는, 제1 영역(114f)는, 외측 단부(114e)의 측면(114c)과 동일하다. 제1 영역(114f)에는 도금(122)이 입혀져 있다. 도금(122)의 재료로서는, 땜납의 습윤성을 개선하고, 반도체 패키지(100)이 탑재되는 인쇄 기판의 배선 등의 외부 배선과 외부 접속 단자(114)와의 전기 저항을 저하시키는 금속이 바람직하다. 구체적인 도금(122)의 재료로서는, 예를 들면, Sn(주석), 또는 Sn에 Ag(은), Cu(구리), Bi(비스머스) 등의 금속을 첨가한 것 등을 이용할 수 있다.
복수의 외부 접속 단자(114)는, 이후의 제조 방법의 설명에서 상세하게 설명하지만, 다이 패드(104)와 동일한 리드 프레임(102)으로부터 잘라내기 위해, 다이 패드(104)와 같은 재료로 구성된다.
반도체 칩(116)은, 다이 패드(104)의 상면에 배치되어 복수의 외부 접속 단자(114)와 전기적으로 접속되어 있다. 반도체 칩(116)은, 접착제(미도시)를 통해 상면에 고정되어 배치되어 있다. 반도체 칩(116)의 상부에는, 반도체 칩(116)이 포함하는 전자 회로에 접속된 외부 단자(미도시)가 마련되어 있다. 또한, 본 실시 형태에 있어서는, 반도체 패키지(100)가 1개의 반도체 칩(116)을 갖추는 모양을 나타냈지만, 이것에 한정되는 것이 아니고, 적어도 1개의 반도체 칩(116)을 갖추고 있으면 좋다.
반도체 칩(116)으로서는, 예를 들면, 중앙 연산처리장치(Central Processing Unit; CPU), 메모리, 초소형 전기 기계 시스템(Micro Electro Mechanical Systems; MEMS) 등을 이용할 수 있다.
복수의 와이어(118)는, 반도체 칩(116) 및 복수의 외부 접속 단자(114)의 각각을 결선한다. 와이어(118)의 재료로서는, 필요한 도전성 및 접속성을 가지는 재료가 바람직하다. 예를 들면, 금 와이어나 구리 와이어를 이용하는 것이 바람직하다.
봉지재(120)는, 다이 패드(104), 복수의 외부 접속 단자(114) 및 반도체 칩(116)을 매설한다. 또한, 봉지재(120)는, 복수의 외부 접속 단자(114)의 각각의 외측 단부(114e)를 노출한다.
본 실시 형태와 관련된 반도체 패키지(100)는, 복수의 외부 접속 단자(114)의 노출된 표면에는, 하면(114b) 뿐만 아니라, 외측 단부(114e)의 측면(114c)에도 도금(122)이 입혀져 있다. 이러한 구성을 가지는 것에 의해, 복수의 외부 접속 단자(114)의 각각의 외측 단부(114e)의 측면(114c)은, 땜납의 습윤성이 향상된다. 이것에 의해, 반도체 패키지(100)를 땜납에 의해 인쇄 기판 등에 탑재할 때, 양호한 필렛을 형성할 수 있다.
[반도체 패키지(100)의 제조 방법]
본 실시 형태와 관련된 반도체 패키지(100)의 제조 방법에 대해서, 도면을 참조하여 상세하게 설명한다. 도 5a 내지 도 5i는, 본 실시 형태와 관련된 반도체 패키지(100)의 제조 방법을 설명하는 도면이다. 이러한 도면에 있어서, 도 5a 내지 도 5d, 도 5f, 도 5h는, 본 실시 형태와 관련된 반도체 패키지(100)의 제조 방법을 설명하는 상면도 및 단면도이다. 도 5g 및 도 5i는 각각, 도 5f 및 도 5h의 상태에 있어서의 하면 및 단면을 확대한 도면이다.
먼저, 본 실시 형태와 관련된 반도체 패키지(100)의 제조 방법에서 이용하는 리드 프레임(102)의 구성에 대해 상세하게 설명한다.
도 5a는, 본 실시 형태와 관련된 반도체 패키지(100)의 제조 방법에서 이용하는 리드 프레임(102)의 평면도 및 단면도이다. 리드 프레임(102)은, 금속판으로부터 구성되어 복수의 반도체 패키지(100)로 개편화되는 복수의 영역 A를 갖추고 있다.
리드 프레임(102)은, 상면(102a), 하면(102b) 및 측면(102c)을 가진다. 상면(102a) 및 하면(102b)은 서로 실질적으로 평행한 평면 상에 배치되어 있다. 측면(102c)은, 금속판의 표면 내, 상면(102a) 및 하면(102b)을 제외한 표면이다. 리드 프레임(102)의 두께는 금속판의 두께에 대응하고, 100μm 이상 600μm 이하이다. 본 실시 형태에 있어서는, 리드 프레임(102)의 두께로서 200μm를 상정하고 있다.
리드 프레임(102)를 구성하는 금속판의 재료로서는, 기계적 강도, 전기 전도도, 열전도도, 내식성 등이 뛰어난 금속재료를 이용하는 것이 바람직하다. 금속판의 구체적인 재료로서는, 예를 들면, Cu(구리)계 재료를 이용할 수 있다. Cu계 재료로서는, 예를 들면, Cu에 Fe, P(인) 등을 첨가한 합금을 이용할 수 있다. 또한, Fe(철)계 재료를 이용할 수도 있다. Fe계 재료로서는, 예를 들면, Fe에 Ni(니켈) 등을 첨가한 금속을 이용할 수 있다.
금속판은, 에칭 가공 또는 금형을 이용한 펀칭 가공을 포함한 처리에 의해, 이하에서 설명하는 리드 프레임(102)으로 가공할 수 있다.
복수의 영역 A의 각각은, 다이 패드(104), 복수의 외부 접속 단자(114), 제1 연결부(106), 및 제2 연결부(108)를 포함하고 있다.
다이 패드(104)는, 직사각형 형상의 평면 형상을 가지고, 복수의 영역 A의 각각의 약어 중앙부에 배치되어 있다. 직사각형 형상의 다이 패드(104)의 네 귀퉁이의 각각에서는 제3 연결부(110)가 연장되어 제1 연결부(106)에 연결되어 있다.
복수의 외부 접속 단자(114)는, 다이 패드(104)의 주변에 배치되어 있다. 복수의 외부 접속 단자(114)의 각각은, 다이 패드(104) 측에 배치되는 내측 단부(114d)와, 내측 단부(114d)보다 다이 패드(104)로부터 멀어진 외측 단부(114e)를 가진다. 한편, 리드 프레임(102)을 준비하는 단계에 있어서는, 해당 내측 단부(114d)는 후술하는 제2 연결부(108)에 연결되고, 해당 외측 단부(114e)는 후술하는 제1 연결부(106)에 연결되고 있기 때문에, 양단부의 측면은 노출되어 있지 않다. 본 실시 형태에 있어서는, 28개의 외부 접속 단자(114)가 배치되어 있다.
제1 연결부(106)는, 복수의 영역 A의 경계를 따라서 배치되어 있다. 즉, 제1 연결부(106)는, 리드 프레임(102)에 있어서, 격자모양으로 배열되고 있다. 따라서, 복수의 영역 A의 각각에 있어서, 직사각형 형상의 해당 영역 A의 네 변을 따라서 배치되어 있다.
제1 연결부(106)는, 다이 패드(104)에 연결되어 있다. 전술한 것과 같이, 직사각형 형상의 다이 패드(104)의 네 귀퉁이로부터 제3 연결부(110)가 방사 상으로 연장되어 제1 연결부(106)에 연결되어 있다.
제1 연결부(106)는, 복수의 외부 접속 단자(114)의 외측 단부(114e)를 연결한다. 다시 말해, 복수의 외부 접속 단자(114)는, 그 외측 단부(114e)가 제1 연결부(106)에 연결되어 있다. 본 실시 형태에 있어서는, 영역 A의 네 변에 배치된 제1 연결부(106)의 각각에, 7개의 외부 접속 단자(114)가 연결되어 있다. 따라서, 영역 A의 주위에는 28개의 외부 접속 단자(114)가 연결되어 있다.
제2 연결부(108)은, 복수의 외부 접속 단자(114)의 내측 단부(114d)를 연결한다. 다시 말해, 복수의 외부 접속 단자(114)는, 그 내측 단부(114d)가 제2 연결부(108)에 연결되어 있다. 제2 연결부(108)는, 다이 패드(104)의 주위에 배치되는 한편 제3 연결부(110)에 연결되어 있다.
본 실시 형태에 있어서는, 제2 연결부(108)는, 직사각형 형상의 다이 패드(104)의 주변을 따라서 배치되어 인접하는 제3 연결부(110)끼리를 연결한다. 인접하는 제3 연결부(110)를 연결하는 제2 연결부(108)의 각각에는, 7개의 외부 접속 단자(114)의 내측 단부(114d)가 접속되어 있다.
제2 연결부(108)는, 리드 프레임(102)을 구성하는 금속판의 두께에 대해 박화되어 있다. 본 실시 형태에 있어서는, 제2 연결부(108)는, 상면(102a) 또는 하면(102b) 중 어느 쪽의 일 면(본 실시 형태에 있어서는 상면(102a)으로 함)으로부터 박화되어 있다. 제2 연결부(108)는, 예를 들면, 100μm로 박화된다.
본 실시 형태와 관련된 리드 프레임(102)이 가지는 각 구성은, 물리적으로, 한편으로는, 전기적으로 서로 연결되어 있다.
이상, 본 실시 형태와 관련된 반도체 패키지(100)의 제조 방법에 대해 이용되는 리드 프레임(102)의 구성에 대해 설명했다. 그 다음으로, 본 실시 형태와 관련된 반도체 패키지(100)의 제조 방법에 대해 상세하게 설명한다.
먼저, 상술한 리드 프레임(102)을 준비한다(도 5a).
그 다음으로, 리드 프레임(102)의 상면(102a)의 다이 패드(104) 상에 반도체 칩(116)을 배치한다. 반도체 칩(116)은, 복수의 외부 접속 단자(114)에 전기적으로 접속된다. 본 실시 형태에 있어서는, 반도체 칩(116) 및 복수의 외부 접속 단자(114)의 각각은, 와이어(118)로 결선된다(도 5b).
그 다음으로, 다이 패드(104), 복수의 외부 접속 단자(114) 및 반도체 칩(116)을 매설하는 봉지재(120)를 형성한다(도 5c). 봉지재(120)는, 복수의 외부 접속 단자(114)의 각각의 외측 단부(114e)를 노출한다.
본 실시 형태에 있어서의 봉지재(120)의 형성은, 리드 프레임(102)의 상면(102a)측의 일부를 매설하고, 하면(102b)을 노출한다. 즉, 복수의 영역 A의 각각에 있어서, 복수의 외부 접속 단자(114)의 상면(114a)의 일부, 제1 연결부(106)의 상면, 다이 패드(104)의 하면, 복수의 외부 접속 단자(114)의 하면(114b), 제1 연결부(106)의 하면 및 제2 연결부(108)의 하면이 노출된다.
봉지재(120)의 형성은, 금형을 이용하여 이루어진다. 도 5b 상태에서 금형의 내부에 설치하여, 금형 내부에 고압으로 봉지재를 밀어 넣는 것에 의해 금형 내부의 공간을 충전한다. 봉지재(120)로서는, 열강화성 수지를 이용할 수 있다. 열강화성 수지로서는 예를 들면, 에폭시 수지를 이용할 수 있다.
그 다음으로, 제1 개구부(100b)를 형성한다(도 5d 및 도 5e). 제1 개구부(100b)는, 적어도 리드 프레임(102)를 관통하고, 복수의 외부 접속 단자(114) 및 제1 연결부(106)의 연결부를 제거한다. 이것에 의해, 복수의 외부 접속 단자(114)의 외측 단부(114e)의 측면(114c)이 노출된다. 여기서, 제1 개구부(100b)의 측벽의 형상은, 복수의 외부 접속 단자(114)의 외측 단부(114e)의 측면(114c)의 형상에 대응한다. 제1 개구부(100b)는, 금형 가공에 의해 형성할 수 있다. 금형 가공으로서는, 소정의 패턴을 가지는 금형에 의한 프레스 가공을 이용할 수 있다.
본 실시 형태에 있어서는, 복수의 영역 A의 각각의 4개소에 도랑(溝) 형상의 제1 개구부(100b)를 형성한다. 즉, 영역 A의 네 변의 각각을 따라서 도랑 형상의 제1 개구부(100b)를 형성한다.
한편, 본 실시 형태에 있어서는, 제1 개구부(100b)의 형상으로서 직사각형 형상의 예를 나타냈으나, 이것에 한정되는 것은 아니다. 전술한 것과 같이, 제1 개구부(100b)의 측벽의 형상은, 복수의 외부 접속 단자(114)의 외측 단부(114e)의 측면의 형상에 대응하는 것으로부터, 소망하는 복수의 외부 접속 단자(114)의 외측 단부(114e)의 측면(114c)의 형상에 따라 제1 개구부(100b)의 형상을 선택할 수 있다. 예를 들면, 복수의 외부 접속 단자(114)의 외측 단부(114e)의 측면(114c)은 볼록한 모양의 형상을 가지고 있을 수도 있다. 또한, 곡선을 포함하는 형상을 가지고 있을 수도 있다.
그 다음으로, 리드 프레임(102)에 전류를 공급하는 전해 도금 처리를 수행한다(도 5f 및 도 5g). 이것에 의해, 리드 프레임(102)의 노출한 영역에 도금(122)을 형성한다.
도금(122)의 재료로서는, 땜납의 습윤성을 개선하고, 반도체 패키지(100)가 탑재되는 인쇄 기판의 배선 등의 외부 배선과 외부 접속 단자(114)와의 전기 저항을 저하시키는 금속이 바람직하다. 구체적인 도금(122)의 재료로서는, 예를 들면, Sn(주석), 또는 Sn에 Ag(은), Cu(구리), Bi(비스머스) 등의 금속을 첨가한 것 등을 이용할 수 있다.
전술한 공정에 있어서, 제1 개구부(100b)를 형성하는 것에 의해, 복수의 외부 접속 단자(114) 및 제1 연결부(106)의 연결부를 제거하였다. 그러나, 복수의 외부 접속 단자(114)의 각각은, 제2 연결부(108)를 통해 리드 프레임(102)에 연결되어 있다. 따라서, 해당 전해 도금 처리에 있어서 복수의 외부 접속 단자(114)에도 전류가 공급되고, 노출한 영역에 도금 처리를 수행할 수 있다.
여기서, 복수의 외부 접속 단자(114)의 상면(114a)의 일부, 제1 연결부(106)의 상면, 다이 패드(104)의 하면, 복수의 외부 접속 단자(114)의 외측 단부(114e)의 측면(114c), 복수의 외부 접속 단자(114)의 하면(114b), 제1 연결부(106)의 하면 및 제2 연결부(108)의 하면이 노출되어 있기 때문에, 이러한 영역에 도금(122)이 형성된다. 여기서, 제1 개구부(100b)를 형성한 것에 의해, 복수의 외부 접속 단자(114)의 외측 단부(114e)의 측면(114c)에 도금(122)이 형성된다.
종래의 반도체 패키지(100)의 제조 방법에 있어서는, 본 실시 형태와 같은 제1 개구부(100b)를 형성하는 공정을 포함하지 않기 때문에, 외부 접속 단자(114)의 외측 단부(114e)의 측면(114c)에 도금(122)이 형성되지 않는다.
그 다음으로, 리드 프레임(102)의 하면(102b)으로부터, 복수의 외부 접속 단자(114) 및 제2 연결부(108)룰 분리하는 도랑부(100a)를 형성한다(도 5h 및 도 5i). 도랑부(100a)는 바닥이 있으며(有底), 리드 프레임(102)을 관통하지 않는다. 도랑부(100a)는, 박화된 제2 연결부(108)를 관통하는 깊이이면 좋다. 이것에 의해, 복수의 외부 접속 단자(114)의 각각이 분리된다.
도랑부(100a)는, 절삭 가공에 의해 형성할 수 있다. 절삭 가공으로서는, 예를 들면, 다이싱 소우(saw)를 이용한 절삭 가공을 적용할 수 있다. 다이싱 소우를 이용한 절삭 가공은, 다이아몬드제의 원형 칼날인 다이싱 블레이드를 고속 회전시켜, 순수한 물로 냉각·절삭 조각의 세척 흘려 보내기를 실시하면서 절삭한다.
본 실시 형태에 있어서는, 반도체 패키지(100)의 하면의 네 변에 따라서, 4개소에 도랑부(100a)를 형성하고 있다. 또한, 본 실시 형태에 있어서는, 절삭 가공에 의해 제2 연결부(108)가 완전하게 제거되어 있다. 그러나, 이러한 절삭 가공은, 복수의 외부 접속 단자(114)의 각각을 분리하면 좋고, 반드시 제2 연결부(108)를 완전하게 제거할 필요는 없다.
그 다음으로, 금형 가공에 의해, 복수의 반도체 패키지(100)로 개편화한다. 이상의 공정에 의해, 도 1 내지 도 4에서 나타낸 본 실시 형태와 관련된 반도체 패키지(100)를 얻을 수 있다.
이상, 본 실시 형태와 관련된 반도체 패키지(100)의 제조 방법에 대해 설명했다. 본 실시 형태와 관련된 반도체 패키지(100)의 제조 방법에 의하면, 외부 접속 단자(114)의 노출한 외측 단부(114e)의 측면(114c)에도 도금(122)을 형성할 수 있다. 따라서, 외부 접속 단자(114)의 외측 단부(114e)의 측면(114c)의 땜납의 습윤성이 개선된 반도체 패키지(100)를 제공할 수 있다.
<제2 실시 형태>
[반도체 패키지(200)의 구성]
본 실시 형태와 관련된 반도체 패키지(200)의 구성에 대해서, 도면을 참조해 설명한다.
도 14는, 본 실시 형태와 관련된 반도체 패키지(200)의 구성을 설명하는 확대 사시도이다. 이 도면은, 반도체 패키지(200)의 상면 및 하면 측의 각각으로부터 본 사시도이며, 외부 접속 단자(114) 근방을 확대해 나타내고 있다. 도 6은, 본 실시 형태와 관련된 반도체 패키지(200)의 구성을 설명하는 하면도 및 측면도이다. 도 7은, 본 실시 형태와 관련된 반도체 패키지(200)의 구성을 설명하는 상면도 및 단면도이다. 도 8은, 본 실시 형태와 관련된 반도체 패키지(200)의 구성을 설명하는 하면 및 단면의 확대도이다. 여기서, 도 7의 상면도에 대해서는, 봉지된 반도체 칩(116) 등의 설명을 위해, 봉지재(120)의 일부를 잘라내서 나타내고 있다.
이하의 설명에 대해서는, 제1 실시 형태와 관련된 반도체 패키지(100)와 공통되는 구성요소에 대한 설명은 생략하고, 차이점을 중심으로 설명한다.
본 실시 형태와 관련된 반도체 패키지(200)는, 제1 실시 형태와 관련된 반도체 패키지(100)와 비교하면, 외부 접속 단자(114)의 구성에 있어서 차이가 있다. 구체적으로는, 예를 들면, 도 6 및 도 7에 나타낸 것처럼, 본 실시 형태와 관련된 반도체 패키지(200)는, 복수의 외부 접속 단자(114)의 각각은, 외측 단부(114e)의 측면에 볼록부(114g)를 가지고 있다. 볼록부(114g)는, 봉지재(120)가 차지하는 영역인 몰드 라인(120a)의 외측으로 돌출하고 있다. 볼록부(114g)의 상면 및 하면은, 각각, 외부 접속 단자(114)의 상면(114a) 및 하면(114b)과 실질적으로 동일한 평면 상에 배치된다. 도금(122)이 입혀지는 제1 영역(114f)은, 볼록부(114g)의 정부(頂部)(114h)를 포함하고 있다. 본 실시 형태에 있어서는, 제1 영역(114f)은, 볼록부(114g)의 정부(114h)와 동일하다.
본 실시 형태와 관련된 반도체 패키지(200)는, 복수의 외부 접속 단자(114)의 노출된 표면에는, 하면(114b) 뿐만 아니라, 외측 단부(114e)의 측면(114c)의 일부에도 도금(122)이 입혀져 있다. 이러한 구성을 가지는 것에 의해, 복수의 외부 접속 단자(114)의 각각의 외측 단부(114e)의 측면(114c)은, 땜납의 습윤성이 향상한다. 이것에 의해서, 반도체 패키지(200)을 땜납에 의해 인쇄 기판 등에 탑재할 때, 양호한 필렛을 형성할 수 있다.
[반도체 패키지(200)의 제조 방법]
본 실시 형태와 관련된 반도체 패키지(200)의 제조 방법에 대해, 도면을 참조하여 상세하게 설명한다. 도 9a 내지 도 9e는, 본 실시 형태와 관련된 반도체 패키지(200)의 제조 방법을 설명하는 도면이다. 이러한 도면에 있어서, 도 9a 내지 도 9d는, 본 실시 형태와 관련된 반도체 패키지(200)의 제조 방법을 설명하는 상면도 및 단면도이다. 도 9e는, 도 9d 상태에 있어서의 하면 및 단면을 확대한 도면이다.
먼저, 본 실시 형태와 관련된 반도체 패키지(200)의 제조 방법에서 이용하는 리드 프레임(202)의 구성에 대해 상세하게 설명한다.
도 9a는, 본 실시 형태와 관련된 반도체 패키지(200)의 제조 방법에서 이용하는 리드 프레임(202)의 평면도 및 단면도이다. 리드 프레임(202)은, 금속판으로부터 구성되어 복수의 반도체 패키지(200)로 개편화되는 복수의 영역 A를 갖추고 있다.
리드 프레임(202)을 구성하는 금속판의 두께, 재료 등에 대해서는, 제1 실시 형태에 대해 설명한 것과 같다.
금속판은, 에칭 가공 또는 금형을 이용한 펀칭 가공을 포함하는 처리에 의해, 이하에서 설명하는 리드 프레임(202)으로 가공될 수 있다.
복수의 영역 A의 각각은, 다이 패드(104), 복수의 외부 접속 단자(114), 및 제1 연결부(106)를 포함하고 있다.
여기서, 다이 패드(104) 및 복수의 외부 접속 단자(114)의 구성에 대해서는, 제1 실시 형태에 대해 설명한 것과 같다. 이하에서는, 제1 연결부(106)의 구성의 차이점에 대해 설명한다.
본 실시 형태와 관련된 리드 프레임(202)에 있어서는, 제1 연결부(106)는, 복수의 외부 접속 단자(114)의 외측 단부(114e)를 따라서 배치된 제1 개구부(106a)를 가진다. 또한, 본 실시 형태에 있어서는, 복수의 영역 A의 각각의 4개소에 도랑 형상의 제1 개구부(106a)가 배치되어 있다. 즉, 영역 A의 네 변의 각각을 따라서 도랑 형상의 제1 개구부(106a)가 배치되어 있다.
제1 개구부(106a)의 각각의 배치에서는, 제1 연결부(106)에 있어서, 제1 개구부(106a)의 측벽은 복수의 외부 접속 단자(114)에 가능한 한 근접하여 배치되는 것이 바람직하다. 한편, 제1 연결부(106) 및 복수의 외부 접속 단자(114)의 연결부의 강도를 유지하는 관점에서는, 이를 위해 충분한 거리를 마련하는 것이 바람직하다.
본 실시 형태와 관련된 리드 프레임(202)이 가지는 각 구성은, 물리적으로, 한편으로는, 전기적으로 서로 연결되어 있다.
이상, 본 실시 형태와 관련된 반도체 패키지(200)의 제조 방법에 대해 이용되는 리드 프레임(202)의 구성에 대해 설명했다. 그 다음으로, 본 실시 형태와 관련된 반도체 패키지(200)의 제조 방법에 대해 상세하게 설명한다.
먼저, 상술한 리드 프레임(202)을 준비한다(도 9a).
그 다음으로, 리드 프레임(202)의 상면(202a)의 다이 패드(104) 상에 반도체 칩(116)을 배치한다. 반도체 칩(116)은, 복수의 외부 접속 단자(114)에 전기적으로 접속된다. 본 실시 형태에 있어서는, 반도체 칩(116) 및 상기 복수의 외부 접속 단자(114)의 각각을 와이어(118)로 결선한다(도 9b).
그 다음으로, 다이 패드(104), 복수의 외부 접속 단자(114) 및 반도체 칩(116)을 매설하는 봉지재(120)를 형성한다(도 9c). 봉지재(120)는, 복수의 외부 접속 단자(114)의 각각의 외측 단부(114e)를 노출한다. 봉지재(120)의 형성은, 금형 가공에 의해서 수행된다.
그 다음으로, 리드 프레임(202)에 전류를 공급하는 전해 도금 처리를 수행한다(도 9d 및 도 9e). 이것에 의해, 리드 프레임(202)의 노출한 영역에 도금(122)을 형성한다.
그 다음으로, 금형 가공에 의해, 복수의 반도체 패키지(200)로 개편화한다. 이것과 함께, 제1 개구부(106a)의 측벽의 일부를 측면으로 가지는 복수의 외부 접속 단자(114)의 각각을 형성한다. 금형 가공에 의한 개편화에 대해서는, 소정의 패턴을 가지는 금형에 의한 프레스 가공을 이용할 수 있어 도 9e에서 나타낸 패턴(200a)을 따라서 절단한다. 여기서, 제1 개구부(106a)의 측벽의 형상은, 복수의 외부 접속 단자(114)의 외측 단부(114e)의 측면(114c)의 형상에 대응한다. 이상의 공정에 의해, 도 6 내지 도 8에서 나타낸 본 실시 형태와 관련된 반도체 패키지(200)를 얻을 수 있다.
한편, 본 실시 형태에 있어서는, 제1 개구부(106a)의 형상으로서 직사각형 형상의 예시를 나타냈으나, 이것에 한정되는 것은 아니다. 전술한 것과 같이, 제1 개구부(106a)의 측벽의 형상은, 복수의 외부 접속 단자(114)의 외측 단부(114e)의 측면의 형상에 대응하는 것으로부터, 소망하는 복수의 외부 접속 단자(114)의 외측 단부(114e)의 측면(114c)의 형상에 따라 제1 개구부(106a)의 형상을 선택할 수 있다. 예를 들면, 복수의 외부 접속 단자(114)의 외측 단부(114e)의 측면(114c)은, 반타원 형상, 삼각형 형상의 볼록한 형상을 가지고 있을 수 있다.
이상, 본 실시 형태와 관련된 반도체 패키지(200)의 제조 방법에 대해 설명했다. 본 실시 형태와 관련된 반도체 패키지(200)의 제조 방법에 의하면, 외부 접속 단자(114)의 노출한 외측 단부(114e)의 측면(114c)에도 도금(122)을 형성할 수 있다. 따라서, 외부 접속 단자(114)의 외측 단부(114e)의 측면(114c)의 땜납의 습윤성이 개선된 반도체 패키지(200)를 제공할 수 있다.
<제3 실시 형태>
[반도체 패키지(300)의 구성]
본 실시 형태와 관련된 반도체 패키지(300)의 구성에 대해, 도면을 참조하여 설명한다.
도 15는, 본 실시 형태와 관련된 반도체 패키지(300)의 구성을 설명하는 확대 사시도이다. 이 도면은, 반도체 패키지(300)의 상면 및 하면 측의 각각으로부터 본 사시도이며, 외부 접속 단자(114) 근방을 확대해 나타내고 있다. 도 10은, 본 실시 형태와 관련된 반도체 패키지(300)의 구성을 설명하는 하면도 및 측면도이다. 도 11은, 본 실시 형태와 관련된 반도체 패키지(300)의 구성을 설명하는 상면도 및 단면도이다. 여기서, 도 11의 상면도에 대해서는, 봉지된 반도체 칩(116) 등의 설명을 위해, 봉지재(120)의 일부를 잘라내서 나타내고 있다. 한편, 본 실시 형태에 있어서는, 일괄 몰드 방식에 의한 반도체 패키지(300)의 구성 및 제조 방법을 예시하여 설명하지만, 제1 실시 형태 및 제2 실시 형태에서 예시한 개편 몰드 방식에도 적용할 수 있다.
이하의 설명에 대해서는, 제1 실시 형태와 관련된 반도체 패키지(100)와 공통되는 구성요소에 대한 설명은 생략하고, 차이점을 중심으로 설명한다.
본 실시 형태와 관련된 반도체 패키지(300)는, 제1 실시 형태와 관련된 반도체 패키지(100)와 비교하면, 복수의 외부 접속 단자(114)의 각각은, 외측 단부(114e)의 측면(114c)에 테이퍼부(114i)를 가지고, 도금(122)이 입혀지는 제1 영역(114f)은, 해당 테이퍼부(114i)부를 포함하는 점에서 차이가 있다. 본 실시 형태에 있어서는, 제1 영역(114f)은, 테이퍼부(114i)와 동일하다.
[반도체 패키지(300)의 제조 방법]
본 실시 형태와 관련된 반도체 패키지(300)의 제조 방법에 대해, 도면을 참조하여 설명한다. 도 12a 내지 도 12e는, 본 실시 형태와 관련된 반도체 패키지(300)의 제조 방법을 설명하는 상면도 및 단면도이다.
먼저, 본 실시 형태와 관련된 반도체 패키지(300)의 제조 방법에서 이용하는 리드 프레임(302)의 구성에 대해 상세하게 설명한다.
도 12a는, 본 실시 형태와 관련된 반도체 패키지(300)의 제조 방법에서 이용하는 리드 프레임(302)의 평면도 및 단면도이다. 리드 프레임(302)은, 금속판으로부터 구성되어 다이싱 라인(302d)에 의해 구획되어 복수의 반도체 패키지(300)로 개편화되는 복수의 영역 A를 갖추고 있다.
리드 프레임(302)을 구성하는 금속판의 두께, 재료 등에 대해서는, 제1 실시 형태에 대해 설명한 것과 같다.
금속판은, 에칭 가공 또는 금형을 이용한 펀칭 가공을 포함하는 처리에 의해, 이하에서 설명하는 리드 프레임(302)으로 가공할 수 있다.
복수의 영역 A의 각각은, 다이 패드(104), 복수의 외부 접속 단자(114) 및 제1 연결부(106)를 포함하고 있다.
여기서, 다이 패드(104), 복수의 외부 접속 단자(114) 및 제1 연결부(106)의 구성에 대해서는, 제1 실시 형태에 대해 설명한 것과 같으므로, 상세한 설명은 생략한다.
본 실시 형태와 관련된 리드 프레임(302)이 가지는 각 구성은, 물리적으로, 한편으로는, 전기적으로 서로 연결되어 있다.
이상, 본 실시 형태와 관련된 반도체 패키지(300)의 제조 방법에 대해 이용되는 리드 프레임(302)의 구성에 대해 설명했다. 그 다음으로, 본 실시 형태와 관련된 반도체 패키지(300)의 제조 방법에 대해 상세하게 설명한다.
먼저, 상술한 리드 프레임(302)을 준비한다(도 12a).
그 다음으로, 리드 프레임(302)의 상면(302a)의 다이 패드(104) 상에 반도체 칩(116)을 배치한다. 반도체 칩(116)은, 복수의 외부 접속 단자(114)에 전기적으로 접속된다. 본 실시 형태에 있어서는, 반도체 칩(116) 및 복수의 외부 접속 단자(114)의 각각을 와이어(118)로 결선한다(도 12b).
그 다음으로, 다이 패드(104), 복수의 외부 접속 단자(114) 및 반도체 칩(116)을 매설하는 봉지재(120)를 형성한다(도 12c). 봉지재(120)는, 복수의 외부 접속 단자(114)의 각각의 하면(114b)을 노출한다. 봉지재(120)의 형성은, 금형 가공에 의해서 수행된다.
그 다음으로, 절삭 가공에 의해, 복수의 외부 접속 단자(114)의 각각의 외측 단부(114e)의 하면(114b)의 적어도 일부를 박화한다(도 12d).
본 실시 형태에 있어서는, 바닥부(底部)의 영역이 다이싱 라인(302d)을 포함하는 도랑부(302e)를 형성하는 것에 의해 박화된 영역을 형성하고 있다. 도랑부(302e)는, 측벽에 경사를 가지고 있다. 이러한 경사에 의해서, 평면에서 볼 때에 있어서, 도랑부(302e)의 개구연(緣)이, 바닥부의 외측에 배치되게 된다.
그 다음으로, 리드 프레임(302)에 전류를 공급하는 전해 도금 처리를 가한다. 이것에 의해, 리드 프레임(302)의 노출한 영역에 도금(122)을 형성한다(도 12e).
그 다음으로, 절삭 가공에 의해, 복수의 반도체 패키지(300)로 개편화한다. 이상의 공정에 의해, 도 10 및 도 11에서 나타낸 본 실시 형태와 관련된 반도체 패키지(300)를 얻을 수 있다.
이 때, 다이싱 라인(302d)은 도랑부(302e)의 바닥부 내에 배치되기 때문에, 경사를 가지는 도랑부(302e)의 측벽은 절삭되지 않고 잔존한다. 이것에 의해, 외측 단부(114e)에 테이퍼부(114i)를 가지는 외부 접속 단자(114)를 형성할 수 있다.
이상, 본 실시 형태와 관련된 반도체 패키지(300)의 제조 방법에 대해 설명했다. 본 실시 형태와 관련된 반도체 패키지(300)의 제조 방법에 의하면, 외부 접속 단자(114)의 노출한 외측 단부(114e)의 측면(114c)에도 도금(122)을 형성할 수 있다. 따라서, 외부 접속 단자(114)의 외측 단부(114e)의 측면(114c)의 땜납의 습윤성이 개선된 반도체 패키지(300)를 제공할 수 있다.
이상, 본 발명의 바람직한 실시 형태에 의한 반도체 패키지 및 반도체 패키지의 제조 방법에 대해 설명했다. 그러나, 이것들은 단순한 예시에 지나지 않고, 본 발명의 기술적 범위는 그것들로는 한정되지 않는다. 실제로, 당업자라면, 특허 청구의 범위에서 청구되고 있는 본 발명의 요지를 일탈하는 일 없이, 여러 가지의 변경이 가능할 것이다. 따라서, 이러한 변경도 당연하게, 본 발명의 기술적 범위에 속하는 것으로 해석되어야 할 것이다.
100, 200, 300: 반도체 패키지
100a: 도랑부
100 b: 제1 개구부
102, 202, 302: 리드 프레임
102a: 상면
102b: 하면
102c: 측면
104: 다이 패드
104a: 상면
104b: 하면
104c: 측면
106: 제1 연결부
108: 제2 연결부
110: 제3 연결부
114: 외부 접속 단자
114a: 상면
114b: 하면
114c: 측면
114d: 내측 단부
114e: 외측 단부
114f: 제1 영역
114g: 볼록부
114h: 정부
114i: 테이퍼부
116: 반도체 칩
118: 와이어
120: 봉지재
120a: 몰드 라인
122: 도금

Claims (11)

  1. 다이 패드와,
    상기 다이 패드의 주변에 배치된 복수의 외부 접속 단자와,
    상기 다이 패드의 상면에 배치되어, 상기 복수의 외부 접속 단자와 전기적으로 접속된 반도체 칩과,
    상기 다이 패드, 상기 복수의 외부 접속 단자 및 상기 반도체 칩을 매설하고, 상기 복수의 외부 접속 단자의 각각의 외측 단부를 노출하는 봉지재를 구비하고,
    상기 복수의 외부 접속 단자의 각각은, 상기 외측 단부의 측면은 제1 영역을 포함하고, 상기 제1 영역에는 도금이 입혀져 있는 것을 특징으로 하는, 반도체 패키지.
  2. 제1항에 있어서,
    상기 제1 영역은, 상기 외측 단부의 측면과 동일한 것을 특징으로 하는, 반도체 패키지.
  3. 제1항에 있어서,
    상기 복수의 외부 접속 단자의 각각은, 상기 외측 단부의 측면에 볼록부를 가지고, 상기 제1 영역은, 상기 볼록부의 정부(頂部)를 포함하는 것을 특징으로 하는, 반도체 패키지.
  4. 제1항에 있어서,
    상기 복수의 외부 접속 단자의 각각은, 상기 외측 단부의 측면에 테이퍼부를 가지고, 상기 제1 영역은, 상기 테이퍼부를 포함하는 것을 특징으로 하는, 반도체 패키지.
  5. 복수의 반도체 패키지로 개편화되는 복수의 영역을 구비하고,
    상기 복수의 영역의 각각은, 다이 패드, 상기 다이 패드의 주변에 배치된 복수의 외부 접속 단자, 상기 다이 패드에 연결되어 상기 복수의 외부 접속 단자의 외측 단부를 연결하는 제1 연결부, 및 상기 복수의 외부 접속 단자의 내측 단부를 연결하는 제2 연결부를 포함하고, 상기 제2 연결부는, 상면으로부터 박화(薄化)되어 있는 것을 특징으로 하는 리드 프레임을 준비하고,
    상기 리드 프레임의 상면의 상기 다이 패드 상에, 상기 복수의 외부 단자에 전기적으로 접속된 반도체 칩을 배치하고,
    상기 다이 패드, 상기 복수의 외부 접속 단자 및 상기 반도체 칩을 매설하고, 상기 복수의 외부 접속 단자의 각각의 외측 단부를 노출하는 봉지재를 형성하고,
    금형 가공에 의해, 상기 복수의 외부 접속 단자 및 상기 제1 연결부의 연결부를 제거하는 제1 개구부를 형성하고,
    상기 리드 프레임에 전류를 공급하는 전해 도금 처리에 의해, 상기 리드 프레임의 노출한 영역에 도금을 형성하고,
    상기 리드 프레임의 하면으로부터, 상기 복수의 외부 접속 단자 및 상기 제2 연결부를 분리하는 도랑부를 형성하고,
    금형 가공에 의해, 상기 복수의 반도체 패키지로 개편화하는 것을 포함하는, 반도체 패키지의 제조 방법.
  6. 제5항에 있어서,
    상기 제1 개구부는, 직사각형(矩形) 형상인 것을 특징으로 하는, 반도체 패키지의 제조 방법.
  7. 복수의 반도체 패키지로 개편화되는 복수의 영역을 구비하고, 상기 복수의 영역의 각각은, 다이 패드, 상기 다이 패드의 주변에 배치된 복수의 외부 접속 단자, 상기 다이 패드에 연결되어 상기 복수의 외부 접속 단자의 외측 단부를 연결하는 제1 연결부를 포함하고, 상기 제1 연결부는, 상기 복수의 외부 접속 단자의 외측 단부를 따라서 배치된 제1 개구부를 가지는 것을 특징으로 하는 리드 프레임을 준비하고,
    상기 리드 프레임의 상면의 상기 다이 패드 상에, 상기 복수의 외부 단자에 전기적으로 접속된 반도체 칩을 배치하고,
    상기 다이 패드, 상기 복수의 외부 접속 단자 및 상기 반도체 칩을 매설하고, 상기 복수의 외부 접속 단자의 각각의 외측 단부를 노출하는 봉지재를 형성하고,
    상기 리드 프레임에 전류를 공급하는 전해 도금 처리에 의해, 상기 복수의 외부 접속 단자의 노출한 영역에 도금을 형성하고,
    금형 가공에 의해, 상기 복수의 반도체 패키지로 개편화함과 동시에, 상기 제1 개구부의 측벽의 일부를 측면으로 가지는 상기 복수의 외부 접속 단자의 각각을 형성하는 것을 포함하는, 반도체 패키지의 제조 방법.
  8. 제7항에 있어서,
    상기 제1 개구부는, 직사각형 형상인 것을 특징으로 하는, 반도체 패키지의 제조 방법.
  9. 다이싱 라인에 의해 구획되어 복수의 반도체 패키지로 개편화되는 복수의 영역을 구비하고, 상기 복수의 영역의 각각은, 다이 패드, 상기 다이 패드의 주변에 배치된 복수의 외부 접속 단자, 상기 다이 패드에 연결되어 상기 복수의 외부 접속 단자의 외측 단부를 연결하는 제1 연결부를 포함한 리드 프레임을 준비하고,
    상기 리드 프레임의 상면의 상기 다이 패드 상에, 상기 복수의 외부 단자에 전기적으로 접속된 반도체 칩을 배치하고,
    상기 다이 패드, 상기 복수의 외부 접속 단자 및 상기 반도체 칩을 매설하고, 상기 복수의 외부 접속 단자의 각각의 외측 단부를 노출하는 봉지재를 형성하고,
    절삭 가공에 의해, 상기 복수의 외부 접속 단자의 각각의 외측 단부의 하면의 적어도 일부를 박화하고,
    상기 리드 프레임에 전류를 공급하는 전해 도금 처리에 의해, 상기 복수의 외부 접속 단자의 노출한 영역에 도금을 형성하고,
    절삭 가공에 의해, 상기 복수의 반도체 패키지로 개편화하는 것을 포함하는, 반도체 패키지의 제조 방법.
  10. 제9항에 있어서,
    상기 복수의 외부 접속 단자의 각각의 외측 단부의 하면의 적어도 일부를 박화하는 것은, 바닥부의 영역이 상기 다이싱 라인을 포함하는 도랑부를 형성하는 것인, 반도체 패키지의 제조 방법.
  11. 제9항에 있어서,
    상기 도랑부는, 측벽에 경사를 가지는 것을 특징으로 하는, 반도체 패키지의 제조 방법.
KR1020170024946A 2016-03-08 2017-02-24 반도체 패키지 및 반도체 패키지의 제조 방법 KR102645483B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240030599A KR20240035419A (ko) 2016-03-08 2024-03-04 반도체 패키지 및 반도체 패키지의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016044341A JP6840466B2 (ja) 2016-03-08 2016-03-08 半導体パッケージ及び半導体パッケージの製造方法
JPJP-P-2016-044341 2016-03-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240030599A Division KR20240035419A (ko) 2016-03-08 2024-03-04 반도체 패키지 및 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170104926A true KR20170104926A (ko) 2017-09-18
KR102645483B1 KR102645483B1 (ko) 2024-03-08

Family

ID=59788621

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170024946A KR102645483B1 (ko) 2016-03-08 2017-02-24 반도체 패키지 및 반도체 패키지의 제조 방법
KR1020240030599A KR20240035419A (ko) 2016-03-08 2024-03-04 반도체 패키지 및 반도체 패키지의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240030599A KR20240035419A (ko) 2016-03-08 2024-03-04 반도체 패키지 및 반도체 패키지의 제조 방법

Country Status (5)

Country Link
US (4) US10062638B2 (ko)
JP (1) JP6840466B2 (ko)
KR (2) KR102645483B1 (ko)
CN (2) CN107170716B (ko)
TW (2) TWI756078B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
US10199311B2 (en) 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US10930581B2 (en) * 2016-05-19 2021-02-23 Stmicroelectronics S.R.L. Semiconductor package with wettable flank
CN108206170B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198804B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN108198797B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198790B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN108109972B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198761B (zh) * 2017-12-29 2020-06-09 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
US10600725B2 (en) 2018-05-29 2020-03-24 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module having a grooved clip frame
US11127661B2 (en) * 2018-06-13 2021-09-21 Tongfu Microelectronics Co., Ltd. Semiconductor chip package method and semiconductor chip package device
CN110120376B (zh) * 2019-04-30 2021-07-06 深圳市广和通无线股份有限公司 无针脚模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191561A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004319996A (ja) * 2003-04-02 2004-11-11 Yamaha Corp 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP2008112961A (ja) * 2006-10-04 2008-05-15 Rohm Co Ltd 半導体装置の製造方法および半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JP4362163B2 (ja) * 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP3878781B2 (ja) 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100857161B1 (ko) * 2001-01-31 2008-09-05 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
JP2002289756A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4243270B2 (ja) * 2001-12-14 2009-03-25 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
JP3994095B2 (ja) * 2004-06-23 2007-10-17 ローム株式会社 面実装型電子部品
US7608916B2 (en) * 2006-02-02 2009-10-27 Texas Instruments Incorporated Aluminum leadframes for semiconductor QFN/SON devices
WO2008129601A1 (ja) * 2007-04-05 2008-10-30 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
CN104465414B (zh) * 2009-07-06 2017-08-15 瑞萨电子株式会社 半导体器件的制造方法
TWI431728B (zh) * 2010-10-12 2014-03-21 Powertech Technology Inc 具強化式基座之半導體封裝構造
JP2012227445A (ja) * 2011-04-21 2012-11-15 Renesas Electronics Corp 半導体装置及びその製造方法
JP5824402B2 (ja) * 2012-04-02 2015-11-25 株式会社巴川製紙所 半導体装置製造用マスクシート及びそれを用いた半導体装置の製造方法
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8890301B2 (en) * 2012-08-01 2014-11-18 Analog Devices, Inc. Packaging and methods for packaging
JP6121692B2 (ja) * 2012-11-05 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6125209B2 (ja) * 2012-11-19 2017-05-10 株式会社ジェイデバイス 半導体装置及びその製造方法
JP6030970B2 (ja) * 2013-02-12 2016-11-24 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
JP6370071B2 (ja) 2014-03-19 2018-08-08 エイブリック株式会社 半導体装置及びその製造方法
US9601415B2 (en) * 2014-03-27 2017-03-21 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device
US9773722B1 (en) * 2014-05-07 2017-09-26 UTAC Headquarters Pte. Ltd. Semiconductor package with partial plating on contact side surfaces
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
DE102015000063A1 (de) * 2015-01-12 2016-07-14 Micronas Gmbh IC-Gehäuse

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191561A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004319996A (ja) * 2003-04-02 2004-11-11 Yamaha Corp 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP2008112961A (ja) * 2006-10-04 2008-05-15 Rohm Co Ltd 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
TWI724104B (zh) 2021-04-11
US10559523B2 (en) 2020-02-11
JP6840466B2 (ja) 2021-03-10
TW201801260A (zh) 2018-01-01
CN107170716A (zh) 2017-09-15
JP2017162903A (ja) 2017-09-14
KR20240035419A (ko) 2024-03-15
KR102645483B1 (ko) 2024-03-08
TWI756078B (zh) 2022-02-21
US20200152555A1 (en) 2020-05-14
US11322431B2 (en) 2022-05-03
US20220254704A1 (en) 2022-08-11
US11887915B2 (en) 2024-01-30
CN114843240A (zh) 2022-08-02
CN107170716B (zh) 2022-05-27
US20180342443A1 (en) 2018-11-29
TW202127606A (zh) 2021-07-16
US10062638B2 (en) 2018-08-28
US20170263537A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
KR102645483B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP2022087155A (ja) 半導体装置
US8749035B2 (en) Lead carrier with multi-material print formed package components
KR102126009B1 (ko) 인쇄 형태의 단자 패드를 갖는 리드 캐리어
CN105720034B (zh) 引线框架、半导体装置
US20150194322A1 (en) Lead carrier with thermally fused package components
JP2014067750A (ja) 樹脂封止型半導体装置およびその製造方法
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
CN104465544A (zh) 半导体装置及其制造方法
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
KR20180002812A (ko) 리드 캐리어 구조, 그리고 이로부터 다이 부착 패드들 없이 형성되는 패키지들
US10109564B2 (en) Wafer level chip scale semiconductor package
JP7144157B2 (ja) 半導体装置およびその製造方法
US20130285223A1 (en) Method for manufacturing electronic devices
JP2003304000A (ja) 発光ダイオード用パッケージの製造方法
CN217239442U (zh) 封装器件和电子器件
US20220084980A1 (en) Packaged semiconductor device having improved reliability and inspectionability and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
A107 Divisional application of patent
GRNT Written decision to grant