TWI756078B - 半導體封裝件及半導體封裝件之製造方法 - Google Patents

半導體封裝件及半導體封裝件之製造方法 Download PDF

Info

Publication number
TWI756078B
TWI756078B TW110108964A TW110108964A TWI756078B TW I756078 B TWI756078 B TW I756078B TW 110108964 A TW110108964 A TW 110108964A TW 110108964 A TW110108964 A TW 110108964A TW I756078 B TWI756078 B TW I756078B
Authority
TW
Taiwan
Prior art keywords
semiconductor package
external connection
connection terminals
outer end
sealing member
Prior art date
Application number
TW110108964A
Other languages
English (en)
Other versions
TW202127606A (zh
Inventor
鈴原將文
Original Assignee
日商安靠科技日本公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商安靠科技日本公司 filed Critical 日商安靠科技日本公司
Publication of TW202127606A publication Critical patent/TW202127606A/zh
Application granted granted Critical
Publication of TWI756078B publication Critical patent/TWI756078B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Abstract

在此提供一種半導體封裝件及其製造方法，其改善外部連接端子之側表面之焊料濕潤性。半導體封裝件包含晶粒墊、多個外部連接端子、半導體晶片及密封材。多個外部連接端子配置於前述晶粒墊之周邊。半導體晶片配置於前述晶粒墊之上表面，且電性連接於前述多個外部連接端子。密封材掩埋前述晶粒墊、前述多個外部連接端子及前述半導體晶片，且露出前述多個外部連接端子之各個外側端部。半導體封裝件之特徵在於前述多個外部連接端子之各個外部連接端子於前述外側端部之側表面含有第一區域，且於前述第一區域施設鍍層。

Description

半導體封裝件及半導體封裝件之製造方法
本發明為關於一種半導體封裝件及半導體封裝件之製造方法。特別為關於QFN型半導體封裝件（Quad Flat Non-lead Package）及半導體封裝件之製造方法。
以往，攜帶電話或智慧型手機等之電子儀器中，已知有於引線框架（引線框架）上搭載IC晶片等之半導體裝置之半導體封裝件。一般而言，如此之半導體封裝件中，所採用之結構為經由黏著層將IC晶片等之半導體裝置黏著於引線框架上，且藉由使用密封體（密封用樹脂材料）覆蓋此半導體裝置，以保護半導體裝置。
近年來，開發有於半導體封裝件之四邊之側表面及下表面設置連接端子之QFN型半導體封裝件（Quad Flat Non-lead Package）（例如專利文獻1：日本專利公開案第2001-189410號公報）。
以往之QFN型半導體封裝件中，於連接端子之下表面施設鍍層。然而，連接端子之側表面並未施設鍍層，而露出銅（Cu）材料。因此，使用焊料將半導體封裝件搭載於印刷基板等時，連接端子之側表面之焊料濕潤性會低於下表面。因此，以往之半導體封裝件已知難以形成良好的圓角（fillet）。
有鑑於如此之問題，本發明之一實施型態之一目的在於提供一種半導體封裝件及其製造方法，其改善連接端子之側表面之焊料濕潤性。 根據本發明之一實施型態，所提供之半導體封裝件包含晶粒墊（die pad）、多個外部連接端子、半導體晶片及密封材。多個外部連接端子配置於前述晶粒墊之周邊。半導體晶片配置於前述晶粒墊之上表面，且電性連接於前述多個外部連接端子。密封材掩埋分別連結前述半導體晶片與前述多個外部連接端子之各個外部連接端子之多個接線（wire）、前述晶粒墊、前述多個外部連接端子及前述半導體晶片，且露出前述多個外部連接端子之各個外側端部。前述多個外部連接端子中之各個外部連接端子於前述外側端部之側表面含有第一區域，且於前述第一區域施設鍍層。
根據本發明之一實施型態，所提供之半導體封裝件之製造方法包含以下步驟。準備引線框架，其包含用以單片化成多個半導體封裝件之多個區域，前述區域中之各個區域含有晶粒墊、配置於前述晶粒墊之周邊之多個外部連接端子、連結於前述晶粒墊且連結前述多個外部連接端子之外側端部之第一連結部及連結前述多個外部連接端子之內側端部之第二連結部，其中前述第二連結部自上表面受到薄化。於前述引線框架之上表面之前述晶粒墊上配置半導體晶片，其電性連接於前述多個外部連接端子。形成密封材，其掩埋前述晶粒墊、前述多個外部連接端子及前述半導體晶片，且露出前述多個外部連接端子之各個外側端部。藉由模具加工去除前述多個外部連接端子與前述第一連結部之連結部分，以形成第一開口部。藉由對前述引線框架供給電流之電解鍍層處理，以於前述引線框架之露出區域形成鍍層。自前述引線框架之下表面形成用以分離前述多個外部連接端子及前述第二連結部之溝部。藉由模具加工以單片化成前述多個半導體封裝件。
根據本發明之一實施型態，所提供之半導體封裝件之製造方法包含以下步驟。準備引線框架，其包含用以單片化成多個半導體封裝件之多個區域，前述區域中之各個區域含有晶粒墊、配置於前述晶粒墊之周邊之多個外部連接端子及連結於前述晶粒墊且連結前述多個外部連接端子之外側端部之第一連結部，其中前述第一連結部具有第一開口部，其沿著前述多個外部連接端子之外側端部配置。於前述引線框架之上表面之前述晶粒墊上配置半導體晶片，其電性連接於前述多個外部連接端子。形成密封材，其掩埋前述晶粒墊、前述多個外部連接端子及前述半導體晶片，且露出前述多個外部連接端子之各個外側端部。藉由對前述引線框架供給電流之電解鍍層處理，以於前述引線框架之露出區域形成鍍層。藉由模具加工以單片化成前述多個半導體封裝件，且同時形成前述多個外部連接端子之各個外部連接端子，其之側表面具有前述第一開口部之側壁之一部分。
根據本發明之一實施型態，所提供之半導體封裝件之製造方法包含以下步驟。準備引線框架，其包含藉由切割線劃分且用以單片化成多個半導體封裝件之多個區域，前述多個區域中之各個區域含有晶粒墊、配置於前述晶粒墊之周邊之多個外部連接端子及連結於前述晶粒墊且連結前述多個外部連接端子之外側端部之第一連結部。於前述引線框架之上表面之前述晶粒墊上配置半導體晶片，其電性連接於前述多個外部連接端子。形成密封材，其掩埋前述晶粒墊、前述多個外部連接端子及前述半導體晶片，且露出前述多個外部連接端子之各個外側端部。藉由切削加工以薄化前述多個外部連接端子之各個外側端部之下表面之至少一部分。藉由對前述引線框架供給電流之電解鍍層處理，以於前述多個外部連接端子之露出區域形成鍍層。藉由切削加工以單片化成前述多個半導體封裝件。
根據本發明之一實施型態，所提供之半導體封裝件及其製造方法改善外部連接端子之側表面之焊料濕潤性。
以下，將參照圖式說明本發明之實施型態。然而，本發明能夠以多種相異態樣實施，而並非解釋成限定於以下所例示之實施型態之記載內容。此外，為了更明確地說明，相較於實際的態樣，圖式中針對各個部分之幅寬、厚度、形狀等雖有以模式之方式表達之情形，但僅為一範例，而並非用以限定本發明之解釋。而且，於本說明書及各個圖式中，關於已出現之圖而已於先前描述之元件，與其相同的元件將標記相同符號，且將適當省略詳細的說明。
於本說明書中，某些元件或區域為其他元件或區域之「上（或下）」之場合中，除非另有特別限制，否則不僅含有此些元件位於其他元件或區域之「正上方（或正下方）」之場合，亦可含有位於其他元件或區域之上方（或下方）之場合。換言之，亦可含有於其他元件或區域之上方（或下方）之間含有其他構成元件之場合。
以下將說明第一實施型態。
以下將說明半導體封裝件100之結構。
針對關於本實施型態之半導體封裝件100之結構，將參照圖式詳細說明。
圖1為說明關於本實施型態之半導體封裝件100之結構之立體圖。圖13為說明關於本實施型態之半導體封裝件100之結構之放大立體圖。此些圖式分別繪示自半導體封裝件100之上表面位置及下表面位置觀看之立體圖。於圖13中，放大繪示外部連接端子114之附近。關於本實施型態之半導體封裝件100為QFN型之半導體封裝件（Quad Non-Lead Package）。半導體封裝件100之下表面為矩形，沿其四邊配置有多個外部連接端子114（圖2），且露出多個外部接端子114之各個側表面114c及下表面114b。於外部連接端子114所露出之側表面114c及下表面114b施設鍍層122（圖2）。而且，於半導體封裝件100之下表面沿四邊配置四個溝部100a。四個溝部100a之各個溝部100a配置有彼此相鄰之七個外部連接端子114。
圖2為說明關於本實施型態之半導體封裝件100之結構之俯視圖及側視圖。圖3為說明關於本實施型態之半導體封裝件100之結構之俯視圖及剖面圖。圖4為說明關於本實施型態之半導體封裝件100之結構之下表面及剖面之放大圖。於此，於圖3之俯視圖中，為了說明被密封之半導體晶片116等元件，而切取密封材120之一部分再繪示。
關於本實施型態之半導體封裝件100包含晶粒墊104、多個外部連接端子114、半導體晶片116、多個接線118及密封材120。
晶粒墊104具有上表面、下表面及側表面。上表面及下表面配置於彼此實質上平行之平面上。於本實施型態中，例如由圖3或圖4可知，由於密封件120而無法由外部觀看晶粒墊104之上表面及側表面，且露出下表面。於所露出之晶粒墊104之下表面施設鍍層122。鍍層122之材料雖將於後詳述，但可使用亦可施設於外部連接端子114之側表面114c之鍍層122。
晶粒墊104之材料可使用具有優良的機械強度、導電率、導熱率、耐腐蝕性等之金屬材料。舉例而言，晶粒墊104之具體材料能夠使用銅（Cu）系材料。Cu系材料能夠例如使用將鐵（Fe）、磷（P）等添加於Cu之合金。或者亦可使用鐵（Fe）系材料。Fe系材料能夠例如使用將鎳（Ni）等添加於Fe之金屬。
例如由圖3可知，多個外部連接端子114配置於晶粒墊104之周邊。於本實施型態中，多個外部連接端子114之各個外部連接端子114如圖4所示，具有配置於接近晶粒墊104之位置之內側端部114d及比內側端部114d更遠離晶粒墊104之外側端部114e，且具有矩形之形狀。此外，外部連接端子114之俯視形狀並非限定於矩形。其他範利中，外側端部114a亦可具有凸狀。再者，亦可具有含曲線之形狀。
如圖4之剖面圖所示，多個外部接端子114之各個外部連接端子114具有上表面114a、下表面114b及側表面114c。上表面114a及下表面114b配置於彼此實質上平行之平面上。此外，於此之側表面114c為多個外部連接端子114之各個表面中除了上表面114a及下表面114b以外之表面。
多個外部連接端子114之各個外部連接端子114中，露出下表面114b及外側端部114e之側表面114c。於所露出之下表面114b施設鍍層122。所露出之外側端部114e之側表面114c含有第一區域114f。於本實施型態中，第一區域114f與外側端部114e之側表面114c相等。於第一區域114f施設鍍層122。鍍層122之材料可為用以改善焊料之濕潤性之金屬，且可為於用以搭載半導體封裝件100之印刷基板之配線等之外部配線與外部連接端子114之間具低電阻之金屬。具體的鍍層122之材料能夠例如使用錫（Sn），或者能夠例如使用將銀（Ag）、銅（Cu）、鉍（Bi）等之金屬添加於Sn之物質。
多個外部連接端子114雖將於後述之製造方法之說明中詳述，但因與晶粒墊104同樣地自同一引線框架102中切出，故可由與晶粒墊104相同之材料構成。
半導體晶片116配置於晶粒墊104之上表面，且電性連接於多個外部連接端子114。半導體晶片116配置成經由黏著劑（圖未繪示）而固定於上表面。於半導體晶片116之上部中設置有外部端子（圖未繪示），外部端子連接至半導體晶片116所含有之電子回路。此外，於本實施型態中，半導體封裝件100雖示範包含一個半導體晶片116之態樣，但並非限定於此，亦可包含至少一個半導體晶片116。
舉例而言，半導體晶片116能夠使用中央演算處理裝置（Central Processing Unit，CPU）、記憶體、微小電性機械系統（Micro Electro Mechanical Systems，MEMS）等。
多個接線118分別連結半導體晶片116與多個外部連接端子114之各外部連接端子114。接線118之材料可為必須持有導電性及連接性之材料。例如可使用金接線或銅接線。
密封材120掩埋晶粒墊104、多個外部連接端子114及半導體晶片116。再者，密封材120露出多個外部連接端子114之各個外側端部114e。
關於本實施型態之半導體封裝件100中，於多個外部連接端子114所露出之表面，鍍層122不僅施設於下表面114b，亦施設於外側端部114e之側表面114c。藉由具有如此之結構，可提升多個外部連接端子114之各個外側端部114e之側表面114c之焊料濕潤性。藉此，於藉由焊料而將半導體封裝件100搭載於印刷基板等基板時，能夠形成良好的圓角。
以下將說明半導體封裝件100之製造方法。
針對關於本實施型態之半導體封裝件100之製造方法，將參照圖式詳細說明。圖5A至圖5I為說明關於本實施型態之半導體封裝件100之製造方法之圖式。於此些圖式中，圖5A～圖5D、圖5F、圖5H為說明關於本實施型態之半導體封裝件100之製造方法之俯視圖及剖面圖。圖5G及圖5I分別為圖5F及圖5H之狀態中之下表面及剖面之放大圖。
首先，將詳細說明使用於與本實施型態有關之半導體封裝件100之製造方法之引線框架102之結構。
圖5A為使用於與本實施型態有關之半導體封裝件100之製造方法之引線框架102之俯視圖及剖面圖。引線框架102可由金屬板構成，且包含用以單片化成多個半導體封裝件100之多個區域A。
引線框架102具有上表面102a、下表面102b及側表面102c。上表面102a及下表面102b配置於彼此實質上平行之平面上。側表面102c為金屬板之表面內除了上表面102a及下表面102b以外之表面。引線框架102之厚度對應於金屬板之厚度，為100μm以上且為600μm以下。於本實施型態中，引線框架102之厚度假定為200μm。
構成引線框架102之金屬板之材料可使用具有優良的機械強度、導電率、導熱率、耐腐蝕性等之金屬材料。舉例而言，金屬板之具體材料能夠使用銅（Cu）系材料。Cu系材料能夠例如使用將Fe、磷（P）等添加於Cu之合金。或者亦可使用鐵（Fe）系材料。Fe系材料能夠例如使用將鎳（Ni）等添加於Fe之金屬。
金屬板藉由含有蝕刻加工或使用模具之沖壓加工之處理，而能夠加工成以下所說明之引線框架102。
多個區域A中之各個區域A含有晶粒墊104、多個外部連接端子114、第一連結部106及第二連結部108。
晶粒墊104具有矩形之俯視形狀，且配置於多個區域A中之各個區域A之略中央部。自矩形之晶粒墊104之四角隅之各個角隅延伸有第三連結部110，以連結至第一連結部106。
多個外部連接端子114配置於晶粒墊104之周邊。多個外部連接端子114之各個外部連接端子114具有配置於接近晶粒墊104之位置之內側端部114d及比內側端部114d更遠離晶粒墊104之外側端部114e。而且，於準備引線框架102之階段中，由於此內側端部114d連結至後述之第二連結部108，且此外側端部114e連結至後述之第一連結部106，故未露出兩端部之側表面。於本實施型態中，可配置二十八個外部連接端子114。
第一連結部106沿多個區域A之邊界配置。換言之，第一連結部106於引線框架102中被佈置為網格狀。因此，於多個區域A中之各個區域A中，沿矩形之此領域A之四邊配置。
第一連結部106連結至晶粒墊104。如前所述，自矩形之晶粒墊104之四角隅放射狀延伸有第三連結部110，以連結至第一連結部106。
第一連結部106連接多個外部連接端子114之外側端部114e。換言之，多個外部連接端子114以其外側端部114e連結至第一連結部106。於本實施型態中，配置於區域A之四邊之各個第一連結部106之連結七個外部連接端子114。因此，於區域A之周圍連結二十八個外部連接端子114。
第二連結部108連接多個外部連接端子114之內側端部114d。換言之，多個外部連接端子114以其內側端部114d連結至第二連結部108。第二連結部108配置於晶粒墊104之周圍，且連結至第三連結部110。
[0044]   於本實施型態中，第二連結部108沿矩形之晶粒墊104之周邊配置，且一起連結於相鄰之第三連結部110。連結相鄰第三連結部110之各個第二連結部108連接於七個外部連接端子114之內側端部114d。
[0045]   相對於構成引線框架102之金屬板之厚度，第二連結部108受到薄化。於本實施型態中，第二連結部108自上表面102a或下表面102b之任一表面（本實施型態中為上表面102a）受到薄化。第二連結部108例如薄化為100 μm。
關於本實施型態之引線框架102所具有之各個結構，為彼此物理性地且電性地相互連結。
以上，針對使用於與本實施型態有關之半導體封裝件100之製造方法之引線框架102之結構已進行說明。接下來，將針對關於本實施型態之半導體封裝件100之製造方法進行詳細說明。
首先，準備上述之引線框架102（圖5A）。
接下來，於引線框架102之上表面102a之晶粒墊104上配置半導體晶片116。半導體晶片116電性連接於多個外部連接端子114。於本實施型態中，半導體晶片116及多個外部連接端子114之各個外部連接端子114藉由接線118連結（圖5B）。
接下來，形成密封材120，以掩埋晶粒墊104、多個外部連接端子114及半導體晶片116（圖5C）。密封材120露出多個外部連接端子114之各個外側端部114e。
於本實施型態中之密封材120之形成之步驟中，可掩埋接近引線框架102之上表面102a之位置之一部分，而露出下表面102b。換言之，多個區域A之各個區域A中，可露出多個外部連接端子114之上表面114a之一部分、第一連結部106之上表面、晶粒墊104之下表面、多個外部連接端子114之下表面114b、第一連結部106之下表面及第二連結部108之下表面。
密封件120之形成可使用模具進行。以圖5B之狀態設置於模具之內部，藉由將密封材以高壓擠入金型內部，而填充模具內部之空間。密封材120能夠使用熱硬化性樹脂。熱硬化性樹脂能夠例如使用環氧（epoxy）系樹脂。
接下來，形成第一開口部100b（圖5D及圖5E）。第一開口部100b至少貫通引線框架102，以去除多個外部連接端子114與第一連結部106之連結部分。藉此露出多個外部連接端子114之外側端部114e之側表面114c。於此，第一開口部100b之側壁之形狀對應於多個外部連接端子114之外側端部114e之側表面114c之形狀。第一開口部100b能夠藉由模具加工而形成。模具加工能夠使用藉由具有指定圖案之模具之加壓加工。
於本實施型態中，於多個區域A之各個區域A之四個位置形成溝狀之第一開口部100b。換言之，沿區域A之四邊之各邊形成溝狀之第一開口部100b。
而且，於本實施型態中，第一開口部100b之形狀雖例示為矩形，但並非限定於此。如前所述，由於第一開口部100b之側壁之形狀對應於多個外部連接端子114之外側端部114e之側表面之形狀，故亦可選擇第一開口部100b之形狀對應於指定之多個外部連接端子114之外側端部114e之側表面114c之形狀。舉例而言，多個外部連接端子114之外側端部114e之側表面114c亦可具有凸狀形狀。更甚者，亦可具有含曲線之形狀。
接下來，對引線框架102供給電流以實施電解鍍層處理（圖5F及圖5G）。藉此，於引線框架102之露出區域形成鍍層122。
鍍層122之材料鍍層122之材料可為用以改善焊料之濕潤性之金屬，且可為於用以搭載半導體封裝件100之印刷基板之配線等之外部配線與外部連接端子114之間具低電阻之金屬。具體的鍍層122之材料能夠例如使用錫（Sn），或者能夠例如使用將銀（Ag）、銅（Cu）、鉍（Bi）等之金屬添加於Sn之物質。
於前述之工程中，藉由形成第一開口部100b，而去除多個外部連接端子114與第一連結部106之連結部分。然而，多個外部連接端子114之各個外部連接端子114仍經由第二連結部108連結至引線框架102。因此，於此電解鍍層處理中，亦能夠對多個外部連接端子114供給電流，以對於所露出之區域實施電解鍍層處理。
於此，由於露出多個外部連接端子114之上表面114a之一部分、第一連結部106之上表面、晶粒墊104之下表面、多個外部連接端子114之外側端部114e之側表面114c、多個外部連接端子114之下表面114b、第一連結部106之下表面及第二連結部108之下表面，故於此些區域形成鍍層122。於此，藉由形成第一該口部100b，而於多個外部連接端子114之外側端部114e之側表面114c形成鍍層122。
於以往之半導體封裝件之製造方法中，由於並未含有形成如本實施型態之第一開口部之工程，故並未於外部連接端子之外側端部之側表面形成鍍層。
接下來，自引線框架102之下表面形成溝部100a，以分離多個外部連接端子114與第二連結部108（圖5H及圖5I）。溝部100a具有底部且並未貫穿引線框架102。溝部100a之深度為貫穿受到薄化之第二連結部108即可。藉此分離多個外部連接端子114之各個外部連接端子114。
溝部100a能夠藉由切削加工而形成。此切削加工步驟所適用之切削加工能夠例如為使用切割鋸之切削加工。使用切割鋸之切削加工中，於高速旋轉鑽石製圓形刃之切割刀片（dicing blade）之同時，還以純水冷卻且沖洗切削屑以進行切削。
於本實施型態中，沿半導體封裝件100之下表面之四邊於四個位置形成溝部100a。更甚者，於本實施型態中，藉由切削加工完全去除第二連結部108。然而，此切削加工分離多個外部連接端子114之各個外部連接端子114即可，不必完全去除第二連結部108。
接下來，藉由模具加工而單片化成多個半導體封裝件100。藉由以上工程，而能夠得到圖1至圖4所示之關於本實施型態之半導體封裝件100。
以上，針對與本實施型態有關之半導體封裝件100之製造方法已進行說明。根據與本實施型態有關之半導體封裝件100之製造方法，亦能夠於外部連接端子114所露出之外側端部114e之側表面114c形成鍍層122。因此，所提供之半導體封裝件100能夠改善外部連接端子114之外側端部114e之側表面114c之焊料濕潤性。
以下將說明第二實施型態。
以下將說明半導體封裝件200之結構。
針對關於本實施型態之半導體封裝件200之結構，將參照圖式詳細說明。
圖14為說明關於本實施型態之半導體封裝件200之結構之放大立體圖。此圖式分別為自半導體封裝件200之上表面位置及下表面位置觀看之立體圖，且放大繪示外部連接端子114之附近。圖6為說明關於本實施型態之半導體封裝件200之結構之俯視圖及側視圖。圖7為說明關於本實施型態之半導體封裝件200之結構之俯視圖及剖面圖。圖8為說明關於本實施型態之半導體封裝件200之結構之下表面及剖面之放大圖。於此，於圖7之俯視圖中，為了說明被密封之半導體晶片116等元件，而切取密封材120之一部分再繪示。
於以下之說明中，針對與關於第一實施型態之半導體封裝件100共通之結構元件，將省略其說明，而以相異點為中心進行說明。
關於本實施型態之半導體封裝件200與關於第一實施型態之半導體封裝件100相比，外部連接端子114之結構相異。具體而言，例如圖6及圖7所示，關於本實施型態之半導體封裝件200中，多個外部連接端子114之各個外部連接端子114於外側端部114e之側表面具有凸部114g。凸部114g凸出於密封材120所占據之區域之模造線120a之外側。凸部114g之上表面及下表面分別配置於與外部連接端子114之上表面114a及下表面114b實質上相同之平面上。施設有鍍層122之第一區域114f含有凸部114g之頂部114h。於本實施型態中，第一區域114f與凸部114g之頂部114h相等。
關於本實施型態之半導體封裝件200中，於多個外部連接端子114所露出之表面，鍍層122不僅施設於下表面114b，亦施設於外側端部114e之側表面114c之一部分。藉由具有如此之結構，可提升多個外部連接端子114之各個外側端部114e之側表面114c之焊料濕潤性。藉此，於藉由焊料而將半導體封裝件200搭載於印刷基板等基板時，能夠形成良好的圓角。
以下將說明半導體封裝件200之製造方法。
針對關於本實施型態之半導體封裝件200之製造方法，將參照圖式詳細說明。圖9A至圖9E為說明關於本實施型態之半導體封裝件200之製造方法之圖式。於此些圖式中，圖9A～圖9D為說明關於本實施型態之半導體封裝件200之製造方法之俯視圖及剖面圖。圖9E為圖9D之狀態中之下表面及剖面之放大圖。
首先，將詳細說明使用於與本實施型態有關之半導體封裝件200之製造方法之引線框架202之結構。
圖9A為使用於與本實施型態有關之半導體封裝件200之製造方法之引線框架202之俯視圖及剖面圖。引線框架202可由金屬板構成，且包含用以單片化成多個半導體封裝件200之多個區域A。
關於構成引線框架202之金屬板之厚度及材料，可與第一實施型態中所說明之內容相同。
金屬板藉由含有蝕刻加工或使用模具之沖壓加工之處理，而能夠加工成以下所說明之引線框架202。
多個區域A中之各個區域A含有晶粒墊104、多個外部連接端子114及第一連結部106。
於此，關於晶粒墊104及多個外部連接端子114之結構，可與第一實施型態中所說明之內容相同。以下將說明關於第一連結部106之結構之相異點。
關於本實施型態之引線框架202中，第一連結部106具有延多個外部連接端子114之外側端部114e配置之第一開口部106a。再者，於本實施型態中，於多個區域A之各個區域A之四個位置配置溝狀之第一開口部106a。換言之，沿區域A之四邊之各邊配置溝狀之第一開口部106a。
關於各個第一開口部106a之配置，於第一連結部106中，第一開口部106a之側壁可配置成盡可能接近於多個外部連接端子114。另一方面，由保持第一連結部106與多個外部連接端子114之連結部分之強度之觀點看來，可因此設置成具有充分的距離。
關於本實施型態之引線框架202所具有之各個結構，為彼此物理性地且電性地相互連結。
以上，針對使用於與本實施型態有關之半導體封裝件200之製造方法之引線框架202之結構已進行說明。接下來，將針對關於本實施型態之半導體封裝件200之製造方法進行詳細說明。
首先，準備上述之引線框架202（圖9A）。
接下來，於引線框架202之上表面102a之晶粒墊104上配置半導體晶片116。半導體晶片116電性連接於多個外部連接端子114。於本實施型態中，半導體晶片116及多個外部連接端子114之各個外部連接端子114藉由接線118連結（圖9B）。
接下來，形成密封材120，以掩埋晶粒墊104、多個外部連接端子114及半導體晶片116（圖9C）。密封材120露出多個外部連接端子114之各個外側端部114e。密封材120之形成可藉由模具加工進行。
接下來，對引線框架202供給電流以實施電解鍍層處理（圖9D及圖9E）。藉此，於引線框架202之露出區域形成鍍層122。
接下來，藉由模具加工而單片化成多個半導體封裝件200。同時，形成多個外部連接端子114之各個外部連接端子114，其中各個外部連接端子114之側表面具有第一開口部106a之側壁之一部分。於藉由模具加工之單片化之步驟中，能夠使用藉由具有指定圖案之模具之加壓加工，而沿圖9E所示之圖案200a切斷。於此，第一開口部106a之側壁之形狀對應於多個外部連接端子114之外側端部114e之側表面114c之形狀。藉由以上工程，而能夠得到圖6至圖8所示之關於本實施型態之半導體封裝件200。
此外，於本實施型態中，第一開口部106a之形狀雖例示為矩形，但並非限定於此。如前所述，由於第一開口部106a之側壁之形狀對應於多個外部連接端子114之外側端部114e之側表面之形狀，故亦可選擇第一開口部106a之形狀對應於指定之多個外部連接端子114之外側端部114e之側表面114c之形狀。舉例而言，多個外部連接端子114之外側端部114e之側表面114c亦可具有半橢圓狀、三角型等之凸狀。
以上，針對與本實施型態有關之半導體封裝件200之製造方法已進行說明。根據與本實施型態有關之半導體封裝件200之製造方法，亦能夠於外部連接端子114所露出之外側端部114e之側表面114c形成鍍層122。因此，所提供之半導體封裝件200能夠改善外部連接端子114之外側端部114e之側表面114c之焊料濕潤性。
以下將說明第三實施型態。
以下將說明半導體封裝件300之結構。
針對關於本實施型態之半導體封裝件300之結構，將參照圖式詳細說明。
圖15為說明關於本實施型態之半導體封裝件300之結構之放大立體圖。此圖式分別為自半導體封裝件300之上表面位置及下表面位置觀看之立體圖，且放大繪示外部連接端子114之附近。圖10為說明關於本實施型態之半導體封裝件300之結構之仰視圖及側視圖。圖11為說明關於本實施型態之半導體封裝件300之結構之俯視圖及剖面圖。於此，於圖11之俯視圖中，為了說明被密封之半導體晶片116等元件，而切取密封材120之一部分再繪示。此外，於本實施型態中，雖例示說明藉由整塊模造方式之半導體封裝件300之結構及製造方法，但亦能夠適用於第一實施型態及第二實施型態所例示之單片模造方式。
於以下之說明中，針對與關於第一實施型態之半導體封裝件100共通之結構元件，將省略其說明，而以相異點為中心進行說明。
關於本實施型態之半導體封裝件300與關於第一實施型態之半導體封裝件100相比，相異點在於多個外部連接端子114之各個外部連接端子114於外側端部114e之側表面114c具有錐部114i，且施設有鍍層122之第一區域114f含有此錐部114i。於本實施型態中，第一區域114f與錐部114i相等。
以下將說明半導體封裝件300之製造方法。
針對關於本實施型態之半導體封裝件300之製造方法，將參照圖式詳細說明。圖12A至圖12E為說明關於本實施型態之半導體封裝件300之製造方法之俯視圖及剖面圖。
首先，將詳細說明使用於與本實施型態有關之半導體封裝件300之製造方法之引線框架302之結構。
圖12A為使用於與本實施型態有關之半導體封裝件300之製造方法之引線框架302之俯視圖及剖面圖。引線框架302可由金屬板構成，且包含藉由切割線302d劃分且用以單片化成多個半導體封裝件300之多個區域A。
關於構成引線框架302之金屬板之厚度及材料，可與第一實施型態中所說明之內容相同。
金屬板藉由含有蝕刻加工或使用模具之沖壓加工之處理，而能夠加工成以下所說明之引線框架302。
多個區域A中之各個區域A含有晶粒墊104、多個外部連接端子114及第一連結部106。
於此，關於晶粒墊104、多個外部連接端子114及第一連結部106之結構，由於與第一實施型態中所說明之內容相同，而將省詳細的說明。
關於本實施型態之引線框架302所具有之各個結構，為彼此物理性地且電性地相互連結。
以上，針對使用於與本實施型態有關之半導體封裝件300之製造方法之引線框架302之結構已進行說明。接下來，將針對關於本實施型態之半導體封裝件300之製造方法進行詳細說明。
首先，準備上述之引線框架302（圖12A）。
接下來，於引線框架302之上表面302a之晶粒墊104上配置半導體晶片116。半導體晶片116電性連接於多個外部連接端子114。於本實施型態中，半導體晶片116及多個外部連接端子114之各個外部連接端子114藉由接線118連結（圖12B）。
接下來，形成密封材120，以掩埋晶粒墊104、多個外部連接端子114及半導體晶片116（圖12C）。密封材120露出多個外部連接端子114之各個下表面114b。密封材120之形成可藉由模具加工進行。
接下來，藉由切削加工以薄化多個外部連接端子114之各個外側端部114e之下表面1114b之至少一部分（圖12D）。
於本實施型態中，於底部區域形成含有切割線302d之溝部302e，藉此形成受到薄化之區域。溝部302e具有傾斜的側壁。藉由此傾斜的側壁，溝部302e之開口邊緣於俯視時可配置於底部之外側。
接下來，對引線框架302供給電流以實施電解鍍層處理。藉此，於引線框架302之露出區域形成鍍層122（圖12E）。
接下來，藉由切削加工而單片化成多個半導體封裝件300。藉由以上工程，而能夠得到圖10及圖11所示之關於本實施型態之半導體封裝件300。
此時，由於切割線302d配置於溝部302e之底部內，故不會切削至溝部302e之傾斜側壁而會使其殘存。藉此，能夠形成於外側端部114e具有錐部114i之外部連接端子114。
以上，針對與本實施型態有關之半導體封裝件300之製造方法已進行說明。根據與本實施型態有關之半導體封裝件300之製造方法，亦能夠於外部連接端子114所露出之外側端部114e之側表面114c形成鍍層122。因此，所提供之半導體封裝件300能夠改善外部連接端子114之外側端部114e之側表面114c之焊料濕潤性。
以上，已藉由本發明之較佳實施型態說明關於半導體封裝件及半導體封裝件之製造方法。然而，此些不過為單純之例示，而並非將本發明之技術範圍限定於此。實際上，本領域業者於未脫離申請專利範圍中所請求之本發明之要旨之情況下，亦能夠有各種變更。因此，此些變更亦當然應解釋為屬於本發明之技術範圍。
100、200、300:半導體封裝件 100a:溝部 100b:第一開口部 102、202、302:引線框架 102a:上表面 102b:下表面 102c:側表面 104:晶粒墊 104a:上表面 104b:下表面 104c:側表面 106:第一連結部 106a:第一開口部 108:第二連結部 110:第三連結部 114:外部連接端子 114a:上表面 114b:下表面 114c:側表面 114d:內側端部 114e:外側端部 114f:第一區域 114g:凸部 114h:頂部 114i:錐部 116:半導體晶片 118:接線 120:密封材 120a:模造線 122:鍍層 200a:圖案 302a:上表面 302d:切割線 302e:溝部 A:區域
[圖1]為說明關於本發明之一實施型態之半導體封裝件之結構之立體圖。
[圖2]為說明關於本發明之一實施型態之半導體封裝件之結構之俯視圖及側視圖。
[圖3]為說明關於本發明之一實施型態之半導體封裝件之結構之俯視圖及剖面圖。
[圖4]為說明關於本發明之一實施型態之半導體封裝件之結構之仰視圖及剖面之放大圖。
[圖5A]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖5B]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖5C]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖5D]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖5E]為說明關於本發明之一實施型態之半導體封裝件之製造方法之仰視圖及剖面之放大圖。
[圖5F]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖5G]為說明關於本發明之一實施型態之半導體封裝件之製造方法之仰視圖及剖面之放大圖。
[圖5H]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖5I]為說明關於本發明之一實施型態之半導體封裝件之製造方法之仰視圖及剖面之放大圖。
[圖6]為說明關於本發明之一實施型態之半導體封裝件之結構之俯視圖及側視圖。
[圖7]為說明關於本發明之一實施型態之半導體封裝件之結構之俯視圖及剖面圖。
[圖8]為說明關於本發明之一實施型態之半導體封裝件之結構之下表面及剖面之放大圖。
[圖9A]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖9B]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖9C]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖9D]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖9E]為說明關於本發明之一實施型態之半導體封裝件之製造方法之仰視圖及剖面之放大圖。
[圖10]為說明關於本發明之一實施型態之半導體封裝件之結構之仰視圖及剖面圖。
[圖11]為說明關於本發明之一實施型態之半導體封裝件之結構之下表面及剖面之放大圖。
[圖12A]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖12B]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖12C]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖12D]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖12E]為說明關於本發明之一實施型態之半導體封裝件之製造方法之俯視圖及剖面圖。
[圖13]為說明關於本發明之一實施型態之半導體封裝件之結構之放大立體圖。
[圖14]為說明關於本發明之一實施型態之半導體封裝件之結構之放大立體圖。
[圖15]為說明關於本發明之一實施型態之半導體封裝件之結構之放大立體圖。
100:半導體封裝件
100a:溝部
104:晶粒墊
120:密封材
114a:上表面
114b:下表面
114c:側表面

Claims (20)

  1. 一種半導體封裝件，包括：引線框架，該引線框架包括多個外部連接端子；半導體裝置，該半導體裝置耦接到所述多個外部連接端子；密封部件，該密封部件覆蓋所述多個外部連接端子和該半導體裝置，其中：外側端部具有曝露於該密封部件的外部的下表面；並且在該導體封裝件的第一封裝側處：該密封部件的第一側壁以及該外側端部的外側表面是沿著第一平面；並且該密封部件的第二側壁是沿著第二平面；以及導電層，該導電層在該外側端部的多個表面上。
  2. 如請求項1所述之半導體封裝件，其中：該外側端部的所述多個表面包括下表面和該外側端部的該外側表面；並且該導電層完全覆蓋該外側端部的該外側表面。
  3. 如請求項1所述之半導體封裝件，其中：該外側端部包括上表面，所述上表面曝露於該密封部件的外部；並且該外側端部的所述多個表面包括所述下表面、該外側表面以及該外側端部的上表面。
  4. 如請求項1所述之半導體封裝件，其中：該第二側壁是從該第一側壁而階梯式的向內。
  5. 如請求項1所述之半導體封裝件，其進一步包括：溝槽，該溝槽被設置在該密封部件的下表面鄰接該外部連接端子的內側端部。
  6. 如請求項1所述之半導體封裝件，其進一步包括： 晶粒墊；其中該半導體裝置附接到該晶粒墊的上表面，並且該導電層進一步被設置在該晶粒墊的下表面上。
  7. 如請求項1所述之半導體封裝件，其中：該導電層包括鍍層。
  8. 如請求項1所述之半導體封裝件，其中：該導電層包括電鍍層。
  9. 如請求項1所述之半導體封裝件，其中：在該導體封裝件的第一封裝側處：該密封部件的第三側壁以及該外側端部的上表面的外部上表面是沿著第三平面，該第三側壁在所述第一側壁和所述第二側壁之間延伸。
  10. 如請求項9所述之半導體封裝件，其中：該外側端部的所述多個表面包括所述下表面、該外側表面以及該外側端部的該上表面。
  11. 如請求項9所述之半導體封裝件，其中：該第三平面垂直於該第一平面。
  12. 如請求項1所述之半導體封裝件，其進一步包括：晶粒墊；溝槽，該溝槽設置在該密封部件的下表面而鄰接所述多個外部連接端子的內側端部，其中：該溝槽與該晶粒墊是橫向分隔開。
  13. 如請求項12所述之半導體封裝件，其中：該導電層設置在該晶粒墊的下表面上方。
  14. 一種半導體封裝件，包括：引線框架，該引線框架至少包括第一外部連接端子；半導體裝置，該半導體裝置藉由第一互連件來耦接到所述第一外部連接端子；密封部件，該密封部件覆蓋該第一外部連接端子和該半導體裝置；以及導電層；其中：所述第一外部連接端子包括：下末端，其從該密封部件曝露；以及外側端部，該外側端部具有側末端，該側末端從該密封部件曝露；該導電層完全覆蓋該側末端；並且該第一互連件是對於所述第一外部連接端子的唯一內部附接件。
  15. 如請求項14所述之半導體封裝件，其進一步包括：溝槽，該溝槽設置在該密封部件的下表面而鄰接所述第一外部連接端子的內側端部，其中：該外側端部實質上與該密封部件的邊緣共平面。
  16. 如請求項14所述之半導體封裝件，其進一步包括：晶粒墊，其中該半導體裝置附接到該晶粒墊的上表面，並且其中：該導電層進一步設置在該晶粒墊的下表面上；該引線框架包括多個外部連接端子，所述多個外部連接端子包括所述第一外部連接端子；並且所述多個外部連接端子分布在該晶粒墊的每個側邊。
  17. 如請求項16所述之半導體封裝件，其進一步包括：溝槽，該溝槽設置在該密封部件的下表面而鄰接所述第一外部連接端子的 內側端部，其中：該溝槽與該晶粒墊的邊緣是橫向分隔開。
  18. 如請求項14所述之半導體封裝件，其中：該導電層包括鍍層。
  19. 如請求項14所述之半導體封裝件，其進一步包括：該導電層包括電鍍層。
  20. 如請求項14所述之半導體封裝件，其中：在該半導體封裝件的第一封裝側：該密封部件的第一側壁和該外側端部的該密封部件是沿著第一平面；並且該密封部件的第二側壁是沿著第二平面。
TW110108964A 2016-03-08 2017-02-15 半導體封裝件及半導體封裝件之製造方法 TWI756078B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016044341A JP6840466B2 (ja) 2016-03-08 2016-03-08 半導体パッケージ及び半導体パッケージの製造方法
JP2016-044341 2016-03-08

Publications (2)

Publication Number Publication Date
TW202127606A TW202127606A (zh) 2021-07-16
TWI756078B true TWI756078B (zh) 2022-02-21

Family

ID=59788621

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110108964A TWI756078B (zh) 2016-03-08 2017-02-15 半導體封裝件及半導體封裝件之製造方法
TW106104969A TWI724104B (zh) 2016-03-08 2017-02-15 半導體封裝件及半導體封裝件之製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106104969A TWI724104B (zh) 2016-03-08 2017-02-15 半導體封裝件及半導體封裝件之製造方法

Country Status (5)

Country Link
US (4) US10062638B2 (zh)
JP (1) JP6840466B2 (zh)
KR (2) KR102645483B1 (zh)
CN (2) CN107170716B (zh)
TW (2) TWI756078B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US10199311B2 (en) * 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US10930581B2 (en) * 2016-05-19 2021-02-23 Stmicroelectronics S.R.L. Semiconductor package with wettable flank
CN108198761B (zh) * 2017-12-29 2020-06-09 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198790B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN108206170B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108109972B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198804B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN108198797B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
US10600725B2 (en) 2018-05-29 2020-03-24 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module having a grooved clip frame
US11127661B2 (en) * 2018-06-13 2021-09-21 Tongfu Microelectronics Co., Ltd. Semiconductor chip package method and semiconductor chip package device
CN110120376B (zh) * 2019-04-30 2021-07-06 深圳市广和通无线股份有限公司 无针脚模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289756A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008112961A (ja) * 2006-10-04 2008-05-15 Rohm Co Ltd 半導体装置の製造方法および半導体装置
TW201216416A (en) * 2010-10-12 2012-04-16 Powertech Technology Inc Semiconductor package with reinforced base
TW201448127A (zh) * 2013-02-12 2014-12-16 Seiko Instr Inc 樹脂密封型半導體裝置及其製造方法
TW201546987A (zh) * 2014-03-19 2015-12-16 Seiko Instr Inc 半導體裝置及其製造方法
CN105261605A (zh) * 2014-07-09 2016-01-20 新光电气工业株式会社 引线框架、半导体装置以及引线框架的制造方法
US20160254214A1 (en) * 2014-03-27 2016-09-01 Renesas Electronics Corporaton Method of manufacturing semiconductor device and semiconductor device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JP3877409B2 (ja) * 1997-12-26 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP4362163B2 (ja) * 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP3878781B2 (ja) 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4308528B2 (ja) * 2001-01-31 2009-08-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP4243270B2 (ja) * 2001-12-14 2009-03-25 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
JP3915794B2 (ja) * 2003-04-02 2007-05-16 ヤマハ株式会社 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
JP3994095B2 (ja) * 2004-06-23 2007-10-17 ローム株式会社 面実装型電子部品
US7608916B2 (en) * 2006-02-02 2009-10-27 Texas Instruments Incorporated Aluminum leadframes for semiconductor QFN/SON devices
WO2008129601A1 (ja) * 2007-04-05 2008-10-30 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
CN104465414B (zh) * 2009-07-06 2017-08-15 瑞萨电子株式会社 半导体器件的制造方法
JP2012227445A (ja) * 2011-04-21 2012-11-15 Renesas Electronics Corp 半導体装置及びその製造方法
JP5824402B2 (ja) * 2012-04-02 2015-11-25 株式会社巴川製紙所 半導体装置製造用マスクシート及びそれを用いた半導体装置の製造方法
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8890301B2 (en) * 2012-08-01 2014-11-18 Analog Devices, Inc. Packaging and methods for packaging
JP6121692B2 (ja) * 2012-11-05 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6125209B2 (ja) * 2012-11-19 2017-05-10 株式会社ジェイデバイス 半導体装置及びその製造方法
US9773722B1 (en) * 2014-05-07 2017-09-26 UTAC Headquarters Pte. Ltd. Semiconductor package with partial plating on contact side surfaces
DE102015000063A1 (de) * 2015-01-12 2016-07-14 Micronas Gmbh IC-Gehäuse

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289756A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008112961A (ja) * 2006-10-04 2008-05-15 Rohm Co Ltd 半導体装置の製造方法および半導体装置
TW201216416A (en) * 2010-10-12 2012-04-16 Powertech Technology Inc Semiconductor package with reinforced base
TW201448127A (zh) * 2013-02-12 2014-12-16 Seiko Instr Inc 樹脂密封型半導體裝置及其製造方法
TW201546987A (zh) * 2014-03-19 2015-12-16 Seiko Instr Inc 半導體裝置及其製造方法
US20160254214A1 (en) * 2014-03-27 2016-09-01 Renesas Electronics Corporaton Method of manufacturing semiconductor device and semiconductor device
CN105261605A (zh) * 2014-07-09 2016-01-20 新光电气工业株式会社 引线框架、半导体装置以及引线框架的制造方法

Also Published As

Publication number Publication date
JP6840466B2 (ja) 2021-03-10
KR20240035419A (ko) 2024-03-15
US20180342443A1 (en) 2018-11-29
US20200152555A1 (en) 2020-05-14
US20220254704A1 (en) 2022-08-11
CN107170716B (zh) 2022-05-27
US10062638B2 (en) 2018-08-28
CN114843240A (zh) 2022-08-02
TWI724104B (zh) 2021-04-11
CN107170716A (zh) 2017-09-15
US10559523B2 (en) 2020-02-11
KR102645483B1 (ko) 2024-03-08
US11322431B2 (en) 2022-05-03
TW201801260A (zh) 2018-01-01
TW202127606A (zh) 2021-07-16
JP2017162903A (ja) 2017-09-14
US20170263537A1 (en) 2017-09-14
US11887915B2 (en) 2024-01-30
KR20170104926A (ko) 2017-09-18

Similar Documents

Publication Publication Date Title
TWI756078B (zh) 半導體封裝件及半導體封裝件之製造方法
US7405468B2 (en) Plastic package and method of fabricating the same
US9281218B2 (en) Method of producing a semiconductor package
JP2022087155A (ja) 半導体装置
US10199311B2 (en) Leadless semiconductor packages, leadframes therefor, and methods of making
US10304798B2 (en) Semiconductor packages with leadframes and related methods
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
CN205609512U (zh) 半导体封装体
US8994156B2 (en) Semiconductor device packages with solder joint enhancement elements
US10109564B2 (en) Wafer level chip scale semiconductor package
JP6505540B2 (ja) 半導体装置及び半導体装置の製造方法
JP2019160882A (ja) 半導体装置およびその製造方法
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
US11710684B2 (en) Package with separate substrate sections
JP2013254984A (ja) 半導体装置
KR20240057082A (ko) 반도체 패키지 및 그 제조 방법
JP2020080396A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法