JP2017162903A - 半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2017162903A
JP2017162903A JP2016044341A JP2016044341A JP2017162903A JP 2017162903 A JP2017162903 A JP 2017162903A JP 2016044341 A JP2016044341 A JP 2016044341A JP 2016044341 A JP2016044341 A JP 2016044341A JP 2017162903 A JP2017162903 A JP 2017162903A
Authority
JP
Japan
Prior art keywords
external connection
connection terminals
semiconductor package
die pad
outer end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016044341A
Other languages
English (en)
Other versions
JP6840466B2 (ja
Inventor
将文 鈴原
Masafumi Suzuhara
将文 鈴原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Japan Inc
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Priority to JP2016044341A priority Critical patent/JP6840466B2/ja
Priority to TW106104969A priority patent/TWI724104B/zh
Priority to TW110108964A priority patent/TWI756078B/zh
Priority to KR1020170024946A priority patent/KR102645483B1/ko
Priority to CN201710115495.6A priority patent/CN107170716B/zh
Priority to CN202210497123.5A priority patent/CN114843240A/zh
Priority to US15/446,426 priority patent/US10062638B2/en
Publication of JP2017162903A publication Critical patent/JP2017162903A/ja
Priority to US16/053,965 priority patent/US10559523B2/en
Priority to US16/745,920 priority patent/US11322431B2/en
Application granted granted Critical
Publication of JP6840466B2 publication Critical patent/JP6840466B2/ja
Priority to US17/729,183 priority patent/US11887915B2/en
Priority to KR1020240030599A priority patent/KR20240035419A/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】外部接続端子の側面の半田の濡れ性が改善された半導体パッケージ及びその製造方法を提供する。
【解決手段】ダイパッドと、前記ダイパッドの周辺に配置された複数の外部接続端子と、前記ダイパッドの上面に配置され、前記複数の外部接続端子と電気的に接続された半導体チップと、前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材とを備え、前記複数の外部接続端子の各々は、前記外側端部の側面は第１領域を含み、前記第１領域にはめっきが施されていることを特徴とする半導体パッケージである。
【選択図】図１

Description

本発明は、半導体パッケージ及び半導体パッケージの製造方法に関する。特に、ＱＦＮタイプの半導体パッケージ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ Ｐａｃｋａｇｅ）及び半導体パッケージの製造方法に関する。
従来、携帯電話やスマートフォン等の電子機器において、リードフレーム上にＩＣチップ等の半導体装置を搭載する半導体パッケージが知られている。このような半導体パッケージは、一般的には、リードフレーム上に接着層を介してＩＣチップ等の半導体装置を接着し、その半導体装置を封止体（封止用樹脂材料）で覆って、半導体装置を保護する構造を採用している。
近年、半導体パッケージの４辺の側面及び下面に接続端子を設けるＱＦＮタイプの半導体パッケージ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ Ｐａｃｋａｇｅ）が開発されている（例えば特許文献１）。
特開２００１−１８９４１０号公報
従来ＱＦＮ型の半導体パッケージは、接続端子の下面にめっきが施されている。一方、接続端子の側面はめっきが施されておらず、Ｃｕ（銅）が露出している。よって、プリント基板等に半田を用いて半導体パッケージを搭載する際、接続端子の側面は下面に比べて半田の濡れ性が低下する。そのため、従来の半導体パッケージでは、良好なフィレットを形成することが困難であることがわかった。
このような問題に鑑み、本発明の一実施形態は、接続端子の側面の半田の濡れ性が改善された半導体パッケージ及びその製造方法を提供することを目的とする。
本発明の一実施形態によれば、ダイパッドと、前記ダイパッドの周辺に配置された複数の外部接続端子と、前記ダイパッドの上面に配置され、前記複数の外部接続端子と電気的に接続された半導体チップと、前記半導体チップ及び前記複数の外部接続端子の各々を結線する複数のワイヤと、前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材とを備え、前記複数の外部接続端子の各々は、前記外側端部の側面は第１領域を含み、前記第１領域にはめっきが施されていることを特徴とする半導体パッケージが提供される。
本発明の一実施形態によれば、複数の半導体パッケージに個片化される複数の領域を備え、前記複数の領域の各々は、ダイパッド、前記ダイパッドの周辺に配置された複数の外部接続端子、前記ダイパッドに連結され、前記複数の外部接続端子の外側端部を連結する第１連結部、及び前記複数の外部接続端子の内側端部を連結する第２連結部を含み、前記第２連結部は、上面から薄化されていることを特徴とするリードフレームを準備し、前記リードフレームの上面の前記ダイパッド上に、前記複数の外部端子に電気的に接続された半導体チップを配置し、前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材を形成し、金型加工により、前記複数の外部接続端子及び前記第１連結部の連結部を除去する第１開口部を形成し、前記リードフレームに電流を供給する電解めっき処理により、前記リードフレームの露出した領域にめっきを形成し、前記リードフレームの下面から、前記複数の外部接続端子及び前記第２連結部を分離する溝部を形成し、金型加工により、前記複数の半導体パッケージに個片化することを含む半導体パッケージの製造方法が提供される。
本発明の一実施形態によれば、複数の半導体パッケージに個片化される複数の領域を備え、前記複数の領域の各々は、ダイパッド、前記ダイパッドの周辺に配置された複数の外部接続端子、前記ダイパッドに連結され、前記複数の外部接続端子の外側端部を連結する第１連結部を含み、前記第１連結部は、前記複数の外部接続端子の外側端部に沿って配置された第１開口部を有することを特徴とするリードフレームを準備し、前記リードフレームの上面の前記ダイパッドの上に、前記複数の外部端子に電気的に接続された半導体チップを配置し、前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材を形成し、前記リードフレームに電流を供給する電解めっき処理により、前記複数の外部接続端子の露出した領域にめっきを形成し、金型加工により、前記複数の半導体パッケージに個片化すると共に、前記第１開口部の側壁の一部を側面に有する前記複数の外部接続端子の各々を形成することを含む半導体パッケージの製造方法が提供される。
本発明の一実施形態によれば、ダイシングラインによって区画され、複数の半導体パッケージに個片化される複数の領域を備え、前記複数の領域の各々は、ダイパッド、前記ダイパッドの周辺に配置された複数の外部接続端子、前記ダイパッドに連結され、前記複数の外部接続端子の外側端部を連結する第１連結部を含むリードフレームを準備し、前記リードフレームの上面の前記ダイパッドの上に、前記複数の外部端子に電気的に接続された半導体チップを配置し、前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材を形成し、切削加工により、前記複数の外部接続端子の各々の外側端部の下面の少なくとも一部を薄化し、前記リードフレームに電流を供給する電解めっき処理により、前記複数の外部接続端子の露出した領域にめっきを形成し、切削加工により、前記複数の半導体パッケージに個片化することを含む半導体パッケージの製造方法が提供される。
本発明の一実施形態によれば、外部接続端子の側面の半田の濡れ性が改善された半導体パッケージ及びその製造方法を提供することができる。
本発明の一実施形態に係る半導体パッケージの構成を説明する斜視図である。 本発明の一実施形態に係る半導体パッケージの構成を説明する上面図及び側面図である。 本発明の一実施形態に係る半導体パッケージの構成を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの構成を説明する下面及び断面の拡大図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する下面図及び断面の拡大図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する下面図及び断面の拡大図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する下面図及び断面の拡大図である。 本発明の一実施形態に係る半導体パッケージの構成を説明する上面図及び側面図である。 本発明の一実施形態に係る半導体パッケージの構成を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの構成を説明する下面及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する下面図及び断面の拡大図である。 本発明の一実施形態に係る半導体パッケージの構成を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの構成を説明する下面及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。 本発明の一実施形態に係る半導体パッケージの構成を説明する拡大斜視図である。 本発明の一実施形態に係る半導体パッケージの構成を説明する拡大斜視図である。 本発明の一実施形態に係る半導体パッケージの構成を説明する拡大斜視図である。
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
本明細書において、ある部材又は領域が、他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限り、これは他の部材又は領域の直上（又は直下）にある場合のみでなく、他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。
＜第１実施形態＞
［半導体パッケージ１００の構成］
本実施形態に係る半導体パッケージ１００の構成について、図面を参照して詳細に説明する。
図１は、本実施形態に係る半導体パッケージ１００の構成を説明する斜視図である。図１３は、本実施形態に係る半導体パッケージ１００の構成を説明する拡大斜視図である。これらの図は、半導体パッケージ１００の上面及び下面側のそれぞれから見た斜視図を示している。図１３においては、外部接続端子１１４近傍を拡大して示している。本実施形態に係る半導体パッケージ１００は、ＱＦＮ型の半導体パッケージ（Ｑｕａｄ Ｎｏｎ−Ｌｅａｄ Ｐａｃｋａｇｅ）である。半導体パッケージ１００の下面は矩形状であり、その４辺に沿って複数の外部接続端子１１４が配置され、複数の外部接続端子１１４の各々の側面１１４ｃ及び下面１１４ｂが露出している。外部接続端子１１４の露出した側面１１４ｃ及び下面１１４ｂには、めっき１２２が施されている。また、半導体パッケージ１００の下面には、４辺に沿って４本の溝部１００ａが配置されている。４本の溝部１００ａの各々は、７個の外部接続端子１１４に隣接して配置されている。
図２は、本実施形態に係る半導体パッケージ１００の構成を説明する下面図及び側面図である。図３は、本実施形態に係る半導体パッケージ１００の構成を説明する上面図及び断面図である。図４は、本実施形態に係る半導体パッケージ１００の構成を説明する下面及び断面の拡大図である。ここで、図３の上面図においては、封止された半導体チップ１１６等の説明のため、封止材１２０の一部を切り取って示している。
本実施形態に係る半導体パッケージ１００は、ダイパッド１０４と、複数の外部接続端子１１４と、半導体チップ１１６と、複数のワイヤ１１８と、封止材１２０とを備えている。
ダイパッド１０４は、上面、下面及び側面を有する。上面及び下面は互いに実質的に平行な平面上に配置されている。本実施形態においては、例えば図３又は図４からわかるように、ダイパッド１０４の上面及び側面は封止材１２０のために外部から視認されず、下面は露出している。露出されたダイパッド１０４の下面には、めっき１２２が施されている。めっき１２２の材料としては、詳細は後述するが、外部接続端子１１４の側面１１４ｃにも施されるめっき１２２を用いればよい。
ダイパッド１０４の材料としては、機械的強度、電気伝導度、熱伝導度、耐食性等に優れた金属材料を用いることが好ましい。ダイパッド１０４の具体的な材料としては、例えば、Ｃｕ（銅）系材料を用いることができる。Ｃｕ系材料としては、例えば、ＣｕにＦｅ、Ｐ（リン）等を添加した合金を用いることができる。また、Ｆｅ（鉄）系材料を用いてもよい。Ｆｅ系材料としては、例えば、ＦｅにＮｉ（ニッケル）等を添加した金属を用いることができる。
複数の外部接続端子１１４は、例えば図３からわかるように、ダイパッド１０４の周辺に配置されている。本実施形態においては、複数の外部接続端子１１４の各々は、図４に示したように、ダイパッド１０４側に配置される内側端部１１４ｄと、内側端部１１４ｄよりもダイパッド１０４から離れた外側端部１１４ｅとを有する矩形状の形状を有している。尚、外部接続端子１１４の平面形状は矩形に限られるものではない。他の例として、外側端部１１４ｅが凸形状を有していてもよい。更に、曲線を含む形状を有していてもよい。
複数の外部接続端子１１４の各々は、図４の断面図に示したように、上面１１４ａ、下面１１４ｂ及び側面１１４ｃを有する。上面１１４ａ及び下面１１４ｂは互いに実質的に平行な平面状に配置されている。また、ここで側面１１４ｃとは、複数の外部接続端子１１４の各々の表面において、上面１１４ａ及び下面１１４ｂを除く表面である。
複数の外部接続端子１１４の各々は、下面１１４ｂ及び外側端部１１４ｅの側面１１４ｃが露出されている。露出された下面１１４ｂにはめっき１２２が施されている。露出された外側端部１１４ｅの側面１１４ｃは第１領域１１４ｆを含んでいる。本実施形態においては、第１領域１１４ｆは、外側端部１１４ｅの側面１１４ｃに等しい。第１領域１１４ｆにはめっき１２２が施されている。めっき１２２の材料としては、半田の濡れ性を改善し、半導体パッケージ１００が搭載されるプリント基板の配線等の外部配線と、外部接続端子１１４との電気抵抗を低下させる金属が好ましい。具体的なめっき１２２の材料としては、例えばＳｎ（錫）、又はＳｎにＡｇ（銀）、Ｃｕ（銅）、Ｂｉ（ビスマス）等の金属を添加したもの等を用いることができる。
複数の外部接続端子１１４は、後の製造方法の説明において詳述するが、ダイパッド１０４と同一のリードフレーム１０２から切り出されるため、ダイパッド１０４と同様の材料から構成される。
半導体チップ１１６は、ダイパッド１０４の上面に配置され、複数の外部接続端子１１４と電気的に接続されている。半導体チップ１１６は、接着剤（図示せず）を介して上面に固定されて配置されている。半導体チップ１１６の上部には、半導体チップ１１６が含む電子回路に接続された外部端子（図示せず）が設けられている。また、本実施形態においては、半導体パッケージ１００が１個の半導体チップ１１６を備える態様を示したが、これに限られるものではなく、少なくとも１個の半導体チップ１１６を備えていればよい。
半導体チップ１１６としては、例えば、中央演算処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ；ＣＰＵ）、メモリ、微小電気機械システム（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ；ＭＥＭＳ）等を用いることができる。
複数のワイヤ１１８は、半導体チップ１１６及び複数の外部接続端子１１４の各々を結線する。ワイヤ１１８の材料としては、必要な導電性及び接続性を持つ材料が好ましい。例えば、金ワイヤや銅ワイヤを用いることが好ましい。
封止材１２０は、ダイパッド１０４、複数の外部接続端子１１４及び半導体チップ１１６を埋設する。更に、封止材１２０は、複数の外部接続端子１１４の各々の外側端部１１４ｅを露出する。
本実施形態に係る半導体パッケージ１００は、複数の外部接続端子１１４の露出された表面には、下面１１４ｂのみならず、外側端部１１４ｅの側面１１４ｃにもめっき１２２が施されている。このような構成を有することによって、複数の外部接続端子１１４の各々の外側端部１１４ｅの側面１１４ｃは、半田の濡れ性が向上する。これによって、半導体パッケージ１００を半田によりプリント基板等に搭載する際、良好なフィレットを形成することができる。
［半導体パッケージ１００の製造方法］
本実施形態に係る半導体パッケージ１００の製造方法について、図面を参照して詳細に説明する。図５Ａ乃至図５Ｉは、本実施形態に係る半導体パッケージ１００の製造方法を説明する図である。これらの図において、図５Ａ〜図５Ｄ、図５Ｆ、図５Ｈは、本実施形態に係る半導体パッケージ１００の製造方法を説明する上面図及び断面図である。図５Ｇ及び図５Ｉはそれぞれ、図５Ｆ及び図５Ｈの状態における下面及び断面を拡大した図である。
先ず、本実施形態に係る半導体パッケージ１００の製造方法に用いるリードフレーム１０２の構成について詳細に説明する。
図５Ａは、本実施形態に係る半導体パッケージ１００の製造方法に用いるリードフレーム１０２の平面図及び断面図である。リードフレーム１０２は、金属板から構成され、複数の半導体パッケージ１００に個片化される複数の領域Ａを備えている。
リードフレーム１０２は、上面１０２ａ、下面１０２ｂ及び側面１０２ｃを有する。上面１０２ａ及び下面１０２ｂは互いに実質的に平行な平面上に配置されている。側面１０２ｃは、金属板の表面の内、上面１０２ａ及び下面１０２ｂを除く表面である。リードフレーム１０２の厚さは金属板の厚さに対応し、１００μｍ以上６００μｍ以下である。本実施形態においては、リードフレーム１０２の厚さとして２００μｍを想定している。
リードフレーム１０２を構成する金属板の材料としては、機械的強度、電気伝導度、熱伝導度、耐食性等に優れた金属材料を用いることが好ましい。金属板の具体的な材料としては、例えば、Ｃｕ（銅）系材料を用いることができる。Ｃｕ系材料としては、例えば、ＣｕにＦｅ、Ｐ（リン）等を添加した合金を用いることができる。また、Ｆｅ（鉄）系材料を用いてもよい。Ｆｅ系材料としては、例えば、ＦｅにＮｉ（ニッケル）等を添加した金属を用いることができる。
金属板は、エッチング加工又は金型を用いたパンチング加工を含む処理により、以下で説明するリードフレーム１０２に加工することができる。
複数の領域Ａの各々は、ダイパッド１０４、複数の外部接続端子１１４、第１連結部１０６、及び第２連結部１０８を含んでいる。
ダイパッド１０４は、矩形状の平面形状を有し、複数の領域Ａの各々の略中央部に配置されている。矩形状のダイパッド１０４の四隅の各々からは第３連結部１１０が延長され、第１連結部１０６に連結されている。
複数の外部接続端子１１４は、ダイパッド１０４の周辺に配置されている。複数の外部接続端子１１４の各々は、ダイパッド１０４側に配置される内側端部１１４ｄと、内側端部１１４ｄよりもダイパッド１０４から離れた外側端部１１４ｅとを有する。尚、リードフレーム１０２を準備した段階においては、当該内側端部１１４ｄは後述する第２連結部１０８に連結され、当該外側端部１１４ｅは後述する第１連結部１０６に連結されているため、両端部の側面は露出されていない。本実施形態においては、２８本の外部接続端子１１４が配置されている。
第１連結部１０６は、複数の領域Ａの境界に沿って配置されている。つまり、第１連結部１０６は、リードフレーム１０２において、格子状に配列されている。よって、複数の領域Ａの各々においては、矩形状の当該領域Ａの４辺に沿って配置されている。
第１連結部１０６は、ダイパッド１０４に連結されている。前述のように、矩形状のダイパッド１０４の四隅から第３連結部１１０が放射状に延び、第１連結部１０６に連結されている。
第１連結部１０６は、複数の外部接続端子１１４の外側端部１１４ｅを連結する。換言すると、複数の外部接続端子１１４は、その外側端部１１４ｅが第１連結部１０６に連結されている。本実施形態においては、領域Ａの４辺に配置された第１連結部１０６の各々に、７本の外部接続端子１１４が連結されている。よって、領域Ａの周囲には２８本の外部接続端子１１４が連結されている。
第２連結部１０８は、複数の外部接続端子１１４の内側端部１１４ｄを連結する。換言すると、複数の外部接続端子１１４は、その内側端部１１４ｄが第２連結部１０８に連結されている。第２連結部１０８は、ダイパッド１０４の周囲に配置され、且つ第３連結部１１０に連結されている。
本実施形態においては、第２連結部１０８は、矩形状のダイパッド１０４の周辺に沿って配置され、隣接する第３連結部１１０同士を連結する。隣接する第３連結部１１０を連結する第２連結部１０８の各々には、７本の外部接続端子１１４の内側端部１１４ｄが接続されている。
第２連結部１０８は、リードフレーム１０２を構成する金属板の厚さに対して薄化されている。本実施形態においては、第２連結部１０８は、上面１０２ａ又は下面１０２ｂのいずれか一面（本実施形態においては上面１０２ａとする）から薄化されている。第２連結部１０８は、例えば１００μｍに薄化される。
本実施形態に係るリードフレーム１０２が有する各構成は、物理的且つ電気的に互いに連結されている。
以上、本実施形態に係る半導体パッケージ１００の製造方法において用いられるリードフレーム１０２の構成について説明した。次いで、本実施形態に係る半導体パッケージ１００の製造方法について詳細に説明する。
先ず、上述したリードフレーム１０２を準備する（図５Ａ）。
次いで、リードフレーム１０２の上面１０２ａのダイパッド１０４上に半導体チップ１１６を配置する。半導体チップ１１６は、複数の外部接続端子１１４に電気的に接続される。本実施形態においては、半導体チップ１１６及び複数の外部接続端子１１４の各々は、ワイヤ１１８で結線される（図５Ｂ）。
次いで、ダイパッド１０４、複数の外部接続端子１１４及び半導体チップ１１６を埋設する封止材１２０を形成する（図５Ｃ）。封止材１２０は、複数の外部接続端子１１４の各々の外側端部１１４ｅを露出する。
本実施形態における封止材１２０の形成は、リードフレーム１０２の上面１０２ａ側の一部を埋設し、下面１０２ｂを露出する。つまり、複数の領域Ａの各々において、複数の外部接続端子１１４の上面１１４ａの一部、第１連結部１０６の上面、ダイパッド１０４の下面、複数の外部接続端子１１４の下面１１４ｂ、第１連結部１０６の下面及び第２連結部１０８の下面が露出される。
封止材１２０の形成は、金型を用いて行われる。図５Ｂの状態で金型の内部に設置し、金型内部に高圧で封止材を押し込むことによって金型内部の空間を充填する。封止材１２０としては、熱硬化性樹脂を用いることができる。熱硬化性樹脂としては例えばエポキシ樹脂を用いることができる。
次いで、第１開口部１００ｂを形成する（図５Ｄ及び図５Ｅ）。第１開口部１００ｂは、少なくともリードフレーム１０２を貫通し、複数の外部接続端子１１４及び第１連結部１０６の連結部を除去する。これによって、複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃが露出される。ここで、第１開口部１００ｂの側壁の形状は、複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃの形状に対応する。第１開口部１００ｂは、金型加工により形成することができる。金型加工としては、所定のパターンを有する金型によるプレス加工を用いることができる。
本実施形態においては、複数の領域Ａの各々の４箇所に溝状の第１開口部１００ｂを形成する。つまり、領域Ａの４辺の各々に沿って溝状の第１開口部１００ｂを形成する。
尚、本実施形態においては、第１開口部１００ｂの形状として矩形状の例を示したが、これに限られるものではない。前述のように、第１開口部１００ｂの側壁の形状は、複数の外部接続端子１１４の外側端部１１４ｅの側面の形状に対応することから、所望の複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃの形状に応じて第１開口部１００ｂの形状を選択してもよい。例えば、複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃは凸状の形状を有していてもよい。更に、曲線を含む形状を有していてもよい。
次いで、リードフレーム１０２に電流を供給する電解めっき処理を施す（図５Ｆ及び図５Ｇ）。これにより、リードフレーム１０２の露出した領域にめっき１２２を形成する。
めっき１２２の材料としては、半田の濡れ性を改善し、半導体パッケージ１００が搭載されるプリント基板の配線等の外部配線と、外部接続端子１１４との電気抵抗を低下させる金属が好ましい。具体的なめっき１２２の材料としては、例えばＳｎ（錫）、又はＳｎにＡｇ（銀）、Ｃｕ（銅）、Ｂｉ（ビスマス）等の金属を添加したもの等を用いることができる。
前述の工程において、第１開口部１００ｂを形成したことによって、複数の外部接続端子１１４及び第１連結部１０６の連結部を除去した。しかし、複数の外部接続端子１１４の各々は、第２連結部１０８を介してリードフレーム１０２に連結されている。よって、当該電解めっき処理において複数の外部接続端子１１４にも電流が供給され、露出した領域にめっき処理を施すことができる。
ここで、複数の外部接続端子１１４の上面１１４ａの一部、第１連結部１０６の上面、ダイパッド１０４の下面、複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃ、複数の外部接続端子１１４の下面１１４ｂ、第１連結部１０６の下面及び第２連結部１０８の下面が露出されているため、これらの領域にめっき１２２が形成される。ここで、第１開口部１００ｂを形成したことによって、複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃにめっき１２２が形成される。
従来の半導体パッケージ１００の製造方法においては、本実施形態のような第１開口部１００ｂを形成する工程を含まないため、外部接続端子１１４の外側端部１１４ｅの側面１１４ｃにめっき１２２は形成されない。
次いで、リードフレーム１０２の下面１０２ｂから、複数の外部接続端子１１４及び第２連結部１０８を分離する溝部１００ａを形成する（図５Ｈ及び図５Ｉ）。溝部１００ａは有底であり、リードフレーム１０２を貫通しない。溝部１００ａは、薄化された第２連結部１０８を貫通する深さであればよい。これによって、複数の外部接続端子１１４の各々が分離される。
溝部１００ａは、切削加工によって形成することができる。切削加工としては、例えばダイシングソーを用いた切削加工を適用することができる。ダイシングソー用いた切削加工は、ダイヤモンド製の円形刃であるダイシングブレードを高速回転させ、純水で冷却・切削屑の洗い流しを行いながら切削する。
本実施形態においては、半導体パッケージ１００の下面の４辺に沿って、４箇所に溝部１００ａを形成している。更に、本実施形態においては、切削加工によって第２連結部１０８が完全に除去されている。しかし、この切削加工は、複数の外部接続端子１１４の各々を分離すればよく、必ずしも第２連結部１０８を完全に除去する必要は無い。
次いで、金型加工により、複数の半導体パッケージ１００に個片化する。以上の工程により、図１乃至図４に示した本実施形態に係る半導体パッケージ１００を得ることができる。
以上、本実施形態に係る半導体パッケージ１００の製造方法について説明した。本実施形態に係る半導体パッケージ１００の製造方法によれば、外部接続端子１１４の露出した外側端部１１４ｅの側面１１４ｃにもめっき１２２を形成することができる。よって、外部接続端子１１４の外側端部１１４ｅの側面１１４ｃの半田の濡れ性が改善された半導体パッケージ１００を提供することができる。
＜第２実施形態＞
［半導体パッケージ２００の構成］
本実施形態に係る半導体パッケージ２００の構成について、図面を参照して説明する。
図１４は、本実施形態に係る半導体パッケージ２００の構成を説明する拡大斜視図である。この図は、半導体パッケージ２００の上面及び下面側のそれぞれから見た斜視図であり、外部接続端子１１４近傍を拡大して示している。図６は、本実施形態に係る半導体パッケージ２００の構成を説明する下面図及び側面図である。図７は、本実施形態に係る半導体パッケージ２００の構成を説明する上面図及び断面図である。図８は、本実施形態に係る半導体パッケージ２００の構成を説明する下面及び断面の拡大図である。ここで、図７の上面図においては、封止された半導体チップ１１６等の説明のため、封止材１２０の一部を切り取って示している。
以下の説明においては、第１実施形態に係る半導体パッケージ１００と共通する構成要素についての説明は省略し、相違点を中心に説明する。
本実施形態に係る半導体パッケージ２００は、第１実施形態に係る半導体パッケージ１００と比べると、外部接続端子１１４の構成が異なっている。具体的には、例えば図６及び図７に示すように、本実施形態に係る半導体パッケージ２００は、複数の外部接続端子１１４の各々は、外側端部１１４ｅの側面に凸部１１４ｇを有している。凸部１１４ｇは、封止材１２０が占める領域であるモールドライン１２０ａの外側に突出している。凸部１１４ｇの上面及び下面は、それぞれ、外部接続端子１１４の上面１１４ａ及び下面１１４ｂと実質的に同一の平面上に配置される。めっき１２２が施される第１領域１１４ｆは、凸部１１４ｇの頂部１１４ｈを含んでいる。本実施形態においては、第１領域１１４ｆは、凸部１１４ｇの頂部１１４ｈに等しい。
本実施形態に係る半導体パッケージ２００は、複数の外部接続端子１１４の露出された表面には、下面１１４ｂのみならず、外側端部１１４ｅの側面１１４ｃの一部にもめっき１２２が施されている。このような構成を有することによって、複数の外部接続端子１１４の各々の外側端部１１４ｅの側面１１４ｃは、半田の濡れ性が向上する。これによって、半導体パッケージ２００を半田によりプリント基板等に搭載する際、良好なフィレットを形成することができる。
［半導体パッケージ２００の製造方法］
本実施形態に係る半導体パッケージ２００の製造方法について、図面を参照して詳細に説明する。図９Ａ乃至図９Ｅは、本実施形態に係る半導体パッケージ２００の製造方法を説明する図である。これらの図において、図９Ａ〜図９Ｄは、本実施形態に係る半導体パッケージ２００の製造方法を説明する上面図及び断面図である。図９Ｅは、図９Ｄの状態における下面及び断面を拡大した図である。
先ず、本実施形態に係る半導体パッケージ２００の製造方法に用いるリードフレーム２０２の構成について詳細に説明する。
図９Ａは、本実施形態に係る半導体パッケージ２００の製造方法に用いるリードフレーム２０２の平面図及び断面図である。リードフレーム２０２は、金属板から構成され、複数の半導体パッケージ２００に個片化される複数の領域Ａを備えている。
リードフレーム２０２を構成する金属板の厚み、材料等については、第１実施形態において説明したものと同様である。
金属板は、エッチング加工又は金型を用いたパンチング加工を含む処理により、以下で説明するリードフレーム２０２に加工することができる。
複数の領域Ａの各々は、ダイパッド１０４、複数の外部接続端子１１４、及び第１連結部１０６を含んでいる。
ここで、ダイパッド１０４及び複数の外部接続端子１１４の構成については、第１実施形態において説明したものと同様である。以下では、第１連結部１０６の構成の相違点について説明する。
本実施形態に係るリードフレーム２０２においては、第１連結部１０６は、複数の外部接続端子１１４の外側端部１１４ｅに沿って配置された第１開口部１０６ａを有する。更に、本実施形態においては、複数の領域Ａの各々の４箇所に溝状の第１開口部１０６ａが配置されている。つまり、領域Ａの４辺の各々に沿って溝状の第１開口部１０６ａが配置されている。
第１開口部１０６ａの各々の配置としては、第１連結部１０６において、第１開口部１０６ａの側壁が複数の外部接続端子１１４に可能な限り近接して配置されることが好ましい。一方、第１連結部１０６及び複数の外部接続端子１１４の連結部の強度を保つ観点からは、そのために十分な距離を設けることが好ましい。
本実施形態に係るリードフレーム２０２が有する各構成は、物理的且つ電気的に互いに連結されている。
以上、本実施形態に係る半導体パッケージ２００の製造方法において用いられるリードフレーム２０２の構成について説明した。次いで、本実施形態に係る半導体パッケージ２００の製造方法について詳細に説明する。
先ず、上述したリードフレーム２０２を準備する（図９Ａ）。
次いで、リードフレーム２０２の上面２０２ａのダイパッド１０４の上に半導体チップ１１６を配置する。半導体チップ１１６は、複数の外部接続端子１１４に電気的に接続される。本実施形態においては、半導体チップ１１６及び前記複数の外部接続端子１１４の各々をワイヤ１１８で結線される（図９Ｂ）。
次いで、ダイパッド１０４、複数の外部接続端子１１４及び半導体チップ１１６を埋設する封止材１２０を形成する（図９Ｃ）。封止材１２０は、複数の外部接続端子１１４の各々の外側端部１１４ｅを露出する。封止材１２０の形成は、金型加工によって行われる。
次いで、リードフレーム２０２に電流を供給する電解めっき処理を施す（図９Ｄ及び図９Ｅ）。これにより、リードフレーム２０２の露出した領域にめっき１２２を形成する。
次いで、金型加工により、複数の半導体パッケージ２００に個片化する。これと共に、第１開口部１０６ａの側壁の一部を側面に有する複数の外部接続端子１１４の各々を形成する。金型加工による個片化においては、所定のパターンを有する金型によるプレス加工を用いることができ、図９Ｅに示したパターン２００ａに沿って切断する。ここで、第１開口部１０６ａの側壁の形状は、複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃの形状に対応する。以上の工程により、図６乃至図８に示した本実施形態に係る半導体パッケージ２００を得ることができる。
尚、本実施形態においては、第１開口部１０６ａの形状として矩形状の例を示したが、これに限られるものではない。前述のように、第１開口部１０６ａの側壁の形状は、複数の外部接続端子１１４の外側端部１１４ｅの側面の形状に対応することから、所望の複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃの形状に応じて第１開口部１０６ａの形状を選択してもよい。例えば、複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃは、半楕円状、三角形状の凸形状を有していてもよい。
以上、本実施形態に係る半導体パッケージ２００の製造方法について説明した。本実施形態に係る半導体パッケージ２００の製造方法によれば、外部接続端子１１４の露出した外側端部１１４ｅの側面１１４ｃにもめっき１２２を形成することができる。よって、外部接続端子１１４の外側端部１１４ｅの側面１１４ｃの半田の濡れ性が改善された半導体パッケージ２００を提供することができる。
＜第３実施形態＞
［半導体パッケージ３００の構成］
本実施形態に係る半導体パッケージ３００の構成について、図面を参照して説明する。
図１５は、本実施形態に係る半導体パッケージ３００の構成を説明する拡大斜視図である。この図は、半導体パッケージ３００の上面及び下面側のそれぞれから見た斜視図であり、外部接続端子１１４近傍を拡大して示している。図１０は、本実施形態に係る半導体パッケージ３００の構成を説明する下面図及び側面図である。図１１は、本実施形態に係る半導体パッケージ３００の構成を説明する上面図及び断面図である。ここで、図１１の上面図においては、封止された半導体チップ１１６等の説明のため、封止材１２０の一部を切り取って示している。尚、本実施形態においては、一括モールド方式による半導体パッケージ３００の構成及び製造方法を例示して説明するが、第１実施形態及び第２実施形態で例示した個片モールド方式にも適用することができる。
以下の説明においては、第１実施形態に係る半導体パッケージ１００と共通する構成要素についての説明は省略し、相違点を中心に説明する。
本実施形態に係る半導体パッケージ３００は、第１実施形態に係る半導体パッケージ１００と比べると、複数の外部接続端子１１４の各々は、外側端部１１４ｅの側面１１４ｃにテーパー部１１４ｉを有し、めっき１２２が施される第１領域１１４ｆは、当該テーパー部１１４ｉ部を含む点で異なっている。本実施形態においては、第１領域１１４ｆは、テーパー部１１４ｉに等しい。
［半導体パッケージ３００の製造方法］
本実施形態に係る半導体パッケージ３００の製造方法について、図面を参照して説明する。図１２Ａ乃至図１２Ｅは、本実施形態に係る半導体パッケージ３００の製造方法を説明する上面図及び断面図である。
先ず、本実施形態に係る半導体パッケージ３００の製造方法に用いるリードフレーム３０２の構成について詳細に説明する。
図１２Ａは、本実施形態に係る半導体パッケージ３００の製造方法に用いるリードフレーム３０２の平面図及び断面図である。リードフレーム３０２は、金属板から構成され、ダイシングライン３０２ｄによって区画され、複数の半導体パッケージ３００に個片化される複数の領域Ａを備えている。
リードフレーム３０２を構成する金属板の厚み、材料等については、第１実施形態において説明したものと同様である。
金属板は、エッチング加工又は金型を用いたパンチング加工を含む処理により、以下で説明するリードフレーム３０２に加工することができる。
複数の領域Ａの各々は、ダイパッド１０４、複数の外部接続端子１１４、及び第１連結部１０６を含んでいる。
ここで、ダイパッド１０４、複数の外部接続端子１１４及び第１連結部１０６の構成については、第１実施形態において説明したものと同様であるため、詳細な説明は省略する。
本実施形態に係るリードフレーム３０２が有する各構成は、物理的且つ電気的に互いに連結されている。
以上、本実施形態に係る半導体パッケージ３００の製造方法において用いられるリードフレーム３０２の構成について説明した。次いで、本実施形態に係る半導体パッケージ３００の製造方法について詳細に説明する。
先ず、上述したリードフレーム３０２を準備する（図１２Ａ）。
次いで、リードフレーム３０２の上面３０２ａのダイパッド１０４の上に半導体チップ１１６を配置する。半導体チップ１１６は、複数の外部接続端子１１４に電気的に接続される。本実施形態においては、半導体チップ１１６及び複数の外部接続端子１１４の各々をワイヤ１１８で結線する（図１２Ｂ）。
次いで、ダイパッド１０４、複数の外部接続端子１１４及び半導体チップ１１６を埋設する封止材１２０を形成する（図１２Ｃ）。封止材１２０は、複数の外部接続端子１１４の各々の下面１１４ｂを露出する。封止材１２０の形成は、金型加工によって行われる。
次いで、切削加工により、複数の外部接続端子１１４の各々の外側端部１１４ｅの下面１１４ｂの少なくとも一部を薄化する（図１２Ｄ）。
本実施形態においては、底部の領域がダイシングライン３０２ｄを含む溝部３０２ｅを形成することによって薄化された領域を形成している。溝部３０２ｅは、側壁に傾斜を有している。この傾斜によって、平面視において、溝部３０２ｅの開口縁が、底部の外側に配置されることになる。
次いで、リードフレーム３０２に電流を供給する電解めっき処理を施す。これにより、リードフレーム３０２の露出した領域にめっき１２２を形成する（図１２Ｅ）。
次いで、切削加工により、複数の半導体パッケージ３００に個片化する。以上の工程により、図１０及び図１１に示した本実施形態に係る半導体パッケージ３００を得ることができる。
このとき、ダイシングライン３０２ｄは溝部３０２ｅの底部内に配置されるため、傾斜を有する溝部３０２ｅの側壁は切削されずに残存する。これによって、外側端部１１４ｅにテーパー部１１４ｉを有する外部接続端子１１４を形成することができる。
以上、本実施形態に係る半導体パッケージ３００の製造方法について説明した。本実施形態に係る半導体パッケージ３００の製造方法によれば、外部接続端子１１４の露出した外側端部１１４ｅの側面１１４ｃにもめっき１２２を形成することができる。よって、外部接続端子１１４の外側端部１１４ｅの側面１１４ｃの半田の濡れ性が改善された半導体パッケージ３００を提供することができる。
以上、本発明の好ましい実施形態による半導体パッケージ及び半導体パッケージの製造方法について説明した。しかし、これらは単なる例示に過ぎず、本発明の技術的範囲はそれらには限定されない。実際、当業者であれば、特許請求の範囲において請求されている本発明の要旨を逸脱することなく、種々の変更が可能であろう。よって、それらの変更も当然に、本発明の技術的範囲に属すると解されるべきである。
１００、２００、３００：半導体パッケージ
１００ａ：溝部
１００ｂ：第１開口部
１０２、２０２、３０２：リードフレーム
１０２ａ：上面
１０２ｂ：下面
１０２ｃ：側面
１０４：ダイパッド
１０４ａ：上面
１０４ｂ：下面
１０４ｃ：側面
１０６：第１連結部
１０８：第２連結部
１１０：第３連結部
１１４：外部接続端子
１１４ａ：上面
１１４ｂ：下面
１１４ｃ：側面
１１４ｄ：内側端部
１１４ｅ：外側端部
１１４ｆ：第１領域
１１４ｇ：凸部
１１４ｈ：頂部
１１４ｉ：テーパー部
１１６：半導体チップ
１１８：ワイヤ
１２０：封止材
１２０ａ：モールドライン
１２２：めっき

Claims (11)

  1. ダイパッドと、
    前記ダイパッドの周辺に配置された複数の外部接続端子と、
    前記ダイパッドの上面に配置され、前記複数の外部接続端子と電気的に接続された半導体チップと、
    前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材とを備え、
    前記複数の外部接続端子の各々は、前記外側端部の側面は第１領域を含み、前記第１領域にはめっきが施されていることを特徴とする半導体パッケージ。
  2. 前記第１領域は、前記外側端部の側面に等しいことを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記複数の外部接続端子の各々は、前記外側端部の側面に凸部を有し、前記第１領域は、前記凸部の頂部を含むことを特徴とする請求項１に記載の半導体パッケージ。
  4. 前記複数の外部接続端子の各々は、前記外側端部の側面にテーパー部を有し、前記第１領域は、前記テーパー部を含むことを特徴とする請求項１に記載の半導体パッケージ。
  5. 複数の半導体パッケージに個片化される複数の領域を備え、前記複数の領域の各々は、ダイパッド、前記ダイパッドの周辺に配置された複数の外部接続端子、前記ダイパッドに連結され、前記複数の外部接続端子の外側端部を連結する第１連結部、及び前記複数の外部接続端子の内側端部を連結する第２連結部を含み、前記第２連結部は、上面から薄化されていることを特徴とするリードフレームを準備し、
    前記リードフレームの上面の前記ダイパッド上に、前記複数の外部端子に電気的に接続された半導体チップを配置し、
    前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材を形成し、
    金型加工により、前記複数の外部接続端子及び前記第１連結部の連結部を除去する第１開口部を形成し、
    前記リードフレームに電流を供給する電解めっき処理により、前記リードフレームの露出した領域にめっきを形成し、
    前記リードフレームの下面から、前記複数の外部接続端子及び前記第２連結部を分離する溝部を形成し、
    金型加工により、前記複数の半導体パッケージに個片化することを含む半導体パッケージの製造方法。
  6. 前記第１開口部は、矩形状であることを特徴とする請求項５に記載の半導体パッケージの製造方法。
  7. 複数の半導体パッケージに個片化される複数の領域を備え、前記複数の領域の各々は、ダイパッド、前記ダイパッドの周辺に配置された複数の外部接続端子、前記ダイパッドに連結され、前記複数の外部接続端子の外側端部を連結する第１連結部を含み、前記第１連結部は、前記複数の外部接続端子の外側端部に沿って配置された第１開口部を有することを特徴とするリードフレームを準備し、
    前記リードフレームの上面の前記ダイパッドの上に、前記複数の外部端子に電気的に接続された半導体チップを配置し、
    前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材を形成し、
    前記リードフレームに電流を供給する電解めっき処理により、前記複数の外部接続端子の露出した領域にめっきを形成し、
    金型加工により、前記複数の半導体パッケージに個片化すると共に、前記第１開口部の側壁の一部を側面に有する前記複数の外部接続端子の各々を形成することを含む半導体パッケージの製造方法。
  8. 前記第１開口部は、矩形状であることを特徴とする請求項７に記載の半導体パッケージの製造方法。
  9. ダイシングラインによって区画され、複数の半導体パッケージに個片化される複数の領域を備え、前記複数の領域の各々は、ダイパッド、前記ダイパッドの周辺に配置された複数の外部接続端子、前記ダイパッドに連結され、前記複数の外部接続端子の外側端部を連結する第１連結部を含むリードフレームを準備し、
    前記リードフレームの上面の前記ダイパッドの上に、前記複数の外部端子に電気的に接続された半導体チップを配置し、
    前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材を形成し、
    切削加工により、前記複数の外部接続端子の各々の外側端部の下面の少なくとも一部を薄化し、
    前記リードフレームに電流を供給する電解めっき処理により、前記複数の外部接続端子の露出した領域にめっきを形成し、
    切削加工により、前記複数の半導体パッケージに個片化することを含む半導体パッケージの製造方法。
  10. 前記複数の外部接続端子の各々の外側端部の下面の少なくとも一部を薄化することは、底部の領域が前記ダイシングラインを含む溝部を形成することである請求項９に記載の半導体パッケージの製造方法。
  11. 前記溝部は、側壁に傾斜を有することを特徴とする請求項９に記載の半導体パッケージの製造方法。
JP2016044341A 2016-03-08 2016-03-08 半導体パッケージ及び半導体パッケージの製造方法 Active JP6840466B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2016044341A JP6840466B2 (ja) 2016-03-08 2016-03-08 半導体パッケージ及び半導体パッケージの製造方法
TW106104969A TWI724104B (zh) 2016-03-08 2017-02-15 半導體封裝件及半導體封裝件之製造方法
TW110108964A TWI756078B (zh) 2016-03-08 2017-02-15 半導體封裝件及半導體封裝件之製造方法
KR1020170024946A KR102645483B1 (ko) 2016-03-08 2017-02-24 반도체 패키지 및 반도체 패키지의 제조 방법
CN202210497123.5A CN114843240A (zh) 2016-03-08 2017-02-28 半导体封装件及半导体封装件的制造方法
CN201710115495.6A CN107170716B (zh) 2016-03-08 2017-02-28 半导体封装件及半导体封装件的制造方法
US15/446,426 US10062638B2 (en) 2016-03-08 2017-03-01 Semiconductor package and a method for manufacturing a semiconductor device
US16/053,965 US10559523B2 (en) 2016-03-08 2018-08-03 Semiconductor package and a method for manufacturing a semiconductor device
US16/745,920 US11322431B2 (en) 2016-03-08 2020-01-17 Semiconductor device having outer terminal portions with conductive layer on outer end surfaces and method of manufacturing a semiconductor device
US17/729,183 US11887915B2 (en) 2016-03-08 2022-04-26 Semiconductor device having outer terminal portions with conductive layer on outer end surfaces and a method of manufacturing a semiconductor device
KR1020240030599A KR20240035419A (ko) 2016-03-08 2024-03-04 반도체 패키지 및 반도체 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016044341A JP6840466B2 (ja) 2016-03-08 2016-03-08 半導体パッケージ及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2017162903A true JP2017162903A (ja) 2017-09-14
JP6840466B2 JP6840466B2 (ja) 2021-03-10

Family

ID=59788621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016044341A Active JP6840466B2 (ja) 2016-03-08 2016-03-08 半導体パッケージ及び半導体パッケージの製造方法

Country Status (5)

Country Link
US (4) US10062638B2 (ja)
JP (1) JP6840466B2 (ja)
KR (2) KR102645483B1 (ja)
CN (2) CN114843240A (ja)
TW (2) TWI756078B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199311B2 (en) * 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
US10930581B2 (en) * 2016-05-19 2021-02-23 Stmicroelectronics S.R.L. Semiconductor package with wettable flank
CN108198804B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN108109972B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198761B (zh) * 2017-12-29 2020-06-09 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198797B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198790B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN108206170B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
WO2019229829A1 (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 半導体モジュール
US11127661B2 (en) 2018-06-13 2021-09-21 Tongfu Microelectronics Co., Ltd. Semiconductor chip package method and semiconductor chip package device
CN110120376B (zh) * 2019-04-30 2021-07-06 深圳市广和通无线股份有限公司 无针脚模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191561A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002289756A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004319996A (ja) * 2003-04-02 2004-11-11 Yamaha Corp 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP2008112961A (ja) * 2006-10-04 2008-05-15 Rohm Co Ltd 半導体装置の製造方法および半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JP4362163B2 (ja) * 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP3878781B2 (ja) 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4308528B2 (ja) * 2001-01-31 2009-08-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP4243270B2 (ja) * 2001-12-14 2009-03-25 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
JP3994095B2 (ja) * 2004-06-23 2007-10-17 ローム株式会社 面実装型電子部品
US7608916B2 (en) * 2006-02-02 2009-10-27 Texas Instruments Incorporated Aluminum leadframes for semiconductor QFN/SON devices
WO2008129601A1 (ja) * 2007-04-05 2008-10-30 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
CN104465414B (zh) * 2009-07-06 2017-08-15 瑞萨电子株式会社 半导体器件的制造方法
TWI431728B (zh) * 2010-10-12 2014-03-21 Powertech Technology Inc 具強化式基座之半導體封裝構造
JP2012227445A (ja) * 2011-04-21 2012-11-15 Renesas Electronics Corp 半導体装置及びその製造方法
JP5824402B2 (ja) * 2012-04-02 2015-11-25 株式会社巴川製紙所 半導体装置製造用マスクシート及びそれを用いた半導体装置の製造方法
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8890301B2 (en) * 2012-08-01 2014-11-18 Analog Devices, Inc. Packaging and methods for packaging
JP6121692B2 (ja) * 2012-11-05 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6125209B2 (ja) * 2012-11-19 2017-05-10 株式会社ジェイデバイス 半導体装置及びその製造方法
JP6030970B2 (ja) * 2013-02-12 2016-11-24 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
JP6370071B2 (ja) * 2014-03-19 2018-08-08 エイブリック株式会社 半導体装置及びその製造方法
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9773722B1 (en) * 2014-05-07 2017-09-26 UTAC Headquarters Pte. Ltd. Semiconductor package with partial plating on contact side surfaces
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
DE102015000063A1 (de) * 2015-01-12 2016-07-14 Micronas Gmbh IC-Gehäuse

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191561A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002289756A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004319996A (ja) * 2003-04-02 2004-11-11 Yamaha Corp 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP2008112961A (ja) * 2006-10-04 2008-05-15 Rohm Co Ltd 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
TW202127606A (zh) 2021-07-16
US20180342443A1 (en) 2018-11-29
US20220254704A1 (en) 2022-08-11
US20200152555A1 (en) 2020-05-14
US10559523B2 (en) 2020-02-11
TWI724104B (zh) 2021-04-11
US10062638B2 (en) 2018-08-28
US11322431B2 (en) 2022-05-03
TWI756078B (zh) 2022-02-21
KR20240035419A (ko) 2024-03-15
US11887915B2 (en) 2024-01-30
KR20170104926A (ko) 2017-09-18
CN107170716A (zh) 2017-09-15
US20170263537A1 (en) 2017-09-14
CN114843240A (zh) 2022-08-02
KR102645483B1 (ko) 2024-03-08
TW201801260A (zh) 2018-01-01
CN107170716B (zh) 2022-05-27
JP6840466B2 (ja) 2021-03-10

Similar Documents

Publication Publication Date Title
JP6840466B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
JP2022087155A (ja) 半導体装置
CN105720034B (zh) 引线框架、半导体装置
KR20130118781A (ko) 리드 프레임, 반도체 패키지, 및 그 제조 방법
CN205609512U (zh) 半导体封装体
TW201803060A (zh) 具有改良接觸引線之扁平無引線封裝
JP2017037898A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US20170372988A1 (en) Wafer level chip scale semiconductor package
JP6505540B2 (ja) 半導体装置及び半導体装置の製造方法
WO2015015850A1 (ja) モジュールおよびその製造方法
JP2019160882A (ja) 半導体装置およびその製造方法
US20140202736A1 (en) Lead frame and a method of fabrication thereof
CN104681449A (zh) 带有光学检查特征的无引线半导体封装
JP2011176030A (ja) 樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
TWI650051B (zh) 配線基板、配線基板之製造方法、電子元件以及電子元件之製造方法
JP2023092969A (ja) リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
KR101553470B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP2006093556A (ja) 半導体装置及びその製造方法
JP2020080396A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201229

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201229

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210106

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210217

R150 Certificate of patent or registration of utility model

Ref document number: 6840466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250