JP2004319996A - 半導体パッケージ、その製造方法、および、これに使用するリードフレーム - Google Patents

半導体パッケージ、その製造方法、および、これに使用するリードフレーム Download PDF

Info

Publication number
JP2004319996A
JP2004319996A JP2004096292A JP2004096292A JP2004319996A JP 2004319996 A JP2004319996 A JP 2004319996A JP 2004096292 A JP2004096292 A JP 2004096292A JP 2004096292 A JP2004096292 A JP 2004096292A JP 2004319996 A JP2004319996 A JP 2004319996A
Authority
JP
Japan
Prior art keywords
lead
leads
lead frame
semiconductor package
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004096292A
Other languages
English (en)
Other versions
JP3915794B2 (ja
Inventor
Kenichi Shirasaka
健一 白坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2004096292A priority Critical patent/JP3915794B2/ja
Publication of JP2004319996A publication Critical patent/JP2004319996A/ja
Application granted granted Critical
Publication of JP3915794B2 publication Critical patent/JP3915794B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 半導体チップを備えた半導体パッケージに使用するリードフレームにおいて、半導体パッケージと回路基板との電気的な接続の信頼性向上を図ることができるようにする。
【解決手段】 半導体チップ3を配置するためのステージ部5と、その周囲に配される複数のリード7と、これらリード7を連結するリード連結部9とを有する金属製薄板からなるリードフレームであって、前記リード7には、リードフレームの厚さ方向に貫通する貫通孔17が形成され、前記各リード7を電気的に独立させるための切断線Aが、前記貫通孔17を通過することを特徴とするリードフレームを提供する。
【選択図】 図2

Description

この発明は、半導体チップを備え、回路基板に実装する半導体パッケージ、その製造方法、および、これに使用するリードフレームに関する。
従来、半導体チップを備えた半導体パッケージの組み立て用部材として用いられるリードフレーム51は、図13に示すように、半導体チップ53を配置するためのステージ部55と、ステージ部55の周囲に配された複数のリード57と、各リード57を連結するダムバー59とを備えている。このリードフレーム51は、薄板状の金属板にプレス加工もしくはエッチング加工を施すことにより製造される。
このリードフレーム51を用いて、例えば、半導体パッケージの一種であるQFN(Quad Flat Non−Leaded Package)を製造する際には、はじめに、ステージ部55の表面に半導体チップ53を接着し、半導体チップ53の各パッドと各リード57とをボンディングワイヤにより電気的に接続する。次いで、図14に示すように、半導体チップ53、ステージ部55、ボンディングワイヤ61、およびリード57のボンディング部分を樹脂により一体的に固定する樹脂モールド部63を形成する。ここで、各リード57の裏面57aは、樹脂モールド部63の下面63aと共に同一平面を形成している。
そして、各リード57のうち樹脂モールド部63の外方に露出している表面57bおよび裏面57aにめっきを施して、半田用のめっき膜65を形成する。このめっき膜65は、リード57に対する半田のぬれ性を向上させるものである。
最後に、ダムバー59、および各リード57のうち樹脂モールド部63の外方に突出する突出部57cを切断線Aにおいて切り落とし、各リード57を互いに電気的に独立させて半導体パッケージの製造が終了する。
なお、リードが樹脂モールド部の外方に大きく突出する半導体パッケージ、所謂QFP(Quad Flat Package)である場合には、樹脂モールド部の外方に突出するリードの突出部の表裏面、およびこれら表裏面に隣接するリードの側面にめっき膜が形成され、ぬれ性を向上させている。このため、半田は、リードの裏面だけではなくリードの側面から表面にかけて付着することになる。
また、このQFPにおいては、リードの突出部にハーフエッチングを施して薄肉部を形成し、リードに対する半田の付着面積を増加させる方法が提案されている(例えば、特許文献1参照。)。
特許第3008470号公報
しかしながら、上記のQFNである半導体パッケージにおいては、切断線Aにおいて各リード57を切断しており、図15に示すように、切断面となるリード57の厚さ方向の側面57dには、めっき膜65が形成されていなかった。また、この側面57dを除く他の側面は樹脂モールド部63により覆い隠されていたため、これら側面に半田67が接合しなかった。したがって、半田67を介して半導体パッケージ80を回路基板71に実装する際には、回路基板71のランド部73がリード57の下面57aにのみ電気的に接続されていた。また、この場合には、目視検査によるリード57と半田67との接合状態の判定が困難となるため、半導体パッケージ80と回路基板71との電気的接続の信頼性が低いという問題があった。
また、特許文献1のように、リードに対する半田の付着面積を増加させる方法が提案されているが、リードが樹脂モールド部の外方に殆ど突出しないQFNにおいては、切断面の側面57dに隣接する他の側面が樹脂モールド部63により覆われていたため、リードと半田との接合力に寄与せず、上記の問題を解決するには至らなかった。
この発明は、上述した事情に鑑みてなされたものであって、半導体パッケージと回路基板との電気的な接続の信頼性向上を図ることができる半導体パッケージ、その製造方法、および、これに使用するリードフレームを提供することを目的としている。
上記課題を解決するために、この発明は以下の手段を提案している。
請求項1に係る発明は、半導体チップを配置するためのステージ部と、その周囲に配される複数のリードと、これらリードを連結するリード連結部とを有する金属製薄板からなるリードフレームであって、前記リードもしくはリード連結部には、リードフレームの厚さ方向に貫通する貫通孔が形成され、前記各リードを電気的に独立させるための切断線が、前記貫通孔を通過することを特徴とするリードフレームを提案している。
この発明に係るリードフレームによれば、リードもしくはリード連結部にめっきを施した後に、リードもしくはリード連結部を切断しても、リードの厚さ方向の側面を構成する貫通孔の内壁面にめっきが残るため、リードに対する半田の付着面積の増加を図って、リードと半田との接合力を向上させることができる。
請求項2に係る発明は、請求項1に記載のリードフレームにおいて、前記貫通孔が、リード連結部に形成されている場合には、前記リードの配列方向に沿って、かつ、複数のリードにわたって形成されていることを特徴とするリードフレームを提案している。
この発明に係るリードフレームによれば、各リードに貫通孔を形成する場合と比較して、大きい貫通孔を形成するため、リード連結部を切断した後に各リードの側面に残るめっき領域を容易に増やすことができる。したがって、リードに対する半田の付着面積の増加を容易に図ることができる。
請求項3に係る発明は、ステージ部と、その周囲に配される複数のリードと、該リードを相互に連結するリード連結部とを有する金属製薄板からなるリードフレームを形成するリードフレーム加工工程と、前記ステージ部に半導体チップを接着し、該半導体チップと前記リードとを配線するチップ搭載工程と、これらステージ部、半導体チップ、およびリードを樹脂により一体的に固定する樹脂モールド部を形成するモールド工程と、前記リードのうち、樹脂モールド部から外方に露出する表面に半田用めっきを施すめっき工程と、前記各リードを切断して、前記各リードを互いに電気的に独立させる切断工程とを備え、前記リードフレーム加工工程時からめっき工程を行うまでに、リードフレームの厚さ方向に貫通し、切断工程における切断線が通過する貫通孔を前記各リードに形成する孔形成工程を行うことを特徴とする半導体パッケージの製造方法を提案している。
また、請求項4に係る発明は、ステージ部と、その周囲に配される複数のリードと、該リードを相互に連結するリード連結部とを有する金属製薄板からなるリードフレームを形成するリードフレーム加工工程と、前記ステージ部に半導体チップを接着し、該半導体チップと前記リードとを配線するチップ搭載工程と、これらステージ部、半導体チップ、およびリードを樹脂により一体的に固定する樹脂モールド部を形成するモールド工程と、前記リードのうち、樹脂モールド部から外方に露出する表面に半田用めっきを施すめっき工程と、前記リード連結部を切断して、前記各リードを互いに電気的に独立させる切断工程とを備え、前記リードフレーム加工工程時から前記めっき工程を行うまでに、リードフレームの厚さ方向に貫通し、切断工程における切断線が通過する貫通孔を前記リード連結部
に形成する孔形成工程を行うことを特徴とする半導体パッケージの製造方法を提案している。
この発明に係る半導体パッケージの製造方法によれば、リードもしくはリード連結部を切断しても、リードの厚さ方向の側面となる貫通孔の内壁面にめっきが残るため、リードに対する半田の付着面積の増加を容易に図ることができ、リードと半田との接合力を容易に向上させることができる。
また、請求項5に係る発明は、樹脂モールド部から外方に露出する複数のリードを備えた半導体パッケージであって、前記樹脂モールド部から露出する前記各リードの厚さ方向の側面には、めっきを施しためっき面と、該めっき面に隣接して前記各リードを電気的に独立させる切断面とが形成されていることを特徴とする半導体パッケージを提案している。
この発明に係る半導体パッケージによれば、樹脂モールド部から露出するリードの側面にめっき面が形成されているため、各リードに対する半田の付着面積の増加を図って、リードと半田との接合力を向上させることができる。
また、請求項6に係る発明は、請求項5に記載の半導体パッケージにおいて、前記側面のめっき面に隣接し、めっきを施した前記各リードの裏面が、前記樹脂モールド部の下面と共に同一平面を形成することを特徴とする半導体パッケージを提案している。
この発明に係る半導体パッケージによれば、半田を付着させるリードの表面が樹脂モールド部の下面と共に同一平面を形成しているため、樹脂モールド部の下面を回路基板の表面に対向させて半導体パッケージを回路基板に実装した状態において、回路基板の表面からの高さ寸法を低く設定することができる、すなわち、半導体パッケージの薄型化を図ることができる。
以上説明したように、請求項1に係る発明によれば、リードもしくはリード連結部に貫通孔を形成することにより、リードと半田との接合力の向上させることができるため、このリードフレームを利用して半導体パッケージを製造し、この半導体パッケージを回路基板に実装する際には、リードと回路基板のランド部との電気的な接続の信頼性の向上を図ることができる。
また、請求項2に係る発明によれば、各リードに貫通孔を形成する場合と比較して、大きい貫通孔を形成するため、リードと半田との接合力の向上させることができ、リードと回路基板のランド部との電気的な接続の信頼性を確実に向上させることができる。
また、請求項3および請求項4に係る発明によれば、孔形成工程の後にめっき工程を行うことにより、半導体パッケージのリードと半田との接合力を容易に向上させることができるため、この半導体パッケージを回路基板に実装する際には、リードと回路基板のランド部との電気的な接続の信頼性の向上を容易に図ることができる。
また、請求項5に係る発明によれば、樹脂モールド部から露出するリードの側面にめっき面を形成することにより、リードと半田との接合力を向上させることができるため、この半導体パッケージを回路基板に実装する際には、リードと回路基板のランド部との電気的な接続の信頼性の向上を図ることができる。
さらに、請求項6に係るによれば、リードの表面が樹脂モールド部の下面と共に同一平面を形成しているため、半導体パッケージの薄型化を図ることができる。
図1から図3は、本発明の実施形態を示しており、この実施の形態に係る半導体パッケージの製造方法について、以下に説明する。
はじめに、薄板状の銅材等からなる金属板にプレス加工もしくはエッチング加工、あるいはこの両方の加工を施すことにより、図1に示すように、半導体チップ3を配置するためのステージ部5と、ステージ部5の周囲に配された複数のリード7と、これらリード7を連結するダムバー(リード連結部)9とを備えたリードフレーム1を形成する。
この際には、プレス加工もしくはエッチング加工によりリードフレーム1の厚さ方向に貫通する貫通孔17が、各リード7に同時に形成されており、これら貫通孔17は、リード7の配列方向に並べて配置されている。
次いで、ステージ部5の表面5aに半導体チップ3を接着すると共に、金属製のボンディングワイヤにより、半導体チップ3の各パッドとリード7とを電気的に接続する。なお、リード7にボンディングワイヤをボンディングする位置は、貫通孔17の形成位置からステージ部5側にずれた表面7aとなっている。
そして、このリードフレーム1を所定の金型内に配置し、この金型内に溶融樹脂を射出することにより、図2に示すように、半導体チップ3、ステージ部5、ボンディングワイヤ11、およびリード7のボンディング部分を一体的に固定する樹脂モールド部13が形成される。
ここで、樹脂モールド部13の下面13aは、各リード7の裏面(表面)7bと共に同一平面を形成している。また、樹脂モールド部13の厚さ方向の側面は、後述するリード7の切断線Aに位置している、すなわち、リード7の長手方向(CD方向)に関する貫通孔17の長さ寸法が半分となる位置に形成されている。さらに、この樹脂モールド部13は、貫通孔17に樹脂が入り込まないように形成されている。
この樹脂モールド部13の形成後に、各リード7のうち樹脂モールド部13の外方に露出している表面7a、裏面7b、および貫通孔17の内壁面(表面)17aにめっきを施して、半田用のめっき膜15を形成する。
最後に、各リード7のうち樹脂モールド部13の側面から外方(D方向)に突出する突出部7c、およびダムバー9を切断線Aにおいて切り落とし、各リード7を互いに電気的に独立させて半導体パッケージの製造が終了する。
以上のように製造された半導体パッケージ30は、図3に示すように、リード7が樹脂モールド部13の側面13bから突出しない、所謂QFNである。この半導体パッケージ30において、外方に露出するリード7の厚さ方向の側面7dは、前述した切断線Aにおいてリード7を切断して形成されるものである。この側面7dは、樹脂モールド部13の側面13bと同一平面を形成する切断面7eと、前述した貫通孔17の内壁面17aの一部である窪み面(めっき面)7fとから構成されている。この窪み面7fには、めっき膜15が形成されている。
この半導体パッケージ30を回路基板21に実装する際には、樹脂モールド部13の下面13aを回路基板21に対向させ、半田25により各リード7と回路基板21のランド部23とを互いに電気的に接続する。この状態においては、半田25がリード7の裏面7bおよび窪み面7fに接合する。
上記の半導体パッケージ30の製造方法によれば、各リード7に貫通孔17を備えたリードフレーム1を形成した後にめっきを施していたため、各リード7を切断線Aにおいて切断した際には、リード7の側面の窪み面7fにめっき膜15が形成された半導体パッケージ30を容易に製造することができる。
そして、この半導体パッケージ30によれば、リード7の裏面7bの他に、リード7の先端にあたる側面7dの窪み面7fにもめっき膜15が形成されているため、ぬれ性が向上し、リード7に対する半田25の付着面積が増加して、リード7と半田25との接合力を向上させることができる。また、半導体パッケージ30を回路基板21に配置した状態では、窪み面7fに形成されためっき膜15が外方及び上方に露出しているため、目視検査によるリード7と半田25との接合状態の判定が容易となる。したがって、半導体パッケージ30を回路基板21に実装した際に、リード7とランド部23との電気的な接続の信頼性の向上を図ることができる。
また、この半導体パッケージ30によれば、リード7の裏面7bが樹脂モールド部13の下面13aと共に同一平面を形成しているため、半導体パッケージ30を回路基板21に実装した状態において、回路基板21の表面からの高さ寸法を低く設定することができる、すなわち、半導体パッケージ30の薄型化を図ることができる。
なお、上記の実施の形態においては、リード7の切断面7eが、樹脂モールド部13の側面13bと同一平面に位置するように形成されるとしたが、これに限ることはなく、例えば、図4に示すように、側面13bから外方に突出した位置に形成されるとしてもよい。この場合には、リード7の表面7aが外方に露出するため、この表面7aにもめっき膜15が残る。したがって、半導体パッケージ30を回路基板21に実装した際には、半田25をリード7の裏面7b、窪み面7fおよび表面7aに接合させることができるため、リード7とランド部23との電気的な接続の信頼性の向上をさらに図ることができる。
ただし、この場合には、図5に示すように、貫通孔17を樹脂モールド部13の側面13bから外方に離れた位置に形成する、もしくは、側面13bから離れる方向に拡大して形成する必要がある。
また、リード7の切断位置は、リード7の長手方向に関する貫通孔17の長さ寸法の半分としたが、これに限ることはなく、貫通孔17を通過していればよい。
さらに、貫通孔17は、各リード7に形成されるとしたが、これに限ることはなく、各リード7を連結するダムバー9に形成されるとしてもよい。
この場合には、例えば、図6に示すように、リードフレームの形成時に、貫通孔18をリード6の配列方向に沿って、かつ、複数のリード6にわたって形成する。そして、貫通孔18の内壁面(表面)18aを含むリード6およびダムバー9にめっきを施した後に、切断線Bにおいてダムバー9を切断する。以上により、図7に示すように、各リード6を互いに電気的に独立させた半導体パッケージ31が製造される。
この半導体パッケージ31では、リード6の厚さ方向の側面6aは、めっき膜15が形成され、リード6の先端にあたるめっき面6fと、このめっき面6fに隣接すると共に相互に隣接する他のリード6に対向する切断面6dとから構成されている。なお、このリード6の側面6aに隣接する表面6bにもめっきが施されている。
この場合には、各リード7に貫通孔17を形成する場合と比較して大きい貫通孔18が形成されるため、リード6のめっき面6fの面積を容易に増加できる。このため、リード6に対する半田の付着面積の増加をさらに図り、リード6と半田との接合力を確実に向上できる。
また、ダムバー9に貫通孔18を形成する場合には、貫通孔18の形成時に、半導体パッケージ31におけるリード6の先端部を予め形成するとしてもよい。すなわち、例えば、図8に示すように、リード6の長手方向(E方向)に向けて貫通孔18側に突出する先端部6bを形成するとしてもよく、さらに、この先端部6bから突出する凸部6cを形成しておくとしてもよい。
なお、めっき面6fの面積を増加させる方法としては、凸部6cを形成することに限らず、例えば、先端部6bに凹部を形成するとしてもよい。
また、ダムバー9に、リード6の配列方向に沿って、かつ、複数のリード6にわたって1つの貫通孔18を形成するとしたが、これに限ることはなく、少なくとも各リード6を互いに電気的に独立させる切断線が通過する位置に貫通孔が形成されていればよく、したがって、例えば、隣り合う各リード6の間を通過する切断線Bにそれぞれ貫通孔を形成するとしてもよい。
また、これら貫通孔は、リードフレームの形成時に同時に形成するとしたが、これに限ることはなく、リードフレームの形成時からめっきを施すまでの間に形成すればよい。すなわち、例えば、樹脂モールド部13を形成する際に、金型により貫通孔を形成するとしてもよい。このような貫通孔を設ける場合には、めっき面の面積を増加させるだけでなく、各リードを互いに電気的に独立させるための切断面積を小さくするができ、半導体パッケージを容易に加工できるという効果も奏する。
さらに、リード6〜8の厚さ方向にわたってめっきを施しためっき面6fや窪み面7f,8fが形成されるとしたが、これに限ることはなく、例えば、図9に示すように、リード10の裏面(表面)10b側に位置するリード10の側面10dの一部が、めっきを施しためっき面10fに形成されるとしてもよい。この構成の場合でも、半導体パッケージ32を回路基板21に実装した際には、半田25をリード10の裏面10bに加えてめっき面10fに接合させることができるため、リード10とランド部23との電気的な接続の信頼性の向上を図ることができる。
ただし、この場合には、リードフレームに貫通孔17,18を形成する代わりに、例えば、図10に示すように、各リード10を電気的に独立させる切断線Aが位置するリードフレームの裏面10bに、ハーフエッチングにより凹部12を形成する必要がある。なお、この凹部12の内壁面12aの一部が前述しためっき面10fを形成することになる。
また、上述の半導体パッケージ30〜32はQFNとしたが、半導体パッケージの薄型化を考慮しない場合には、これに限ることはなく、樹脂モールド部13の外方に突出するリード8を備えたQFPであってもよい。すなわち、例えば、図11に示すように、リード8のうち、半田25に接合する接合部8aに貫通孔17を形成して、貫通孔17の内壁面17aにめっきを施し、切断線Aにおいて切断する。これにより、図12に示すように、接合部8aの側面8dを構成する窪み面(めっき面)8fに半田25を接合できるため、リード8とランド部23との電気的な接続の信頼性の向上を図ることができる。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
本発明の一実施形態に係るリードフレームを示す平面図である。 本発明の一実施形態に係る製造方法において、リードを切断する前の状態を示す拡大断面図である。 本発明の一実施形態に係る半導体パッケージを回路基板に搭載した状態を示しており、(a)は拡大断面図、(b)は拡大平面図である。 本発明の他の実施形態に係る半導体パッケージを回路基板に搭載した状態を示す拡大断面図である。 本発明の他の実施形態に係る製造方法において、リードを切断する前の状態を示す拡大断面図である。 本発明の他の実施形態に係る製造方法において、リード連結部を切断する前の状態を示す拡大平面図である。 本発明の他の実施形態に係る半導体パッケージの要部を示す拡大平面図である。 本発明の他の実施形態に係る製造方法において、リード連結部を切断する前の状態を示す拡大平面図である。 本発明の他の実施形態に係る半導体パッケージの要部を示す拡大断面図である。 本発明の他の実施形態に係る製造方法において、リードを切断する前の状態を示す拡大断面図である。 本発明の他の実施形態に係る製造方法において、リードを切断する前の状態を示す拡大断面図である。 本発明の他の実施形態に係る半導体パッケージを回路基板に搭載した状態を示す拡大断面図である。 従来のリードフレームの一例を示す平面図である。 従来の半導体パッケージの製造方法において、リードを切断する前の状態を示す拡大断面図である。 この発明の他の実施形態に係る半導体パッケージを回路基板に搭載した状態を示す拡大断面図である。
符号の説明
1・・・リードフレーム、3・・・半導体チップ、5・・・ステージ部、6,7,8,10・・・リード、6a,7d,8d,10d・・・側面、6d,7e・・・切断面、6f,10f・・・めっき面、6b,7a・・・表面、7b,10b・・・裏面(表面)、7f,8f・・・窪み面(めっき面)、9・・・ダムバー(リード連結部)、13・・・樹脂モールド部、13a・・・下面、17,18・・・貫通孔、17a,18a・・・内壁面(表面)、30,31,32・・・半導体パッケージ、A,B・・・切断線

Claims (6)

  1. 半導体チップを配置するためのステージ部と、その周囲に配される複数のリードと、これらリードを連結するリード連結部とを有する金属製薄板からなるリードフレームであって、
    前記リードもしくはリード連結部には、リードフレームの厚さ方向に貫通する貫通孔が形成され、前記各リードを電気的に独立させるための切断線が、前記貫通孔を通過することを特徴とするリードフレーム。
  2. 前記貫通孔が、リード連結部に形成されている場合には、前記リードの配列方向に沿って、かつ、複数のリードにわたって形成されていることを特徴とする請求項1に記載のリードフレーム。
  3. ステージ部と、その周囲に配される複数のリードと、該リードを相互に連結するリード連結部とを有する金属製薄板からなるリードフレームを形成するリードフレーム加工工程と、
    前記ステージ部に半導体チップを接着し、該半導体チップと前記リードとを配線するチップ搭載工程と、
    これらステージ部、半導体チップ、およびリードを樹脂により一体的に固定する樹脂モールド部を形成するモールド工程と、
    前記リードのうち、樹脂モールド部から外方に露出する表面にめっきを施すめっき工程と、
    前記各リードを切断して、前記各リードを互いに電気的に独立させる切断工程とを備え、
    前記リードフレーム加工工程時からめっき工程を行うまでに、リードフレームの厚さ方向に貫通し、切断工程における切断線が通過する貫通孔を前記各リードに形成する孔形成工程を行うことを特徴とする半導体パッケージの製造方法。
  4. ステージ部と、その周囲に配される複数のリードと、該リードを相互に連結するリード連結部とを有する金属製薄板からなるリードフレームを形成するリードフレーム加工工程と、
    前記ステージ部に半導体チップを接着し、該半導体チップと前記リードとを配線するチップ搭載工程と、
    これらステージ部、半導体チップ、およびリードを樹脂により一体的に固定する樹脂モールド部を形成するモールド工程と、
    前記リードのうち、樹脂モールド部から外方に露出する表面にめっきを施すめっき工程と、
    前記リード連結部を切断して、前記各リードを互いに電気的に独立させる切断工程とを備え、
    前記リードフレーム加工工程時から前記めっき工程を行うまでに、リードフレームの厚さ方向に貫通し、切断工程における切断線が通過する貫通孔を前記リード連結部に形成する孔形成工程を行うことを特徴とする半導体パッケージの製造方法。
  5. 樹脂モールド部から外方に露出する複数のリードを備えた半導体パッケージであって、
    前記樹脂モールド部から露出する前記各リードの厚さ方向の側面には、めっきを施しためっき面と、該めっき面に隣接し、前記各リードを電気的に独立させた切断面とが形成されていることを特徴とする半導体パッケージ。
  6. 前記側面のめっき面に隣接し、めっきを施した前記各リードの表面が、前記樹脂モールド部の下面と共に同一平面を形成することを特徴とする請求項5に記載の半導体パッケージ。

JP2004096292A 2003-04-02 2004-03-29 半導体パッケージ、その製造方法、および、これに使用するリードフレーム Expired - Fee Related JP3915794B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004096292A JP3915794B2 (ja) 2003-04-02 2004-03-29 半導体パッケージ、その製造方法、および、これに使用するリードフレーム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003099126 2003-04-02
JP2004096292A JP3915794B2 (ja) 2003-04-02 2004-03-29 半導体パッケージ、その製造方法、および、これに使用するリードフレーム

Publications (2)

Publication Number Publication Date
JP2004319996A true JP2004319996A (ja) 2004-11-11
JP3915794B2 JP3915794B2 (ja) 2007-05-16

Family

ID=33478820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004096292A Expired - Fee Related JP3915794B2 (ja) 2003-04-02 2004-03-29 半導体パッケージ、その製造方法、および、これに使用するリードフレーム

Country Status (1)

Country Link
JP (1) JP3915794B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079372A (ja) * 2003-09-01 2005-03-24 Nec Electronics Corp 樹脂封止型半導体装置とその製造方法
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP2008187045A (ja) * 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法、半導体装置
JP2012089669A (ja) * 2010-10-19 2012-05-10 Dainippon Printing Co Ltd 半導体装置およびその製造方法
JP2013062527A (ja) * 2006-10-04 2013-04-04 Rohm Co Ltd 半導体装置
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP2014067750A (ja) * 2012-09-24 2014-04-17 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法
JP2014154785A (ja) * 2013-02-12 2014-08-25 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法
JP2017162903A (ja) * 2016-03-08 2017-09-14 株式会社ジェイデバイス 半導体パッケージ及び半導体パッケージの製造方法
CN108630554A (zh) * 2017-03-15 2018-10-09 艾马克科技公司 用联动导电连接组件以形成封装半导体装置的方法及结构
JP2020127026A (ja) * 2020-04-09 2020-08-20 日亜化学工業株式会社 発光装置の製造方法及び発光装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079372A (ja) * 2003-09-01 2005-03-24 Nec Electronics Corp 樹脂封止型半導体装置とその製造方法
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP2013062527A (ja) * 2006-10-04 2013-04-04 Rohm Co Ltd 半導体装置
JP2008187045A (ja) * 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法、半導体装置
JP2012089669A (ja) * 2010-10-19 2012-05-10 Dainippon Printing Co Ltd 半導体装置およびその製造方法
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP2014067750A (ja) * 2012-09-24 2014-04-17 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法
JP2014154785A (ja) * 2013-02-12 2014-08-25 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法
JP2017162903A (ja) * 2016-03-08 2017-09-14 株式会社ジェイデバイス 半導体パッケージ及び半導体パッケージの製造方法
CN107170716A (zh) * 2016-03-08 2017-09-15 株式会社吉帝伟士 半导体封装件及半导体封装件的制造方法
KR20170104926A (ko) * 2016-03-08 2017-09-18 가부시키가이샤 제이디바이스 반도체 패키지 및 반도체 패키지의 제조 방법
US10559523B2 (en) 2016-03-08 2020-02-11 J-Devices Corporation Semiconductor package and a method for manufacturing a semiconductor device
US11322431B2 (en) 2016-03-08 2022-05-03 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having outer terminal portions with conductive layer on outer end surfaces and method of manufacturing a semiconductor device
CN107170716B (zh) * 2016-03-08 2022-05-27 安靠科技日本公司 半导体封装件及半导体封装件的制造方法
US11887915B2 (en) 2016-03-08 2024-01-30 Amkor Technology Japan, Inc. Semiconductor device having outer terminal portions with conductive layer on outer end surfaces and a method of manufacturing a semiconductor device
KR102645483B1 (ko) * 2016-03-08 2024-03-08 가부시키가이샤 앰코테크놀로지재팬 반도체 패키지 및 반도체 패키지의 제조 방법
CN108630554A (zh) * 2017-03-15 2018-10-09 艾马克科技公司 用联动导电连接组件以形成封装半导体装置的方法及结构
JP2020127026A (ja) * 2020-04-09 2020-08-20 日亜化学工業株式会社 発光装置の製造方法及び発光装置

Also Published As

Publication number Publication date
JP3915794B2 (ja) 2007-05-16

Similar Documents

Publication Publication Date Title
KR100947412B1 (ko) 반도체 패키지
JP2006179760A (ja) 半導体パッケージ、および、これに使用するリードフレーム
US6020218A (en) Method of manufacturing ball grid array semiconductor package
JP3789443B2 (ja) 樹脂封止型半導体装置
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2010165992A (ja) 半導体装置及びその製造方法
JP3915794B2 (ja) 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
US20090289342A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
US7453141B2 (en) Semiconductor device package, method of manufacturing the same, and semiconductor device
JP2000012758A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP2006287131A (ja) 半導体パッケージ及びその製造方法
JP2007214185A (ja) リードフレーム
JPH11121680A (ja) リードフレームおよび半導体装置
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
JP5104020B2 (ja) モールドパッケージ
JP4655300B2 (ja) リードフレーム
JPH06209065A (ja) 電子部品搭載装置
JPH02174240A (ja) 半導体装置の製造方法
JP2005135938A (ja) 半導体装置およびその製造方法
KR20010107549A (ko) 다층 리드 프레임 및 이를 사용한 반도체 장치
JPH0878571A (ja) 半導体装置及びその製造方法
JP2011018818A (ja) 半導体装置
JPH0823067A (ja) リードフレーム
JPH0265266A (ja) リードフレーム
JPH06236942A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070129

R150 Certificate of patent or registration of utility model

Ref document number: 3915794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees