JP2011018818A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011018818A JP2011018818A JP2009163374A JP2009163374A JP2011018818A JP 2011018818 A JP2011018818 A JP 2011018818A JP 2009163374 A JP2009163374 A JP 2009163374A JP 2009163374 A JP2009163374 A JP 2009163374A JP 2011018818 A JP2011018818 A JP 2011018818A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- solder
- side electrode
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】配線板の側面電極とのはんだ接合において十分な機械的強度および接合信頼性を得ることが可能な構成を備える半導体装置を提供する。
【解決手段】側面電極2の端面2aは、配線板1の側面1aよりも内部に後退して形成されている。これにより、側面電極2とはんだ4との接合部が、配線板1の側面1aから内部に入り込んだ構造となる。その結果、はんだ4にせん断力が加わった場合には、側面電極2とはんだ4との接合界面だけでなく、はんだ4自体にもせん断力を分散させることができる。
【選択図】図3
【解決手段】側面電極2の端面2aは、配線板1の側面1aよりも内部に後退して形成されている。これにより、側面電極2とはんだ4との接合部が、配線板1の側面1aから内部に入り込んだ構造となる。その結果、はんだ4にせん断力が加わった場合には、側面電極2とはんだ4との接合界面だけでなく、はんだ4自体にもせん断力を分散させることができる。
【選択図】図3
Description
この発明は、側面にはんだ接合用の電極を有する配線板を備え、この配線板上に半導体素子などの電子部品を搭載した構成を有する半導体装置に関するものである。
はんだ接合部の観察が容易で、マザーボードへの実装面積を少なくできる半導体装置として、半導体素子などの電子部品を搭載した配線板の側面に、マザーボードとのはんだ接合用の電極を形成した配線板が用いられる。
この構成を採用する半導体装置は、配線板の側面で直ぐにマザーボードがはんだ接合されるため、マザーボードとの熱膨張差の影響を受けやすい。また、マザーボードの外周に設けたリード線を用いてはんだ接合する半導体装置(下記非特許文献1参照)に比べて、はんだ接合の信頼性が低下することが懸念される。
そこで、はんだ接合の信頼性を向上することを目的にした半導体装置が提案されている。下記の特許文献1に開示される半導体装置は、側面電極(端面電極)、配線、および半導体素子搭載部を備えたパッケージ基板と、このパッケージ基板上に接着剤により固定された半導体素子と、この半導体素子およびパッケージ基板上に設けられた配線を接続するボンディングワイヤと、これらの半導体素子等を封止するエポキシなどの樹脂とから構成されている。
この半導体装置では、はんだ接合の信頼性を向上させるために、側面電極に、Auめっき、あるいははんだめっきなどを用いることで、はんだ付け性がよい表面状態となっている。特に、側面電極の中央部から上部にかけては、はんだレジスト(ソルダレジスト)が塗布された構造が採用されている。
また、側面電極の上部にはんだレジストを設けることで、マザーボードとのはんだ付け時に、印刷されたはんだが加熱されることで、はんだの側面電極の上方への吸いあがりの抑制、および、搭載電極上のはんだが不足するのを抑制している。
下記特許文献2には、半導体装置の製造方法として、以下の方法が開示されている。ガラスエポキシ樹脂製で複数のスルーホール(配線パターン)を有する配線板に、縦横列に搭載した複数の半導体素子をダイボンディングで固定する。その後、半導体素子の電極とスルーホール(配線パターン)とを金線を用いてワイヤボンディングし、電気的に接続する。その後、半導体素子上を樹脂で覆い、ダイシングソーを用いてスルーホールの中央部を切断して、配線板の側面に電極を形成する。
この製造方法を採用した場合には、配線板の切断面(側面)と側面電極の端面とは同一面内となる。スルーホールはCu上にNiめっき、Auめっきが施されたものが一般に用いられるため、ダイシングソーにて切断後の電極の端面は、Cu、Ni、およびAuの積層状態が露出することになる。
QFP(Quad Flat Package):エレクトロニクス実装技術基礎講座、第4巻、158ページ、1997年、発行所:株式会社工業調査会)
図15は、上記特許文献1に開示される半導体装置にける配線板11の側面電極12の概略構成を示す斜視図である。側面電極12の上部にはんだレジスト13が設けられている。その結果、側面電極12と搭載電極15とを電気的に接続するためのはんだ14は、上方に吸いあがることはなく、搭載電極15上に留まる。これにより、側面電極12の下部付近に十分なはんだ量を確保することができる。
はんだ14による接合部の搭載電極15の長手方向(図中A方向)の機械的強度は、側面電極12下部に十分な量のはんだ14が存在するため、大きいと考えられる。しかし、側面電極12に垂直な方向(図中B方向)では、はんだ14の吸い上がりがなく、はんだに14よる接合面積が小さくなるため、機械的強度の不足が懸念される。
そこで、はんだ14の接合断面積を大きくするために、搭載電極15上にも十分な量のはんだ14を側面電極12の上方領域に及ぶように供給した場合の側面電極12の下部領域でのはんだ接合断面図を図16に示す。なお、図16は、図15中のXVI−XVI線矢視断面に相当する。
はんだ14は側面電極12の凹部形状の外側まで円弧状に拡がる。側面電極12はCu、Ni、Auで構成される。しかし、はんだ付け時に薄いAuははんだ14中に拡散してしまうため、CuおよびNiが残る。CuおよびNiは酸化すると、はんだ14に対する濡れ性(接触性)が悪いため、図16に示すように、はんだ14と接合しないクラック17の部分が形成される。
図16に示す構成に基づき温度サイクル試験を実施した場合には、このクラック17の部分において熱応力が加わり、はんだ14に接合しないクラック17の部分からはんだ14中にクラックが進展し、はんだ14の接合信頼性が低下することが懸念される。
この発明は上記課題を解決することを目的とし、側面にはんだ接合用の側面電極を有する配線板を備える半導体装置において、配線板の側面電極とのはんだ接合において十分な機械的強度および接合信頼性を得ることが可能な構成を備える半導体装置を提供することにある。
この発明に基づいた半導体装置においては、電子部品を搭載する配線板と、上記配線板の側面に設けられる側面電極とを備え、上記側面電極は、その横断面形状が上記配線板の内部に向かって凹む凹部形状を有する半円筒型であり、上記側面電極の端面は、上記配線板の側面よりも内部側に位置している。
この発明に基づいた半導体装置によれば、配線板の電極とのはんだ接合において十分な機械的強度および接合信頼性を得ることが可能な構成を備える半導体装置を提供することが可能となる。
本発明に基づいた各実施の形態における半導体装置およびその製造方法について、以下、図を参照しながら説明する。なお、以下に説明する実施の形態において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。また、同一の部品、相当部品に対しては、同一の参照番号を付し、重複する説明は繰り返さない場合がある。
(実施の形態1)
図1および図2を参照して、実施の形態1における半導体装置が備える配線板の側面に設けられる側面電極の構造について説明する。この半導体装置は、端面に側面電極を有する配線板上に半導体素子などの電子部品が実装された構造が採用される。半導体素子などの電子部品と配線板とは、ワイヤおよびはんだなどの通常の方法で配線板と電気的に接続された構造である。
図1および図2を参照して、実施の形態1における半導体装置が備える配線板の側面に設けられる側面電極の構造について説明する。この半導体装置は、端面に側面電極を有する配線板上に半導体素子などの電子部品が実装された構造が採用される。半導体素子などの電子部品と配線板とは、ワイヤおよびはんだなどの通常の方法で配線板と電気的に接続された構造である。
側面電極2は、その横断面形状が配線板1の内部に向かって凹む凹部形状を有する略半円筒型形状を有しいている。また、側面電極2の両側の端面2aはいずれも、配線板1の側面1aよりも内部側に位置している。本実施の形態では、配線板1の側面1aから距離rだけ内部に後退した位置に、側面電極2の端面2aが位置している。
側面電極2は、Cu、Ni、Auの3種類の金属で構成され、厚みはそれぞれ約15μm〜約25μm、約1μm〜約5μm、約0.05μm〜約0.5μmである。はんだ付け時には、薄いAuははんだ4中に拡散して、CuおよびNiが表面に残ることになる。なお、必ずしも3種類の金属の積層構成に限定されるものでなく、Cuのみの1層であってもよい。
図3を参照して、配線板1の側面電極2とマザーボード(図示省略)とをはんだ接合した状態の側面電極2およびはんだ4の横断面形状について説明する。側面電極2の端面2aは、配線板1の側面1aよりも内部に後退して形成されている。これにより、はんだ4の縁部4aは配線板1の側面1aと接触する状態となる。
このように、側面電極2とはんだ4との接合部が、配線板1の側面1aから内部に入り込んだ構造となるため、はんだ4にせん断力が加わった場合には、側面電極2とはんだ4との接合界面だけでなく、はんだ4自体にもせん断力を分散させることができる。その結果、側面電極2とはんだ4との接合界面への応力集中を抑制することができ、側面電極2とはんだ4とによる接合部の十分な機械的強度および接合信頼性を得ることができる。
(製造方法)
図4から図7を参照して、上記構成を有する配線板の側面に設けられる側面電極2の製造方法を説明する。図4を参照して、配線板1に貫通孔5を形成する。孔形状は円であるが、長円でもよい。図5を参照して、無電解めっきなどの方法により、薄いCuを貫通孔5の表面に形成する。その後、CuとNi、Auとを無電解めっきまたは電解めっきにて形成する。
図4から図7を参照して、上記構成を有する配線板の側面に設けられる側面電極2の製造方法を説明する。図4を参照して、配線板1に貫通孔5を形成する。孔形状は円であるが、長円でもよい。図5を参照して、無電解めっきなどの方法により、薄いCuを貫通孔5の表面に形成する。その後、CuとNi、Auとを無電解めっきまたは電解めっきにて形成する。
図6を参照して、貫通孔5の中心位置を通るダイシングラインに沿って配線板1を切断する。配線板1が分離されることにより、配線板1の側面には、その横断面形状が配線板1の内部に向かって凹む凹部形状を有する略半円筒型形状の側面電極2が出現する。なお、この状態では、側面電極2の両側の端面2aはいずれも、配線板1の側面1aと同一面に位置している。
図7を参照して、化学エッチングにより、側面電極2の端面2aがエッチングされた状態を示す。この場合のエッチャントは、側面電極2の端面2aのみをエッチングするために、表面のAuを保護膜として用い、CuとNiとのみをエッチングするものを用いる。たとえば、一般に塩化第二鉄を用いる。以上により、図2に示す、配線板1の側面1aから距離rだけ内部に後退した位置に端面2aを有する側面電極2が完成する。
(実施の形態2)
図8および図9を参照して、実施の形態2における半導体装置が備える配線板の側面に設けられる側面電極の構造について説明する。この半導体装置は、実施の形態1の場合と同様に、端面に側面電極を有する配線板上に半導体素子などの電子部品が実装された構造が採用される。半導体素子などの電子部品と配線板とは、ワイヤおよびはんだなどの通常の方法で配線板と電気的に接続された構造である。
図8および図9を参照して、実施の形態2における半導体装置が備える配線板の側面に設けられる側面電極の構造について説明する。この半導体装置は、実施の形態1の場合と同様に、端面に側面電極を有する配線板上に半導体素子などの電子部品が実装された構造が採用される。半導体素子などの電子部品と配線板とは、ワイヤおよびはんだなどの通常の方法で配線板と電気的に接続された構造である。
図8を参照して、側面電極2Aの構造について説明する。側面電極2Aは、その横断面形状が配線板1の内部に向かって凹む凹部形状を有する略半円筒型形状を有している。また、側面電極2Aの両側の端面22aはいずれも、配線板1の側面1aよりも内部側に位置している。本実施の形態では、配線板1の側面1aから距離rだけ内部に後退した位置に、側面電極2Aの端面22aが位置している。また、側面電極2Aの端面22aと配線板1の側面1aとの間の領域には、凹部1bが形成されている。
本実施の形態における側面電極2Aは、内部電極21と、この内部電極21を覆う金属膜22とを有している。内部電極21は端面21aまで金属膜22に覆われている。この金属膜22は、はんだに濡れやすく酸化しない金属が用いられている。はんだに濡れやすく酸化しない金属としてたとえば、AuまたはPtを用いる。
図9を参照して、配線板1の側面電極2Aとマザーボード(図示省略)とをはんだ接合した状態の側面電極2Aおよびはんだ4の横断面形状について説明する。側面電極2Aの端面22aは、はんだに濡れやすい金属膜22で覆われているため、はんだ4の接合をこの端面22aまで確実に形成することを可能とする。その結果、はんだの接合信頼性向上を安定して図ることが可能となる。
(製造方法)
図10から図14を参照して、上記構成を有する配線板の側面に設けられる側面電極2Aの製造方法を説明する。図10を参照して、配線板1に貫通孔5を形成する。孔形状は円であるが、長円でもよい。図11を参照して、電解めっきの電極となる薄いCu(シーズCu)7を、貫通孔5の内壁面に析出させる。薄いCu7の析出方法として、無電解めっき法を用いる。
図10から図14を参照して、上記構成を有する配線板の側面に設けられる側面電極2Aの製造方法を説明する。図10を参照して、配線板1に貫通孔5を形成する。孔形状は円であるが、長円でもよい。図11を参照して、電解めっきの電極となる薄いCu(シーズCu)7を、貫通孔5の内壁面に析出させる。薄いCu7の析出方法として、無電解めっき法を用いる。
次に、図12を参照して、配線板1のダイシングラインを含むように、薄いCu7をエンドミルなどの機械加工により分断するため、凹部1bを開口する。その後、図13を参照して、Cu7を電極にして、電解めっきにて内部電極21として、CuとNiとが析出し、最表面に金属膜22としてAuが析出した状態を示す。それぞれの厚みは約5μm〜約25μm、約1μm〜約5μm、約0.05μm〜約0.5μmである。
次に、図14参照して、貫通孔5の中心位置を通るダイシングラインに沿って配線板1を切断する。配線板1が分離されることにより、配線板1の側面には、その横断面形状が配線板1の内部に向かって凹む凹部形状を有する略半円筒型形状の側面電極2Aが出現する。また、側面電極2Aは、内部電極21の端面21aまで、はんだに濡れやすいAuからなる金属膜22で覆われている。なお、金属膜22としてAuを析出させた場合について説明しているが、Ptを析出させて、金属膜とする方法を採用することも可能である。
以上、本発明の実施の形態について説明したが、今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
1 配線板、1a 側面、1b 凹部、2,2A 側面電極、2a 端面、4 はんだ、4a 縁部、5 貫通孔、7 薄いCu(シーズCu)、21 内部電極、21a 端面、22 金属膜、22a 端面。
Claims (3)
- 電子部品を搭載する配線板と、
前記配線板の側面に設けられる側面電極と、を備え、
前記側面電極は、その横断面形状が前記配線板の内部に向かって凹む凹部形状を有する半円筒型であり、
前記側面電極の端面は、前記配線板の側面よりも内部側に位置している、半導体装置。 - 前記側面電極の前記端面は、はんだに濡れやすい金属材料である、請求項1に記載の半導体装置。
- 前記金属材料は、AuまたはPtである、請求項2に記載に半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009163374A JP2011018818A (ja) | 2009-07-10 | 2009-07-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009163374A JP2011018818A (ja) | 2009-07-10 | 2009-07-10 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011018818A true JP2011018818A (ja) | 2011-01-27 |
Family
ID=43596380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009163374A Withdrawn JP2011018818A (ja) | 2009-07-10 | 2009-07-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011018818A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5823043B2 (ja) * | 2013-01-31 | 2015-11-25 | 京セラ株式会社 | 電子素子搭載用基板、電子装置および撮像モジュール |
-
2009
- 2009-07-10 JP JP2009163374A patent/JP2011018818A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5823043B2 (ja) * | 2013-01-31 | 2015-11-25 | 京セラ株式会社 | 電子素子搭載用基板、電子装置および撮像モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5259978B2 (ja) | 半導体装置の製造方法 | |
JP5101169B2 (ja) | 配線基板とその製造方法 | |
JP6244147B2 (ja) | 半導体装置の製造方法 | |
TWI587457B (zh) | 樹脂密封型半導體裝置及其製造方法 | |
US20110260200A1 (en) | Method of fabricating non-metal led substrate and non-metal led substrate and method of fabricating led device using the non-metal led substrate and led device with the non-metal led substrate | |
JP6721346B2 (ja) | 半導体装置 | |
JP2008258411A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5151158B2 (ja) | パッケージ、およびそのパッケージを用いた半導体装置 | |
US20090289342A1 (en) | Semiconductor Device and Semiconductor Device Manufacturing Method | |
JP2008042064A (ja) | セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法 | |
JP5706254B2 (ja) | 半導体装置 | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
JP3915794B2 (ja) | 半導体パッケージ、その製造方法、および、これに使用するリードフレーム | |
JP2015173005A (ja) | 回路基板及び回路基板の製造方法 | |
JP2007214185A (ja) | リードフレーム | |
JP5702763B2 (ja) | 半導体装置 | |
JP2011018818A (ja) | 半導体装置 | |
JP2013171912A (ja) | 発光装置 | |
JP2008166432A (ja) | クラックを生じにくい半田接合部、該半田接続部を備える回路基板などの電子部品、半導体装置、及び電子部品の製造方法 | |
JP2005079365A (ja) | 基板フレーム及びこれを用いた半導体装置の製造方法 | |
KR100396869B1 (ko) | 연성인쇄회로기판의 접합방법 | |
JP4012527B2 (ja) | 電子部品の製造方法 | |
JP2000036621A (ja) | 側面型電子部品の電極構造 | |
JP2007335782A (ja) | 半導体装置モジュールの製造方法及び半導体装置モジュール | |
JP2006332275A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121002 |