JPH0823067A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH0823067A
JPH0823067A JP6153889A JP15388994A JPH0823067A JP H0823067 A JPH0823067 A JP H0823067A JP 6153889 A JP6153889 A JP 6153889A JP 15388994 A JP15388994 A JP 15388994A JP H0823067 A JPH0823067 A JP H0823067A
Authority
JP
Japan
Prior art keywords
lead frame
lead
island
frame member
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6153889A
Other languages
English (en)
Inventor
Hidekatsu Sekine
秀克 関根
Taketo Tsukamoto
健人 塚本
Ryuji Ueda
龍二 上田
Tatsuhiro Okano
達広 岡野
Toshifumi Motoyoshi
敏文 元吉
Kenji Kanazawa
憲司 金沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP6153889A priority Critical patent/JPH0823067A/ja
Publication of JPH0823067A publication Critical patent/JPH0823067A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/787Means for aligning
    • H01L2224/78703Mechanical holding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】放熱特性に優れ、ワイヤーボンディング適性が
良好であり、不要な電気的短絡の惧れが減少したリード
フレームを提供する。 【構成】リードを有する第1のリードフレーム部材11
と、半導体集積回路が搭載されるアイランド部14を有
する第2のリードフレーム部材12とが貼り合わされた
構成のリードフレームにおいて、両者が接触しないで離
間した箇所では、少なくともどちらかの部材が、ハーフ
エッチングされて薄型化された構成である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、LSI・VLSI等に
代表される半導体集積回路の実装の際に用いられるリー
ドフレームに係わり、特に、放熱特性に優れ、ワイヤー
ボンディング適性が良好なリードフレームに関する。
【0002】
【従来の技術】リードフレームに半導体集積回路素子
(以下、本明細書中では、チップと称する)が搭載・接
続されてなる半導体装置は、種々の解決課題を有してい
るが、その中でも、前記装置を外部回路(プリント配線
板)に接続し作動させた際に、チップにおいて発生する
熱を効率良く外部へ逃がすことが、重要課題として考え
られている。
【0003】放熱手段として、チップを搭載するリード
フレームのアイランド部によって熱を伝導させ、さらに
外部へ放出させることが有効である。
【0004】前記アイランド部の面積を大きくとるた
め、リードフレームのアイランド部とリード部とを別部
材とし、両者を貼り合わせて一つのリードフレームとす
る提案が従来よりされている。
【0005】上記提案の構成とする理由は、同一部材
(金属板)よりアイランド部とリード部とを成形した場
合、アイランド部の面積は、リード部に取り囲まれた領
域内に限られてしまうが、両者を別部材とすることによ
り、アイランド部の面積を大きく確保することができ、
チップの搭載のみならず放熱板としての機能も高められ
るためである。
【0006】上記構成のリードフレームを用いた半導体
装置の概略を、図8〜図9の断面説明図に示す。
【0007】リードを有する第1のリードフレーム部材
11と、チップが搭載されるアイランド部である第2のリ
ードフレーム部材12とが、インナーリードの先端部にお
いて、エポキシ系等の接着剤13を介して貼り合わされ
て、リードフレーム10とされている。(図8参照)
【0008】このリードフレーム10のアイランド12上
に、チップ20が搭載され、Au等のワイヤー21により、
インナーリードとチップのパッド電極とが電気的に接続
された状態で、半導体装置30とされている。(図9参
照)
【0009】実用に供する際には、通常、チップ搭載部
を含む領域を樹脂等によりモールド加工(「樹脂モール
ド」「樹脂封止」は同義語であり、以後、本明細書にお
いては両者を混在して用いることもある)される。(図
示せず)
【0010】樹脂封止を行なう理由は様々であるが、本
構成のリードフレームでは、インナーリードとアイラン
ドとの間に樹脂(絶縁性)が入り込み、信号リードとし
て機能するインナーリードとアイランドとが電気的に短
絡しないようにする「電気的な短絡」の問題が回避され
ることが期待される。
【0011】
【発明が解決しようとする課題】上記した従来構成のリ
ードフレームを製造するにあたっては、第1部材と第2
部材とを貼り合わせる際、プレス機により接合部を第1
部材側より押し付ける。
【0012】その際、第1部材のリードに施した、ワイ
ヤーボンディングの接着性を高めるためのめっき皮膜
に、直接プレス機の治具面が当たるので、めっき皮膜面
にキズがつき、ボンディング適性を低下させてしまうと
いった問題があった。
【0013】接着剤には一般に熱硬化型のものが用いら
れており、加熱の際に接着剤より発生するガスによりリ
ードフレームのめっき面が侵されてしまい、ワイヤーボ
ンディングができないため、プラズマ洗浄等の処理が必
要となり、接着剤使用のコストに加えてさらにコスト高
になっていた。
【0014】ワイヤーボンディングがなされる箇所(以
後、ボンディングエリアと称することもある)のインナ
ーリード下部には、接着剤が存在するために、ボンディ
ング時の熱により接着剤が軟化し、リードが不安定とな
り、ボンディング不良が発生するといった問題があり、
特に、多ピン化し、リード幅が狭くなった時に前記不良
は多発していた。
【0015】リードフレームのインナーリードにアイラ
ンド12をエポキシ系等の接着剤を介して貼り合わせた構
造なので、ディプレス(アイランドを後工程で機械的に
押し下げて、高さを調節すること。タブ下げとも言う)
が不可能であり、プラスチック樹脂モールド加工の際、
リードフレーム上下の樹脂量等のバランスをとることが
できず、パッケージにソリが発生するといった問題もあ
った。
【0016】リードとアイランドとを接着剤を介して貼
り合わせると、上記した各種問題があり、接着剤を介さ
ないと、リードとアイランドとが接触してしまい、両者
が電気的に短絡してしまう惧れがある。
【0017】本発明は、前記問題を解決することを目的
としており、放熱特性およびワイヤーボンディング適性
に優れ、特に、インナーリードとアイランドとの間の電
気的短絡の惧れが少ない構成のリードフレームを提供す
るものである。
【0018】詳しくは、製造工程において、インナー
リードのめっき皮膜面にキズがつく惧れのない構成であ
り、製造工程において、接着剤より発生するガスによ
りリードフレームのめっき面が侵されてしまう惧れのな
い構成であり、侵されためっき面の修正のための、プ
ラズマ洗浄等の処理を必要としない構成であり、ディ
プレス可能とし、樹脂モールド加工の際、リードフレー
ム上下の樹脂量等のバランスをとることができずにパッ
ケージにソリが発生するという惧れのない構成であり、
インナーリードとアイランドとを離間させるため、そ
の間にモールド樹脂が入り込み易くなるため、両者間の
電気的な絶縁性が確実であるような構成のリードフレー
ムを提供するものである。
【0019】
【課題を解決するための手段】請求項1に記載の本発明
は、リードを有する第1のリードフレーム部材と、半導
体集積回路が搭載されるアイランド部を有する第2のリ
ードフレーム部材とが貼り合わされ、第1のリードフレ
ーム部材のインナーリードが、第2のリードフレーム部
材のアイランド部上に位置した構成のリードフレームに
おいて、第1・第2のリードフレーム部材は、接触する
部分と接触しないで離間した部分とを有しており、前記
接触しないで離間した部分では、少なくともどちらかの
部材が、ハーフエッチングにより薄型化された構成であ
ることを特徴とする。
【0020】請求項2に記載の発明は、前記第1・第2
のリードフレーム部材が、それぞれの部材のリードおよ
びアイランド部を取り囲む外枠部分で貼り合わされた構
成であることを特徴とする。
【0021】請求項3に記載の発明は、前記第1・第2
のリードフレーム部材が、第1の部材のリードのうち、
信号リードとして機能しないリードにおいて貼り合わさ
れた構成であることを特徴とする。
【0022】アイランド部と信号リードとして機能する
インナーリードとをさらに離間させるための方法として
は、第1・第2のリードフレーム部材を貼り合わせた
後、アイランド部を機械的に押し下げる(ディプレスま
たはタブ下げと称する)ことによる。この際、アイラン
ド部を支持する吊りリードが、アイランド部の下方への
変位分に応じて機械的に延伸することとなる。
【0023】また、必要に応じて、アイランド部の表面
に絶縁膜を形成し、リード部とアイランド部とが電気的
に短絡しないようにしても良い。ここで、絶縁膜の形成
方法としては、既知の種々の手法が採用できるが、陽
極酸化による皮膜の形成。電着法による皮膜の形成。
スクリーン印刷等の印刷手法による、インキ状絶縁物
の塗布形成。等が適当である。
【0024】さらには、第1・第2のリードフレーム部
材の貼り合わせにあたっては、両者を接着剤ではなく、
スポット溶接によって貼り合わせることによれば、ガス
により侵されためっき面の修正のための、プラズマ洗浄
等の処理を必要としないことになる。
【0025】
【作用】樹脂封止の際、インナーリードとアイランドと
の間にモールド樹脂が入り込み易くなり、インナーリー
ドとアイランド表面との絶縁が確実となる。
【0026】第1のリードフレーム部材と第2のリード
フレーム部材とが、インナーリード先端部ではない箇所
で接合し、両者が貼り合わせられるので、接合部をプレ
ス機で押し付けても、リード(特に、ボンディングエリ
ア周辺)に施されためっき皮膜に、プレス機の治具面が
当たらないので、前記めっき皮膜面にキズがつくことが
ない。
【0027】ボンディングエリア下部には接着剤が存在
しないために、その部分のめっき皮膜がガスにより侵さ
れることがなく、ボンディング時の熱により接着剤が軟
化し、リードが不安定となるということもない。
【0028】信号リードとして機能するインナーリード
先端部とアイランド部とが接合しない構成をとることに
より、電気的に短絡することがなく、絶縁性がさらに確
実なものとなる。
【0029】
【実施例】以下、本発明に係るリードフレームおよびそ
れを用いた半導体装置の製造方法の実施例を、その概略
を製造工程順に示す図1〜図6を用いながら説明する。
【0030】<実施例1> 第1のリードフレーム部材 インナーリードピッチ0.20mm・アウターリードピッチ
0.50mmのリードを有する板厚0.15mmの第1のリード
フレーム部材11(材質…Cu合金)を、ウェットエッチ
ングにより成形し、インナーリード部の所望表面(ボン
ディングエリアを含む領域…図中、斜線部)に厚さ6μ
mのAgメッキを施した。また、第2のリードフレーム
部材に面する側のインナーリード表面に、エポキシ系接
着剤層を有するポリイミド製の両面粘着テープをリング
状に貼り付けた。(図1参照)
【0031】第2のリードフレーム部材 図2の平面説明図に示すように、外枠部分15から延伸し
た吊りリード16によってアイランド部14(20mm角)が
支持され、後に第1のリードフレーム部材と接合する箇
所以外をハーフエッチングにより薄型化された構成であ
る板厚0.15mmの第2のリードフレーム部材12(材質…
Cu合金)を、ウェットエッチングにより成形し、アイ
ランド部14の表面に、下記の絶縁処理を施した。(Na
OH2 22g+NaClO2 43g+NaPO4 17
g)/lの水溶液を用いた、液温97℃・4分の黒化処
理。前記処理を施した状態を、図3の断面説明図に示
す。同図中、斜線部が前記処理を施された部分である。
【0032】次に、第1のリードフレーム部材11と第
2のリードフレーム部材12とを外枠部分15において、Y
AGレーザーによるスポット溶接を行なうことにより本
発明のリードフレームを作製した。(図4参照) スポット溶接は、YAGレーザー等のレーザーを用いた
ものに限るものではなく、アーク溶接等の抵抗溶接でも
良い。また、スポット溶接箇所は、両者の外枠部分に限
らず、信号リードとして機能しないリード(例えば、グ
ランドリード,電源リード,吊りリード等)であれば、
直接アイランドと接合させても構わない。
【0033】次いで、銀ペースト(商品名 CRM−
1035T;住友ベークライト製)を用い、アイランド
14上にチップ20を搭載し、Auワイヤー21を用いたワイ
ヤーボンディングにより、インナーリードとチップ20と
を電気的に接続し、半導体装置30とした。(図5参照)
【0034】その後、チップ搭載部を含む領域をエポ
キシ樹脂等により封止する。モールド加工部については
図示しないが、注入した樹脂が、リードをアイランド表
面より押し上げることになり、リードとアイランドとの
間に樹脂を介在した状態になり易くなる。
【0035】<実施例2>必要に応じて、アイランド14
をプレス機の金型で押し下げることによって、吊りリー
ド16部を延伸させ、ディプレスを行なっても良い。(図
6参照) この場合、リード11がアイランド14より浮いた状態とな
っており、後工程でワイヤーボンディングを行なう際、
支持固定されていないため、不安定である。そこで、ワ
イヤーボンディング時には、治具17により、インナーリ
ードの先端近くを押さえつけてアイランド14に圧着固定
した状態にして、ワイヤーボンディングを行なうことが
有効である。(図7参照) 治具17による押さえつけを解除すると、インナーリード
は元の離間した状態に戻り、アイランド14との電気的短
絡の惧れはない。
【0036】
【発明の効果】本発明に係るリードフレームによる効果
を以下に列挙する。 (1) リード部材とアイランド部材との非接触箇所をハー
フエッチングにより薄型化し、両者を離間することによ
り、電気的絶縁性を図るために、改めてディプレスを行
なう必要があえてなくなり、モールド樹脂が開口からリ
ードとアイランドとの隙間に入り込み易くなり、樹脂が
リードをアイランド表面より押し上げることになり、両
者の絶縁が確実になる。
【0037】(2) リード(特に、ボンディングエリア周
辺)に施されためっき皮膜に、プレス機の治具面が当た
らないので、前記めっき皮膜面にキズがつくことがな
く、ワイヤーボンディング適性の低下が回避される。
【0038】(3) ボンディングエリア下部には接着剤が
存在しないために、その部分のめっき皮膜がガスにより
侵されることがなく、ボンディング時の熱により接着剤
が軟化し、リードが不安定となるということもない。そ
のことによっても、ワイヤーボンディング適性の低下が
回避される。
【0039】(4) ディプレスが可能となり、プラスチッ
ク樹脂モールド加工の際、リードフレーム上下の樹脂量
等のバランスをとることができ、パッケージに発生する
ソリを防止できる。
【0040】(5) リードとアイランドとの接合を、接着
剤を用いずにスポット溶接にて行なうことによれば、後
処理において、プラズマ洗浄等が必要なくなり、工程が
簡略され、製造コストが安価になる。加えて、接着剤の
硬化時間・プラズマ処理等の処理時間を省くことができ
るために、大幅に製造時間を短縮できる。
【0041】
【図面の簡単な説明】
【図1】第1のリードフレーム部材を示す説明図。
【図2】第2のリードフレーム部材を示す説明図。
【図3】表面が絶縁処理された第2のリードフレーム部
材を示す断面説明図。
【図4】本発明のリードフレームの一実施例を示す断面
説明図。
【図5】半導体装置とした状態の一例を示す断面説明
図。
【図6】ディプレスが施された状態を示す断面説明図。
【図7】他実施例に係る、ワイヤーボンディングを行な
っている状態を示す断面説明図。
【図8】従来のリードフレームを示す断面説明図。
【図9】従来の半導体装置を示す断面説明図。
【符号の説明】
10…リ−ドフレ−ム 11…第1のリードフレーム部材 12…第2のリードフレーム部材 13…接着剤 14…アイランド部 15…外枠部材 16…吊りリード 17…治具 18…粘着テープ 20…チップ 21…ワイヤー 30…半導体装置
フロントページの続き (72)発明者 岡野 達広 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内 (72)発明者 元吉 敏文 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内 (72)発明者 金沢 憲司 東京都台東区台東1丁目5番1号 凸版印 刷株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】リードを有する第1のリードフレーム部材
    と、半導体集積回路が搭載されるアイランド部を有する
    第2のリードフレーム部材とが貼り合わされ、第1のリ
    ードフレーム部材のインナーリードが、第2のリードフ
    レーム部材のアイランド部上に位置した構成のリードフ
    レームにおいて、 第1・第2のリードフレーム部材は、接触する部分と接
    触しないで離間した部分とを有しており、前記接触しな
    いで離間した部分では、少なくともどちらかの部材が、
    ハーフエッチングにより薄型化された構成であることを
    特徴とするリードフレーム。
  2. 【請求項2】前記第1・第2のリードフレーム部材が、
    それぞれの部材のリードおよびアイランド部を取り囲む
    外枠部分で貼り合わされた構成である請求項1に記載の
    リードフレーム。
  3. 【請求項3】前記第1・第2のリードフレーム部材が、
    第1の部材のリードのうち、信号リードとして機能しな
    いリードにおいて貼り合わされた構成である請求項1に
    記載のリードフレーム。
JP6153889A 1994-07-05 1994-07-05 リードフレーム Pending JPH0823067A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6153889A JPH0823067A (ja) 1994-07-05 1994-07-05 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6153889A JPH0823067A (ja) 1994-07-05 1994-07-05 リードフレーム

Publications (1)

Publication Number Publication Date
JPH0823067A true JPH0823067A (ja) 1996-01-23

Family

ID=15572335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6153889A Pending JPH0823067A (ja) 1994-07-05 1994-07-05 リードフレーム

Country Status (1)

Country Link
JP (1) JPH0823067A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074572A (ja) * 2010-09-29 2012-04-12 Fujitsu Semiconductor Ltd リードフレーム、半導体装置及びその製造方法
WO2013037187A1 (en) * 2011-09-13 2013-03-21 Jiangsu Changjiang Electronics Technology Co. Ltd A pre-encapsulated lead frame structure with island and manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074572A (ja) * 2010-09-29 2012-04-12 Fujitsu Semiconductor Ltd リードフレーム、半導体装置及びその製造方法
WO2013037187A1 (en) * 2011-09-13 2013-03-21 Jiangsu Changjiang Electronics Technology Co. Ltd A pre-encapsulated lead frame structure with island and manufacturing method

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US7443022B2 (en) Board-on-chip packages
JP2967697B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2001024135A (ja) 半導体装置の製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
JP2000003988A (ja) リードフレームおよび半導体装置
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JPH0823067A (ja) リードフレーム
JPH0817998A (ja) リードフレーム
JPH09116045A (ja) リードフレームを用いたbgaタイプの樹脂封止型半導体装置およびその製造方法
JP3293202B2 (ja) 半導体装置及びその製造方法
JPH08222673A (ja) リードフレーム
WO2021246204A1 (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
JP3855941B2 (ja) 凸型ヒートシンク付き半導体装置の製造方法
JP4386552B2 (ja) 受発光型半導体装置の構造
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JPH08255868A (ja) 半導体装置およびその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JPH10189792A (ja) 半導体パッケージ
JPH0817994A (ja) リードフレーム
JPH08181168A (ja) 半導体装置
JPH11330301A (ja) 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20080912

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 12