CN217239442U - 封装器件和电子器件 - Google Patents

封装器件和电子器件 Download PDF

Info

Publication number
CN217239442U
CN217239442U CN202122208439.1U CN202122208439U CN217239442U CN 217239442 U CN217239442 U CN 217239442U CN 202122208439 U CN202122208439 U CN 202122208439U CN 217239442 U CN217239442 U CN 217239442U
Authority
CN
China
Prior art keywords
connection
connection portion
protective layer
connection terminal
packaged device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122208439.1U
Other languages
English (en)
Inventor
A·米诺蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/472,207 external-priority patent/US20220084980A1/en
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN217239442U publication Critical patent/CN217239442U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view

Abstract

本公开的各实施例涉及封装器件和电子器件。封装器件具有：承载基座；在承载基座中的容纳腔；在容纳腔中的半导体裸片，半导体裸片具有裸片焊盘；覆盖半导体裸片和承载基座的保护层；在裸片焊盘处、在保护层中的第一过孔；以及导电材料的连接端子。连接端子具有第一连接部分和第二连接部分，第一连接部分在第一过孔中、并且与裸片焊盘电接触，并且第二连接部分沿着封装器件的侧面在保护层上延伸。该封装器件具有改进的可靠性和可检查性。

Description

封装器件和电子器件
技术领域
本公开涉及封装器件和电子器件。
背景技术
已知将包括单个裸片或多个相互耦合的裸片的半导体器件封装在绝缘材料(通常为树脂或复合材料)的壳体或封装中。根据预期的安装类型，这些封装可以有不同的配置。此外，如果器件被设计为在高电压和/或高电流下工作，则这些封装通常包括能够在一个或多个面上散热的结构。
实用新型内容
现有封装的完整性可能无法确保，从而降低了板级可靠性(BLR)。越来越多的应用(诸如汽车)具有高可靠性和质量要求，而这些是使用现有封装无法实现的。
在本公开的第一方面，提出了一种封装器件，该封装器件包括：正面、与正面相对的背面、以及在正面与背面之间延伸的侧面；承载基座；在承载基座中的容纳腔；在容纳腔中的半导体裸片，半导体裸片具有裸片焊盘；保护层，覆盖半导体裸片和承载基座；在裸片焊盘处、在保护层中的第一过孔；以及连接端子，连接端子具有第一连接部分和第二连接部分，第一连接部分在第一过孔中、并且与裸片焊盘电接触，第二连接部分沿着封装器件的侧面在保护层上延伸。
在一些实施例中，封装器件还包括第二过孔和基座连接端子，第二过孔在保护层中在承载基座的定界壁处延伸，基座连接端子具有第一基座连接部分和第二基座连接部分，第一基座连接部分在第二过孔中延伸、并且与承载基座电接触，第二基座连接部分在保护层上方、并且沿着封装器件的侧面延伸，并且其中承载基座具有容纳腔的定界壁。
在一些实施例中，正面和背面沿着第一方向以一定距离布置，并且连接端子的第二连接部分在第一方向上的长度小于正面与背面之间的距离。
在一些实施例中，承载基座在第一方向上具有高度，并且连接端子的第二连接部分在第一方向上的长度等于承载基座的高度的一半。
在一些实施例中，连接端子包括第三连接部分，第三连接部分在第一连接部分与第二连接部分之间沿着正面在保护层上方延伸。
在一些实施例中，连接端子的第二连接部分包括竖直部分和侧面部分，竖直部分邻近侧面延伸，并且侧面部分沿着侧面在竖直部分上方延伸；并且连接端子的第三连接部分包括表面部分和顶部部分，表面部分在第一连接部分与竖直部分之间在保护层上方延伸，并且顶部部分在表面部分上方延伸。
在一些实施例中，第一绝缘层在表面部分之间、并且部分地在表面部分上方延伸，并且第一绝缘层具有开口，连接端子的顶部部分在开口中延伸。
在本公开的第二方面，提出了一种电子器件，该电子器件包括：封装器件，包括：正面、与正面相对的背面、以及在正面与背面之间延伸的侧面；承载基座；在承载基座中的容纳腔；在容纳腔中的半导体裸片，半导体裸片具有裸片焊盘；保护层，覆盖半导体裸片和承载基座；在裸片焊盘处、在保护层中的第一过孔；以及连接端子，连接端子具有第一连接部分和第二连接部分，第一连接部分在第一过孔中、并且与裸片焊盘电接触，第二连接部分沿着封装器件的侧面在保护层上延伸；支撑件，具有面向连接端子的第一连接部分的导电接触区域；以及粘合区域，在导电接触区域与器件的正面之间、并且与连接端子电接触，粘合区域进一步沿着封装器件的侧面延伸、并且与连接端子的第二连接部分接触。
在一些实施例中，电子器件还包括第二过孔和基座连接端子，第二过孔在保护层中在承载基座的定界壁处延伸，基座连接端子具有第一基座连接部分和第二基座连接部分，第一基座连接部分在第二过孔中延伸、并且与承载基座电接触，第二基座连接部分在保护层上方、并且沿着封装器件的侧面延伸，并且其中承载基座具有容纳腔的定界壁。
在一些实施例中，正面和背面沿着第一方向以一定距离布置，并且连接端子的第二连接部分在第一方向上的长度小于正面与背面之间的距离。
在一些实施例中，承载基座在第一方向上具有高度，并且连接端子的第二连接部分在第一方向上的长度等于承载基座的高度的一半。
在一些实施例中，连接端子包括第三连接部分，第三连接部分在第一连接部分与第二连接部分之间沿着正面在保护层上方延伸。
在一些实施例中，连接端子的第二连接部分包括竖直部分和侧面部分，竖直部分邻近侧面延伸，并且侧面部分沿着侧面在竖直部分上方延伸；并且连接端子的第三连接部分包括表面部分和顶部部分，表面部分在第一连接部分与竖直部分之间在保护层上方延伸，并且顶部部分在表面部分上方延伸。
本公开提供了一种能够克服现有技术的缺点的封装。该封装具有改进的可靠性和可检查性。
附图说明
为了更好地理解本公开，现在仅通过非限制性示例的方式参考附图描述其实施例，在附图中：
图1至图10是在连续封装步骤期间比较示例器件的横截面；
图11是图10的比较示例器件的侧视图；
图12是图10的比较示例器件的一部分的类似于图1至图10的放大尺寸的横截面图；
图13至图21是根据实施例的在本封装方法的连续步骤期间本器件的横截面；
图22是图14的中间结构的俯视图；
图23和图24示出了根据两个不同实施例的图20的中间结构的部分的俯视图；
图25是本封装器件在焊接到板上之后的侧视图；
图26是沿着图25的截面线XXVI-XXVI截取的图25的器件的一部分的放大尺寸的横截面图；以及
图27示出了图26横截面的变化。
具体实施方式
根据本公开，提供了一种封装电子器件及其制造方法。
在至少一个实施例中，一种电子器件包括封装器件、支撑件和粘合区域。封装器件包括：正面、与正面相对的背面、以及在正面与背面之间延伸的侧面；承载基座；在承载基座中的容纳腔；在容纳腔中的半导体裸片，半导体裸片具有裸片焊盘；覆盖半导体裸片和承载基座的保护层；在裸片焊盘处、在保护层中的第一过孔；以及导电材料的连接端子，连接端子具有第一连接部分和第二连接部分，第一连接部分在第一过孔中、并且与裸片焊盘电接触，第二连接部分沿着封装器件的侧面在保护层上延伸。支撑件具有面向连接端子的第一连接部分的导电接触区域。粘合区域在导电接触区域与器件的正面之间、并且与连接端子电接触，粘合区域进一步沿着封装器件的侧面延伸、并且与连接端子的第二连接部分接触。
在下文中，将参考提供双面冷却的用于表面安装的封装，该封装具有布置在器件的底面的输入/输出(I/O)焊盘。
例如，US 2017/0148746(US 10,083,888)描述了不同的表面安装封装结构，该结构旨在降低壳体材料的层压过程中裸片/晶粒损坏的风险。在这些已知的封装结构中，通常由金属制成的导电基座具有容纳裸片的腔体和被导电过孔穿过的保护层。
例如，前述专利中描述的类型的封装结构可以使用图1至图10所示并且在下文中所述的工艺来形成。
图1示出了金属(诸如铜或其他金属或金属合金)的导电基座1，导电基座1具有顶面1A和底面1B。
顶面1A被成形并且具有多个容纳腔2，容纳腔2被分离腔3包围。容纳腔2可以具有基本平行六面体的形状，其中底面2A连接到侧壁2B。侧壁2B由导电基座1的突起4限定。
导电基座1可以由例如金属带形成，该金属带被处理以移除腔2和3中的金属。
参考图2，裸片7通过例如导电凝胶或环氧树脂层的导电粘合区域8接合到容纳腔2。
裸片7可以集成单个功率组件或集成电路，集成电路包括功率组件、处理组件和电连接，在图中示意性地示出并且通过布置在裸片7的正面上的焊盘9连接到外部。
裸片7在其背面上接合到相应容纳腔2的底面2A。
随后，图3，例如使用层压技术在导电基座1和裸片7上沉积保护层10。保护层10例如由聚酰胺(所谓的预浸料)制成。保护层10以流体状态沉积，以渗透到容纳腔2中、在侧壁2B与裸片7之间、以及在分离腔3内，并且用在容纳腔2A上方延伸的部分10A完全覆盖裸片7。
在图4中，可能在通过例如铜的薄抗反射层(未示出)覆盖保护层10之后，例如通过激光钻孔在保护层10中形成过孔13。过孔13在保护层10的部分10A的整个厚度上延伸直到焊盘9，焊盘9因此被暴露。此外，过孔13也形成在突起4上。
在图5中，导电层14形成在保护层10上并且填充过孔13。导电层14可以由铜或其合金制成。
在图6中，导电层14例如通过蚀刻被图案化以形成连接区域15，每个连接区域15与相应焊盘9或与导电基座1的相应突起4电接触。
在图7中，第一绝缘层16(例如，绝缘合金或焊料)形成并且成形在连接区域15上方和之间。第一绝缘层16在连接区域15处具有第一开口17。
此外，第二绝缘层20形成并且成形在导电基座1的底面1B上。第二绝缘层20具有第二开口21，例如每个裸片7有一个第二开口21，第二开口21位于相应裸片7下方。
在图8中，顶部外部焊盘22形成在第一绝缘层16的第一开口17中，并且底部外部焊盘23形成在导电基座1的底面1B上的第二开口21中。外部焊盘22和23由导电材料制成，并且例如通过无电镀镍浸金(ENIG)工艺(即，通过镍的电镀生长和通过浸入获取的薄金层的形成)形成，以提高焊接的可能性和非氧化性。
连接区域15和顶部外部焊盘22形成器件的顶部端子；底部外部焊盘23形成底部端子以及器件的散热表面(尚未分离)。
以未示出的方式，可以在外部焊盘22和23上形成连接元件(未示出)，诸如焊球。
在下文中，在图9中，导电基座1沿着穿过布置在分离腔3中的保护层10的划线被切割，以形成单个封装器件25(示出了一个)。例如，在图9中，封装器件25包括布置在自己的容纳腔2中的单个裸片7。
在图10中，封装器件25通过施加在顶部外部焊盘22处并且焊接到形成在板26上的触点28的导电材料的焊接区域27(诸如焊料)翻转并且接合到例如印刷电路的板26(也参见图11的侧视图和图12的放大横截面)。
返回图10，底部外部焊盘23在这里保持暴露并且可以以未示出的方式用于导电基座1的电连接。
图11和图12所示的封装提供良好的保护和高耗散，但可以改进。
事实上，它不允许对将正面外部焊盘23电连接到板26的焊接区域27进行简单检查，因为它们被布置为隐藏在器件25下方，如可以从图11和图12中看到的。因此，它们的完整性可能无法确保，从而降低了板级可靠性(BLR)。
另一方面，越来越多的应用(诸如汽车)具有高可靠性和质量要求，而这些是使用所描述的封装无法实现的。
图13示出了承载基座30，承载基座30通常由金属(诸如铜或其他金属或合金)制成，承载基座30具有顶面30A和底面30B。
顶面30A被成形并且具有多个容纳腔32，容纳腔32被分离腔33包围。
分离腔33具有例如网格形状，并且沿着穿过绘图平面(平行于笛卡尔参考系XYZ的第一轴线Y)的第一线和沿着平行于笛卡尔参考系XYZ的第二轴线X的第二线延伸。
容纳腔32可以具有基本上平行六面体、立方体、大体多面体或甚至圆柱形的形状，设置有连接到侧壁32B的底面32A。侧壁32B由承载基座30的突起34形成。
承载基座30可以例如由金属带形成，该金属带被处理以移除腔32和33中的金属。
参考图14，裸片37通过例如导电凝胶或环氧树脂层的导电粘合区域38接合到容纳腔32。
裸片37可以集成单个功率组件或集成电路，集成电路包括功率组件、处理组件和电连接，在图中示意性地示出并且通过布置在裸片37的正面上的裸片焊盘39连接到外部。
裸片37在其背面上接合到相应容纳腔32的底面32A。
随后，图15，例如使用层压技术在承载衬底30和裸片37上沉积保护层40。保护层40例如由聚酰胺(所谓的预浸料)制成。保护层40以流体状态沉积，以渗透到容纳腔32中、在侧壁2B与裸片37之间、以及在分离腔33内(在此其形成具有分离腔33的网格形状的填充部分35)。保护层40还用覆盖部分40A完全覆盖裸片37，覆盖部分40A在容纳腔32A和填充部分35上方延伸。
保护层40的覆盖部分40A可以具有介于100至150μm之间的厚度。
在图16中，可能在通过例如铜的薄抗反射层(未示出)覆盖保护层40之后，例如通过激光钻孔穿过保护层40的覆盖部分40A形成第一过孔43A和第二过孔43B。第一过孔43A沿着保护层10的覆盖部分40A的整个厚度延伸直到裸片焊盘39，焊盘39因此被暴露；第二过孔43B在承载基座30的突起34上延伸。
此外，凹槽41形成在分离腔33的填充部分35中。凹槽41的深度可以等于过孔43A、43B(如图16所示)或不同深度，通常更大，直到承载基座30的厚度的一半或甚至更多(如果需要)。例如，根据封装类型，凹槽41的深度可以至少为100μm，通常为150至200μm，但在700μm厚的封装的情况下，凹槽41可以达到350μm。然而，在标准MLP/QFN封装的情况下，凹槽41也可以具有更小的厚度，例如75至95μm。
凹槽41还具有100μm的最小宽度，或者在任何情况下，使得凹槽41可以在后续电镀步骤中被涂覆，如下文参考图17所述，而无需被填充。
凹槽41可以通过激光烧蚀、通过刀片/锯表面切割、通过浅切割或者甚至通过蚀刻而形成在预定位置、在过孔43A、43B(下文中统称为过孔43，如果不需要区分它们的话)处形成、或者沿着分离腔33的线，如图22所示(实际上形成单个网格状凹槽)。
当凹槽41通过激光烧蚀或蚀刻形成时，凹槽41可以与过孔43同时形成。
凹槽41可以具有竖直壁，特别是当通过刀片/锯切割形成时，或者如果通过激光烧蚀形成，则可以具有略微倾斜的壁(2至3°)。
如果凹槽41通过刀片/锯切割形成，则凹槽41具有非完美光滑的壁，这可以有助于在后续电镀步骤中粘附(如下文参考图17所述)。
在图17中，导电层44形成在保护层40上并且填充过孔43。导电层44还覆盖凹槽41的底部和侧翼。导电层44可以由铜或其合金制成并且具有35至70μm的厚度，也符合凹槽41的宽度，并且可以电镀沉积(镀铜)。
在图18中，导电层44例如通过蚀刻来限定或图案化以形成用于裸片焊盘39和承载基座30的电连接的连接区域45。
每个连接区域45具有在相应过孔43中延伸的连接部分45A；在保护层40上方延伸的表面部分46A；以及在相邻凹槽41的侧翼上延伸的竖直部分46B。
在图19中，例如合金或绝缘焊料的第一绝缘层47形成在图18的中间结构上方。然后，第一绝缘层47被图案化，以便在连接区域45处具有第一开口48。
此外，第二绝缘层50在承载基座30的底面30B上形成和图案化。第二绝缘层50具有第二开口51，例如每个裸片37有一个第二开口51，第二开口51位于相应裸片37下方。
通常，第一绝缘层47和第二绝缘层50具有相同的材料并且可以在两个不同的步骤中沉积和图案化。
在图20中，正面外部连接形成在连接区域45上在第一绝缘层50的第一开口48中；并且背面外部连接53形成在承载基座30的底面30B上的第二开口51。背面外部连接53也形成散热面。
特别地，在图20中，正面外部连接52具有直接在连接区域45的表面部分46A上在裸片37的正面上延伸的顶部部分54；在连接区域45的竖直部分46B上延伸的侧面部分55；以及在连接区域45的底部46C上延伸的底部部分56。
外部连接52和53由高导电性材料制成，并且例如通过无电解镍浸金(ENIG)工艺(即，通过镍的电镀生长和通过浸入获取的薄金层的形成)形成。
在该步骤中，两个不同裸片37的彼此面对的竖直部分46B和侧面部分55仍可以通过在凹槽41的底部处的底部46C和底部部分56(例如，如图23所示)彼此连接，并且随后在切割步骤中分离，如下文所述。
替代地，如图24所示，不同裸片37的彼此面对的竖直部分46B和侧面部分55可以彼此分离，较小底部46C和底部部分56没有成对地连接。
在下文中，在图21中，图20的中间结构沿着穿过保护层40的填充部分35的划线被切割，以形成单个封装器件57(示出了一个)。例如，在图21中，封装器件57包括布置在自己的容纳腔32中的单个裸片37。
实际上，划线穿过正面外部焊盘52的底部部分56，以几乎完全移除它们，并且正面外部连接52的侧面部分55沿着封装器件57的侧面暴露。
在切割之后，每个封装器件57具有正面57A、与正面相对的背面57B、以及在正面与背面之间延伸的侧面57C。
以这种方式，在切割之后，连接区域45和正面外部连接52形成封装器件57的I/O端子49。具体地，I/O端子49由第一连接部分、第二连接部分和第三连接部分形成，第一连接部分在过孔43中并且与裸片焊盘39(由连接区域45的连接部分45A形成)电接触，第二连接部分包括连接区域45的竖直部分46B和沿着封装器件57的侧面57C在保护层40上方延伸的正面外部连接52的侧面部分55，第三连接部分包括连接区域45的表面部分46A和沿着封装器件57的正面57A在保护层40上方延伸的正面外部连接52的顶部部分54。
值得注意的是，连接区域45的表面部分46A和正面外部连接52的顶部部分54的形状被设计为根据期望配置以本领域技术人员很清楚的方式电连接裸片焊盘39和突起34。例如，图27示出了实施例，其中正面外部连接52没有在第一过孔43A上方延伸。
然后，在图25中，封装器件57被翻转并且接合到例如印刷电路板的板58。为此，板58具有布置在I/O端子49处并且精确地布置在正面外部连接52的顶部部分54处的触点60；导电材料(例如，焊料)的焊料区域59已经被预先施加到板58上的触点60或I/O端子49。根据本领域技术人员已知的技术，焊料区域59可以通过丝网印刷和热处理来施加。
特别地，如图26的横截面中可见，在封装器件57中，焊料区域59可以粘附到顶部部分54和正面外部连接52的侧面部分55两者。
因此，封装器件57具有可湿性侧翼封装，如在其中需要焊接的高板级可靠性(BLR)的一些应用中所期望的，例如在汽车领域中。
事实上，以这种方式，焊料面积显著增加；此外，正面外部连接52的侧面部分55能够以简单的方式由人工操作者和以自动方式两者进行光学检查，从而允许容易地验证焊料完整性(可靠且可检查的弯月面)。
当凹槽41越深并且因此正面外部连接52的侧面部分55(以及连接区域45的相应下方竖直部分46B的)的高度越大(如上所述可以达到承载基座30的厚度的一半)(作为第一近似，等于封装器件57的厚度)时，这些优点更加明显。
此外，如此获取的封装器件57与已知器件相比具有相当的且仅略高的制造成本，因为它仅包括用于形成凹槽41的一个附加的操作步骤。
最后，很明显的是，在不脱离如所附权利要求中限定的本公开的范围的情况下，可以对本文中描述和图示的封装器件和制造方法进行修改和变化。
例如，每个容纳腔32可以包含一个以上的裸片37。
具有正面(57A)、与正面相对的背面(57B)、以及在正面与背面之间延伸的侧面(57C)的封装器件(57)可以概括为包括：承载基座(30)；在承载基座中的容纳腔(32)；在容纳腔(32)中的半导体裸片(37)，半导体裸片具有裸片焊盘(39)；覆盖半导体裸片和承载基座的保护层(40)；在裸片焊盘(39)处，在保护层中的第一过孔(43A)；以及导电材料的连接端子(49)，连接端子具有第一连接部分(45A)和第二连接部分(46B，55)，第一连接部分(45A)在第一过孔中(43A)、并且与裸片焊盘(39)电接触，第二连接部分(46B，55)沿着封装器件的侧面(57C)在保护层(40)上延伸。
承载基座(30)可以由导电材料制成，并且可以具有容纳腔(32)的定界壁(34)，该器件包括第二过孔(43B)和基座连接端子(49)，第二过孔(43B)在保护层(40)中在承载基座(30)的定界壁(34)处延伸，基座连接端子(49)具有第一基座连接部分(45A)和第二基座连接部分(46A，46B，54，55)，第一基座连接部分(45A)在第二过孔中延伸、并且与承载基座电接触，第二基座连接部分(46A，46B，54，55)在保护层(40)上方并且沿着封装器件(57)的侧面(57C)延伸。
封装器件(57)的正面(57A)和背面(57B)可以沿着器件高度方向以一定距离布置，并且连接端子(49)的第二连接部分(54，55)在高度方向上的长度可以小于封装器件的正面(57A)与背面(57B)之间的距离。
承载基座(30)在器件高度方向上具有高度，并且连接端子(49)的第二连接部分(54，55)在器件高度方向上的长度等于承载基座(30)的高度的一半。连接端子(49)可以包括第三连接部分(46A，54)，第三连接部分(46A，54)在第一连接部分与第二连接部分之间沿着封装器件(57)的正面(57A)在保护层(40)上方延伸。
连接端子(49)的第一连接部分(45A)可以由第一材料制成；连接端子的第二连接部分(46B，55)可以包括竖直部分(46B)和侧面部分(55)，竖直部分(46B)由第一材料制成、邻近封装器件(57)的侧面(57C)延伸，并且侧面部分(55)由第二材料制成、沿着封装器件的侧面在竖直部分(46B)上方延伸；并且连接端子的第三连接部分(46A，54)可以包括表面部分(46A)和顶部部分(54)，表面部分(46A)由第一材料制成、在第一连接部分(45A)与竖直部分(46B)之间在保护层(40)上方延伸，并且顶部部分(54)由第二材料制成、在表面部分(46A)上方延伸。
第一绝缘层(47)可以在表面部分(46A)之间并且部分地在表面部分(46A)上方延伸，并且第一绝缘层可以具有开口(48)，连接端子(49)的顶部部分(54)在开口(48)中延伸。
一种电子器件可以概括为包括：封装器件(57)；具有面向连接端子的第一连接部分(45A)的导电接触区域(60)的支撑件(58)；在导电接触区域(60)与器件的正面(57A)之间并且与连接端子(49)电接触的粘合区域(59)，粘合区域(59)进一步沿着封装器件的侧面(57C)延伸并且与连接端子的第二连接部分(46B)、(55)接触。
一种用于制造封装器件的方法可以概括为包括以下步骤：形成承载基座(30)，承载基座(30)具有多个容纳腔(32)，容纳腔(32)被容纳分离腔(33)的定界壁包围；将多个半导体裸片(37)接合到容纳腔(32)中，半导体裸片具有裸片焊盘(39)；在半导体裸片和承载基座上方形成保护层(40)，保护层在半导体裸片周围在容纳腔(32)中以及在分离腔(33)中延伸；在裸片焊盘(39)处，在保护层(40)中形成第一过孔(43A)；在分离腔(33)上方，在保护层(40)中形成凹槽(41)；形成具有导电材料的连接端子，该连接端子具有第一连接部分(45A)和第二连接部分(46B，55)，第一连接部分(45A)在第一过孔(43A)中并且与裸片(37)电接触，第二连接部分(46B，55)在凹槽中；以及在凹槽(41)处切割承载基座和保护层(40)，从而分离多个封装器件(57)，每个封装器件具有侧面(57C)，并且沿着每个封装器件的侧面暴露第二连接部分(46B，55)。
形成连接端子(49)可以包括：在保护层上沉积第一导电材料的导电层(44)，从而形成第一过孔中的第一连接部分(45A)、凹槽中的竖直部分(46B)、第一连接部分(45A)与竖直部分(46B)之间的表面部分(46A)、以及凹槽(41)的底面上的底部(46C)；在表面部分(46A)之间并且部分地在表面部分(46A)上方形成绝缘区域(47)，绝缘区域(47)具有开口(48)；以及在开口(48)中形成第二导电材料的外部连接区域，外部连接区域包括在表面部分(46A)上的顶部部分(54)、在竖直部分(46B)上的侧面部分(55)和在底部(46C)上的底部部分(56)。
切割承载基座(30)和保护层(40)可以包括移除导电层(44)的底部(46C)和底部部分(56)。
承载基座(30)可以具有高度并且凹槽(41)的最大深度可以等于承载基座的高度的一半。
承载基座(30)可以由导电材料制成，该方法还可以包括：在承载基座的定界壁(34)处，在保护层(40)中形成第二过孔；以及在保护层(40)上方，在第二过孔(43B)内以及在凹槽(41)中形成导电材料的基座连接端子(49)，其中切割承载基座(30)和保护层(40)可以包括沿着每个封装器件(57)的侧面(57C)暴露基座连接端子。
形成凹槽(41)可以包括激光烧蚀、或者刀片/锯切割或蚀刻。
用于制造电子器件的方法可以包括将封装器件(57)接合到具有导电接触区域(60)的支撑件(58)，其中接合可以包括在导电接触区域(60)与第一连接部分(45A)之间以及在封装器件(57)的侧面上、与连接端子(49)的第二连接部分(46B)、(55)相接触地施加粘合区域(59)。
可以组合上述各种实施例以提供另外的实施例。如果需要采用各种专利、申请和出版物的概念来提供另外的实施例，则可以修改实施例的各方面。
[注意：不能通过引用外国专利、外国专利申请或非专利出版物的方式合并基本内容；然而U.S.PTO应允许通过修订的方式将不适当合并的主题明确添加到说明书中，而不影响申请日期。通过引用ADS合并的能力未经测试。我们强烈建议您在句子中的适当位置明确列出您希望通过引用合并的引用。]
根据以上详细描述，可以对实施例进行这些和其他改变。一般而言，在以下权利要求中，所使用的术语不应当被解释为将权利要求限于说明书和权利要求中公开的特定实施例，而应当被解释为包括这样的权利要求有权享有的所有可能的实施例以及其等效物的全部范围。因此，权利要求不受本公开的限制。

Claims (13)

1.一种封装器件，其特征在于，包括：
正面、与所述正面相对的背面、以及在所述正面与所述背面之间延伸的侧面；
承载基座；
在所述承载基座中的容纳腔；
在所述容纳腔中的半导体裸片，所述半导体裸片具有裸片焊盘；
保护层，覆盖所述半导体裸片和所述承载基座；
在所述裸片焊盘处、在所述保护层中的第一过孔；以及
连接端子，所述连接端子具有第一连接部分和第二连接部分，所述第一连接部分在所述第一过孔中、并且与所述裸片焊盘电接触，所述第二连接部分沿着所述封装器件的所述侧面在所述保护层上延伸。
2.根据权利要求1所述的封装器件，其特征在于，还包括第二过孔和基座连接端子，所述第二过孔在所述保护层中在所述承载基座的定界壁处延伸，所述基座连接端子具有第一基座连接部分和第二基座连接部分，所述第一基座连接部分在所述第二过孔中延伸、并且与所述承载基座电接触，所述第二基座连接部分在所述保护层上方、并且沿着所述封装器件的所述侧面延伸，并且其中所述承载基座具有所述容纳腔的定界壁。
3.根据权利要求1所述的封装器件，其特征在于，所述正面和所述背面沿着第一方向以一定距离布置，并且所述连接端子的所述第二连接部分在所述第一方向上的长度小于所述正面与所述背面之间的所述距离。
4.根据权利要求3所述的封装器件，其特征在于，所述承载基座在所述第一方向上具有高度，并且所述连接端子的所述第二连接部分在所述第一方向上的长度等于所述承载基座的所述高度的一半。
5.根据权利要求1所述的封装器件，其特征在于，所述连接端子包括第三连接部分，所述第三连接部分在所述第一连接部分与所述第二连接部分之间沿着所述正面在所述保护层上方延伸。
6.根据权利要求5所述的封装器件，其特征在于：
所述连接端子的所述第二连接部分包括竖直部分和侧面部分，所述竖直部分邻近所述侧面延伸，并且所述侧面部分沿着所述侧面在所述竖直部分上方延伸；并且
所述连接端子的所述第三连接部分包括表面部分和顶部部分，所述表面部分在所述第一连接部分与所述竖直部分之间在所述保护层上方延伸，并且所述顶部部分在所述表面部分上方延伸。
7.根据权利要求6所述的封装器件，其特征在于，第一绝缘层在所述表面部分之间、并且部分地在所述表面部分上方延伸，并且所述第一绝缘层具有开口，所述连接端子的所述顶部部分在所述开口中延伸。
8.一种电子器件，其特征在于，包括：
封装器件，包括：
正面、与所述正面相对的背面、以及在所述正面与所述背面之间延伸的侧面；
承载基座；
在所述承载基座中的容纳腔；
在所述容纳腔中的半导体裸片，所述半导体裸片具有裸片焊盘；
保护层，覆盖所述半导体裸片和所述承载基座；
在所述裸片焊盘处、在所述保护层中的第一过孔；以及
连接端子，所述连接端子具有第一连接部分和第二连接部分，所述第一连接部分在所述第一过孔中、并且与所述裸片焊盘电接触，所述第二连接部分沿着所述封装器件的所述侧面在所述保护层上延伸；
支撑件，具有面向所述连接端子的所述第一连接部分的导电接触区域；以及
粘合区域，在所述导电接触区域与所述器件的所述正面之间、并且与所述连接端子电接触，所述粘合区域进一步沿着所述封装器件的所述侧面延伸、并且与所述连接端子的所述第二连接部分接触。
9.根据权利要求8所述的电子器件，其特征在于，还包括第二过孔和基座连接端子，所述第二过孔在所述保护层中在所述承载基座的定界壁处延伸，所述基座连接端子具有第一基座连接部分和第二基座连接部分，所述第一基座连接部分在所述第二过孔中延伸、并且与所述承载基座电接触，所述第二基座连接部分在所述保护层上方、并且沿着所述封装器件的所述侧面延伸，并且其中所述承载基座具有所述容纳腔的定界壁。
10.根据权利要求8所述的电子器件，其特征在于，所述正面和所述背面沿着第一方向以一定距离布置，并且所述连接端子的所述第二连接部分在所述第一方向上的长度小于所述正面与所述背面之间的所述距离。
11.根据权利要求10所述的电子器件，其特征在于，所述承载基座在所述第一方向上具有高度，并且所述连接端子的所述第二连接部分在所述第一方向上的长度等于所述承载基座的所述高度的一半。
12.根据权利要求1所述的封装器件，其特征在于，所述连接端子包括第三连接部分，所述第三连接部分在所述第一连接部分与所述第二连接部分之间沿着所述正面在所述保护层上方延伸。
13.根据权利要求12所述的封装器件，其特征在于：
所述连接端子的所述第二连接部分包括竖直部分和侧面部分，所述竖直部分邻近所述侧面延伸，并且所述侧面部分沿着所述侧面在所述竖直部分上方延伸；并且
所述连接端子的所述第三连接部分包括表面部分和顶部部分，所述表面部分在所述第一连接部分与所述竖直部分之间在所述保护层上方延伸，并且所述顶部部分在所述表面部分上方延伸。
CN202122208439.1U 2020-09-14 2021-09-13 封装器件和电子器件 Active CN217239442U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102020000021679 2020-09-14
IT202000021679 2020-09-14
US17/472,207 2021-09-10
US17/472,207 US20220084980A1 (en) 2020-09-14 2021-09-10 Packaged semiconductor device having improved reliability and inspectionability and manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN217239442U true CN217239442U (zh) 2022-08-19

Family

ID=80539447

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111070283.3A Pending CN114188289A (zh) 2020-09-14 2021-09-13 具有改进的可靠性和可检查性的封装半导体器件及其制造方法
CN202122208439.1U Active CN217239442U (zh) 2020-09-14 2021-09-13 封装器件和电子器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111070283.3A Pending CN114188289A (zh) 2020-09-14 2021-09-13 具有改进的可靠性和可检查性的封装半导体器件及其制造方法

Country Status (1)

Country Link
CN (2) CN114188289A (zh)

Also Published As

Publication number Publication date
CN114188289A (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
US6057601A (en) Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate
US7656015B2 (en) Packaging substrate having heat-dissipating structure
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR102645483B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US8383962B2 (en) Exposed die pad package with power ring
EP2787530B1 (en) High-frequency semiconductor package and high-frequency semiconductor device
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US10674604B2 (en) Printed wiring board and method for manufacturing the same
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
US20080043447A1 (en) Semiconductor package having laser-embedded terminals
CN111696963A (zh) 封装结构及其制作方法
US10546987B2 (en) Method for producing a component, and a component
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2004342861A (ja) チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造
US10109564B2 (en) Wafer level chip scale semiconductor package
CN217239442U (zh) 封装器件和电子器件
CN112714539A (zh) 电子组件及制造电子组件的方法
JP5106758B2 (ja) 半導体装置
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
CN211792251U (zh) 微电子封装的嵌入式铜结构
US20220084980A1 (en) Packaged semiconductor device having improved reliability and inspectionability and manufacturing method thereof
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
JP2021082638A (ja) 配線基板、電子装置及び配線基板の製造方法
JP2013254984A (ja) 半導体装置
US20110169162A1 (en) Integrated Circuit Module and Multichip Circuit Module Comprising an Integrated Circuit Module of This Type

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant