JP5106758B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5106758B2
JP5106758B2 JP2005188811A JP2005188811A JP5106758B2 JP 5106758 B2 JP5106758 B2 JP 5106758B2 JP 2005188811 A JP2005188811 A JP 2005188811A JP 2005188811 A JP2005188811 A JP 2005188811A JP 5106758 B2 JP5106758 B2 JP 5106758B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
semiconductor chip
layer
bonding region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005188811A
Other languages
English (en)
Other versions
JP2007012716A (ja
Inventor
嘉聴 稲見
泰正 糟谷
洋一 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005188811A priority Critical patent/JP5106758B2/ja
Publication of JP2007012716A publication Critical patent/JP2007012716A/ja
Application granted granted Critical
Publication of JP5106758B2 publication Critical patent/JP5106758B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

この発明は、半導体装置に関する。
従来から、プリント配線板等に半導体装置を実装する技術として、プリント配線板等に半導体装置を直接半田付けする表面実装技術が広く用いられていて、半導体装置やプリント配線板等の小型化、実装密度の向上等が図られている。
表面実装技術に用いられる半導体装置としては、ＱＦＰ（Quad Flat Package）、ＢＧＡ（Ball Grid array）、ＬＧＡ（Land grid array）等の半導体装置が採用されているが、なかでも、ＢＧＡ型半導体装置やＬＧＡ型半導体装置によれば、半導体装置の表面に多数の外部端子（ランドや半田バンプ等）を配置することができるため、半導体装置やプリント配線板等のさらなる小型化、実装密度の向上等が可能になる。
図７は、従来のＢＧＡ型半導体装置の一例を模式的に示す縦断面図である。
半導体装置８０が備える基板９１の両面には、所定のパターンを有する導体層９３が形成されていて、両面に形成された導体層９３の一部が、基板９１に形成されたビアホール９６によって接続されている。基板９１の表面（上面）には、導体層９３の一部を露出させて残りの導体層９３及び基板９１を覆うように、ソルダーレジスト層９５が形成されていて、その露出した導体層９３の表面には、複数のワイヤボンディングパッド９４が形成されている。
また、基板９１の裏面（下面）には、導体層９３の一部を露出させて残りの導体層９３及び基板９１を覆うように、ソルダーレジスト層９９が形成されていて、その露出した導体層９３の表面には、複数のランド９７が形成されている。各ランド９７上には、半田バンプ９８が形成されている。半導体チップ８１は、ソルダーレジスト層９５の略中央部分に、接着材層８８を介してダイボンディングされている。半導体チップ８１の上面に設けられた電極８６と、ワイヤボンディングパッド９４とがワイヤ８７によって電気的に接続されている。さらに、半導体装置８０には、基板９１の表面（上面）全体を覆うように半導体チップ８１を封止する樹脂パッケージ部８９が形成されている。
近年、上述したようなＢＧＡ型半導体装置等においても、例えば、ワイヤボンディングパッド９４を半導体チップ８１側へ近付けて半導体装置８０を小型化するというように、半導体装置の小型化や薄型化が行われている。しかし、ワイヤボンディングパッド９４を半導体チップ８１側へ近付けると、接着材を用いて半導体チップ８１をダイボンディングする際に、未硬化の接着材がワイヤボンディングパッド９４に流れ込んでしまい、その結果、ワイヤボンディングパッド９４へワイヤ８７をワイヤボンディングすることができなくなったり、ワイヤボンディングパッド９４とワイヤ８７との接続の信頼性が低下したりするという問題があった。
従来の半導体装置としては、例えば、ワイヤボンディングパッドより内側（半導体チップ側）に、溝又は凸部が形成された半導体装置が存在する（例えば、特許文献１参照）。特許文献１に記載の半導体装置によれば、溝又は凸部によって、ワイヤボンディングパッドへ向かう接着材の流れが遮断されるため、ワイヤボンディングパッドへワイヤをワイヤボンディングすることができなくなることがなく、ワイヤボンディングパッドとワイヤとの接続の信頼性が低下することもない。
特開２００５−７２５１５号公報
しかしながら、特許文献１に記載の半導体装置のように、単に、ワイヤボンディングパッドより内側の基板上に溝が形成されているだけでは、上記溝に多量の接着材が流れ込んでしまうおそれがあった。多量の接着材が溝に流れ込んでしまうと、半導体チップと基板との間の接着材が不足してしまい、半導体チップの接合強度が低下したり、半導体チップと基板との間にボイドが生じたりする場合がある。また、溝に流れ込む接着材の量が増加すると、余分な接着剤が必要となるため、製造コストが増大するという問題もある。
一方、特許文献１に記載の半導体装置のように、ワイヤボンディングパッドより内側の基板上に凸部が形成されていると、上記凸部より内側に接着材が嵩高く溜まってしまうおそれがあった。上記凸部より内側に接着材が溜まってしまうと、半導体チップと基板との間の接着材量が過剰になり、接着材が半導体チップの上面まで這い上がって半導体チップの上面に設けられた電極を覆ってしまい、電極へワイヤをワイヤボンディングすることができなくなったり、電極とワイヤとの接続の信頼性が低下したりするという問題があった。
本発明は、上述した課題に鑑みてなされたものであり、その目的は、小型化が可能であり、しかも半導体チップの接合強度が高く、半導体チップと基板との間にボイドが生じることがない半導体装置を提供することにある。また、本発明は、接着材が半導体チップの上面まで這い上がることがなく、電極とワイヤとの接続の信頼性が高い半導体装置を提供することにある。
上述した課題を解決するために、本発明は、以下のようなものを提供する。
（１） 上面に電極が設けられた半導体チップと、
上記半導体チップが接着材層を介してダイボンディングされるダイボンディング領域、及び、上記電極とワイヤを介して電気的に接続されるワイヤボンディング領域を有する基板と
を備えた半導体装置であって、
前記接着材層の厚さは、３０〜５０μｍであり、
前記ワイヤボンディング領域と前記ダイボンディング領域との最短距離が、１００μｍ以上であり、
前記ワイヤボンディング領域と前記ダイボンディング領域との間に溝が形成されており、
前記基板の表面にソルダーレジスト層が形成されており、前記ソルダーレジスト層に前記溝が当該ソルダーレジスト層を貫通しないように形成されており、
前記半導体チップには、周縁に沿って切欠部が設けられている
ことを特徴とする半導体装置。
（２）前記半導体チップには、上面の周縁に沿って切欠部が設けられていることを特徴とする（１）に記載の半導体装置。
（３）前記接着材層が前記ダイボンディング領域の外側にはみ出している、（１）に記載の半導体装置。
（１）〜（３）の発明によれば、接着材層の厚さが、３０〜５０μｍであり、適当な量の接着材が用いられているので、半導体チップと基板との接合強度が高く、半導体チップと基板との間にボイドが生じたりすることがない。また、適当な量の接着材が用いられているので、半導体チップのダイボンディング時に、未硬化の接着材が半導体チップの上面まで這い上がることを防止することができ、接着材が半導体チップの上面に設けられた電極を覆ってしまうことがなく、電極へワイヤをワイヤボンディングすることができなくなったり、電極とワイヤとの接続の信頼性が低下したりすることもない。
接着材層の厚さが３０μｍ未満である場合、半導体チップの接合強度が低下したり、半導体チップと基板との間にボイドが生じたりするおそれがある。一方、接着材層の厚さが５０μｍを超えた場合、半導体チップのダイボンディング時に、未硬化の接着材が半導体チップの上面まで這い上がって、半導体チップの上面に設けられた電極を覆ってしまい、電極へワイヤをワイヤボンディングすることができなくなったり、電極とワイヤとの接続の信頼性が低下したりするおそれがある。
また、（１）〜（３）の発明によれば、ワイヤボンディング領域とダイボンディング領域との最短距離が１００μｍ以上に設定されているため、半導体装置の小型化が可能であり、しかもワイヤボンディング領域とダイボンディング領域との間に溝が形成されている場合に、この溝に過剰な量の未硬化の接着材が流れ込まないようにすることができる。従って、適正な量の接着材によって半導体チップをダイボンディングすることができ、半導体チップの接合強度を高めることができ、半導体チップと基板との間にボイドが生じることがない。
また、（２）の発明によれば、半導体チップの上面の周縁に沿って、切欠部が形成されているため、半導体チップの側面に沿って這い上がった未硬化の接着材は一旦、切欠部に入り込むことになり、さらに接着材が半導体チップの上面に至るには、切欠部を這い上がらなければならない。このように、半導体チップの側面及び切欠部の両方を這い上がらなければ、接着材が半導体チップの上面に至らないようにすることにより、接着材が半導体チップの上面まで這い上がることをより確実に防止することができる。
ワイヤボンディング領域とダイボンディング領域との最短距離が１００μｍ未満である場合、ワイヤボンディング領域とダイボンディング領域とが近過ぎるため、ワイヤボンディング領域まで接着材が流れ込むおそれがある。
一方、ワイヤボンディング領域とダイボンディング領域との最短距離は、４００μｍ以下であることが好ましい。４００μｍを超えると、半導体装置の小型化を図ることが困難である。
（４）前記溝には前記接着材層が流れ込んでいない、（１）または（２）に記載の半導体装置。
（５）前記ソルダーレジスト層には、前記ワイヤボンディング領域と前記ダイボンディング領域との間に、４つの前記溝が形成されており、前記４つの溝は、それぞれ前記ダイボンディング領域の辺に沿って形成されている、（１）または（４）に記載の半導体装置。
（６）前記溝が、前記ダイボンディング領域の辺に沿って形成された溝である、（１）、（２）、（４）のいずれか一項に記載の半導体装置。
（７）前記溝は、１つより多い、（６）に記載の半導体装置。
（８）前記溝は、ダイボンディング領域を包囲する連続した溝である（１）、（２）、（４）、（６）、（７）のいずれか一項に記載の半導体装置。
（８）の発明によれば、ワイヤボンディング領域とダイボンディング領域との間に、該ダイボンディング領域を包囲する連続した溝が形成されているため、ワイヤボンディング領域へ接着材が流れ込むことを、より確実に防止することができる。
（９）前記切欠部は、前記半導体チップの下面に形成されており、前記半導体チップの下面と平行な平面と、前記半導体チップの側面と平行な平面とを有している、（１）に記載の半導体装置。
（９）の発明によれば、半導体チップの下面の周縁に沿って、切欠部が形成されているため、切欠部によって、半導体チップの側面に沿った接着材の這い上がりをより確実に防止することができる。
（１０）前記切欠部は、前記半導体チップの上面と平行な平面と、前記半導体チップの側面と平行な平面とを有している、（２）に記載の半導体装置。
（１１）前記基板は、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、およびフェノール樹脂、これらの樹脂にガラス繊維等の補強材を含浸したもの、ならびにセラミックのうちのいずれかを含む、（１）〜（１０）のいずれか一項に記載の半導体装置。
（１２）前記基板は、ガラス繊維を含浸したエポキシ樹脂からなる、（１）〜（１０）のいずれか一項に記載の半導体装置。
（１３）前記基板の両面に、導体層が形成されている、（１）〜（１２）のいずれか一項に記載の半導体装置。
（１４）前記導体層はＣｕ層である、（１３）記載の半導体装置。
（１５）前記導体層は、前記基板の表面の外周部分に形成された導体層と、前記基板の裏面の外周部分に形成された導体層とを含む、（１３）または（１４）に記載の半導体装置。
（１６）前記基板の表面の外周部分に形成された導体層と、前記基板の裏面の外周部分に形成された導体層とが、ビアホールによって接続されている、（１５）に記載の半導体装置。
（１７）前記基板の両面に形成された夫々の導体層がビアホールによって接続されている、（１３）または（１４）に記載の半導体装置。
（１８）前記ビアホールは、前記基板に穿設された貫通孔の壁面に金属薄膜が形成され、該貫通孔に充填材が充填されたものである、（１６）または（１７）に記載の半導体装置。
（１９）前記充填材は、絶縁性充填材、または金属充填材等の導電性充填材である、（１８）に記載の半導体装置。
（２０）前記基板の表面には、前記基板の外周部分に形成された前記導体層の一部を露出させて、残りの前記導体層及び前記基板を覆うように、第１のソルダーレジスト層が形成されており、前記露出した導体層の表面に、ワイヤボンディングパッドが形成されている、（１５）〜（１９）のいずれか一項に記載の半導体装置。
（２１）前記基板の表面には、前記導体層の一部を露出させて、残りの前記導体層及び前記基板を覆う第１のソルダーレジスト層が形成されていて、前記第１のソルダーレジスト層から露出した前記導体層の表面にワイヤボンディングパッドが形成されている、（１３）または（１４）に記載の半導体装置。
（２２）前記ワイヤボンディングパッドはＮｉ層やＡｕ層からなる、（２０）または（２１）に記載の半導体装置。
（２３）前記ワイヤボンディングパッドは、前記半導体装置の外周に沿って複数設けられており、前記第１のソルダーレジスト層から露出している、（２０）〜（２２）のいずれか一項に記載の半導体装置。
（２４）前記第１のソルダーレジスト層に、前記接着材層を介して前記半導体チップがダイボンディングされている、（２０）〜（２３）のいずれか一項に記載の半導体装置。
（２５）前記基板の裏面には、前記導体層の一部を露出させて残りの前記導体層及び前記基板を覆うように第２のソルダーレジスト層が形成されており、前記第２のソルダーレジスト層から露出した前記導体層の表面にはランドが形成されており、前記ランド上には、半田バンプが形成されている、（１３）〜（２４）のいずれか一項に記載の半導体装置。
（２６）前記基板の表面において、前記半導体チップの真下に位置する領域が、前記ダイボンディング領域である、（１）〜（２５）のいずれか一項に記載の半導体装置。
（２７）前記接着材層は、樹脂組成物によって形成されている、（１）〜（２６）のいずれか一項に記載の半導体装置。
（２８）前記基板の表面全体と前記半導体チップを封止する樹脂パッケージ部が形成されている、（１）〜（２７）のいずれか一項に記載の半導体装置。
（２９）前記樹脂パッケージ部は、エポキシ樹脂を含有している、（２８）に記載の半導体装置。
（３０）前記基板は、複数の板状体が積層されたものである、（１）〜（２９）のいずれか一項に記載の半導体装置。
本発明によれば、半導体装置の小型化が可能であり、しかも半導体チップの接合強度が高く、半導体チップと基板との間にボイドが生じることがない半導体装置を提供することができる。また、本発明によれば、接着材が半導体チップの上面まで這い上がることがなく、電極とワイヤとの接続の信頼性が高い半導体装置を提供することができる。
図１は、本発明に係る半導体装置の一例を模式的に示す断面図である。
半導体装置１０が備える基板２１は、ガラス繊維を含浸したエポキシ樹脂からなるものである。なお、本発明において、基板としては、特に限定されるものではなく、例えば、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、フェノール樹脂、これらの樹脂にガラス繊維等の補強材を含浸したもの、セラミック等からなる基板を挙げることができる。
基板２１の両面には、所定のパターンを有する導体層（例えばＣｕ層）２３が形成されている。具体的に、導体層２３は、基板２１の表面（上面）の外周部分と、基板２１の裏面（下面）の外周部分とに形成されている。
基板２１の表面の外周部分に形成された導体層２３と、基板２１の裏面の外周部分に形成された導体層２３とは、ビアホール２６によって接続されている。ビアホール２６は、基板２１に穿設された貫通孔の壁面に無電解メッキや電解メッキ等によって金属薄膜が形成され、さらに該貫通孔に充填材が充填されたものである。上記充填材としては、特に限定されるものではなく、例えば、樹脂充填材等の絶縁性充填材であってもよく、金属充填材等の導電性充填材であってもよい。
基板２１の表面には、基板２１の外周部分に形成された導体層２３の一部を露出させて、残りの導体層２３及び基板２１を覆うように、ソルダーレジスト層２５が形成されていて、その露出した導体層２３の表面には、Ｎｉ層やＡｕ層からなる複数のワイヤボンディングパッド２４が形成されている。基板２１の表面において、ワイヤボンディングパッド２４が形成されている領域が、ワイヤボンディング領域である。
また、基板２１の裏面には、導体層２３の一部を露出させて残りの導体層２３及び基板２１を覆うように、ソルダーレジスト層２９が形成されていて、その露出した導体層２３の表面には、Ｎｉ層やＡｕ層からなる複数のランド２７が形成されている。
各ランド２７上には、半田バンプ２８が形成されている。本実施形態では、予めランド２７上に半田バンプ２８が形成されている場合について説明するが、本発明はこの例に限定されず、例えば、実装時に半田ボールや半田ペースト等を用いて直接、プリント基板に実装することとしてもよい。
基板２１の上面に設けられたソルダーレジスト層２５には、接着材層１８を介して半導体チップ１１がダイボンディングされている。半導体チップ１１としては、種々のものを用いることが可能であり、その具体的な機能や内部の回路構成は、特に限定されるものではない。また、半導体チップ１１の下面１１ａには、下面１１ａの周縁に沿って、切欠部１２が形成されている。切欠部１２は、半導体チップ１１の下面１１ａと平行な平面１２ａと、半導体チップ１１の側面１１ｂと平行な平面１２ｂとを有している。
基板２１の表面において、半導体チップ１１の真下に位置する領域が、ダイボンディング領域である。また、図中、Ｌは、ダイボンディング領域とワイヤボンディング領域との最短距離を示している。ダイボンディング領域とワイヤボンディング領域との最短距離Ｌは、１００〜４００μｍである。
また、ダイボンディング領域とワイヤボンディング領域との間には、溝２２が形成されている。本発明においては、半導体装置１０のように、基板２１の表面にソルダーレジスト層２５が形成されている場合には、ソルダーレジスト層２５に溝２２が形成されていてもよい。この場合において、ソルダーレジスト層２５に形成された溝２２は、本発明における溝に相当する。
接着材層１８は、エポキシ樹脂等の樹脂組成物によって形成されたものである。
図中、Ｔは、接着材層１８の厚さを示している。接着材層１８の厚さＴは、３０〜５０μｍである。なお、本発明において、接着材層１８の厚さＴは、図１に示すように、半導体チップ１１の下面１１ａまでの厚さであり、接着材層１８の厚さＴには、切欠部１２に入り込んだ接着材層１８の厚さは含まれない。
半導体チップ１１の上面１１ｃには、複数の電極１６が設けられていて、各電極１６とボンディングパッド２４とがワイヤ１７によって電気的に接続されている。
半導体装置１０には、基板２１の表面（上面）全体を覆うように半導体チップ１１を封止する樹脂パッケージ部１９が形成されている。樹脂パッケージ部１９は、例えば、エポキシ樹脂等を含有する樹脂組成物からなるものである。
図２は、図１に示した半導体装置の平面透視図である。
図２においては、説明の便宜上、半導体チップ１１の上面１１ｃに形成された電極１６、ワイヤ１７及び樹脂パッケージ部１９を、図示していない。
ワイヤボンディングパッド２４は、半導体装置１０の外周に沿って複数設けられていて、ソルダーレジスト層２５から露出している。半導体チップ１１は、ソルダーレジスト層２５の中央部分に、接着材層１８を介してダイボンディングされている。
図中、ワイヤボンディングパッド２４が設けられた領域は、ワイヤボンディング領域である。また、半導体チップ１１がダイボンディングされた領域は、ダイボンディング領域である。ワイヤボンディング領域とダイボンディング領域との最短距離Ｌは、上述したように、１００〜４００μｍである。
また、ソルダーレジスト層２５には、ワイヤボンディング領域とダイボンディング領域との間に、溝２２が形成されている。溝２２は、ダイボンディング領域を包囲する連続した溝である。
半導体装置１０によれば、ワイヤボンディング領域とダイボンディング領域との最短距離Ｌが、１００〜４００μｍに設定されているため、半導体装置１０の小型化が可能であり、しかも半導体チップ１１をダイボンディングするときに、ワイヤボンディング領域とダイボンディング領域との間に形成された溝２２に過剰な量の未硬化の接着材が流れ込むことがない。従って、適正な量の接着材によって半導体チップ１１をダイボンディングすることができ、半導体チップ１１の接合強度を高めることができ、半導体チップ１１とソルダーレジスト層２５との間にボイドが生じることがない。
ワイヤボンディング領域とダイボンディング領域との最短距離が１００μｍ未満である場合、ワイヤボンディング領域とダイボンディング領域とが近過ぎるため、ワイヤボンディング領域まで接着材が流れ込むおそれがある。一方、ワイヤボンディング領域とダイボンディング領域との最短距離が４００μｍを超えると、半導体装置の小型化を図ることが困難である。
また、溝の平面視形状としては、特に限定されるものではないが、図２に示したように、上記溝は、ダイボンディング領域を包囲する連続した溝であることが望ましい。ワイヤボンディング領域とダイボンディング領域との間に、該ダイボンディング領域を包囲する連続した溝が形成されているため、ワイヤボンディング領域へ接着材が流れ込むことをより確実に防止することができるからである。
溝が形成される位置は、ワイヤボンディング領域とダイボンディング領域との間であれば、特に限定されるものではないが、溝とダイボンディング領域との最短距離が、１００μｍ以上であることが望ましい。溝とダイボンディング領域との最短距離を１００μｍ以上確保することによって、未硬化の接着材が過剰に溝に流れ込んで、接着材層が薄くなったり、ボイドが発生したりすることを防止することができるからである。
また、半導体装置１０によれば、接着材層１８の厚さが３０〜５０μｍであり、適当な量の接着材が用いられているので、半導体チップ１１とソルダーレジスト層２５との接合強度を高めることができ、半導体チップ１１とソルダーレジスト層２５との間にボイドが生じることがない。さらに、半導体チップ１１のダイボンディング時に、未硬化の接着材が半導体チップ１１の上面１１ｃまで這い上がることを防止し得るので、接着材が半導体チップ１１の上面１１ｃに設けられた電極１６を覆ってしまうことがなく、電極１６へワイヤ１７をワイヤボンディングすることができなくなったり、電極１６とワイヤ１７との接続の信頼性が低下したりすることもない。
接着材層１８の厚さＴが３０μｍ未満である場合、半導体チップ１１の接合強度が低下したり、半導体チップ１１とソルダーレジスト層２５との間にボイドが生じたりするおそれがある。一方、接着材層１８の厚さＴが５０μｍを超えた場合、半導体チップ１１のダイボンディング時に、未硬化の接着材が半導体チップ１１の上面まで這い上がって、半導体チップ１１の上面に設けられた電極１６を覆ってしまい、電極１６へワイヤ１７をワイヤボンディングすることができなくなったり、電極１６とワイヤ１７との接続の信頼性が低下したりするおそれがある。
本発明においては、半導体装置１０のように、半導体チップ１１の下面１１ａに、下面１１ａの周縁に沿って、切欠部１２が形成されていることが望ましい。切欠部１２によって、半導体チップ１１の側面１１ｂに沿った接着材の這い上がりをより確実に防止することができるからである。また、本発明においては、半導体装置１０のように、切欠部１２は、少なくとも、半導体チップ１１の下面１１ａと平行な平面１２ａを有していることが望ましい。半導体チップ１１の側面１１ｂに沿った接着材の這い上がりをさらに確実に防止することができるからである。
図３は、本発明に係る半導体装置の他の一例を模式的に示す縦断面図である。
半導体装置３０が備える基板４１の両面には、所定のパターンを有する導体層４３が形成されていて、夫々の導体層４３は、ビアホール４６によって接続されている。
基板４１の表面には、基板４１の外周部分に形成された導体層４３の一部を露出させて、残りの導体層４３及び基板４１を覆うように、ソルダーレジスト層４５が形成されていて、その露出した導体層４３の表面には、複数のワイヤボンディングパッド４４が形成されている。基板４３の表面において、ワイヤボンディングパッド４４が形成されている領域が、ワイヤボンディング領域である。
また、基板４１の裏面には、導体層４３の一部を露出させて残りの導体層４３及び基板４１を覆うように、ソルダーレジスト層４９が形成されていて、その露出した導体層４３の表面には、複数のランド４７が形成されている。各ランド４７上には、半田バンプ４８が形成されている。
基板４１の上面に設けられたソルダーレジスト層４５には、接着材層３８を介して半導体チップ３１がダイボンディングされている。接着材層３８の厚さは、図１に示した半導体装置１０と同様に、３０〜５０μｍである。
また、半導体チップ３１の上面３１ｃには、上面３１ｃの周縁に沿って、切欠部３２が形成されている。切欠部３２は、半導体チップ３１の上面３１ｃと平行な平面３２ｃと、半導体チップ３１ｂの側面３１ｂと平行な平面３２ｂとを有している。
基板４１の表面において、半導体チップ３１の真下に位置する領域が、ダイボンディング領域である。ダイボンディング領域とワイヤボンディング領域との最短距離は、図１に示した半導体装置１０と同様に、１００〜４００μｍである。
また、ダイボンディング領域とワイヤボンディング領域との間には、溝４２が形成されている。溝４２は、本発明における溝に相当するものである。
半導体チップ３１の上面３１ｃには、複数の電極３６が設けられていて、各電極３６とボンディングパッド４４とがワイヤ３７によって電気的に接続されている。
半導体装置３０には、基板４１の表面（上面）全体を覆うように半導体チップ３１を封止する樹脂パッケージ部３９が形成されている。
図４は、図１に示した半導体装置の平面透視図である。
図４においては、説明の便宜上、半導体チップ３１の上面３１ｃに形成された電極３６、ワイヤ３７及び樹脂パッケージ部３９を、図示していない。
ワイヤボンディングパッド４４は、半導体装置３０の外周に沿って複数設けられていて、ソルダーレジスト層４５から露出している。半導体チップ３１は、ソルダーレジスト層４５の中央部分に、接着材層３８を介してダイボンディングされている。図中、３２は、切欠部を示している。また、図中、ワイヤボンディングパッド４４が設けられた領域は、ワイヤボンディング領域であり、半導体チップ３１がダイボンディングされた領域は、ダイボンディング領域である。ワイヤボンディング領域とダイボンディング領域との最短距離は、上述したように、１００〜４００μｍである。
また、ソルダーレジスト層４５には、ワイヤボンディング領域とダイボンディング領域との間に、４つの溝４２が形成されている。４つの溝４２は、それぞれダイボンディング領域の辺に沿って形成されている。
本発明においては、半導体装置３０のように、半導体チップ３１の上面３１ｃに、上面３１ｃの周縁に沿って、切欠部３２が形成されていることも望ましい。
半導体チップ３１の側面３１ｂ及び切欠部３２の両方を這い上がらなければ、接着材が半導体チップ３１の上面３１ｃに至らないため、接着材が半導体チップ３１の上面３１ｃまで這い上がることをより確実に防止することができるからである。
また、本発明において、上記溝は、必ずしも、ダイボンディング領域を包囲する連続した溝である必要はなく、図４に示した半導体装置３０における溝４２のように、ダイボンディング領域の辺に沿って形成された溝であってもよい。また、ダイボンディング領域とワイヤボンディング領域との間に形成される溝は、必ずしも、１つである必要はなく、例えば、ダイボンディング領域の辺に沿った複数の溝が、該辺に沿って平行に並ぶように形成されていてもよい。
次に、本発明の半導体装置の製造方法について説明する。
ここでは、図１及び図２に示した半導体装置の製造方法について説明することとする。また、先ず半導体装置の製造に用いられる基板（以下、半導体装置製造用基板という）の製造方法について説明し、その後、半導体装置製造用基板を用いた半導体装置の製造方法について説明することとする。
図５（ａ）〜（ｅ）、及び、図６（ａ）〜（ｃ）は、本発明の半導体装置の製造方法を模式的に示す断面図である。
（Ａ）基板２１を出発材料とし、まず、基板２１の両面に、導体層２３を形成する。導体層２３は、基板２１の両面に無電解メッキを施し、さらに電解メッキを施してベタの金属層を形成した後、エッチング処理を施すことにより形成することができる。また、銅張基板にエッチング処理を施すことにより形成してもよい。
（Ｂ）次に、基板２１に、ドリルやレーザ等により貫通孔を穿設する。続いて、無電解メッキを施し、さらに電解メッキを施すことにより、上記貫通孔の壁面に金属薄膜を形成し、該貫通孔に充填材を充填することにより、ビアホール２６を形成する。上記充填材としては、例えば、樹脂充填材や金属充填材等を挙げることができる。また、ビアホール２６には、蓋メッキを施してもよい。
（Ｃ）次に、基板２１の表面に、未硬化のソルダーレジスト組成物をロールコータやカーテンコータ等により塗布したり、フィルム状に成形したソルダーレジスト組成物を圧着したりした後、硬化処理を施すことにより、ソルダーレジスト層２５を形成する。基板２１の裏面にも、同様にしてソルダーレジスト層２９を形成する。
後述するように、ソルダーレジスト層２５の中央部分には、半導体チップ１１がダイボンディングされる。基板２１の表面において、半導体チップ１１の真下に位置する領域が、ダイボンディング領域である。
続いて、ソルダーレジスト層２５の所定箇所にレーザ処理や露光現像処理により開口を形成し、露出した箇所にＮｉメッキやＡｕメッキを行うことにより、ボンディングパッド２４を形成する。また、ソルダーレジスト層２９に対しても同様の処理を行い、ランド２７を形成する。基板２１の表面において、ボンディングパッド２４が形成された領域が、ワイヤボンディング領域である。上記（Ｃ）の工程においては、ダイボンディング領域とワイヤボンディング領域との最短距離を、１００〜４００μｍに設定する。
（Ｄ）次に、エッチングやレーザ等により、ソルダーレジスト層２５におけるダイボンディング領域とワイヤボンディング領域との間に溝２２を形成する。溝２２の平面視形状は、図２に示すように、ダイボンディング領域を包囲する連続した溝である。このような形状の溝を形成することにより、ワイヤボンディングへ接着材が流れ込むことをより確実に防止することができる。
上記（Ａ）〜（Ｄ）の工程を経ることにより、半導体装置製造用基板２０を製造することができる（図５（ａ）参照）。
（Ｅ）半導体ウエハから半導体チップを切り出すダイシング工程として、まず、半導体ウエハを粘着テープに貼着し、粘着テープを貼着した半導体ウエハをテーブル上に載置する。そして、上記テーブルに設けられた複数の小孔から吸引することにより、半導体ウエハをテーブルに吸着させ、その状態で、高速回転させたダイシング・ブレードにより、半導体ウエハのダイシングを行い、半導体チップを得る。
このとき、厚さの異なる２種類のダイシング・ブレードを用いることにより、半導体ウエハのダイシングを行うと同時に、切欠部を形成することができる。
具体的には、相対的に厚い一のダイシング・ブレードによって、所定の厚さまで半導体ウエハのダイシングを行って、半導体ウエハに格子状の溝を形成し、その後、その溝に沿って、相対的に薄い他のダイシング・ブレードによってダイシングを行うことにより、半導体チップの下面又は上面の周縁に沿って切欠部を形成することができる。
（Ｆ）次に、半導体装置製造用基板２０のソルダーレジスト層２５の中央部分（ワイヤボンディング領域）に、エポキシ樹脂等からなる接着材を塗布し、未硬化の接着材層１８′を形成する（図５（ｂ）参照）。（Ｆ）の工程においては、硬化した後の接着材層１８の厚さが３０〜５０μｍとなるように、未硬化の接着材層１８′を形成する（図５（ｂ）参照）。
（Ｇ）次に、上記（Ｅ）の工程によって得られた半導体チップを、未硬化の接着材層１８′に載置し、露光処理等を行い、接着材層１８を形成する（図５（ｃ）参照）。
このとき、ワイヤボンディング領域とダイボンディング領域との間に溝２２が形成されているため、ワイヤボンディング領域に未硬化の接着材が流れ込むことを防止することができる。また、ワイヤボンディング領域とダイボンディング領域との最短距離が１００〜４００μｍに設定されているため、溝２２に過剰な量の未硬化の接着材が流れ込むことがない。従って、適正な量の接着材によって半導体チップ１１をダイボンディングすることができる。その結果、半導体チップ１１の接合強度を高めることができ、半導体チップ１１とソルダーレジスト層２５との間にボイドが生じることもない。
また、半導体装置１０によれば、接着材層１８の厚さが３０〜５０μｍであり、適当な量の接着材が用いられているので、半導体チップ１１とソルダーレジスト層２５との接合強度を高めることができ、半導体チップ１１とソルダーレジスト層２５との間にボイドが生じることがない。さらに、半導体チップ１１のダイボンディング時に、未硬化の接着材が半導体チップ１１の上面１１ｃまで這い上がることを防止し得るので、接着材が半導体チップ１１の上面１１ｃに設けられた電極１６を覆ってしまうことがなく、電極１６へワイヤ１７をワイヤボンディングすることができなくなったり、電極１６とワイヤ１７との接続の信頼性が低下したりすることもない。
（Ｈ）続いて、半導体チップ１１の上面１１ｃに設けられた電極１６と、ボンディングパッド２４とをワイヤ１７を用いてワイヤボンディングする（図５（ｄ）参照）。次に、基板２１の上面全体を覆うように、エポキシ樹脂等を含有する樹脂組成物で樹脂パッケージ部１９を形成する（図５（ｅ）参照）。次に、ランド２７上に半田ボールを載置し、上記半田ボールをリフローすることにより、ランド２７上に半田バンプ２８を形成する（図６（ａ）参照）。続いて、樹脂パッケージ部１９に粘着テープ９を貼着し（図６（ｂ）参照）、その状態で、ダイシングを行うことにより、半導体装置１０を製造することができる（図６（ｃ）参照）。
以上、本発明の実施形態に係る半導体装置について説明したが、本発明は、この例に限定されるものではない。本実施形態においては、基板が１層からなるものである場合について説明したが、本発明において、上記基板は、複数の板状体が積層されたものであってもよい。また、本実施形態では、半導体装置のパッケージ方式がＢＧＡである場合について説明したが、本発明はこの例に限定されず、例えば、ＬＧＡであってもよい。
本発明に係る半導体装置の一例を模式的に示す縦断面図である。 図１に示した半導体装置の平面透視図である。 本発明に係る半導体装置の他の一例を模式的に示す縦断面図である。 図３に示した半導体装置の平面透視図である。 （ａ）〜（ｅ）は、本発明に係る半導体装置の製造方法を模式的に示す断面図である。 （ａ）〜（ｃ）は、本発明に係る半導体装置の製造方法を模式的に示す断面図である。 従来のＢＧＡ型半導体装置の一例を模式的に示す縦断面図である。
符号の説明
１０、３０ 半導体装置
１１、３１ 半導体チップ
１１ａ、３１ａ （半導体チップの）下面
１１ｂ、３１ｂ （半導体チップの）側面
１１ｃ、３１ｃ （半導体チップの）上面
１２、３２ 切欠部
１２ａ、１２ｂ、３２ｂ、３２ｃ （切欠部を構成する）平面
１８、３８ 接着材層
１９、３９ 樹脂パッケージ部
２１、４１ 基板
２３、４３ 導体層
２４、４４ ワイヤボンディングパッド
２５、２９、４５、４９ ソルダーレジスト層
２６、４６ ビアホール
２７、４７ ランド
２８、４８ 半田バンプ

Claims (30)

  1. 上面に電極が設けられた半導体チップと、
    前記半導体チップが接着材層を介してダイボンディングされるダイボンディング領域、及び、前記電極とワイヤを介して電気的に接続されるワイヤボンディング領域を有する基板と
    を備えた半導体装置であって、
    前記接着材層の厚さは、３０〜５０μｍであり、
    前記ワイヤボンディング領域と前記ダイボンディング領域との最短距離が、１００μｍ以上であり、
    前記ワイヤボンディング領域と前記ダイボンディング領域との間に溝が形成されており、
    前記基板の表面にソルダーレジスト層が形成されており、前記ソルダーレジスト層に前記溝が当該ソルダーレジスト層を貫通しないように形成されており、
    前記半導体チップには、周縁に沿って切欠部が設けられている
    ことを特徴とする半導体装置。
  2. 前記半導体チップには、上面の周縁に沿って切欠部が設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記接着材層が前記ダイボンディング領域の外側にはみ出している、請求項１に記載の半導体装置。
  4. 前記溝には前記接着材層が流れ込んでいない、請求項１または２に記載の半導体装置。
  5. 前記ソルダーレジスト層には、前記ワイヤボンディング領域と前記ダイボンディング領域との間に、４つの前記溝が形成されており、前記４つの溝は、それぞれ前記ダイボンディング領域の辺に沿って形成されている、請求項１または４に記載の半導体装置。
  6. 前記溝が、前記ダイボンディング領域の辺に沿って形成された溝である、請求項１、２、４のいずれか一項に記載の半導体装置。
  7. 前記溝は、１つより多い、請求項６に記載の半導体装置。
  8. 前記溝は、ダイボンディング領域を包囲する連続した溝である請求項１、２、４、６、７のいずれか一項に記載の半導体装置。
  9. 前記切欠部は、前記半導体チップの下面に形成されており、前記半導体チップの下面と平行な平面と、前記半導体チップの側面と平行な平面とを有している、請求項１に記載の半導体装置。
  10. 前記切欠部は、前記半導体チップの上面と平行な平面と、前記半導体チップの側面と平行な平面とを有している、請求項２に記載の半導体装置。
  11. 前記基板は、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、およびフェノール樹脂、これらの樹脂にガラス繊維等の補強材を含浸したもの、ならびにセラミックのうちのいずれかを含む、請求項１〜１０のいずれか一項に記載の半導体装置。
  12. 前記基板は、ガラス繊維を含浸したエポキシ樹脂からなる、請求項１〜１０のいずれか一項に記載の半導体装置。
  13. 前記基板の両面に、導体層が形成されている、請求項１〜１２のいずれか一項に記載の半導体装置。
  14. 前記導体層はＣｕ層である、請求項１３記載の半導体装置。
  15. 前記導体層は、前記基板の表面の外周部分に形成された導体層と、前記基板の裏面の外周部分に形成された導体層とを含む、請求項１３または１４に記載の半導体装置。
  16. 前記基板の表面の外周部分に形成された導体層と、前記基板の裏面の外周部分に形成された導体層とが、ビアホールによって接続されている、請求項１５に記載の半導体装置。
  17. 前記基板の両面に形成された夫々の導体層がビアホールによって接続されている、請求項１３または１４に記載の半導体装置。
  18. 前記ビアホールは、前記基板に穿設された貫通孔の壁面に金属薄膜が形成され、該貫通孔に充填材が充填されたものである、請求項１６または１７に記載の半導体装置。
  19. 前記充填材は、絶縁性充填材、または金属充填材等の導電性充填材である、請求項１８に記載の半導体装置。
  20. 前記基板の表面には、前記基板の外周部分に形成された前記導体層の一部を露出させて、残りの前記導体層及び前記基板を覆うように、第１のソルダーレジスト層が形成されており、前記露出した導体層の表面に、ワイヤボンディングパッドが形成されている、請求項１５〜１９のいずれか一項に記載の半導体装置。
  21. 前記基板の表面には、前記導体層の一部を露出させて、残りの前記導体層及び前記基板を覆う第１のソルダーレジスト層が形成されていて、前記第１のソルダーレジスト層から露出した前記導体層の表面にワイヤボンディングパッドが形成されている、請求項１３または１４に記載の半導体装置。
  22. 前記ワイヤボンディングパッドはＮｉ層やＡｕ層からなる、請求項２０または２１に記載の半導体装置。
  23. 前記ワイヤボンディングパッドは、前記半導体装置の外周に沿って複数設けられており、前記第１のソルダーレジスト層から露出している、請求項２０〜２２のいずれか一項に記載の半導体装置。
  24. 前記第１のソルダーレジスト層に、前記接着材層を介して前記半導体チップがダイボンディングされている、請求項２０〜２３のいずれか一項に記載の半導体装置。
  25. 前記基板の裏面には、前記導体層の一部を露出させて残りの前記導体層及び前記基板を覆うように第２のソルダーレジスト層が形成されており、前記第２のソルダーレジスト層から露出した前記導体層の表面にはランドが形成されており、前記ランド上には、半田バンプが形成されている、請求項１３〜２４のいずれか一項に記載の半導体装置。
  26. 前記基板の表面において、前記半導体チップの真下に位置する領域が、前記ダイボンディング領域である、請求項１〜２５のいずれか一項に記載の半導体装置。
  27. 前記接着材層は、樹脂組成物によって形成されている、請求項１〜２６のいずれか一項に記載の半導体装置。
  28. 前記基板の表面全体と前記半導体チップを封止する樹脂パッケージ部が形成されている、請求項１〜２７のいずれか一項に記載の半導体装置。
  29. 前記樹脂パッケージ部は、エポキシ樹脂を含有している、請求項２８に記載の半導体装置。
  30. 前記基板は、複数の板状体が積層されたものである、請求項１〜２９のいずれか一項に記載の半導体装置。
JP2005188811A 2005-06-28 2005-06-28 半導体装置 Expired - Fee Related JP5106758B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005188811A JP5106758B2 (ja) 2005-06-28 2005-06-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005188811A JP5106758B2 (ja) 2005-06-28 2005-06-28 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010209612A Division JP5399356B2 (ja) 2010-09-17 2010-09-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2007012716A JP2007012716A (ja) 2007-01-18
JP5106758B2 true JP5106758B2 (ja) 2012-12-26

Family

ID=37750862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005188811A Expired - Fee Related JP5106758B2 (ja) 2005-06-28 2005-06-28 半導体装置

Country Status (1)

Country Link
JP (1) JP5106758B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8889995B2 (en) 2011-03-03 2014-11-18 Skyworks Solutions, Inc. Wire bond pad system and method
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
KR101983959B1 (ko) 2012-06-14 2019-05-29 스카이워크스 솔루션즈, 인코포레이티드 전력 증폭기와 전송 라인을 포함하는 전력 증폭기 모듈 및 관련된 시스템, 장치, 및 방법
WO2014128796A1 (ja) * 2013-02-25 2014-08-28 パナソニック株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181166A (ja) * 1994-12-22 1996-07-12 Ibiden Co Ltd プリント配線板
JPH09172029A (ja) * 1995-12-19 1997-06-30 Hitachi Ltd 半導体チップ及びその製造方法並びに半導体装置
JPH11135669A (ja) * 1997-08-27 1999-05-21 Mitsui High Tec Inc Ｃｓｐ型半導体装置
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007012716A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
US7902660B1 (en) Substrate for semiconductor device and manufacturing method thereof
JP5280014B2 (ja) 半導体装置及びその製造方法
KR100540243B1 (ko) 반도체장치 및 그 제조방법
US8810040B2 (en) Wiring substrate including projecting part having electrode pad formed thereon
KR101117848B1 (ko) 반도체 장치 및 그 제조 방법
US20070158799A1 (en) Interconnected IC packages with vertical SMT pads
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
US20050121761A1 (en) Semiconductor device and method for fabricating the same
US8994168B2 (en) Semiconductor package including radiation plate
JP2006261485A (ja) 半導体装置およびその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP5106758B2 (ja) 半導体装置
US20060049519A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
EP3971963A1 (en) Semiconductor package assembly
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
JP5000105B2 (ja) 半導体装置
JP2013254984A (ja) 半導体装置
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
JP4856410B2 (ja) 半導体装置
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP5399356B2 (ja) 半導体装置
KR100693168B1 (ko) 인쇄회로기판 및 그 제조방법
JP4321758B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071004

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121003

R150 Certificate of patent or registration of utility model

Ref document number: 5106758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees