KR20210073803A - 기판 온 기판 구조 및 이를 포함하는 전자기기 - Google Patents

기판 온 기판 구조 및 이를 포함하는 전자기기 Download PDF

Info

Publication number
KR20210073803A
KR20210073803A KR1020190164455A KR20190164455A KR20210073803A KR 20210073803 A KR20210073803 A KR 20210073803A KR 1020190164455 A KR1020190164455 A KR 1020190164455A KR 20190164455 A KR20190164455 A KR 20190164455A KR 20210073803 A KR20210073803 A KR 20210073803A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
substrate
disposed
electronic component
Prior art date
Application number
KR1020190164455A
Other languages
English (en)
Inventor
김형준
심정호
김한
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190164455A priority Critical patent/KR20210073803A/ko
Publication of KR20210073803A publication Critical patent/KR20210073803A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 제1인쇄회로기판; 제1방향을 기준으로 상기 제1인쇄회로기판 상에 배치되며, 상기 제1방향을 기준으로 제1측 및 상기 제1측의 반대측인 제2측을 갖는 제2인쇄회로기판; 상기 제2인쇄회로기판의 상기 제1측에 실장된 제1전자부품; 상기 제2인쇄회로기판의 상기 제2측에 실장된 제2전자부품; 및 상기 제1방향을 기준으로 상기 제1 및 제2인쇄회로기판 사이에 배치되어 이들을 연결하며, 상기 제1방향에 수직한 제2방향을 기준으로 상기 제1전자부품 또는 상기 제2전자부품과 인접하여 배치된 인터포저기판; 을 포함하며, 상기 인터포저기판은 절연수지를 포함하는 절연바디, 상기 절연바디 내에 배치된 복수의 배선층, 및 상기 절연바디 내에 배치되며 상기 복수의 배선층을 연결하는 복수의 비아층을 포함하는, 기판 온 기판 구조와, 이를 포함하는 전자기기에 관한 것이다.

Description

기판 온 기판 구조 및 이를 포함하는 전자기기{SUBSTRATE ON SUBSTRATE STRUCTURE AND ELECTRONICS COMPRISING THE SAME}
본 개시는 기판 온 기판 구조와, 이를 포함하는 전자기기에 관한 것이다.
전자제품의 고성능화에 따른 비약적인 I/O 개수 증가 및 집적화에 따라, 기판에서 고 다층화 및 대형화 기술이 요구되고 있다. 예를 들면, 고성능 반도체용 FCBGA(Flip Chip Ball Grid Array) 기판의 크기 증가 및 층수 증가가 요구되고 있으며, 이에 기술 난이도의 증가 및 수율 하락으로 코스트가 증가하는 문제가 발생하고 있다. 따라서, 반도체 성능을 유지 또는 개선하면서, 수율 개선 및 코스트 감소도 가능한 기술이 요구되고 있다.
본 개시의 여러 목적 중 하나는 기판의 고 다층화 및 대형화에 대응이 가능한 기판 온 기판 구조, 및 이를 포함하는 전자기기를 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 수율 개선 및 코스트 감소가 가능한 기판 온 기판 구조, 및 이를 포함하는 전자기기를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는, 절연수지를 포함하는 절연바디를 갖는 인터포저기판을 사이에 두고 제1인쇄회로기판 상에 제2인쇄회로기판을 적층하며, 이때 제2인쇄회로기판의 양면에 제1 및 제2전자부품을 각각 실장하여 기판 온 기판 구조를 제공하는 것이다.
예를 들면, 본 개시에서 제안하는 일례에 따른 기판 온 기판 구조는 제1인쇄회로기판; 제1방향을 기준으로 상기 제1인쇄회로기판 상에 배치되며, 상기 제1방향을 기준으로 제1측 및 상기 제1측의 반대측인 제2측을 갖는 제2인쇄회로기판; 상기 제2인쇄회로기판의 상기 제1측에 실장된 제1전자부품; 상기 제2인쇄회로기판의 상기 제2측에 실장된 제2전자부품; 및 상기 제1방향을 기준으로 상기 제1 및 제2인쇄회로기판 사이에 배치되어 이들을 연결하며, 상기 제1방향에 수직한 제2방향을 기준으로 상기 제1전자부품 또는 상기 제2전자부품과 인접하여 배치된 인터포저기판; 을 포함하며, 상기 인터포저기판은 절연수지를 포함하는 절연바디, 상기 절연바디 내에 배치된 복수의 배선층, 및 상기 절연바디 내에 배치되며 상기 복수의 배선층을 연결하는 복수의 비아층을 포함하는 것일 수 있다.
또한, 본 개시에서 제안하는 일례에 따른 전자기기는 메인보드; 상기 메인보드 상에 배치된 기판 온 기판 구조를 포함하며, 상기 기판 온 기판 구조는 상술한 일례에 따른 기판 온 기판 구조인 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 기판의 고 다층화 및 대형화에 대응이 가능한 기판 온 기판 구조, 및 이를 포함하는 전자기기를 제공할 수 있다.
본 개시의 여러 효과 중 다른 일 효과로서 수율 개선 및 코스트 감소가 가능한 기판 온 기판 구조, 및 이를 포함하는 전자기기를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 기판 온 기판 구조의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 기판 온 기판 구조의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도 5는 도 3의 기판 온 기판 구조의 다른 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도 6은 기판 온 기판 구조의 다른 일례를 개략적으로 나타낸 단면도다.
도 7은 기판 온 기판 구조의 다른 일례를 개략적으로 나타낸 단면도다.
도 8은 기판 온 기판 구조의 다른 일례를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 메인보드(1110)가 수용되어 있으며, 이러한 메인보드(1110)에는 다양한 부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품이 내부에 수용되어 있다. 부품(1120) 중 일부는 상술한 칩 관련부품(1121)일 수 있으며, 예를 들면, 반도체칩을 포함하는 다양한 종류의 전자부품이 내장 및/또는 실장된 패키지 기판, 또는 이를 포함하는 기판 온 기판 구조일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
도 3은 기판 온 기판 구조의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 기판 온 기판 구조(500A)는 제1인쇄회로기판(100A), 적층 방향으로 제1인쇄회로기판(100A) 상에 배치된 제2인쇄회로기판(200A), 상기 제2인쇄회로기판(200A)의 상측에 배치된 제1전자부품(410), 상기 제2인쇄회로기판(200A)의 하측에 배치된 제2전자부품(420, 430), 및 적층 방향으로 제1 및 제2인쇄회로기판(100A, 200A) 사이에 배치되며 평면 방향으로 제2전자부품(420, 430)과 인접하여 배치된 인터포저기판(300A)을 포함한다. 이때, 인터포저기판(300A)은 절연수지를 포함하는 절연바디(320, 340, 350)와 절연바디(320, 340, 350) 내부에 배치된 복수의 배선층(322) 및 복수의 비아층(323)을 포함한다.
한편, 최근 스마트 기기들이 발전함 따라 각 부품들의 사양도 높아져 가고 있다. 예를 들면, 칩의 사양은 급격하게 발전하고 있는데, 이러한 수많은 입출력 단자를 가진 칩을 메인보드에 연결하기 위하여 배선용 인쇄회로기판을 이용하는 것을 고려해볼 수 있다. 예를 들면, 칩을 상대적으로 작은 피치의 솔더볼을 이용하여 별도의 배선용 인쇄회로기판에 실장한 후, 칩이 실장된 배선용 인쇄회로기판을 상대적으로 큰 피치의 솔더볼을 이용하여 메인보드에 실장하는 것을 고려해볼 수 있다. 그런데, 이러한 FCBGA 방식은 배선용 인쇄회로기판 상에 다수의 칩이 함께 서로 나란하게 실장되며, 이들 칩의 입출력을 위한 배선의 수는 수만 가닥으로 매우 많기 때문에, 기판의 면적 및 배선층의 층수가 크게 증가할 수 있다. 이 경우, 공정의 수율을 크게 감소시키며, 결과적으로 단가 상승의 문제를 초래할 수 있다.
반면, 일례에 따른 기판 온 기판 구조(500A)는 인터포저기판(300A)을 이용한 제1 및 제2인쇄회로기판(100A, 200A)의 적층 구조를 갖는다. 따라서, 단순히 하나의 인쇄회로기판을 통하여 고 다층 및 대형의 기판을 제조하는 경우에 대비하여, 기술 난이도를 낮출 수 있고, 수율 증가가 가능하며, 그 결과 코스트 저감이 가능하다. 또한, 제2인쇄회로기판(200A)에는 미세패턴을 집중적으로 설계하고, 제1인쇄회로기판(100A)에는 미세패턴 외의 다른 패턴들을 설계하는 등, 제1인쇄회로기판(100A)과 제2인쇄회로기판(200A)의 배선 설계를 다르게 함으로서, 최적의 배선 설계를 도모할 수 있다. 또한, 제2인쇄회로기판(200A)의 양면에 각각 제1 및 제2전자부품(410, 420, 430)을 배치함으로써, 제2인쇄회로기판(200A)의 내부 비아층(223)을 통하여 양자간 수직적인 연결이 가능하다. 이 경우, 수평적인 연결 대비 훨씬 짧게 연결할 수 있는바 신호 특성의 개선이 가능하며, 불필요한 배선 설계를 생략할 수 있는바 제2인쇄회로기판(200A)을 공정 핸들링이 용이한 사이즈로 줄일 수 있다. 한편, 미세패턴을 포함하는 제2인쇄회로기판(200A)과 달리, 그 외의 다른 패턴들을 주로 포함하는 제1인쇄회로기판(100A)은 스펙에 맞게 사이즈를 더 키우는 것이 오히려 제조에 용이할 수 있으며, 이를 통하여 공정 수율을 개선할 수 있다.
또한, 일례에 따른 기판 온 기판 구조(500A)는 제1 및 제2인쇄회로기판(100A, 200A)의 연결을 위한 인터포저기판(300A)으로 절연바디가 절연수지를 포함한다. 예를 들면, 실리콘 인터포저가 아닌 유기 인터포저를 이용한다. 실리콘 인터포저의 경우 실리콘 관통 비아(TSV: Through Silicon Via) 등의 형성이 까다로울 뿐 아니라, 제조 비용 역시 상당한바, 대면적화 및 저 코스트화에 불리하다. 반면, 유기 인터포저의 경우 인쇄회로기판 공정을 이용하여 제조할 수 있는바, 형성이 비교적 간단하고, 제조 비용 역시 저렴하며, 따라서 대면적화 및 저 코스트화에 유리하다. 결과적으로, 수율 개선 및 코스트 감소에 보다 유리하다.
이하에서는, 도면을 참조하여 일례에 따른 기판 온 기판 구조의 구성요소에 대하여 보다 자세히 설명한다.
제1인쇄회로기판(100A)은 코어 타입의 인쇄회로기판(Cored PCB)일 수 있다. 예를 들면, 일례에 따른 제1인쇄회로기판(100A)은 코어층(110), 코어층(110)의 하측에 배치된 빌드업층(120), 코어층의 상측에 배치된 빌드업층(130), 빌드업층(120)에 매립된 복수의 배선층(122), 빌드업층(130)에 매립된 복수의 배선층(132), 및 코어층(110)을 관통하며 복수의 배선층(122, 132)을 전기적으로 연결하는 관통비아(115)를 포함할 수 있다. 복수의 배선층(122, 132) 각각의 상하로 인접한 층들은 빌드업층(120, 130)을 관통하는 복수의 비아층(123, 133)을 통하여 전기적으로 연결될 수 있다. 빌드업층(120) 상에는 패시베이션층(140)이 배치될 수 있다. 빌드업층(130) 상에는 패시베이션층(150)이 배치될 수 있다. 패시베이션층(140)은 복수의 개구를 가질 수 있으며, 개구 상에는 각각 제1전기연결금속(190)이 배치되어 노출된 배선층(122)과 각각 연결될 수 있다. 패시베이션층(150)은 복수의 개구를 가질 수 있으며, 개구 상에는 각각 제4전기연결금속(390)이 배치되어 노출된 배선층(132)과 각각 연결될 수 있다. 다만, 제1인쇄회로기판(100A)이 반드시 이러한 형태의 코어 타입일 필요는 없으며, 필요에 따라서는 코어층(110)이 생략된 코어리스 타입이 기판일 수도 있다.
코어층(110)은 제1인쇄회로기판(100A)의 중심인 코어기판일 수 있다. 코어층(110)의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 동박적층판(CCL: Copper Clad Laminate), 또는 언클레드 동박적층판(Unclad CCL) 등의 절연재가 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, 코어층(110)으로 메탈판(metal plate)나 유리판(glass plate)이 사용될 수도 있고, 세라믹 판(Ceramic plate)이 사용될 수도 있다. 필요에 따라서는, 코어층(110)의 재료로 LCP(Liquid Crystal Polymer)가 사용될 수도 있다. 코어층(110)은 휨 제어 등의 목적으로 빌드업층(120, 130)을 구성하는 절연층 각각의 두께보다 두꺼울 수 있다. 또한, 코어층(110)은 휨 제어 등의 목적으로 빌드업층(120, 130)을 구성하는 절연층 각각 보다 강성이 우수할 수 있다. 예컨대, 코어층(110)이 이들보다 엘라스틱 모듈러스가 더 클 수 있다.
빌드업층(120, 130)은 코어층(110)을 기준으로 양측으로 다층의 배선을 형성하기 위한 절연영역을 제공할 수 있다. 빌드업층(120, 130)은 각각 복수의 절연층으로 구성될 수 있으며, 절연층은 서로 경계가 구분될 수도 있고, 또는 경계가 모호할 수도 있다. 이들 절연층의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 필요에 따라서는, 절연층의 재료로 PID(Photo Image-able Dielectric)가 사용될 수도 있다. 한편, 절연층은 서로 동일한 재료를 포함할 수 있고, 또는 서로 다른 재료를 포함할 수도 있다.
배선층(122, 132)의 재료로는 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 배선층(122, 132)은 각각 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 배선층(122, 132)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다.
비아층(123, 133)의 재료로도 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질이 사용될 수 있으며, 비아층(123, 133) 역시 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 비아층(123, 133)도 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 배선비아, 그라운드 연결을 위한 배선비아, 파워 연결을 위한 배선비아 등을 포함할 수 있다. 비아는 각각 각각 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼진 프로파일을 갖는 형상 등 공지된 모든 형상이 적용될 수 있다.
관통비아(115)는 코어층(110)을 관통하며 코어층(110)의 하측 및 상측에 각각 배치된 배선층(122, 132)을 서로 연결한다. 관통비아(115)의 재료로도 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 관통비아(115)도 각각 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 관통비아(115)는 신호 연결을 위한 관통비아, 그라운드 연결을 위한 관통비아, 파워 연결을 위한 관통비아 등을 포함할 수 있다. 관통비아(115)는 원기둥 형상, 모래시계 형상 등을 가질 수 있다. 필요에 따라서, 관통비아(115)의 내부에는 절연물질이 충전될 수 있다.
패시베이션층(140, 150)은 제1인쇄회로기판(100A)의 내부 구성을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있는 부가적인 구성이다. 패시베이션층(140, 150)은 각각 열경화성 수지를 포함할 수 있다. 예컨대, 패시베이션층(140, 150)은 각각 ABF일 수 있다. 다만, 이에 한정되는 것은 아니며, 패시베이션층(140, 150) 각각 공지의 SR(Solder Resist)층일 수 있다. 또한, 필요에 따라서는 PID를 포함할 수도 있다. 패시베이션층(140, 150)은 각각 복수의 개구를 가질 수 있다. 한편, 복수의 개구를 통하여 노출된 배선층(122, 132)의 표면에는 표면 처리층이 형성될 수 있다. 표면 처리층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP(Organic Solderability Preservative) 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG(Direct Immersion Gold) 도금, HASL(Hot Air Solder Leveling) 등에 의해 형성될 수 있다. 필요에 따라서는, 각각의 개구가 복수의 비아홀로 구성될 수 있다. 필요에 따라서는, 신뢰성 개선을 위하여 각각의 개구 상에 언더범프금속(UBM: Under Bump Metal)이 배치될 수도 있다.
제1전기연결금속(190)은 제1인쇄회로기판(100A)을 외부와 물리적 및/또는 전기적으로 연결시킬 수 있는 부가적인 구성이다. 예를 들면, 제1인쇄회로기판(100A)은 제1전기연결금속(190)을 통하여 전자기기의 메인보드와 같은 다른 기판에 실장 될 수 있다. 예컨대, 제1인쇄회로기판(100A)은 HDI(High Density Interconnect) 기판일 수 있다. 제1전기연결금속(190)은 각각 패시베이션층(140)의 개구 상에 배치될 수 있다. 제1전기연결금속(190)은 각각 구리(Cu)보다 융점이 낮은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 예를 들면, 제1전기연결금속(190)은 솔더(solder)로 형성될 수 있으나, 이는 일례에 불과하며 재질이 이에 한정되는 것은 아니다. 제1전기연결금속(190)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 제1전기연결금속(190)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 기둥(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 제1전기연결금속(190)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다.
제2인쇄회로기판(200A)은 코어리스 타입의 인쇄회로기판(Coreless PCB)일 수 있다. 예를 들면, 제2인쇄회로기판(200A)은 빌드업층(220), 및 빌드업층(220)에 매립된 복수의 배선층(222)을 포함할 수 있다. 복수의 배선층(222) 각각의 상하로 인접한 층들은 빌드업층(220)을 관통하는 복수의 비아층(223)을 통하여 전기적으로 연결될 수 있다. 빌드업층(220) 하측에는 패시베이션층(240)이 배치될 수 있다. 빌드업층(220) 상측에는 패시베이션층(250)이 배치될 수 있다. 패시베이션층(240)은 복수의 개구를 가질 수 있으며, 개구 상에는 각각 제2전기연결금속(290)이 배치되어 노출된 배선층(222)과 연결될 수 있다. 패시베이션층(250)은 복수의 개구를 가질 수 있으며, 개구 상에는 각각 제3전기연결금속(295)이 배치되어 노출된 배선층(222)과 연결될 수 있다.
빌드업층(220)은 다층의 배선을 형성하기 위한 절연영역을 제공할 수 있다. 빌드업층(220)은 각각 복수의 절연층으로 구성될 수 있으며, 절연층은 서로 경계가 구분될 수도 있고, 또는 경계가 모호할 수도 있다. 이들 절연층의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 프리프레그, ABF 등이 사용될 수 있다. 필요에 따라서는, 절연층의 재료로 PID가 사용될 수도 있다. 한편, 절연층은 서로 동일한 재료를 포함할 수 있고, 또는 서로 다른 재료를 포함할 수도 있다.
배선층(222)의 재료로는 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 배선층(222)은 각각 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 배선층(222)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 이들 패턴은 각각 라인 패턴, 플레인 패턴 및/또는 패드 패턴을 포함할 수 있다.
비아층(223)의 재료로도 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질이 사용될 수 있다. 비아층(223)도 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있고, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 비아층(223)도 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 배선비아, 그라운드 연결을 위한 배선비아, 파워 연결을 위한 배선비아 등을 포함할 수 있다. 비아는 각각 각각 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼진 프로파일을 갖는 형상 등 공지된 모든 형상이 적용될 수 있다.
패시베이션층(240, 250)은 제2인쇄회로기판(200A)의 내부 구성을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있는 부가적인 구성이다. 패시베이션층(240, 250)은 각각 열경화성 수지를 포함할 수 있다. 예컨대, 패시베이션층(240, 250)은 각각 ABF일 수 있다. 다만, 이에 한정되는 것은 아니며, 패시베이션층(240, 250) 각각 공지의 SR층일 수 있다. 또한, 필요에 따라서는 PID를 포함할 수도 있다. 패시베이션층(240, 250)은 각각 복수의 개구를 가질 수 있다. 한편, 복수의 개구를 통하여 노출된 배선층(222)의 표면에는 표면 처리층이 형성될 수 있다. 표면 처리층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다. 필요에 따라서, 각각의 개구가 복수의 비아홀로 구성될 수 있으며, 신뢰성 개선을 위하여 각각의 개구 상에 언더범프금속이 배치될 수도 있다.
제2 및 제3전기연결금속(290, 295)은 제2인쇄회로기판(200A)을 외부와 물리적 및/또는 전기적으로 연결시킬 수 있는 부가적인 구성이다. 예를 들면, 제2인쇄회로기판(200A)은 제2전기연결금속(290)을 통하여 다른 인쇄회로기판, 예컨대 인터포저기판(300A)에 실장 될 수 있다. 또한, 제2인쇄회로기판(200A)의 하면에는 제2전기연결금속(290)을 통하여 제2전자부품(420, 430)이 표면실장 될 수 있다. 또한, 제2인쇄회로기판(200A)의 상면에는 제3전기연결금속(295)을 통하여 제1전자부품(410)이 표면실장 될 수 있다. 예컨대, 제2인쇄회로기판(200A)은 FCBGA 기판일 수 있다. 제2 및 제3전기연결금속(290, 295)은 각각 패시베이션층(240, 250)의 복수의 개구 상에 배치될 수 있다. 제2 및 제3전기연결금속(290, 295)은 각각 구리(Cu)보다 융점이 낮은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 예를 들면, 제2 및 제3전기연결금속(290, 295)은 솔더로 형성될 수 있으나, 이는 일례에 불과하며 재질이 이에 한정되는 것은 아니다. 제2 및 제3전기연결금속(290, 295)은 랜드, 볼, 핀 등일 수 있다. 제2 및 제3전기연결금속(290, 295)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 기둥 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더를 포함할 수 있으나, 이에 한정되는 것은 아니다. 제2 및 제3전기연결금속(290, 295)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다.
인터포저기판(300A)은 코어리스 타입의 인쇄회로기판일 수 있다. 예를 들면, 인터포저기판(300A)은 빌드업층(320), 및 빌드업층(320)에 매립된 복수의 배선층(322)을 포함할 수 있다. 복수의 배선층(322) 각각의 상하로 인접한 층들은 빌드업층(320)을 관통하는 복수의 비아층(333)을 통하여 전기적으로 연결될 수 있다. 빌드업층(320) 하측에는 패시베이션층(340)이 배치될 수 있다. 빌드업층(320) 상측에는 패시베이션층(350)이 배치될 수 있다. 패시베이션층(340)은 복수의 개구를 가질 수 있으며, 개구 상에는 각각 제4전기연결금속(390)이 배치되어 노출된 배선층(322)과 연결될 수 있다. 패시베이션층(350)은 복수의 개구를 가질 수 있으며, 개구 상에는 각각 제2전기연결금속(290)이 배치되어 노출된 배선층(322)과 연결될 수 있다.
빌드업층(320)은 다층의 배선을 형성하기 위한 절연영역을 제공할 수 있다. 빌드업층(320)은 각각 복수의 절연층으로 구성될 수 있으며, 절연층은 서로 경계가 구분될 수도 있고, 또는 경계가 모호할 수도 있다. 이들 절연층의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 프리프레그, ABF 등이 사용될 수 있다. 필요에 따라서는, 절연층의 재료로 PID가 사용될 수도 있다. 한편, 절연층은 서로 동일한 재료를 포함할 수 있고, 또는 서로 다른 재료를 포함할 수도 있다.
배선층(322)의 재료로는 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 배선층(322)은 각각 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 배선층(322)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 이들 패턴은 각각 라인 패턴, 플레인 패턴 및/또는 패드 패턴을 포함할 수 있다.
비아층(323)의 재료로도 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질이 사용될 수 있다. 비아층(323)도 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있고, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 비아층(323)도 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 배선비아, 그라운드 연결을 위한 배선비아, 파워 연결을 위한 배선비아 등을 포함할 수 있다. 비아는 각각 각각 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼진 프로파일을 갖는 형상 등 공지된 모든 형상이 적용될 수 있다.
패시베이션층(340, 350)은 인터포저기판(300A)의 내부 구성을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있는 부가적인 구성이다. 패시베이션층(340, 350)은 각각 열경화성 수지를 포함할 수 있다. 예컨대, 패시베이션층(340, 350)은 각각 ABF일 수 있다. 다만, 이에 한정되는 것은 아니며, 패시베이션층(340, 350) 각각 공지의 SR층일 수 있다. 또한, 필요에 따라서는 PID를 포함할 수도 있다. 패시베이션층(340, 350)은 각각 복수의 개구를 가질 수 있다. 한편, 복수의 개구를 통하여 노출된 배선층(322)의 표면에는 표면 처리층이 형성될 수 있다. 표면 처리층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다. 필요에 따라서, 각각의 개구가 복수의 비아홀로 구성될 수 있으며, 신뢰성 개선을 위하여 각각의 개구 상에 언더범프금속이 배치될 수도 있다.
제4전기연결금속(390)은 인터포저기판(300A)을 외부와 물리적 및/또는 전기적으로 연결시킬 수 있는 부가적인 구성이다. 예를 들면, 인터포저기판(300A)은 제4전기연결금속(390)을 통하여 다른 인쇄회로기판, 예컨대 제1인쇄회로기판(100A)에 실장 될 수 있다. 제4전기연결금속(390)은 각각 패시베이션층(340)의 복수의 개구 상에 배치될 수 있다. 제4전기연결금속(390)은 각각 구리(Cu)보다 융점이 낮은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 예를 들면, 제4전기연결금속(390)은 솔더로 형성될 수 있으나, 이는 일례에 불과하며 재질이 이에 한정되는 것은 아니다. 제4전기연결금속(390)은 랜드, 볼, 핀 등일 수 있다. 제4전기연결금속(390)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 기둥 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더를 포함할 수 있으나, 이에 한정되는 것은 아니다. 제4전기연결금속(390)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다.
제1인쇄회로기판(100A)은 제2인쇄회로기판(200A)보다 큰 스케일을 가질 수 있다. 예를 들면, 제1인쇄회로기판(100A)은 제2인쇄회로기판(200A)보다 평면적이 더 넓을 수 있다. 이러한 관점에서, 제1인쇄회로기판(100A)의 볼 피치(P1)는 제2인쇄회로기판(200A)의 볼 피치(P2)보다 클 수 있다. 예를 들면, 복수의 제1전기연결금속(190)은 제1피치(P1)를 가질 수 있고, 복수의 제2전기연결금속(290)은 제2피치(P2)를 가질 수 있다. 이때, 제1피치(P1)는 제2피치(P2)보다 클 수 있다. 여기서의 피치(P1, P2)는 평균 값을 의미한다. 이와 같이, 상대적으로 더욱 고밀도의 미세패턴을 갖는 제2인쇄회로기판(200A)은 상대적으로 작은 스케일로, 그리고 상대적으로 저밀도의 패턴을 갖는 제1인쇄회로기판(100A)은 상대적으로 큰 스케일로 형성하여, 공정 핸들링 및 수율에 최적화할 수 있다.
제1 및 제2전자부품(410, 420)은 각각 독립적으로 다양한 종류의 능동부품 및/또는 수동부품일 수 있다. 예를 들면, 제1 및 제2전자부품(410, 420, 430)은 다양한 종류의 집적회로(IC: Integrated Circuit) 다이이거나, 다이 상에 재배선층이 형성된 패키지드 다이(Packaged IC)일 수 있다. 또는, MLCC(Multi Layer Ceramic Capacitor) 등의 칩 캐패시터, PI(Power Inductor) 등의 칩 인덕터와 같은 칩 형태의 수동부품일 수 있다. 또는, 제 실리콘 캐피시터일 수도 있다. 제한되지 않는 일례로, 제1전자부품(410)은 능동부품으로서 입출력 칩(I/O Chip)을 포함할 수 있고, 제2전자부품(420, 430)은 각각 능동부품으로서 중앙처리장치 칩(CPU Chip)을 포함할 수 있다. 적층 방향으로 바라 보았을 때, 제1전자부품(410)은 제2전자부품(420, 430)과 각각 평면 상에서 적어도 일부가 서로 중첩될 수 있다. 제1 및 제2전자부품(410, 420)은 제2인쇄회로기판(200A)에는 실장되나, 제1인쇄회로기판(100A)과는 각각 적층 방향으로 물리적으로 이격될 수 있다.
제1인쇄회로기판(100A) 상에는 인터포저기판(300A)과 나란하게 제1수동부품(450)이 더 실장될 수 있다. 제1수동부품(450)은 제1인쇄회로기판(100A)의 배선층(122)과 연결될 수 있다. 유사하게, 제2인쇄회로기판(200A) 상에는 제1전자부품(410)과 나란하게 제2수동부품(470)이 더 실장될 수 있다. 제2수동부품(470)은 제2인쇄회로기판(200A)의 배선층(222)과 연결될 수 있다. 제1 및 제2수동부품(450, 470)은 MLCC 등의 칩 캐패시터, PI 등의 칩 인덕터와 같은 칩 형태의 수동부품일 수 있으며, 각각 하나 또는 그 이상이 배치될 수 있다.
도 4는 도 3의 기판 온 기판 구조의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도면을 참조하면, 인터포저기판(300A)은 각각 적층 방향으로 절연바디(320, 340, 350)를 관통하는 제1 및 제2관통부(H1, H2)를 가질 수 있다. 제1 및 제2관통부(H1, H2)는 평면 방향으로 서로 이격되어 형성될 수 있다. 제2전자부품(420, 430) 각각은 제1 및 제2관통부(H1, H2) 내에 배치될 수 있다. 이와 같이, 인터포저기판(300A)은 제1 및 제2관통부(H1, H2를 갖는 하나의 대면적 기판일 수 있다.
도 5는 도 3의 기판 온 기판 구조의 다른 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도면을 참조하면, 인터포저기판(300A)은 복수 개의 인터포저기판 유닛(300a, 300b, 300c, 300d, 300e, 300f, 300g)을 포함할 수도 있다. 제2전자부품(420, 430)은 평면 방향으로 복수 개의 인터포저기판 유닛(300a, 300b, 300c, 300d, 300e, 300f, 300g) 중 적어도 두 개 사이에 배치될 수 있다. 복수 개의 인터포저기판 유닛(300a, 300b, 300c, 300d, 300e, 300f, 300g) 중 적어도 하나는 평면 방향으로 제2전자부품(420, 430) 사이에 배치될 수 있다. 이와 같이, 인터포저기판(300A)은 복수 개의 구성으로 구성될 수도 있다.
도 6은 기판 온 기판 구조의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 기판 온 기판 구조(500B)는 일례에 따른 기판 온 기판 구조(500A)와 유사하게 인터포저기판(300B)을 통하여 제1인쇄회로기판(100B)과 제2인쇄회로기판(200B)이 적층된 형태를 가진다. 다만, 일례에 따른 기판 온 기판 구조(500A)와 반대로, 제1전자부품(410)이 제2인쇄회로기판(200B)의 하면 상에 실장되며, 제2전자부품(420, 430)이 제2인쇄회로기판(200B)의 상면 상에 실장된다. 인터포저기판(300B)은 제1전자부품(410)을 수용하는 관통부를 가질 수도 있고, 또는 제1전자부품(410) 주위에 배치되는 복수 개의 인터포저기판 유닛을 포함할 수도 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 7은 기판 온 기판 구조의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 기판 온 기판 구조(500C)도 일례에 따른 기판 온 기판 구조(500A)와 유사하게 인터포저기판(300C)을 통하여 제1인쇄회로기판(100C)과 제2인쇄회로기판(200C)이 적층된 형태를 가진다. 다만, 일례에 따른 기판 온 기판 구조(500A)와 다르게 제2인쇄회로기판(200C) 및 인터포저기판(300C)이 각각 코어 타입의 인쇄회로기판이다. 예를 들면, 제2인쇄회로기판(200C)은 코어층(210)과 빌드업층(220, 230)과 배선층(222, 232)과 비아층(223, 233)과 패시베이션층(240, 250)과 전기연결금속(290, 295)을 포함할 수 있다. 또한, 인터포저기판(300C)은 코어층(310)과 빌드업층(320, 330)과 배선층(322, 332)과 비아층(323, 333)과 패시베이션층(340, 350)과 전기연결금속(390)을 포함할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 8은 기판 온 기판 구조의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 기판 온 기판 구조(500D)도 일례에 따른 기판 온 기판 구조(500A)와 유사하게 인터포저기판(300D)을 통하여 제1인쇄회로기판(100D)과 제2인쇄회로기판(200D)이 적층된 형태를 가진다. 다만, 일례에 따른 기판 온 기판 구조(500A)와 반대로, 제1전자부품(410)이 제2인쇄회로기판(200D)의 하면 상에 실장되며, 제2전자부품(420, 430)이 제2인쇄회로기판(200D)의 상면 상에 실장된다. 또한, 일례에 따른 기판 온 기판 구조(500A)와 다르게 제2인쇄회로기판(200D) 및 인터포저기판(300D)이 각각 코어 타입의 인쇄회로기판이다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
본 개시에서 측부, 측면 등의 표현과 상측, 상부, 상면 등의 표현과 하측, 하부, 하면 등의 표현은 첨부된 도면을 기준으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (10)

  1. 제1인쇄회로기판;
    제1방향을 기준으로 상기 제1인쇄회로기판 상에 배치되며, 상기 제1방향을 기준으로 제1측 및 상기 제1측의 반대측인 제2측을 갖는 제2인쇄회로기판;
    상기 제2인쇄회로기판의 상기 제1측에 실장된 제1전자부품;
    상기 제2인쇄회로기판의 상기 제2측에 실장된 제2전자부품; 및
    상기 제1방향을 기준으로 상기 제1 및 제2인쇄회로기판 사이에 배치되어 이들을 연결하며, 상기 제1방향에 수직한 제2방향을 기준으로 상기 제1전자부품 또는 상기 제2전자부품과 인접하여 배치된 인터포저기판; 을 포함하며,
    상기 인터포저기판은 절연수지를 포함하는 절연바디, 상기 절연바디 내에 배치된 복수의 배선층, 및 상기 절연바디 내에 배치되며 상기 복수의 배선층을 연결하는 복수의 비아층을 포함하는,
    기판 온 기판 구조.
  2. 제 1 항에 있어서,
    상기 절연수지는 열경화성수지 및 열가소성수지 중 적어도 하나를 포함하는,
    기판 온 기판 구조.
  3. 제 1 항에 있어서,
    상기 인터포저기판은 상기 제1방향을 기준으로 상기 절연바디를 관통하는 관통부를 가지며,
    상기 제1전자부품 또는 상기 제2전자부품은 상기 관통부에 배치된,
    기판 온 기판 구조.
  4. 제 3 항에 있어서,
    상기 관통부는 상기 제2방향을 기준으로 서로 이격된 제1관통부 및 제2관통부를 포함하며,
    상기 제2전자부품은 상기 제1 및 제2관통부 내에 각각 배치된,
    기판 온 기판 구조.
  5. 제 1 항에 있어서,
    상기 인터포저기판은 복수 개의 인터포저기판 유닛을 포함하며,
    상기 제1전자부품 또는 상기 제2전자부품은 상기 제2방향을 기준으로 상기 복수 개의 인터포저기판 유닛 중 적어도 두 개 사이에 배치된,
    기판 온 기판 구조.
  6. 제 5 항에 있어서,
    상기 제2전자부품은 복수 개이며,
    상기 복수 개의 인터포저기판 유닛 중 적어도 하나는 상기 복수 개의 제2전자부품 중 적어도 두 개 사이에 배치된,
    기판 온 기판 구조.
  7. 제 1 항에 있어서,
    상기 제1전자부품은 입출력 칩(I/O Chip)을 포함하고,
    상기 제2전자부품은 중앙처리장치 칩(CPU Chip)을 포함하며,
    상기 제1방향으로 바라 보았을 때, 상기 제1 및 제2전자부품은 평면 상에서 각각의 적어도 일부가 서로 중첩되도록 배치된,
    기판 온 기판 구조.
  8. 제 1 항에 있어서,
    상기 제1인쇄회로기판은 코어 타입의 인쇄회로기판이고,
    상기 제2인쇄회로기판은 코어 타입 또는 코어리스 타입의 인쇄회로기판이며,
    상기 인터포저기판은 코어 타입 또는 코어리스 타입의 인쇄회로기판인,
    기판 온 기판 구조.
  9. 제 1 항에 있어서,
    상기 제1인쇄회로기판은 평면적이 상기 제2인쇄회로기판보다 넓으며,
    상기 제1인쇄회로기판은 상기 제1방향을 기준으로 상기 인터포저기판과 연결된 측의 반대측에 배치된 복수의 제1전기연결금속을 포함하고,
    상기 제2인쇄회로기판은 상기 제1방향을 기준으로 상기 인터포저기판과 연결된 측에 배치된 복수의 제2전기연결금속을 포함하며,
    상기 복수의 제1전기연결금속은 제1피치를 가지고,
    상기 복수의 제2전기연결금속은 제2파치를 가지며,
    상기 제1피치는 상기 제2피치보다 큰,
    기판 온 기판 구조.
  10. 메인보드; 및
    상기 메인보드 상에 배치된 제1항 내지 제9항 중 어느 한 항의 기판 온 기판 구조; 를 포함하는,
    전자기기.
KR1020190164455A 2019-12-11 2019-12-11 기판 온 기판 구조 및 이를 포함하는 전자기기 KR20210073803A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190164455A KR20210073803A (ko) 2019-12-11 2019-12-11 기판 온 기판 구조 및 이를 포함하는 전자기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190164455A KR20210073803A (ko) 2019-12-11 2019-12-11 기판 온 기판 구조 및 이를 포함하는 전자기기

Publications (1)

Publication Number Publication Date
KR20210073803A true KR20210073803A (ko) 2021-06-21

Family

ID=76600161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190164455A KR20210073803A (ko) 2019-12-11 2019-12-11 기판 온 기판 구조 및 이를 포함하는 전자기기

Country Status (1)

Country Link
KR (1) KR20210073803A (ko)

Similar Documents

Publication Publication Date Title
KR102163059B1 (ko) 연결구조체 내장기판
KR102109569B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
KR102070563B1 (ko) 전자파 차폐 구조물 및 이를 포함하는 반도체 패키지
KR102039709B1 (ko) 유기 인터포저를 포함하는 반도체 패키지
KR102632363B1 (ko) 브리지 내장기판 및 반도체 패키지
KR20210050106A (ko) 인쇄회로기판
KR102597149B1 (ko) 패키지 기판
US10861783B1 (en) Printed circuit board
KR102662853B1 (ko) 인쇄회로기판
US20220256710A1 (en) Substrate structure and electronic device including the same
US11770898B2 (en) Substrate structure and electronic device including the same
US11096283B2 (en) Substrate on substrate structure and electronic device comprising the same
US11315879B2 (en) Package substrate and multi-chip package including the same
KR20210073803A (ko) 기판 온 기판 구조 및 이를 포함하는 전자기기
KR20220001634A (ko) 인쇄회로기판
KR20210027002A (ko) 인쇄회로기판
US11114371B2 (en) Substrate-on-substrate structure and electronic device comprising the same
US11997788B2 (en) Printed circuit board and method of manufacturing the same
US20230199951A1 (en) Printed circuit board
KR20240076408A (ko) 인쇄회로기판
KR20220036112A (ko) 인쇄회로기판
KR20230068133A (ko) 인쇄회로기판
KR20240076060A (ko) 인쇄회로기판
KR20240015379A (ko) 인쇄회로기판
KR20240021483A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal