TWI814582B - 封裝基板 - Google Patents

封裝基板 Download PDF

Info

Publication number
TWI814582B
TWI814582B TW111135392A TW111135392A TWI814582B TW I814582 B TWI814582 B TW I814582B TW 111135392 A TW111135392 A TW 111135392A TW 111135392 A TW111135392 A TW 111135392A TW I814582 B TWI814582 B TW I814582B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
circuit structure
packaging substrate
layer
core board
Prior art date
Application number
TW111135392A
Other languages
English (en)
Other versions
TW202414702A (zh
Inventor
張垂弘
陳敏堯
林松焜
Original Assignee
大陸商芯愛科技（南京）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商芯愛科技（南京）有限公司 filed Critical 大陸商芯愛科技（南京）有限公司
Priority to TW111135392A priority Critical patent/TWI814582B/zh
Priority to CN202211293954.7A priority patent/CN117766506A/zh
Priority to US18/240,592 priority patent/US20240096776A1/en
Application granted granted Critical
Publication of TWI814582B publication Critical patent/TWI814582B/zh
Publication of TW202414702A publication Critical patent/TW202414702A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)
  • Die Bonding (AREA)

Abstract

一種封裝基板，係包括一核心板體及設於該核心板體相對兩側之第一線路結構及第二線路結構，以令該第二線路結構之佈線層數與該第一線路結構之佈線層數不相同，使該封裝基板呈非對稱式，並依據該第一線路結構之第一介電層與該第二線路結構之第二介電層之厚度及CTE設計該第一線路結構與第二線路結構，以避免該封裝基板發生翹曲之問題。

Description

封裝基板
本發明係有關一種半導體製程用之封裝基板，尤指一種非對稱式封裝基板。
隨著產業應用的發展，近年來逐漸朝向5G高頻通訊、擴增實境(Augmented Reality，簡稱AR)、虛擬實境(virtual reality，縮寫VR)等發展，因此更需要研發高階半導體的封裝技術，以應用於如人工智慧(AI)晶片、高階晶片、多晶片等之半導體覆晶封裝或多晶片封裝，而在此封裝需求之下，封裝尺寸勢必越來越大，疊層數也越來越高，導致線路設計更是朝高密度、細線路間距、高電性連接點數等方向設計，藉以滿足上揭晶片之封裝需求。
圖1A係為習知封裝基板1之剖視圖。如圖1A所示，該封裝基板1係包括一核心板體10，其具有相對之第一側10a及第二側10b，且於該核心板體10之第一側10a形成有第一線路結構11，而於該核心板體10之第二側10b形成有第二線路結構12，其中，該核心板體10係具有複數連通該第一側10a與第二側10b之導電通孔100，以電性連接該第一線路結構11及該第二線路結構12，且該第一線路結構11之佈線層數及該第二線路結構12之佈線層數係相同，使該封裝基板1基於 佈線層數呈對稱式，其中，該第一線路結構11與該第二線路結構12之其中一者係用於接置半導體晶片，供作置晶側，而另一者則用於接置電路板，供作安裝側。
然而，習知封裝基板1中，其置晶側之接點多，而安裝側之接點少，若將該第一線路結構11之佈線層數及該第二線路結構12之佈線層數設計成相同時，則安裝側之線路結構不僅不易於配線(layout)，且其製作成本明顯過多，致使該封裝基板1之製作效率不佳，且製作成本難以降低。
再者，雖可藉由減少安裝側之佈線層數，如圖1B所示之第二線路結構12，以降低製作成本，但當該第一線路結構11之佈線層數及該第二線路結構12之佈線層數不相同時，該封裝基板1因其第一側10a與第二側10b之佈線層數不對稱而使其上整體線路結構之熱膨脹係數(Coefficient of Thermal Expansion，簡稱CTE)不同，導致該封裝基板1發生翹曲之問題。
因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種封裝基板，係包括：核心板體，係定義有相對之第一側及第二側，其中，該核心板體係具有連通該第一側與第二側之導電通孔；第一線路結構，係設於該核心板體之第一側上，且該第一線路結構包含至少一第一介電層及結合該第一介電層且電性連接該導電通孔之第一線路層；以及第二線路結構，係設於該核心板體之第二側上，且該第二線路結構包含至少一第二介電層及結合該第二介電層且電性連接該導電通孔之第二線路層，其中，該第一線路結構之佈線層數係不同於該第二線路結 構之佈線層數，以令該封裝基板基於佈線層數係呈非對稱式，且該封裝基板之配置係滿足下列目標公式：
Figure 111135392-A0101-12-0003-1
 ，其中，L=該封裝基板之長度；T-T0=加工溫度；a 1=該第一介電層之CTE；a 2=該核心板體之CTE；a 3=該第二介電層之CTE；T1=t1+t2；M1=E1/E2；P1=t1/t2；T2=t3+t2；M2=E3/E2；P2=t3/t2；t1=該第一介電層之整體厚度；t2=該核心板體之板厚；t3=該第二介電層之整體厚度；E1=該第一線路結構之楊氏模數；E2=該核心板體之楊氏模數；及E3=該第二線路結構之楊氏模數。
前述之封裝基板中，該核心板體於其第一側及第二側上佈設有第一內線路層與第二內線路層，以令該導電通孔電性連接該第一內線路層與第二內線路層。
前述之封裝基板中，該第一線路結構之佈線層數係大於該第二線路結構之佈線層數。例如，該第二介電層之熱膨脹係數係大於或等於該第一介電層之熱膨脹係數。或者，該第二介電層之單層厚度係大於或等於該第一介電層之單層厚度。
前述之封裝基板中，形成該第一介電層之材質係為味之素增層膜(ABF)、預浸材或BT(Bismaleimide Triazine)材。
前述之封裝基板中，形成該第二介電層之材質係為味之素增層膜(ABF)、預浸材或BT(Bismaleimide Triazine)材。
前述之封裝基板中，該第一介電層與第二介電層之材質係相同。
前述之封裝基板中，該第一介電層與第二介電層之材質係相異。
前述之封裝基板中，該目標公式係依據提氏(Timoshenko)彎曲公式作為演算基礎。
由上可知，本發明之封裝基板主要藉由該目標公式配置第一線路結構與第二線路結構，以設計出不會翹曲之非對稱式封裝基板，故相較於習知技術，本發明之封裝基板不僅易於安裝側之線路結構之配線(layout)，且可減少安裝側之線路結構之製作成本，以降低該封裝基板之製作成本。
1,2:封裝基板
10,20:核心板體
10a,20a:第一側
10b,20b:第二側
100,200:導電通孔
11,21:第一線路結構
12,22:第二線路結構
201:第一內線路層
202:第二內線路層
203:塞孔材料
210:第一介電層
211:第一線路層
220:第二介電層
221:第二線路層
L:長度
d1,d2:單層厚度
t1,t3:整體厚度
t2:板厚
F1,F2:翹曲方向
圖1A係為習知對稱式封裝基板之剖視圖。
圖1B係為習知非對稱式封裝基板之剖視圖。
圖2係為本發明之封裝基板之剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「下」、「第一」、「第二」、「一」等之用語，亦僅為便 於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
圖2係為本發明之封裝基板2的剖面示意圖。於本實施例中，該封裝基板2係用於承載半導體晶片。
如圖2所示，所述之封裝基板2係包括：一定義有相對之第一側20a(如上側)及第二側20b(如下側)之核心板體20、一設於該核心板體20第一側20a之第一線路結構21以及一設於該核心板體20第二側20b之第二線路結構22。
所述之核心板體20係具有複數連通該第一側20a與第二側20b之導電通孔200。
於本實施例中，該核心板體20係為單一核心層規格，其於第一側20a及第二側20b上佈設有第一內線路層201與第二內線路層202，以令該複數導電通孔200電性連接該第一內線路層201與第二內線路層202。
再者，該導電通孔200中係為中空柱狀，其可於中空處填滿塞孔材料203，其中，該塞孔材料203之種類繁多，如導電膠、油墨等，並無特別限制。應可理解地，於其他實施例中，該導電通孔200亦可為實心金屬柱體，而無需填入塞孔材料203。
所述之第一線路結構21係包含至少一第一介電層210及結合該第一介電層210且電性連接該導電通孔200之第一線路層211。
所述之第二線路結構22係包含至少一第二介電層220及結合該第二介電層220且電性連接該導電通孔200之第二線路層221，其中，該第一線路結構21之佈線層數係不同於該第二線路結構22之佈線層數，以令該封裝基板2基於 佈線層數係呈非對稱式，且該封裝基板2之配置係滿足下列用以表示翹曲程度之目標公式：
Figure 111135392-A0101-12-0006-2
 ，其中，左式係表示該核心板體20及其第一側20a上之第一線路結構21之翹曲程度，而右式係表示該核心板體20及其第二側20b上之第二線路結構22之翹曲程度，且L=封裝基板2之長度；T-T 0=加工溫度；a 1=第一介電層210之CTE；a 2=核心板體20之CTE；a 3=第二介電層220之CTE；T 1=t 1+t 2；M 1=E 1/E 2；P 1=t 1/t 2；T 2=t 3+t 2；M 2=E 3/E 2；P 2=t 3/t 2；t 1=第一介電層210之整體厚度；t 2=核心板體20之板厚；t 3=第二介電層220之整體厚度；E 1=第一線路結構21之楊氏模數；E 2=核心板體20之楊氏模數； E 3=第二線路結構22之楊氏模數。
於本實施例中，該目標公式係依據提氏(Timoshenko)彎曲公式作為演算基礎。
再者，該第一線路結構21之佈線層數(如八層第一介電層210與第一線路層211)係大於該第二線路結構22之佈線層數(如四層第一介電層210與第一線路層211)，以令該第一側20a上之第一線路結構21用於接置半導體晶片，供作置晶側，且該第二側20b上之第二線路結構22用於接置電路板，供作安裝側。進一步，該第二介電層220之單層厚度d2係大於或等於該第一介電層210之單層厚度d1。或者，該第二介電層220之CTE係大於或等於該第一介電層210之CTE。
又，該核心板體20係含有玻纖，如BT(Bismaleimide Triazine)材或FR-5材，且形成該第一介電層210與第二介電層220之材質係為味之素增層膜(Ajinomoto Build-up Film，簡稱ABF)、預浸材(Prepreg，簡稱PP)、BT材或其它介電材。應可理解地，該第一介電層210與第二介電層220之材質可為相同或相異。
因此，本發明之封裝基板2係藉由該第一線路結構21之佈線層數不同於該第二線路結構22之佈線層數之設計，使佈線層數較少之第二線路結構22用於接置電路板，以作為安裝側，因而不僅易於安裝側之線路結構之配線(layout)，且能減少安裝側之線路結構之製作成本，故相較於習知技術，該封裝基板2能有效提升製作效率及降低製作成本。
再者，本發明之封裝基板2亦藉由介電層之單層厚度d1,d2(或整體厚度t1,t3)及CTE之設計，以於該封裝基板2基於佈線層數呈非對稱式之情況下滿足該目標公式，故相較於習知技術，本發明之封裝基板2即使該第一線路結 構21與第二線路結構22之佈線層數不相同，該封裝基板2之第一側20a與第二側20b上之整體結構之應力分佈仍可維持所需之平衡，因而該封裝基板2能有效避免發生翹曲之問題。
例如，該封裝基板2於圖2中之8層第一線路層211與4層第二線路層221之佈線層數之配置，其中，假設加工溫度(T-T0)相同，該封裝基板2之長度L為定值，該核心板體20之厚度t2為800微米(um)，且該核心板體20之CTE為10等條件，故當該第一介電層210之單層厚度d1為30微米(整體厚度t1=30 x 8)及該第一介電層210之CTE為20時，則該第二介電層220之設計可如下表所示：
Figure 111135392-A0101-12-0008-3
 ，以令該核心板體20及其第一側20a上之第一線路結構21之翹曲程度等於該核心板體20及其第二側20b上之第二線路結構22之翹曲程度，且該核心板體20及其第一側20a上之第一線路結構21之翹曲方向F1與該核心板體20及其第二側20b上之第二線路結構22之翹曲方向F2互為相反，故該封裝基板2之向上翹曲與向下翹曲相互抵銷。
因此，該封裝基板2之翹曲程度係主要來自(1+P1)2(α2-α1)或(1+P2)2(α2-α3)，即厚度比及CTE差值，而楊氏模數之影響居次(即該目標公式之分母)。另，若降低較多層之側(如第一線路結構21)的加工溫度，使目標公式之左式與右式之加工溫度不同，則亦略有影響，但不及厚度比、CTE差值及楊氏模數等條件之影響。
再者，由於第一線路結構21之佈線層數較多，故第二線路結構22可使用單層厚度d2較厚及/或CTE較大之介電材製作第二介電層220，故於製作該第一介電層210與第二介電層220時，應一併考量單層厚度d1,d2及CTE等條件，以利於選購適合製作出所需整體厚度t1,t3及CTE的介電材料。
綜上所述，本發明之封裝基板，主要藉由該目標公式配置第一線路結構與第二線路結構，不僅能減少安裝側之線路結構之製作成本以降低該封裝基板之製作成本，且能避免該封裝基板發生翹曲之問題，故本發明之封裝基板能維持結構之可靠度，因而能有效提升後續電子產品之良率。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2:封裝基板
20:核心板體
20a:第一側
20b:第二側
200:導電通孔
201:第一內線路層
202:第二內線路層
203:塞孔材料
21:第一線路結構
210:第一介電層
211:第一線路層
22:第二線路結構
220:第二介電層
221:第二線路層
L:長度
d1,d2:單層厚度
t1,t3:整體厚度
t2:板厚
F1,F2:翹曲方向

Claims (10)

  1. 一種封裝基板，係包括：核心板體，係定義有相對之第一側及第二側，其中，該核心板體係具有連通該第一側與第二側之導電通孔；第一線路結構，係設於該核心板體之第一側上，且該第一線路結構包含至少一第一介電層及結合該第一介電層且電性連接該導電通孔之第一線路層；以及第二線路結構，係設於該核心板體之第二側上，且該第二線路結構包含至少一第二介電層及結合該第二介電層且電性連接該導電通孔之第二線路層，其中，該第一線路結構之佈線層數係不同於該第二線路結構之佈線層數，以令該封裝基板基於佈線層數係呈非對稱式，且該封裝基板之配置係滿足下列目標公式：
    Figure 111135392-A0305-02-0013-1
     ，其中，L=該封裝基板之長度；T-T0=加工溫度；a 1=該第一介電層之CTE；a 2=該核心板體之CTE；a 3=該第二介電層之CTE；T1=t1+t2；M1=E1/E2；P1=t1/t2；T2=t3+t2；M2=E3/E2；P2=t3/t2；t1=該第一介電層之整體厚度；t2=該核心板體之板厚；t3=該第二介電層之整體厚度；E1=該第一線路結構之楊氏模數；E2=該核心板體之楊氏模數；及E3=該第二線路結構之楊氏模數。
  2. 如請求項1所述之封裝基板，其中，該核心板體於其第一側及第二側上佈設有第一內線路層與第二內線路層，以令該導電通孔電性連接該第一內線路層與第二內線路層。
  3. 如請求項1所述之封裝基板，其中，該第一線路結構之佈線層數係大於該第二線路結構之佈線層數。
  4. 如請求項3所述之封裝基板，其中，該第二介電層之熱膨脹係數係大於或等於該第一介電層之熱膨脹係數。
  5. 如請求項3所述之封裝基板，其中，該第二介電層之單層厚度係大於或等於該第一介電層之單層厚度。
  6. 如請求項1所述之封裝基板，其中，形成該第一介電層之材質係為味之素增層膜(ABF)、預浸材或BT(Bismaleimide Triazine)材。
  7. 如請求項1所述之封裝基板，其中，形成該第二介電層之材質係為味之素增層膜(ABF)、預浸材或BT(Bismaleimide Triazine)材。
  8. 如請求項1所述之封裝基板，其中，該第一介電層與第二介電層之材質係相同。
  9. 如請求項1所述之封裝基板，其中，該第一介電層與第二介電層之材質係相異。
  10. 如請求項1所述之封裝基板，其中，該目標公式係依據提氏(Timoshenko)彎曲公式作為演算基礎。
TW111135392A 2022-09-19 2022-09-19 封裝基板 TWI814582B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111135392A TWI814582B (zh) 2022-09-19 2022-09-19 封裝基板
CN202211293954.7A CN117766506A (zh) 2022-09-19 2022-10-21 封装基板
US18/240,592 US20240096776A1 (en) 2022-09-19 2023-08-31 Package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111135392A TWI814582B (zh) 2022-09-19 2022-09-19 封裝基板

Publications (2)

Publication Number Publication Date
TWI814582B true TWI814582B (zh) 2023-09-01
TW202414702A TW202414702A (zh) 2024-04-01

Family

ID=88966030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111135392A TWI814582B (zh) 2022-09-19 2022-09-19 封裝基板

Country Status (3)

Country Link
US (1) US20240096776A1 (zh)
CN (1) CN117766506A (zh)
TW (1) TWI814582B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029581A1 (ja) * 2003-09-24 2005-03-31 Ibiden Co.,Ltd. インターポーザ、多層プリント配線板
CN101816068A (zh) * 2007-08-08 2010-08-25 揖斐电株式会社 Ic装载用基板及其制造方法
TW202027247A (zh) * 2019-01-08 2020-07-16 胡迪群 具高密度線路的基板結構及其製法
US20220139774A1 (en) * 2020-01-17 2022-05-05 Taiwan Semiconductor Manufacturing Company, Lid. Integrated Circuit Package and Method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029581A1 (ja) * 2003-09-24 2005-03-31 Ibiden Co.,Ltd. インターポーザ、多層プリント配線板
CN101816068A (zh) * 2007-08-08 2010-08-25 揖斐电株式会社 Ic装载用基板及其制造方法
TW202027247A (zh) * 2019-01-08 2020-07-16 胡迪群 具高密度線路的基板結構及其製法
US20220139774A1 (en) * 2020-01-17 2022-05-05 Taiwan Semiconductor Manufacturing Company, Lid. Integrated Circuit Package and Method

Also Published As

Publication number Publication date
TW202414702A (zh) 2024-04-01
CN117766506A (zh) 2024-03-26
US20240096776A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US6400014B1 (en) Semiconductor package with a heat sink
TWI543316B (zh) A method for manufacturing a package substrate and a package substrate
TW200822830A (en) Circuit board structure and fabrication method thereof
WO2024125036A1 (zh) 封装结构、芯片、电子设备、封装结构的制造方法及芯片封装方法
WO2023272637A1 (zh) 一种封装散热盖、芯片封装结构及电子设备
TWI814582B (zh) 封裝基板
TWI738069B (zh) 覆晶封裝基板及其製法
Nakamura et al. Technology trends and future history of semiconductor packaging substrate material
CN202996814U (zh) 散热型半导体封装构造
TWI697081B (zh) 半導體封裝基板及其製法與電子封裝件
TWI788099B (zh) 電子封裝件及其封裝基板
WO2018098650A1 (zh) 集成电路封装结构及方法
CN111799182A (zh) 封装堆叠结构及其制法
CN116053245A (zh) 三维芯片封装结构、芯片封装方法、芯片及电子设备
TW202343695A (zh) 電子封裝件及其基板結構
CN216671601U (zh) 一种半导体封装结构
TWI842296B (zh) 封裝基板及其製法
JP2021158337A (ja) 埋設ダイ構造およびその製造方法
TWI843426B (zh) 承載基板
TWI832667B (zh) 電子封裝件及其製法
TWI851135B (zh) 承載結構之製法
WO2022141091A1 (zh) 芯片封装及其制作方法、终端设备
US20240186254A1 (en) Carrier structure suitable for chiplet fine line and manufacturing method thereof, and fine line chiplet packaging structure and manufacturing method of the same
TW202345305A (zh) 封裝基板及其製法
TWI794034B (zh) 基板結構