JP2015072983A - プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ - Google Patents

プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ Download PDF

Info

Publication number
JP2015072983A
JP2015072983A JP2013207370A JP2013207370A JP2015072983A JP 2015072983 A JP2015072983 A JP 2015072983A JP 2013207370 A JP2013207370 A JP 2013207370A JP 2013207370 A JP2013207370 A JP 2013207370A JP 2015072983 A JP2015072983 A JP 2015072983A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
metal post
opening
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013207370A
Other languages
English (en)
Inventor
吉川　和弘
Kazuhiro Yoshikawa
吉川　　和弘
苅谷　隆
Takashi Kariya
隆 苅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2013207370A priority Critical patent/JP2015072983A/ja
Priority to US14/504,969 priority patent/US20150092357A1/en
Publication of JP2015072983A publication Critical patent/JP2015072983A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0392—Pretreatment of metal, e.g. before finish plating, etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Abstract

【課題】 プリント配線板と該プリント配線板上に搭載される上基板との間の接続信頼性を高め得るプリント配線板の提供。
【解決手段】 金属ポスト７７の側壁７７Ｗは湾曲していて、頂部と底部の間に細い部分を有している。このため、金属ポストの剛性が下がり、金属ポストで応力の緩和ができるため、上基板と金属ポストとの接続信頼性が向上する。
【選択図】 図１０

Description

本発明は、他のプリント配線板（上基板）を搭載するための金属ポストを有するプリント配線板、及び、該プリント配線板の製造方法に関する。
特許文献１は、プリント配線板のパッド上に金属ポストを形成する方法を開示している。
特開２００３−８２２８号公報
特許文献１はプリント配線板上に金属ポストをめっきプロセスで形成している。プリント配線板が、ＩＣチップを実装するためのバンプと、上基板を搭載するための金属ポストとを備える場合、プリント配線板と上基板との距離は、プリント配線板とＩＣチップよりも離れているため、高さの有る金属ポストを介してプリント配線板と上基板とを接続した際に、接続信頼性が低下することが考えられる。
本発明の目的は、プリント配線板と該プリント配線板上に搭載される上基板との間の接続信頼性を高め得るプリント配線板、及び、該プリント配線板の製造方法を提供することである。
本発明に係るプリント配線板の製造方法は、最外層の層間樹脂絶縁層、導体回路上に、プリント配線板の中央側の導体回路を露出する第１の開口と、プリント配線板の外周側の導体回路を露出する第２の開口とを有するソルダーレジスト層を形成することと、前記ソルダーレジスト層、前記第１開口及び前記第２開口内、前記第１開口、前記第２開口から露出する導体回路上にシード層を形成することと、前記シード層上に、前記第２の開口を露出させると共に、該第２の開口よりも径の大きなレジスト開口を備えるめっきレジストを形成することと、前記シード層を介して前記レジスト開口を電解めっきで充填し金属ポストを形成することと、前記めっきレジストを除去することと、前記ソルダーレジスト層上に露出されているシード層を除去することと、前記第１開口から露出する導体回路上に酸化防止表面処理膜を形成することと、から成ることを技術的特徴とする。
本発明に係るプリント配線板は、最上の層間樹脂絶縁層と、前記最上の層間樹脂絶縁層上に形成されているパッドと、前記パッド上に形成されている金属ポストとを有する。そして、前記金属ポストの前記側壁は湾曲していて、頂部と底部の間に細い部分を有している。
本発明に係るプリント配線板の製造方法では、ＩＣチップ接続用の第１の開口と、上基板接続用の金属ポスト形成用の第２の開口を備えるソルダーレジスト層を形成し、第１の開口に半田バンプを形成すること無く、先に第２の開口に金属ポストを形成する。半田バンプによる影響を受けないため、金属ポストの形成時の信頼性を高めることができ、上基板と金属ポストとの接続信頼性が向上する。
本発明のプリント配線板では、金属ポストの側壁は湾曲していて、頂部と底部の間に細い部分を有している。このため、金属ポストの剛性が下がり、金属ポストで応力の緩和ができるため、上基板と金属ポストとの接続信頼性が向上する。また、金属ポストの側面の面積が増大するため、金属ポストをモールドするモールド樹脂と金属ポストと接触面積が増え、金属ポストの信頼性が高まる。
本発明の第１実施形態に係るプリント配線板の応用例の断面図。 第１実施形態のプリント配線板の断面図。 図３（Ａ）は実装面の平面図である。図３（Ｂ）は金属ポストを有する実装面を示す。 第１実施形態に係るプリント配線板の金属ポストの製造工程図。 第１実施形態に係るプリント配線板の金属ポストの製造工程図。 第１実施形態に係るプリント配線板の金属ポストの製造工程図。 第１実施形態に係るプリント配線板の金属ポストの製造工程図。 第１実施形態に係るプリント配線板の金属ポストの製造工程図。 第１実施形態に係るプリント配線板の金属ポストの製造工程図。 本発明の第２実施形態に係るプリント配線板の応用例の断面図。 第２実施形態に係るプリント配線板の金属ポストの製造工程図。 第２実施形態に係るプリント配線板の金属ポストの製造工程図。
[第１実施形態]
本発明の第１実施形態に係るプリント配線板１０の応用例が図１に示されている。
プリント配線板１０は、ＩＣチップ等の電子部品９０を実装するためのパッド（第１パッド）７１０ＦＩと他のプリント配線板（上基板）１１０を搭載するためのパッド（第２パッド）７１０ＦＰを有する。他のプリント配線板にメモリなどの電子部品９００が実装される。複数のパッド７１０ＦＩでパッド群Ｃ４（図３（Ａ）参照）が形成され、パッド群Ｃ４は、プリント配線板１０の略中央に形成されている。パッド７１０ＦＰは、パッド群Ｃ４の周りの外周領域Ｐ４（図３（Ａ）参照）に形成されている。そして、パッド７１０ＦＰ上に上基板を搭載するための接合ポスト（金属ポスト）７７が形成されている。金属ポストの形状は、例えば、円柱である。金属ポスト７７は、プリント配線板１０とプリント配線板１１０を電気的に接続する機能を有する。また、パッド７１０ＦＰ間のピッチｐ１が０．３ｍｍ以下でも、金属ポスト７７により、実施形態のプリント配線板１０とプリント配線板（上基板）１１０との間の距離が確保される。パッド７１０ＦＰ間のピッチｐ１が０．２５ｍｍ以下でも、金属ポスト７７により、実施形態のプリント配線板１０とプリント配線板（上基板）１１０との間の距離が一定に保たれる。隣接するパッド間で絶縁が確保される。ピッチｐ１は隣接するパッド７１０ＦＰの中心間の距離である。
実施形態のプリント配線板は、コア基板を有するプリント配線板であってもコアレス基板であっても良い。コア基板を有するプリント配線板やその製造方法は、例えば、ＪＰ２００７２２７５１２Ａに示されている。コアレス基板やその製造方法は、例えば、ＪＰ２００５２３６２４４Ａに示されている。コアレス基板は、交互に積層されている層間樹脂絶縁層と導体層を有し、全ての層間樹脂絶縁層の厚みが例えば６０μｍ以下である。
第１実施形態のプリント配線板１０は、コア基板３０を有する。そのコア基板は第１面Ｆとその第１面と反対側の第２面Ｓとを有する絶縁基板２０ｚと絶縁基板の第１面Ｆ上に形成されている第１導体層３４Ｆと絶縁基板の第２面上に形成されている第２導体層３４Ｓを有する。コア基板はさらに、絶縁基板２０ｚに形成されているスルーホール導体用の貫通孔２８をめっき膜で充填しているスルーホール導体３６を有する。スルーホール導体３６は、第１導体層３４Ｆと第２導体層３４Ｓを接続している。コア基板の第１面と絶縁基板の第１面は同じ面であり、コア基板の第２面と絶縁基板の第２面は同じ面である。
コア基板３０の第１面Ｆ上に層間樹脂絶縁層（最上の層間樹脂絶縁層）５０Ｆが形成されている。この層間樹脂絶縁層５０Ｆ上に導体層（最上の導体層）５８Ｆが形成されている。導体層５８Ｆと第１導体層３４Ｆやスルーホール導体は、層間樹脂絶縁層５０Ｆを貫通するビア導体（最上のビア導体）６０Ｆで接続されている。層間樹脂絶縁層５０Ｆと導体層５８Ｆとビア導体６０Ｆで上側のビルドアップ層５５Ｆが形成されている。第１実施形態では、上側のビルドアップ層は１層である。最上の導体層はパッド７１０ＦＩ、７１０ＦＰを有している。パッド７１０ＦＩ、７１０ＦＰは、最上の導体層に含まれる導体回路の上面や最上のビア導体の上面である。
コア基板３０の第２面Ｓに層間樹脂絶縁層（最下の層間樹脂絶縁層）５０Ｓが形成されている。この層間樹脂絶縁層５０Ｓ上に導体層（最下の導体層）５８Ｓが形成されている。導体層５８Ｓと第２導体層３４Ｓやスルーホール導体は、層間樹脂絶縁層５０Ｓを貫通するビア導体（最下のビア導体）６０Ｓで接続されている。層間樹脂絶縁層５０Ｓと導体層５８Ｓとビア導体６０Ｓで下側のビルドアップ層５５Ｓが形成されている。第１実施形態では、下側のビルドアップ層は１層である。最下の導体層はマザーボードと接続するためのＢＧＡパッド７１ＳＰを有している。パッド７１ＳＰは、最下の導体層に含まれる導体回路の上面や最下のビア導体の上面である。
上側のビルドアップ層上に上側のソルダーレジスト層７０Ｆが形成され、下側のビルドアップ層上に下側のソルダーレジスト層７０Ｓが形成されている。ソルダーレジスト層７０Ｆは、パッド７１０ＦＩを露出するための開口（第１開口）７１ＦＩとパッド７１０ＦＰを露出するための開口（第２開口）７１ＦＰを有する。ソルダーレジスト層７０Ｓは、ＢＧＡパッド７１ＳＰを露出する開口７１Ｓを有する。ＢＧＡパッド７１ＳＰ上にマザーボードと接続するための半田バンプ７６Ｓが形成される。半田バンプは無くてもよいく、代わりにＳｎ膜などの接続部材を設けてもよい。パッド７１０ＦＩには、ＩＣチップ９０の半田バンプ９４が接続される。
図２は、半田バンプ７６Ｓを有する実施形態のプリント配線板１０の断面図である。実装面は上側のソルダーレジスト層７０Ｆやパッド７１０ＦＩ、７１０ＦＰを有している。パッド７１０ＦＰ上に金属ポスト７７が形成されている。
金属ポスト７７は頂部７７Ｔと頂部と反対側の底部７７Ｂを有する。頂部７７Ｔ側には半田めっき膜８８が形成されている。金属ポスト７７は頂部と底部の間に側壁７７Ｗを有する。側壁７７Ｗ側は電解めっき膜８６から形成されている。底部７７Ｂは、ソルダーレジスト層７０Ｆの開口７１ＦＰの形状に対応する裁頭円錐部７７Ｂａと、ソルダーレジスト層７０Ｆの表面に当接するリング形状のリング部７７Ｂｂとを有する。底部７７Ｂ表面にはシード層８４が形成されている。金属ポストの底部の裁頭円錐部７７Ｂａの先端側がパッド７１０ＦＰと対向する。
図３（Ｂ）中のＸ２−Ｘ２間のプリント配線板１０の断面が図２に示されている。図２や図３（Ｂ）に示されている金属ポストの形状は円柱である。パッド７１０ＦＰの径ｄ２は４５μｍ〜１４０μｍである。パッドの径はソルダーレジスト層から露出している部分の導体（導体回路やビア導体）の径である。金属ポスト７７の径（金属ポストの頂部の径）ｄ１は、径ｄ２より大きい。ｄ１は、５０μｍ〜１５０μｍである。パッドの径ｄ２と金属ポストの径ｄ１との比（ｄ２／ｄ１）は、０．５から０．９であることが好ましい。パッド間のピッチを小さくすることができる。ピッチｐ１が０．３ｍｍ以下でも、プリント配線板１０と上基板との間の接続信頼性が高い。また、金属ポスト間の絶縁信頼性が高い。隣接するパッド７１０ＦＰ間の距離（ピッチ）ｐ１は、１００μｍ〜３００μｍである。ピッチｐ１が１００μｍより小さいと、金属ポスト間の絶縁信頼性が低下しやすい。また、金属ポストが細くなるので、上基板とプリント配線板１０間の接続信頼性が低下する。ピッチｐ１が３００μｍを越えると、プリント配線板１０のサイズが大きくなる。そのため、金属ポストに働く応力が大きくなるので、上基板とプリント配線板１０間の接続信頼性が低下する。
ピッチｐ１が０．３ｍｍ以下の場合、半田めっき膜厚（ｄｐ：２０μｍ）を含む金属ポスト７７の高さ（頂部から底部先端までの距離）Ｈは７５μｍ〜２００μｍであって、金属ポストの径ｄ１は７５μｍ〜１５０μｍである。実施形態のプリント配線板と上基板間の接続信頼性や金属ポスト間の絶縁信頼性が向上する。
ピッチｐ１が０．２５ｍｍ以下の場合、金属ポスト７７の高さＨは１００μｍ〜２００μｍであって、金属ポストの径ｄ１は５０μｍ〜１５０μｍである。実施形態のプリント配線板と上基板間の接続信頼性や金属ポスト間の絶縁信頼性が向上する。
金属ポストのアスペクト比（高さＨ／径ｄ１）は１より大きいことが好ましい。金属ポストで上基板と実施形態のプリント配線板間の応力が緩和される。接続信頼性が高くなる。アスペクト比（Ｈ／ｄ１）は、０．６〜３であることが好ましい。上基板とプリント配線板１０間の応力が緩和される。また、金属ポストが疲労で劣化しない。上基板とプリント配線板１０間の接続信頼性が高くなる。
パッド７１０ＦＰの上面から金属ポストの頂部までの距離Ｈとパッド７１０ＦＰの厚みｃ１の比（Ｈ／ｃ１）は５以上３０以下であることが好ましい。ピッチｐ１が０．３ｍｍ以下の場合、Ｈ／ｃ１の値は、７以上２５以下であることが好ましい。パッド７１０ＦＰは金属ポストの土台であるので、（Ｈ／ｃ１）が大すぎると金属ポストがパッドから取れたり、金属ポストの信頼性が低下する。（Ｈ／ｃ１）が小さすぎると金属ポストで応力を緩和し難い。接続信頼性が低下する。
第１実施形態では、ピッチｐ１を小さくすることができる。隣接する金属ポスト間のスペースの距離が大きいので、ピッチｐ１が０．３ｍｍ以下でも、金属ポスト間の絶縁信頼性が高い。ピッチｐ１が０．２５ｍｍ以下になると、金属ポストが細くなる。接続信頼性を高くするため、金属ポストのアスペクト比（Ｈ／ｄ１）は０．６以上であることが好ましい。パッド７１０ＦＰの数が多くなると、プリント配線板のサイズが大きくなる。しかしながら、金属ポストのアスペクト比（Ｈ／ｄ１）が２以上であると、上基板の物性とプリント配線板の物性の違いに起因する応力が金属ポストで緩和される。Ｈ／ｄ１が３．５を越えると金属ポストがヒートサイクルで劣化する。物性の例は熱膨張係数やヤング率である。
図１に示されるように、プリント配線板１０と上基板１１０は、高い剛性を有する金属ポスト７７で接続される。上基板とプリント配線板間の熱応力が金属ポスト７７で緩和される。金属ポストで上基板とプリント配線板を有する電子機器の強度が保たれる。上基板の物性とプリント配線板の物性の違いによる電子機器の反りが低減される。
図４〜図９に、金属ポストの製造方法が示される。
図４（Ａ）に示すプリント配線板１０１が、上述したように、例えば、ＪＰ２００７２２７５１２Ａに示されている方法で製造される。プリント配線板１０１は、ＩＣチップ等の電子部品９０を実装するためのパッド（第１パッド）７１０ＦＩと他のプリント配線板（上基板）１１０を搭載するためのパッド（第２パッド）７１０ＦＰを上側のソルダーレジスト層７０Ｆ下に有する。また、マザーボードへ実装するためのパッド７１ＳＰを下側のソルダーレジスト層７０Ｓ下に有する。
レーザにより、上側のソルダーレジスト層７０Ｆに第１開口７１ＦＩが形成され、第１パッド７１０ＦＩが露出され、第２開口７１ＦＰが形成され、第２パッド７１０ＦＰが露出される。同様に、下側のソルダーレジスト層７０Ｓに開口７１ＳＰが形成され、パッド７１ＳＰが露出される（図４（Ｂ））。
下側のソルダーレジスト層７０Ｓの表面にレジスト８２Ｓが形成される（図５（Ａ））。上側のソルダーレジスト層７０Ｆ表面、及び、第１開口７１ＦＩ、第２開口７１ＦＰ内にスパッタによりＴｉ／Ｃｕシード層８４が形成される（図５（Ｂ））。ここでは、スパッタリングでＴｉ／Ｃｕシード層を形成したが、無電解銅めっきによりシード層を形成することもできる。
プリント配線板１０１のソルダーレジスト層７０Ｆ上に、第２開口７１ＦＰを露出させると共に、該第２開口よりも径の大きなレジスト開口８２Ａを備えるめっきレジスト８２Ｆが形成される（図６（Ａ））。シード層８４を介して電流が流され、レジスト開口８２Ａ内に電解銅めっき８６が充填される。さらに、電解銅めっき８６上に半田めっきにより半田めっき膜８８が形成される（図６（Ｂ））。半田として、Ｓｎ／Ａｇ半田やＳｎ／Ａｇ／Ｃｕ半田を用いることができ、また、半田層の代わりにＳｎ層を設けることもできる。上側のめっきレジスト８２Ｆが剥離され、金属ポスト７７が露出される（図７（Ａ））。
ソルダーレジスト層７０Ｆ上に金属ポストから露出しているシード層８４が剥離され、下側のレジスト８２Ｓが剥離される（図７（Ｂ））。上側のソルダーレジスト層７０Ｆの第１開口７１ＦＩから露出される第１パッド７１０ＦＩ、下側のソルダーレジスト層７０Ｓの開口７１Ｓから露出されるパッド７１ＳＰ上に酸化防止表面処理膜７２が塗布され、プリント配線板１０が完成する（図８（Ａ））。酸化防止表面処理膜７２はパッドの酸化を防止するための保護膜である。保護膜の例として、ＯＳＰ以外にも、Ｎｉ／ＡｕやＮｉ／Ｐｄ／Ａｕ、Ｓｎなどが挙げられる。
プリント配線板１０のソルダーレジスト層７０Ｆの第１パッド７１０ＦＩに、パッド９２上の半田バンプ９４を介してＩＣチップ９０が実装される（図８（Ｂ））。ＩＣチップ９０の上面に合わせてモールド樹脂８０がプリント配線板の上に充填される（図９（Ａ））。金属ポスト７７の頂部の半田めっき膜８８を露出させる開口８０Ａがモールド樹脂８０にレーザで形成される（図９（Ｂ））。
他のプリント配線板（上基板）１１０が半田バンプ１１２を介して金属ポスト７７に接合される。他のプリント配線板１１０がプリント配線板１０に搭載される（図１）。
第１実施形態に係るプリント配線板の製造方法では、ＩＣチップ接続用の第１開口７１ＦＩと、上基板接続用の金属ポスト形成用の第２開口７１ＦＰを備えるソルダーレジスト層７０Ｆを形成し、第１開口に半田バンプを形成すること無く、先に第２開口に金属ポスト７７を形成する。半田バンプによる影響を受けないため、金属ポストの形成時の信頼性を高めることができ、上基板と金属ポストとの接続信頼性が向上する。
[第２実施形態]
本発明の第２実施形態に係るプリント配線板１０の応用例が図１０に示されている。
第２実施形態では、金属ポスト７７の側壁７７Ｗは湾曲していて、上面から下面の間でポストの径が細くなっている。金属ポストが細い部分を有するので、金属ポストが変形しやすくなる。そのため、応力が緩和される。パッド７１０ＦＰ間のピッチｐ１が０．３ｍｍ以下でも、実施形態のプリント配線板と上基板間の接続信頼性が低下しない。
第２実施形態のプリント配線板では、金属ポスト７７の側壁７７Ｗは湾曲していて、頂部と底部の間に細い部分を有している。このため、金属ポストの剛性が下がり、金属ポストで応力の緩和ができるため、上基板と金属ポストとの接続信頼性が向上する。また、金属ポスト７７の側壁７７Ｗの面積が増大するため、金属ポストをモールドするモールド樹脂８０と金属ポストと接触面積が増え、金属ポストの信頼性が高まる。
図１１、図１２に、第２実施形態のプリント配線板の金属ポストの製造方法が示される。図４〜図７を参照して上述された第１実施形態と同様に、電解銅めっき８６と半田めっき膜８８から成る金属ポスト７７を形成する（図１１（Ａ））。エッチングでシード層８４を除去し、同時に、電解銅めっき膜８６から成る金属ポスト７７の側壁７７Ｗを湾曲させ、金属ポスト７７に砂時計形状のテーパーを設ける。この際に、金属ポスト７７の頂部７７Ｔは、半田めっき膜８８が被覆されているので、エッチングされない。その後、下側のレジスト８２Ｓを剥離する（図１１（Ｂ））。第２実施形態では、シード層８４を除去する際に、電解銅めっき膜８６に湾曲を形成したが、シード層８４を除去した後、電解銅めっき膜８６から成る金属ポスト７７の側壁７７Ｗを選択エッチングし、側壁に湾曲を形成することもできる。
図８（Ｂ）を参照して上述された第１実施形態と同様に、プリント配線板１０の第１パッド７１０ＦＩ上に、半田バンプ９２を介してＩＣチップ９０が実装される。ＩＣチップ９０の上面に合わせてモールド樹脂８０がプリント配線板の上に充填される（図１２（Ａ））。金属ポスト７７の頂部７７Ｔを露出させる開口８０Ａがモールド樹脂８０にレーザで形成される（図１２（Ｂ））。第１実施形態と同様に、上基板１１０がプリント配線板１０に搭載される（図１０）。
１０ プリント配線板
７０Ｆ ソルダーレジスト層
７１ＦＩ 第１開口
７１０ＦＩ 第１パッド
７１ＦＰ 第２開口
７１０ＦＰ 第２パッド
７２ 保護膜
７７ 金属ポスト
７７Ｔ 頂部
８４ シード層
８６ 電解めっき膜
８８ 半田めっき膜
９０ ＩＣチップ
１１０ 他のプリント配線板

Claims (9)

  1. プリント配線板の製造方法であって、
    最外層の層間樹脂絶縁層、導体回路上に、プリント配線板の中央側の導体回路を露出する第１の開口と、プリント配線板の外周側の導体回路を露出する第２の開口とを有するソルダーレジスト層を形成することと、
    前記ソルダーレジスト層、前記第１開口及び前記第２開口内、前記第１開口、前記第２開口から露出する導体回路上にシード層を形成することと、
    前記シード層上に、前記第２の開口を露出させると共に、該第２の開口よりも径の大きなレジスト開口を備えるめっきレジストを形成することと、
    前記シード層を介して前記レジスト開口を電解めっきで充填し金属ポストを形成することと、
    前記めっきレジストを除去することと、
    前記ソルダーレジスト層上に露出されているシード層を除去することと、
    前記第１開口から露出する導体回路上に酸化防止表面処理膜を形成することと、から成る。
  2. 請求項１のプリント配線板の製造方法であって、
    前記レジスト開口を電解めっきで充填し金属ポストを形成した後、前記めっきレジストを剥離する前に、該金属ポストの頂部に表面処理を施す。
  3. 請求項２のプリント配線板の製造方法であって、
    前記表面処理は半田めっき膜の形成である。
  4. 請求項３のプリント配線板の製造方法であって、
    前記シード層の除去の際、前記金属ポストの側壁をエッチングにより湾曲させ、前記金属ポストに前記頂部と低部の間に細い部分を形成する。
  5. 最上の層間樹脂絶縁層と、
    前記最上の層間樹脂絶縁層上に形成されているパッドと、
    前記パッド上に形成されている金属ポストとを有するプリント配線板であって、
    前記金属ポストの前記側壁は湾曲していて、頂部と底部の間に細い部分を有し、
    さらに、前記最上の層間樹脂絶縁層上に、プリント配線板の中央側に設けられバンプ形成用パッドを露出する第１の開口と、プリント配線板の外周側に設けられ前記金属ポストの形成される前記パッドを露出するための第２の開口とを有するソルダーレジスト層が形成されている。
  6. 請求項５に記載のプリント配線板であって、
    前記金属ポストの頂部には半田めっきが形成されている。
  7. 請求項５のプリント配線板であって、
    前記金属ポスト間のピッチは０．３mm以下である。
  8. 請求項７のプリント配線板であって、
    前記金属ポストの径は５０〜１５０μｍ、アスペクト比が０．６〜３である。
  9. ＩＣチップの実装された下基板と、該下基板上に搭載される上基板とから成るパッケージ−オン−パッケージであって、
    前記下基板は、最上の層間樹脂絶縁層と、
    前記最上の層間樹脂絶縁層上に形成され、該下基板の中央側に形成されているＩＣチップ接続用の第１パッドと、外周側に形成されている上基板接続用の第２パッドと、
    前記最上の層間樹脂絶縁層上に形成され、前記第１パッドを露出する第１の開口と、前記第２パッドを露出する第２の開口とを備えるソルダーレジスト層と、
    前記２パッド上に形成され、側壁が湾曲している金属ポストと、
    第１バンプを備え、該第１バンプを介して前記第１パッドに実装されたＩＣチップと、
    前記ＩＣチップと該下基板との間に充填され、前記金属ポストの頂部を露出する開口を備えるモールド樹脂とから成り、
    前記上基板は、第２バンプを備え、該第２バンプが前記モールド樹脂の開口から露出する金属ポストの頂部に接続されている。
JP2013207370A 2013-10-02 2013-10-02 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ Pending JP2015072983A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013207370A JP2015072983A (ja) 2013-10-02 2013-10-02 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
US14/504,969 US20150092357A1 (en) 2013-10-02 2014-10-02 Printed wiring board, method for manufacturing printed wiring board and package-on-package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013207370A JP2015072983A (ja) 2013-10-02 2013-10-02 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ

Publications (1)

Publication Number Publication Date
JP2015072983A true JP2015072983A (ja) 2015-04-16

Family

ID=52739957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013207370A Pending JP2015072983A (ja) 2013-10-02 2013-10-02 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ

Country Status (2)

Country Link
US (1) US20150092357A1 (ja)
JP (1) JP2015072983A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552009B2 (en) 2020-11-23 2023-01-10 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
JP2015185575A (ja) * 2014-03-20 2015-10-22 イビデン株式会社 導電ポスト付き配線板の製造方法
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
US10002843B2 (en) * 2015-03-24 2018-06-19 Advanced Semiconductor Engineering, Inc. Semiconductor substrate structure, semiconductor package and method of manufacturing the same
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
JP6534602B2 (ja) * 2015-11-17 2019-06-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
WO2017095094A2 (ko) * 2015-11-30 2017-06-08 하나마이크론(주) 메탈 코어 솔더 볼 인터커넥터 팬-아웃 웨이퍼 레벨 패키지 및 그 제조 방법
JP2018073890A (ja) * 2016-10-25 2018-05-10 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
US11622448B2 (en) * 2019-07-08 2023-04-04 Intel Corporation Sandwich-molded cores for high-inductance architectures
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
JP2021093431A (ja) * 2019-12-10 2021-06-17 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2022015759A (ja) * 2020-07-09 2022-01-21 イビデン株式会社 配線基板の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280298B1 (ko) * 1995-11-17 2001-02-01 니시무로 타이죠 다층배선기판, 다층배선기판의 프리패브 소재, 다층배선기판의 제조방법, 전자부품, 전자부품 패키지 및 도전성 필러의 형성방법
JP2003008228A (ja) * 2001-06-22 2003-01-10 Ibiden Co Ltd 多層プリント配線板およびその製造方法
KR20060111449A (ko) * 2003-09-24 2006-10-27 이비덴 가부시키가이샤 인터포저, 다층프린트배선판
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP5179787B2 (ja) * 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP2009278064A (ja) * 2008-04-17 2009-11-26 Panasonic Corp 半導体装置とその製造方法
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
KR101214746B1 (ko) * 2008-09-03 2012-12-21 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
US8482111B2 (en) * 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US20120247818A1 (en) * 2011-03-29 2012-10-04 Ibiden Co., Ltd. Printed wiring board
KR101128063B1 (ko) * 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
JP5851211B2 (ja) * 2011-11-11 2016-02-03 新光電気工業株式会社 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
US8940630B2 (en) * 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
JP2014175485A (ja) * 2013-03-08 2014-09-22 Ibiden Co Ltd 配線板及びその製造方法
JP2015015302A (ja) * 2013-07-03 2015-01-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9685365B2 (en) * 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
JP2015060947A (ja) * 2013-09-19 2015-03-30 イビデン株式会社 金属ポストを有するプリント配線板及び金属ポストを有するプリント配線板の製造方法
JP2015072984A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP2016004889A (ja) * 2014-06-17 2016-01-12 イビデン株式会社 プリント配線板
JP2016004888A (ja) * 2014-06-17 2016-01-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552009B2 (en) 2020-11-23 2023-01-10 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
US20150092357A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
JP2015072983A (ja) プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP2015072984A (ja) プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP2015076465A (ja) プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP5101169B2 (ja) 配線基板とその製造方法
JP2015162660A (ja) プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP6298722B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9220167B2 (en) Wiring substrate, semiconductor device, and method of manufacturing wiring substrate
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US7663250B2 (en) Wafer level package and manufacturing method thereof
JP6615701B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20060061227A (ko) 회로 기판의 제조 방법 및 전자부품 실장 구조체의 제조방법
JP2009004772A (ja) 実装基板及びその製造方法
JP2016021475A (ja) プリント配線板
KR101207273B1 (ko) 임베디드 패키지 및 그 형성방법
JP2017195261A (ja) インターポーザ及びインターポーザの製造方法
JP2015015302A (ja) プリント配線板及びプリント配線板の製造方法
JP2015146384A (ja) プリント配線板
JP2012174791A (ja) 配線基板およびその製造方法ならびに半導体装置
KR20120026380A (ko) 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지 및 그 제조방법
JP2015103535A (ja) プリント配線板
KR101143635B1 (ko) 적층 패키지 및 그 제조방법
JP2009170669A (ja) 配線基板及び半導体装置
JP5779970B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2015154055A (ja) プリント配線板
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법