KR101214746B1 - 웨이퍼 레벨 패키지 및 그 제조방법 - Google Patents

웨이퍼 레벨 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101214746B1
KR101214746B1 KR1020080086737A KR20080086737A KR101214746B1 KR 101214746 B1 KR101214746 B1 KR 101214746B1 KR 1020080086737 A KR1020080086737 A KR 1020080086737A KR 20080086737 A KR20080086737 A KR 20080086737A KR 101214746 B1 KR101214746 B1 KR 101214746B1
Authority
KR
South Korea
Prior art keywords
metal post
wafer
redistribution line
metal
die pad
Prior art date
Application number
KR1020080086737A
Other languages
English (en)
Other versions
KR20100027716A (ko
Inventor
이승섭
이성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080086737A priority Critical patent/KR101214746B1/ko
Priority to US12/289,702 priority patent/US20100052164A1/en
Priority to JP2008287748A priority patent/JP2010062510A/ja
Publication of KR20100027716A publication Critical patent/KR20100027716A/ko
Priority to US13/137,984 priority patent/US8283251B2/en
Priority to JP2012216314A priority patent/JP5405638B2/ja
Application granted granted Critical
Publication of KR101214746B1 publication Critical patent/KR101214746B1/ko
Priority to JP2013184840A priority patent/JP2013239758A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/03472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 웨이퍼 레벨 패키지 및 그 제조방법에 관한 것으로서, 다이패드를 구비한 웨이퍼; 상기 다이패드의 상면에 접속되도록 형성된 재분배선; 상기 재분배선 상면에 접속되며 플렉셔 힌지 구조로 형성된 메탈 포스트; 및 상기 메탈 포스트 사이의 공간에 형성된 몰딩수지;를 포함하는 웨이퍼 레벨 패키지 구조를 제공하고, 또한 본 발명은 상기 웨이퍼 레벨 패키지의 제조방법을 제공한다.
웨이퍼 레벨 패키지, 메탈 포스트(metal post), 플렉셔 힌지(flexure hinge)

Description

웨이퍼 레벨 패키지 및 그 제조방법{Wafer level package and method of manufacturing the same}
본 발명은 웨이퍼 레벨 패키지 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 메탈 포스트가 플렉셔 힌지(flexure hinge) 구조로 이루어진 웨이퍼 레벨 패키지 및 그 제조방법에 관한 것이다.
그러나, 상기 패키징 공정은 자체적으로 많은 단위 공정들, 예를 들어, 칩 부착, 와이어 본딩, 몰딩, 트림/포밍 등의 공정들을 포함하고 있는 바, 칩 별로 각각의 패키징 공정이 수행되어야 하는 기존의 패키지 제조방법은, 하나의 웨이퍼에서 얻어지는 칩의 수를 고려할 때, 모든 칩에 대한 패키징에 소요되는 시간이 너무 길다는 문제점을 안고 있다.
따라서, 최근에는 웨이퍼 상태에서 패키징 공정을 우선적으로 실시하고, 그런다음, 웨이퍼의 다이싱 라인을 따라 절단하여 개개의 패키지를 제조하는 방법이 제시되었다. 이와 같은 방법으로 제조된 패키지를 웨이퍼 레벨 패키지(Wafer Level Package)라 칭한다.
웨이퍼 레벨 패키지는 웨이퍼로부터 개별 칩을 분리하지 않은 상태에서 완전한 제품으로서의 패키지를 제조할 수 있고, 패키지를 제조하는데 사용되는 제조 설비나 제조 공정에 기존 웨이퍼 제조 설비, 공정들을 그대로 이용할 수 있다는 이점이 있다.
종래기술에 따른 웨이퍼 레벨 패키지는, 개별 칩으로 분리되지 않은 상태에서 웨이퍼 상에, EMC와 같은 몰딩 수지와 상기 웨이퍼의 다이패드와 접속되는 메탈 포스트(metal post)를 형성하고, 상기 메탈 포스트 상면에 솔더볼(solder ball)을 형성한다.
이러한 종래기술에 따른 웨이퍼 레벨 패키지에 있어서, 상기 메탈 포스트는 원기둥 형태로 이루어지는 것이 일반적이며, 신뢰성을 향상시키기 위해서 메탈 포스트의 높이를 추가로 높여서 컴플라이언스(compliance)를 크게 하여 사용하지만, 이 경우 전체적인 몰딩 수지의 두께가 두꺼워지고, 메탈 포스트 형성을 위한 도금 공정에서의 도금량 증가 등에 따른 공정비용 상승 등과 같은 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 메탈 포스트를 플렉셔 힌지(flexure hinge) 구조로 형성함으로써, 메탈 포스트의 높이를 더 높일 필요가 없어 공정 비용을 절약할 수 있고, 메탈 포스트가 웨이퍼 레벨 패키지와 배선기판간의 CTE(Coefficient of Thermal Expansion) 차이로 인한 패키지 변형에 버퍼 역할을 할 수 있도록 한 웨이퍼 레벨 패키지 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 의한 웨이퍼 레벨 패키지는, 다이패드를 구비한 웨이퍼; 상기 다이패드의 상면에 접속되도록 형성된 재분배선; 상기 재분배선 상면에 접속되며 플렉셔 힌지 구조로 형성된 메탈 포스트; 및 상기 메탈 포스트 사이의 공간에 형성된 몰딩수지;를 포함할 수 있다.
여기서, 상기 메탈 포스트의 플렉셔 힌지 구조는 중앙부가 오목한 형태를 가질 수 있다.
그리고, 상기 메탈 포스트의 플렉셔 힌지 구조는 측면이 곡선을 가지며 상부로 확개된 형태를 가질 수 있다.
또한, 상기 웨이퍼와 상기 재분배선 사이에 형성되고, 상기 다이패드의 상면 일부를 노출시키는 비아홀을 구비하는 보호층을 더 포함할 수 있다.
또한, 상기 메탈 포스트 상면에 형성된 외부접속수단을 더 포함할 수 있다.
또한, 상기 외부접속수단은 솔더볼일 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 실시예에 의한 웨이퍼 레벨 패키지의 제조방법은, 다이패드를 구비한 웨이퍼 상에, 상기 다이패드의 상면에 접속되는 재분배선을 형성하는 단계; 중앙부가 오목한 형태의 메탈 포스트가 일면에 형성된 캐리어 시트를 별도로 준비하는 단계; 상기 메탈 포스트를 상기 재분배선의 상면에 본딩시키는 단계; 상기 메탈 포스트 사이의 공간을 몰딩수지로 몰딩하는 단계; 및 상기 캐리어 필름을 제거하는 단계;를 포함할 수 있다.
여기서, 중앙부가 오목한 형태의 메탈 포스트가 형성된 캐리어 시트를 별도로 준비하는 단계는, 제1 실리콘 기판 및 제2 실리콘 기판을 각각 준비하는 단계; 상기 제1 및 제2 실리콘 기판의 일부를 식각하여, 측면이 곡선을 가지며 상부로 확개된 형태의 제1 및 제2 메탈 포스트 충진 공간을 각각 형성하는 단계; 상기 제1 실리콘 기판과 상기 제2 실리콘 기판이 하면끼리 닿도록 본딩시켜, 중앙부가 오목한 형태의 메탈 포스트 충진 공간이 구비된 실리콘 몰드를 형성하는 단계; 상기 실리콘 몰드의 일면에, 메탈이 코팅된 캐리어 시트를 접착시키는 단계; 상기 실리콘 몰드의 상기 메탈 포스트 충진 공간에 메탈을 도금하여 메탈 포스트를 형성하는 단계; 및 상기 실리콘 몰드를 선택적으로 제거하는 단계;를 포함할 수 있다.
또한, 상기 제1 및 제2 실리콘 기판의 일부를 식각하여, 측면이 곡선을 가지며 상부로 확개된 형태의 제1 및 제2 메탈 포스트 충진 공간을 각각 형성하는 단계 에서, 상기 제1 및 제2 실리콘 기판은 RIE 방식으로 식각할 수 있다.
또한, 상기 재분배선을 형성하는 단계 이전에, 상기 다이패드를 구비한 웨이퍼 상에 상기 다이패드의 상면 일부를 노출시키는 비아홀을 구비하는 보호층을 형성하는 단계;를 더 포함할 수 있다.
또한, 상기 캐리어 필름을 제거하는 단계 이후에, 상기 메탈 포스트의 상면에 외부접속수단을 형성하는 단계;를 더 포함할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 다른 실시예에 의한 웨이퍼 레벨 패키지의 제조방법은, 다이패드를 구비한 웨이퍼 상에, 상기 다이패드의 상면에 접속되는 재분배선을 형성하는 단계; 상기 재분배선을 포함한 상기 웨이퍼의 상부에, 상기 재분배선의 상면 일부를 노출시키고 측면이 곡선을 가지며 상부로 확개된 형태의 메탈 포스트 충진 공간이 구비된 몰딩수지를 형성하는 단계; 및 상기 메탈 포스트 충진 공간에 메탈을 도금하여 메탈 포스트를 형성하는 단계;를 포함할 수 있다.
여기서, 상기 메탈 포스트 충진 공간이 구비된 몰딩수지를 형성하는 단계는, 상기 재분배선을 포함한 상기 웨이퍼의 전면에 몰딩수지를 형성하는 단계; 및 표면에 상기 메탈 포스트 충진 공간과 동일한 형상의 요철부를 구비하는 몰드(mold)를 이용하여 상기 몰딩수지를 임프린팅하는 단계;를 포함할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 웨이퍼 레벨 패키지 및 그 제조방법에 의하면, 메탈 포스트를 중앙부가 오목한 형태 등의 플렉셔 힌지(flexure hinge) 구조로 형성함으로써, 메탈 포스트의 높이를 낮추더라도 웨이퍼 레벨 패키지와 배선기판간의 CTE 미스매치(mismatch)에 의해 발생되는 패키지의 변형을 방지하여 신뢰성을 확보할 수 있는 효과가 있다.
또한, 본 발명은 상기 메탈 포스트가 플렉셔 힌지 구조로 형성되는 바, 외부 충격에 대한 완충 능력이 우수하여 패키지의 드롭(drop) 테스트 등에 대한 신뢰성을 향상시킬 수 있다.
그리고, 이와 같은 본 발명의 메탈 포스트 구조는, 종래의 원통형 구조에 비해 그 부피 및 높이가 작으므로 메탈 포스트 형성을 위한 도금 공정시 재료비를 절약할 수 있고, 도금 공정 시간 또한 단축시킬 수 있는 효과가 있다.
본 발명에 따른 웨이퍼 레벨 패키지 및 그 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
웨이퍼 레벨 패키지의 구조
먼저, 도 1 및 도 4를 참조하여 본 발명의 실시예에 따른 웨이퍼 레벨 패키지에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 구조를 나타낸 단면도이고, 도 2 및 도 3은 본 발명의 실시예에 따른 메탈 포스트의 구조를 나타낸 사시도이며, 도 4는 본 발명의 다른 실시예에 따른 웨이퍼 레벨 패키지의 구조를 나타낸 단면도이다.
먼저, 도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 웨이퍼 레벨 패키지는, 일면에 복수개의 다이패드(11)를 구비한 웨이퍼(10)와, 상기 웨이퍼(10) 상에 형성되며 상기 다이패드(11)의 상면 일부를 노출시키는 비아홀(12a)을 구비하는 보호층(12)과, 상기 보호층(12) 상에 형성되며 상기 비아홀(12a)에 의해 노출된 상기 다이패드(11)의 상면에 접속되도록 형성된 재분배선(13)과, 상기 재분배선(13) 상면에 접속된 메탈 포스트(15)를 포함한다.
여기서, 상기 웨이퍼(10)는 실리콘 웨이퍼 등을 사용할 수 있고, 상기 다이패드(11)는 알루미늄(Al) 등으로 이루어질 수 있다.
상기 보호층(12)은 폴리이미드, 실리콘 질화막 또는 실리콘 산화막 등으로 이루어질 수 있다.
상기 재분배선(13)은 구리(Cu) 등의 금속으로 이루어질 수 있다.
또한, 상기 메탈 포스트(15)는 구리 도금 등을 통해 형성될 수 있다.
그리고, 상기 메탈 포스트(15) 사이의 공간에는 에폭시 수지 등으로 이루어진 몰딩수지(14)가 형성되어 있다.
상기 메탈 포스트(15)의 상면에는 배선기판(도면 미도시)과의 접속을 위한 외부접속수단(16)이 형성되어 있다. 상기 외부접속수단(16)은 솔더볼(solder ball) 등으로 이루어질 수 있다.
특히, 본 발명의 실시예에 따른 웨이퍼 레벨 패키지에 있어서, 상기 메탈 포스트(15)는 플렉셔 힌지(flexure hinge) 구조를 가질 수 있다.
여기서, 상기 메탈 포스트(15)의 플렉셔 힌지 구조는, 도 1에서와 같이 중앙부가 오목한 형태를 갖는 구조 등으로 이루어질 수 있다.
예컨대, 도 2 및 도 3은 본 발명의 실시예에 따른 메탈 포스트의 구조를 나타낸 사시도로서, 상기 메탈 포스트(15)는 도 2에 도시된 바와 같이, 측면이 곡선을 가지며 중앙부가 오목한 2축 원형 타입(two-axis circular type)의 플렉셔 힌지 구조를 가질 수도 있고, 또는 도 3에 도시된 바와 같이, 중앙부 측면이 곡선을 가지면서 오목한 1축 타원형 타입(one-axis elliptical type)의 플렉셔 힌지 구조를 가질 수도 있다.
또한, 도면에 도시하지는 않았으나, 상기 메탈 포스트(15)는 상술한 바와 같은 구조 이외에도 1축 원형 타입(one-axis circular type) 또는 2축 타원형 타입(two-axis elliptical type)의 플렉셔 힌지 구조 등으로 이루어질 수도 있다.
또한, 상기 메탈 포스트(15)의 플렉셔 힌지 구조는, 도 4에 도시된 바와 같이, 측면이 곡선을 가지며 상부로 확개된 형태로 이루어질 수도 있다.
상술한 바와 같은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지에 따르면, 메탈 포스트(15)의 구조를 종래의 원통형 구조와는 달리, 중앙부가 오목한 형태 등의 플렉셔 힌지 구조로 변경함으로써, 상기 메탈 포스트(15)의 높이를 더 높게 형성할 필요없이 낮은 높이로 형성한다 하더라도, 상기 메탈 포스트(15)가 웨이퍼 레 벨 패키지와 배선기판(도면 미도시)간의 CTE 미스매치(mismatch)에 의해 발생되는 패키지의 변형을 방지하는 버퍼(buffer) 역할을 하도록 할 수 있다.
따라서, 메탈 포스트(15)의 높이를 증가시키지 않고도 웨이퍼 레벨 패키지의 신뢰성을 확보할 수 있는 장점이 있다.
또한, 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 메탈 포스트(15)는 상기한 바와 같은 플렉셔 힌지 구조를 갖는 바, 외부 충격에 대한 완충 능력이 우수하여 드롭(drop) 테스트 등에 대한 신뢰성을 향상시킬 수 있다.
그리고, 기존 메탈 포스트의 원통형 구조에 비해 재료비를 절약할 수 있고, 도금 공정 시간을 단축시킬 수 있는 효과가 있다.
웨이퍼 레벨 패키지의 제조방법
이하, 도 5 내지 도 13을 참조하여 앞서의 도 1에 도시된 웨이퍼 레벨 패키지의 제조방법에 대하여 상세히 설명한다.
도 5 내지 도 13은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
우선, 도면에 도시하지는 않았으나, 일면에 다이패드(11)를 구비한 웨이퍼(10)를 준비한다. 그런 다음, 상기 다이패드(11)를 포함한 웨이퍼(10) 상에 보호층(12)을 형성한 후, 상기 보호층(12)의 일부를 제거하여 상기 다이패드(11)의 상면 일부를 노출시키는 비아홀(12a)을 형성한다.
그런 후에, 상기 비아홀(12a)을 포함한 상기 보호층(12) 상에 상기 다이패 드(11)의 상면에 접속되는 재분배선(13)을 형성한다.
상술한 바와 같이, 다이패드(11)를 구비한 웨이퍼(10) 상에, 상기 다이패드(11)의 상면에 접속되는 재분배선(13)을 형성한 다음에, 도 5에 도시된 바와 같이, 제1 실리콘 기판(201) 및 제2 실리콘 기판(202)을 각각 준비한다.
그 다음에, 도 6에 도시된 바와 같이, 상기 제1 및 제2 실리콘 기판(201,202)의 일부를 RIE 방식 등에 의해 식각하여, 측면이 곡선을 가지며 상부로 확개된 형태의 제1 및 제2 메탈 포스트 충진 공간(201a,202a)을 각각 형성한다.
다음으로, 도 7에 도시된 바와 같이, 상기 제1 실리콘 기판(201)과 상기 제2 실리콘 기판(202)이 하면끼리 닿도록 본딩(bonding)시켜, 중앙부가 오목한 형태의 메탈 포스트 충진 공간(200a)이 구비된 실리콘 몰드(200)를 형성한다.
그리고 나서, 상기 실리콘 몰드(200)의 일면에 접착제(203)를 도포한다.
그런 다음, 도 8에 도시된 바와 같이, 상기 실리콘 몰드(200)의 일면에, 메탈(204)이 코팅된 캐리어 시트(carrier sheet; 205)를 접착시킨다. 이때, 상기 메탈(204)이 상기 실리콘 몰드(200)면과 맞닿도록 위치시킨다.
상기 메탈(204)은 후술하는 메탈 도금 공정에서의 도금 시드(seed)층의 역할을 할 수 있다. 상기 캐리어 시트(205)는 레진(resin) 등으로 이루어질 수 있다.
그런 후에, 도 9에 도시된 바와 같이, 상기 실리콘 몰드(200)의 상기 메탈 포스트 충진 공간(200a)에 구리(Cu)와 같은 메탈을 도금하고 이를 통해 중앙부가 오목한 형태의 메탈 포스트(metal post; 15)를 형성한다.
다음으로, 도 10에 도시된 바와 같이, 상기 실리콘 몰드(200)를 선택적으로 식각하여 제거하고, 이를 통해 상기한 바와 같이 중앙부가 오목한 형태의 메탈 포스트(15)가 일면에 형성된 캐리어 시트(205)를 마련한다.
그런 다음, 도 11에 도시된 바와 같이, 상기 캐리어 시트(205) 상에 형성된 메탈 포스트(15)를, 앞서 미리 준비한 상기 웨이퍼(10)의 재분배선(13)의 상면에 본딩시킨다.
그 다음에, 도 12에 도시된 바와 같이, 상기 메탈 포스트(15) 사이의 공간을 몰딩수지(14)로 몰딩한다.
그리고 나서, 도 13에 도시된 바와 같이, 상기 메탈(204)을 포함한 상기 캐리어 필름(205)을 제거한다. 이 후, 앞서의 도 1에 도시된 바와 같이, 상기 메탈 포스트(15)의 상면에 배선기판(도시안함)과의 접속을 위한 외부접속수단(16)을 형성한다.
이러한 본 발명의 실시예에 따르면, 상술한 바와 같이 상기 메탈 포스트(15)의 중앙부를 오목한 형태로 형성함으로써, 메탈 포스트(15)의 재료비 등을 절약하여 웨이퍼 레벨 패키지의 제조 공정 비용을 절약할 수 있다.
또한, 상기 중앙부가 오목한 형태의 메탈 포스트(15)는 웨이퍼 레벨 패키지와 배선기판간의 CTE 미스매치로 인한 패키지의 변형에 대한 버퍼 역할을 할 수 있다.
이하에서는, 도 14 내지 도 21을 참조하여 앞서의 도 4에 도시된 웨이퍼 레벨 패키지의 제조방법에 대하여 상세히 설명한다.
도 14 내지 도 21은 본 발명의 다른 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 14에 도시된 바와 같이, 일면에 다이패드(11)를 구비한 웨이퍼(10)를 준비한다.
그런 다음, 도 15에 도시된 바와 같이, 상기 다이패드(11)를 포함한 웨이퍼(10)의 전체 상부에 보호층(12)을 형성한 후, 상기 보호층(12)의 일부를 제거하여 상기 다이패드(11)의 상면 일부를 노출시키는 비아홀(12a)을 형성한다.
그런 후에, 도 16에 도시된 바와 같이, 상기 비아홀(12a)을 포함한 상기 보호층(12) 상에, 상기 다이패드(11)의 상면에 접속되는 재분배선(13)을 형성한다.
다음으로, 도 17에 도시된 바와 같이, 상기 재분배선(13)을 포함한 상기 웨이퍼(10)의 전면에 몰딩수지(14)를 형성한다.
그 다음에, 도 18 및 도 19에 도시된 바와 같이, 표면에 소정 형상의 요철부(100a)를 복수개 구비하는 몰드(mold; 100)를 이용하여 상기 몰딩수지(14)를 임프린팅(imprinting)한다.
여기서, 상기 몰드(100)의 상기 요철부(100a)는, 형성하고자 하는 메탈 포스트(15)와 동일한 형상, 예컨대 측면이 곡선을 가지며 상부로 확개된 형태를 갖는 것이 바람직하다.
상기 임프린팅 공정이 완료됨에 따라, 도 20에 도시된 바와 같이 상기 몰딩수지(14) 내에는, 상기 재분배선(13)의 상면 일부를 노출시키고 측면이 곡선을 가지며 상부로 확개된 형태의 메탈 포스트 충진 공간(14a)이 구비될 수 있다.
이 후, 상기 몰드(100)를 제거하는 디몰딩(demolding)을 수행한 후, 상기 몰딩수지(14)를 경화시킨다.
그런 다음, 도 21에 도시된 바와 같이, 상기 메탈 포스트 충진 공간(14a)에 메탈을 도금하여 메탈 포스트(15)를 형성한다.
이러한 메탈 포스트(15)는, 상기한 바와 같이 측면이 곡선을 가지며 상부로 확개된 형태로 형성됨으로써, 웨이퍼 레벨 패키지와 배선기판간의 CTE 미스매치로 인한 패키지의 변형에 대한 버퍼 역할을 하게 되며, 종래의 원기둥 형태의 메탈 포스트(15)에 비해 도금 재료비 및 리드 타임 등을 절감시킬 수 있는 장점이 있다.
이 후, 앞서의 도 4에 도시된 바와 같이, 상기 메탈 포스트(15)의 상면에 배선기판(도시안함)과의 접속을 위한 외부접속수단(16)을 형성한다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 구조를 나타낸 단면도.
도 2 및 도 3은 본 발명의 실시예에 따른 메탈 포스트의 구조를 나타낸 사시도.
도 4는 본 발명의 다른 실시예에 따른 웨이퍼 레벨 패키지의 구조를 나타낸 단면도.
도 5 내지 도 13은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
도 14 내지 도 21은 본 발명의 다른 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10: 웨이퍼 11: 다이패드
12: 보호층 12a: 비아홀
13: 재분배선 14: 몰딩수지
14a: 메탈 포스트 충진 공간 15: 메탈 포스트
16: 외부접속수단 100: 몰드
100a: 요철부 200: 실리콘 몰드
200a: 메탈 포스트 충진 공간 201: 제1 실리콘 기판
201a: 제1 메탈 포스트 충진 공간 202: 제2 실시콘 기판
202a: 제2 메탈 포스트 충진 공간 203: 접착제
204: 메탈 205: 캐리어 시트

Claims (13)

  1. 삭제
  2. 다이패드를 구비한 웨이퍼;
    상기 다이패드의 상면에 접속되도록 형성된 재분배선;
    상기 재분배선 상면에 접속되며 플렉셔 힌지 구조로 형성된 메탈 포스트; 및
    상기 메탈 포스트 사이의 공간에 형성된 몰딩수지;
    를 포함하며,
    상기 메탈 포스트의 플렉셔 힌지 구조는 중앙부가 오목한 형태를 갖되,
    상기 재분배선과 상기 메탈 포스트가 접촉되는 면에 수직인 단면 상에서, 상기 메탈 포스트의 외곽선들 중 상기 재분배선과 상기 메탈 포스트가 접촉되는 선 및 상기 재분배선과 상기 메탈 포스트가 접촉되는 선에 대향되는 선을 제외한 나머지 부분이 곡선을 이루는
    웨이퍼 레벨 패키지.
  3. 다이패드를 구비한 웨이퍼;
    상기 다이패드의 상면에 접속되도록 형성된 재분배선;
    상기 재분배선 상면에 접속되며 플렉셔 힌지 구조로 형성된 메탈 포스트; 및
    상기 메탈 포스트 사이의 공간에 형성된 몰딩수지;
    를 포함하며,
    상기 메탈 포스트의 플렉셔 힌지 구조는 측면이 곡선을 가지며 상부로 확개된 형태를 갖되,
    상기 재분배선과 상기 메탈 포스트가 접촉되는 면에 수직인 단면 상에서, 상기 메탈 포스트의 외곽선들 중 상기 재분배선과 상기 메탈 포스트가 접촉되는 선 및 상기 재분배선과 상기 메탈 포스트가 접촉되는 선에 대향되는 선을 제외한 나머지 부분이 곡선을 이루는
    웨이퍼 레벨 패키지.
  4. 제2항 또는 제3항에 있어서,
    상기 웨이퍼와 상기 재분배선 사이에 형성되고, 상기 다이패드의 상면 일부를 노출시키는 비아홀을 구비하는 보호층을 더 포함하는 웨이퍼 레벨 패키지.
  5. 제2항 또는 제3항에 있어서,
    상기 메탈 포스트 상면에 형성된 외부접속수단을 더 포함하는 웨이퍼 레벨 패키지.
  6. 제5항에 있어서,
    상기 외부접속수단은 솔더볼인 웨이퍼 레벨 패키지.
  7. 다이패드를 구비한 웨이퍼 상에, 상기 다이패드의 상면에 접속되는 재분배선을 형성하는 단계;
    중앙부가 오목한 형태의 메탈 포스트가 일면에 형성된 캐리어 시트를 별도로 준비하는 단계;
    상기 메탈 포스트를 상기 재분배선의 상면에 본딩시키는 단계;
    상기 메탈 포스트 사이의 공간을 몰딩수지로 몰딩하는 단계;
    상기 캐리어 필름을 제거하는 단계; 및
    상기 메탈 포스트의 상면에 외부접속수단을 형성하는 단계;
    를 포함하는 웨이퍼 레벨 패키지의 제조방법.
  8. 제7항에 있어서,
    중앙부가 오목한 형태의 메탈 포스트가 형성된 캐리어 시트를 별도로 준비하는 단계는,
    제1 실리콘 기판 및 제2 실리콘 기판을 각각 준비하는 단계;
    상기 제1 및 제2 실리콘 기판의 일부를 식각하여, 측면이 곡선을 가지며 상부로 확개된 형태의 제1 및 제2 메탈 포스트 충진 공간을 각각 형성하는 단계;
    상기 제1 실리콘 기판과 상기 제2 실리콘 기판이 하면끼리 닿도록 본딩시켜, 중앙부가 오목한 형태의 메탈 포스트 충진 공간이 구비된 실리콘 몰드를 형성하는 단계;
    상기 실리콘 몰드의 일면에, 메탈이 코팅된 캐리어 시트를 접착시키는 단계;
    상기 실리콘 몰드의 상기 메탈 포스트 충진 공간에 메탈을 도금하여 메탈 포스트를 형성하는 단계; 및
    상기 실리콘 몰드를 선택적으로 제거하는 단계;
    를 포함하는 웨이퍼 레벨 패키지의 제조방법.
  9. 제8항에 있어서,
    상기 제1 및 제2 실리콘 기판의 일부를 식각하여, 측면이 곡선을 가지며 상부로 확개된 형태의 제1 및 제2 메탈 포스트 충진 공간을 각각 형성하는 단계에서,
    상기 제1 및 제2 실리콘 기판은 RIE 방식으로 식각하는 웨이퍼 레벨 패키지의 제조방법.
  10. 제7항에 있어서,
    상기 재분배선을 형성하는 단계 이전에,
    상기 다이패드를 구비한 웨이퍼 상에 상기 다이패드의 상면 일부를 노출시키는 비아홀을 구비하는 보호층을 형성하는 단계;를 더 포함하는 웨이퍼 레벨 패키지의 제조방법.
  11. 삭제
  12. 다이패드를 구비한 웨이퍼 상에, 상기 다이패드의 상면에 접속되는 재분배선을 형성하는 단계;
    상기 재분배선을 포함한 상기 웨이퍼의 상부에, 상기 재분배선의 상면 일부를 노출시키고 측면이 곡선을 가지며 상부로 확개된 형태의 메탈 포스트 충진 공간이 구비된 몰딩수지를 형성하는 단계; 및
    상기 메탈 포스트 충진 공간에 메탈을 도금하여 메탈 포스트를 형성하는 단계를 포함하며,
    상기 메탈 포스트 충진 공간이 구비된 몰딩수지를 형성하는 단계는,
    상기 재분배선을 포함한 상기 웨이퍼의 전면에 몰딩수지를 형성하는 단계; 및
    표면에 상기 메탈 포스트 충진 공간과 동일한 형상의 요철부를 구비하는 몰드(mold)를 이용하여 상기 몰딩수지를 임프린팅하는 단계;
    를 포함하는 웨이퍼 레벨 패키지의 제조방법.
  13. 삭제
KR1020080086737A 2008-09-03 2008-09-03 웨이퍼 레벨 패키지 및 그 제조방법 KR101214746B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020080086737A KR101214746B1 (ko) 2008-09-03 2008-09-03 웨이퍼 레벨 패키지 및 그 제조방법
US12/289,702 US20100052164A1 (en) 2008-09-03 2008-10-31 Wafer level package and method of manufacturing the same
JP2008287748A JP2010062510A (ja) 2008-09-03 2008-11-10 ウエハレベルパッケージ及びその製造方法
US13/137,984 US8283251B2 (en) 2008-09-03 2011-09-22 Method of manufacturing wafer level package
JP2012216314A JP5405638B2 (ja) 2008-09-03 2012-09-28 ウエハレベルパッケージの製造方法
JP2013184840A JP2013239758A (ja) 2008-09-03 2013-09-06 ウエハレベルパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080086737A KR101214746B1 (ko) 2008-09-03 2008-09-03 웨이퍼 레벨 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100027716A KR20100027716A (ko) 2010-03-11
KR101214746B1 true KR101214746B1 (ko) 2012-12-21

Family

ID=41724099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080086737A KR101214746B1 (ko) 2008-09-03 2008-09-03 웨이퍼 레벨 패키지 및 그 제조방법

Country Status (3)

Country Link
US (2) US20100052164A1 (ko)
JP (3) JP2010062510A (ko)
KR (1) KR101214746B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991245B2 (en) 2015-01-08 2018-06-05 Samsung Electronics Co., Ltd. Semiconductor packages with heat dissipation layers and pillars and methods for fabricating the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028051B1 (ko) * 2009-01-28 2011-04-08 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US9768102B2 (en) * 2012-03-21 2017-09-19 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
WO2014004923A1 (en) * 2012-06-28 2014-01-03 Intematix Corporation Linear led lighting arrangement including light emitting phosphor
JP6112857B2 (ja) * 2012-12-25 2017-04-12 新光電気工業株式会社 配線基板及びその製造方法
JP2015072983A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP6364762B2 (ja) * 2013-12-19 2018-08-01 富士通株式会社 電子デバイスの製造方法
US9230936B2 (en) * 2014-03-04 2016-01-05 Qualcomm Incorporated Integrated device comprising high density interconnects and redistribution layers
US10163778B2 (en) * 2014-08-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of damascene structure
KR101647559B1 (ko) * 2014-11-07 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 반도체 패키지
CN104681456B (zh) * 2015-01-27 2017-07-14 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装方法
US10115647B2 (en) * 2015-03-16 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Non-vertical through-via in package
US9870997B2 (en) * 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10062626B2 (en) * 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
WO2018186240A1 (ja) * 2017-04-07 2018-10-11 株式会社村田製作所 弾性波装置
TWI645527B (zh) * 2018-03-06 2018-12-21 矽品精密工業股份有限公司 電子封裝件及其製法
JPWO2020179874A1 (ko) * 2019-03-06 2020-09-10
US11088101B2 (en) * 2019-06-17 2021-08-10 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11094659B2 (en) * 2019-09-30 2021-08-17 Texas Instruments Incorporated Microelectronic device with pillars having flared ends

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
JPH11168116A (ja) 1997-12-04 1999-06-22 Mitsui High Tec Inc 半導体チップ用電極バンプ
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
JP4416875B2 (ja) * 1998-09-30 2010-02-17 イビデン株式会社 半導体チップ及び半導体装置の製造方法
US6469394B1 (en) * 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
JP3548082B2 (ja) * 2000-03-30 2004-07-28 三洋電機株式会社 半導体装置及びその製造方法
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
KR100568006B1 (ko) 2003-12-12 2006-04-07 삼성전자주식회사 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법
JP2006100463A (ja) * 2004-09-29 2006-04-13 Ibiden Co Ltd プリント配線板用層間絶縁層、プリント配線板およびその製造方法
JP4453533B2 (ja) * 2004-12-07 2010-04-21 パナソニック株式会社 電子部品接続用突起電極およびその製造方法
JP2008016444A (ja) * 2006-06-09 2008-01-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4270282B2 (ja) * 2007-01-23 2009-05-27 セイコーエプソン株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991245B2 (en) 2015-01-08 2018-06-05 Samsung Electronics Co., Ltd. Semiconductor packages with heat dissipation layers and pillars and methods for fabricating the same

Also Published As

Publication number Publication date
US20120015500A1 (en) 2012-01-19
JP2010062510A (ja) 2010-03-18
US8283251B2 (en) 2012-10-09
JP2012253396A (ja) 2012-12-20
US20100052164A1 (en) 2010-03-04
KR20100027716A (ko) 2010-03-11
JP2013239758A (ja) 2013-11-28
JP5405638B2 (ja) 2014-02-05

Similar Documents

Publication Publication Date Title
KR101214746B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
US8058098B2 (en) Method and apparatus for fabricating a plurality of semiconductor devices
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US8178963B2 (en) Wafer level package with die receiving through-hole and method of the same
US7655501B2 (en) Wafer level package with good CTE performance
JP4400898B2 (ja) チップサイズパッケージ及びその製造方法
US20080217761A1 (en) Structure of semiconductor device package and method of the same
US7964446B2 (en) Semiconductor device and method of manufacturing the same
US7812434B2 (en) Wafer level package with die receiving through-hole and method of the same
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
US7919833B2 (en) Semiconductor package having a crack-propagation preventing unit
US20080237828A1 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
JP2008160084A (ja) ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法
KR20080075450A (ko) 다이 수용 캐비티를 갖는 웨이퍼 레벨 이미지 센서 패키지및 그 방법
US20080251908A1 (en) Semiconductor device package having multi-chips with side-by-side configuration and method of the same
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
JP2008258604A (ja) 並列構成のマルチチップを有する半導体デバイスパッケージおよびその製造方法
JP2008244451A (ja) ダイ収容スルーホールおよびスルーホール接続構造を有する半導体素子パッケージおよびその方法
US20080150107A1 (en) Flip chip in package using flexible and removable leadframe
US20080197480A1 (en) Semiconductor device package with multi-chips and method of the same
US7745260B2 (en) Method of forming semiconductor package
US20110260310A1 (en) Quad flat non-leaded semiconductor package and fabrication method thereof
CN112309874A (zh) 封装件及其形成方法
KR20130023432A (ko) 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 7