JPS60254794A - 多層プリント板 - Google Patents
多層プリント板Info
- Publication number
- JPS60254794A JPS60254794A JP11196184A JP11196184A JPS60254794A JP S60254794 A JPS60254794 A JP S60254794A JP 11196184 A JP11196184 A JP 11196184A JP 11196184 A JP11196184 A JP 11196184A JP S60254794 A JPS60254794 A JP S60254794A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- printed board
- gnd
- power supply
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、主に電源およびＧＮＤを供給するための電源
、ＧＮＤ層を内層に有する多層プリント板に関し、特に
前記電源、ＧＮＤ層のパターン形状ニ関するものである
。
、ＧＮＤ層を内層に有する多層プリント板に関し、特に
前記電源、ＧＮＤ層のパターン形状ニ関するものである
。
多層プリント板の層構成を一般的な４層プリント基板を
例にとって第１図により説明する。第１図は４層プリン
ト板の断面図であって、主に信号パターン用に用いられ
る片面基板１０．３０の間に、プリプレーグ層４０を介
して電源、ＧＮＤ層用の両面基板２０が設けられている
。前記プリプレーグ層４０は片面基板１０．３０および
両面基板２０を所定の間隔で上下に積層しかつこれらを
接着保持するためのものである。片面基板１０゜３０は
それぞれ外層に信号パターン導体層１１゜３１が形成さ
れ内層側に前記プリプレーグ層４０に接して誘電体１２
．３２が形成されている。両面基板２０は誘電体２３を
はさんでその両面に導体層が形成されている。２１はこ
の例で電源供給用の導体層、２２はＧＮＤ供給用の導体
層である。
例にとって第１図により説明する。第１図は４層プリン
ト板の断面図であって、主に信号パターン用に用いられ
る片面基板１０．３０の間に、プリプレーグ層４０を介
して電源、ＧＮＤ層用の両面基板２０が設けられている
。前記プリプレーグ層４０は片面基板１０．３０および
両面基板２０を所定の間隔で上下に積層しかつこれらを
接着保持するためのものである。片面基板１０゜３０は
それぞれ外層に信号パターン導体層１１゜３１が形成さ
れ内層側に前記プリプレーグ層４０に接して誘電体１２
．３２が形成されている。両面基板２０は誘電体２３を
はさんでその両面に導体層が形成されている。２１はこ
の例で電源供給用の導体層、２２はＧＮＤ供給用の導体
層である。
第２図は第１図に示した４層プリント板の各導体層間の
関係をさらに分かり易くするために各導体層のみを立体
的に示したものである。、４層プリント板を貫通して複
数個のスルーホール１６が設けられ、外層の信号パター
ン導体層１１．３１は ゛このスルーホール１６′ｔ−
介して接続される。１５は信号パターン導体層ｉｉ、ａ
ｔ上の配線パターンである。内層の電源、ＧＮＤ供給用
導体層（以下単に電源、ＧＮＤ層と称する）２１．２２
は、この層を貫通しているスルーホール１６とショート
しないようにこのまわシの導体を除去した部分（以下ク
リアランスという）１７以外は全面導体となっている。
関係をさらに分かり易くするために各導体層のみを立体
的に示したものである。、４層プリント板を貫通して複
数個のスルーホール１６が設けられ、外層の信号パター
ン導体層１１．３１は ゛このスルーホール１６′ｔ−
介して接続される。１５は信号パターン導体層ｉｉ、ａ
ｔ上の配線パターンである。内層の電源、ＧＮＤ供給用
導体層（以下単に電源、ＧＮＤ層と称する）２１．２２
は、この層を貫通しているスルーホール１６とショート
しないようにこのまわシの導体を除去した部分（以下ク
リアランスという）１７以外は全面導体となっている。
第３図（ａ）は前記クリアランス１７とスルーホール１
６との関係をさらに詳しく説明するための従来の４層プ
リント板の断面図であり、第３図（ｂ）はこの場合のス
ルーホール近傍位置の電源あるいはＧＮＤ層のパターン
形状を示した図であって、第３図（ａ）のＡ−Ａ線に沿
って断面したものである。スルーホール１６のまわりの
電源、ＧＮＤ層２１．２２には、前述した如くスルーホ
ール１６と電源、ＧＮＤ層とがショートしないようにス
ルーホール１６より大径のクリアランス１７を設けであ
る。一般にスルーホール１６を形成する場合、始めにド
リルで穴を穿け、次にメッキを施すことで形成している
ので、スルーホール位置精度はそれｔｌどよいものでは
ない。この精度が最悪の場合でも電源、ＧＮＤ層２１．
２２とスルーホール１６とがショートしないように１通
常クリアランスの外径はスルーホールのそれよシもかな
シ大きくなっている。したがってスルーホールのまわシ
の両面基板２０の表面にはクリアランスのためにかなり
大きな凹部ができてしまう。多層プリント板は片面基板
１０．３０をプリプレーグ層４０をはさんで積層して完
成されるが、この場合前記凹部が両面基板表面にあると
この部分で気泡が生じるなど製造上不都合が起る。この
凹部は電源、ＧＮＤ層２１．２２０銅箔が薄い場合はあ
まり問題とならないが、近年プリント板に実装する回路
部品特にＬＳＩの消費電流が大きくなってきておシ、電
源、ＧＮＤ層を厚くする傾向にある。この場合には前記
凹部の段差も大きくなシ、大きな問題となってきている
。
６との関係をさらに詳しく説明するための従来の４層プ
リント板の断面図であり、第３図（ｂ）はこの場合のス
ルーホール近傍位置の電源あるいはＧＮＤ層のパターン
形状を示した図であって、第３図（ａ）のＡ−Ａ線に沿
って断面したものである。スルーホール１６のまわりの
電源、ＧＮＤ層２１．２２には、前述した如くスルーホ
ール１６と電源、ＧＮＤ層とがショートしないようにス
ルーホール１６より大径のクリアランス１７を設けであ
る。一般にスルーホール１６を形成する場合、始めにド
リルで穴を穿け、次にメッキを施すことで形成している
ので、スルーホール位置精度はそれｔｌどよいものでは
ない。この精度が最悪の場合でも電源、ＧＮＤ層２１．
２２とスルーホール１６とがショートしないように１通
常クリアランスの外径はスルーホールのそれよシもかな
シ大きくなっている。したがってスルーホールのまわシ
の両面基板２０の表面にはクリアランスのためにかなり
大きな凹部ができてしまう。多層プリント板は片面基板
１０．３０をプリプレーグ層４０をはさんで積層して完
成されるが、この場合前記凹部が両面基板表面にあると
この部分で気泡が生じるなど製造上不都合が起る。この
凹部は電源、ＧＮＤ層２１．２２０銅箔が薄い場合はあ
まり問題とならないが、近年プリント板に実装する回路
部品特にＬＳＩの消費電流が大きくなってきておシ、電
源、ＧＮＤ層を厚くする傾向にある。この場合には前記
凹部の段差も大きくなシ、大きな問題となってきている
。
本発明は、上述した従来の不都合、問題をなくするため
になされたものであって、本発明の目的は前記クリアラ
ンスによシ生ずる凹部の面積を小さくしてこの部分にお
ける気泡の発生を実際上問題とならないようにした多層
プリント板を提供することにある。
になされたものであって、本発明の目的は前記クリアラ
ンスによシ生ずる凹部の面積を小さくしてこの部分にお
ける気泡の発生を実際上問題とならないようにした多層
プリント板を提供することにある。
この目的を達成するために本発明に係る多層プリント板
は、多層プリント板を貫通するスルーホールと、主に電
源、ＧＮＤを供給するために設けられた電源、ＧＮＤＭ
ＶＣ設けられたクリアランスと、前記クリアランスの中
に設けられた前記電源、ＧＮＤＮ導層に接続されない導
体ランドとを有して構成されたものである。
は、多層プリント板を貫通するスルーホールと、主に電
源、ＧＮＤを供給するために設けられた電源、ＧＮＤＭ
ＶＣ設けられたクリアランスと、前記クリアランスの中
に設けられた前記電源、ＧＮＤＮ導層に接続されない導
体ランドとを有して構成されたものである。
以下、本発明を、図面を参照しながら、実施例について
説明する。
説明する。
第４図（ａ）は本発明の実施例に係る多層プリント板の
断面図であり、第４図（ｂ）は第４図（ａ）のＢ−Ｂ線
に沿った断面図、即ちスルーホール近傍位置の電源、Ｇ
ＮＤ層のパターン形状を示した図である。
断面図であり、第４図（ｂ）は第４図（ａ）のＢ−Ｂ線
に沿った断面図、即ちスルーホール近傍位置の電源、Ｇ
ＮＤ層のパターン形状を示した図である。
この実施例も第１図ないし第３図（ａ） 、 （ｂ）と
同様に４層プリント板の例である。信号パターン導体層
１１．３１および誘電体１２．３２をもつ一対の片面基
板１０．３０の間随、プリプレーグ４０を介して電源、
ＧＮＤ層となる両面基板２０をはさみ、かつこれらの片
面基板１０，３０どおしをス ｌルーホール１６で接続
することは前述した従来構造と同じである。両面基板２
０の誘電体２３にクリアランス１７の部分を除いて電源
導体層２１゜ＧＮＤ導体層２２が形成され、またクリア
ランス１７の中には前記導体層２１．２２と接続しない
ように該導体層２１．２２に対して若干隙間をもたせて
導体ランド２４が設けられている。図からも明らかなよ
うに導体ランド２４を設けることにより、クリアランス
による凹部の面積は前述の隙間だけの面積となり、従来
のものに比してその面積がかなり小さく、したがってプ
リプレーグ４０をはさんで片面基板１０１両面基板２０
および片面基板３０を積層するときに発生する気泡は極
少となり、実際上問題となるような気泡は生じない。
同様に４層プリント板の例である。信号パターン導体層
１１．３１および誘電体１２．３２をもつ一対の片面基
板１０．３０の間随、プリプレーグ４０を介して電源、
ＧＮＤ層となる両面基板２０をはさみ、かつこれらの片
面基板１０，３０どおしをス ｌルーホール１６で接続
することは前述した従来構造と同じである。両面基板２
０の誘電体２３にクリアランス１７の部分を除いて電源
導体層２１゜ＧＮＤ導体層２２が形成され、またクリア
ランス１７の中には前記導体層２１．２２と接続しない
ように該導体層２１．２２に対して若干隙間をもたせて
導体ランド２４が設けられている。図からも明らかなよ
うに導体ランド２４を設けることにより、クリアランス
による凹部の面積は前述の隙間だけの面積となり、従来
のものに比してその面積がかなり小さく、したがってプ
リプレーグ４０をはさんで片面基板１０１両面基板２０
および片面基板３０を積層するときに発生する気泡は極
少となり、実際上問題となるような気泡は生じない。
なお、上述の実施例では４層基板を例にとって述べたが
、これ以外の多層プリント板に対しても同様の導体ラン
ドを設けて前記凹部の面積を小さく゛し、実質上気泡を
生じないようにすることができる。
、これ以外の多層プリント板に対しても同様の導体ラン
ドを設けて前記凹部の面積を小さく゛し、実質上気泡を
生じないようにすることができる。
第１図は従来の代表的な多層プリント板の断面図、第２
図は第１図に示す従来例の導体層のみをとシ出して立体
的に示した概略図、第３図（ａ）は従来の多層プリント
板のスルーホール近傍部分を示［７た断面図、第３図（
ｂ）は第３図（ａ）のＡ−Ａ線に沿った断面図、第４図
（ａ）は本発明の実施例に係る多層プリント板のスルー
ホール近傍部分を示した断面図、第４図（ｂ）は第４図
（ａ）のＢ−Ｂ線に沿った断面図である。 １０．３０・・・片面基板、 １１．３１・・・信号パターン導体層、１２．２３．３
２・・・誘電体、 １６・・・スルーホール、 １７・・・クリアランス、
２０・・・両面基板、 ２１・・・電源供給用導体層、 ２２・・・ＧＮＤ供給用導体層、 ２４・・・導体ランド。 代理人 弁理士 染用利吉 第１図 第２図 Ｉコ １６ 第３図（０） 第３図（ｂ） 第４図（０） 第４図（ｂ）
図は第１図に示す従来例の導体層のみをとシ出して立体
的に示した概略図、第３図（ａ）は従来の多層プリント
板のスルーホール近傍部分を示［７た断面図、第３図（
ｂ）は第３図（ａ）のＡ−Ａ線に沿った断面図、第４図
（ａ）は本発明の実施例に係る多層プリント板のスルー
ホール近傍部分を示した断面図、第４図（ｂ）は第４図
（ａ）のＢ−Ｂ線に沿った断面図である。 １０．３０・・・片面基板、 １１．３１・・・信号パターン導体層、１２．２３．３
２・・・誘電体、 １６・・・スルーホール、 １７・・・クリアランス、
２０・・・両面基板、 ２１・・・電源供給用導体層、 ２２・・・ＧＮＤ供給用導体層、 ２４・・・導体ランド。 代理人 弁理士 染用利吉 第１図 第２図 Ｉコ １６ 第３図（０） 第３図（ｂ） 第４図（０） 第４図（ｂ）
Claims (1)
- 主に電源、ＧＮＤを供給するための電源、ＧＮＤ層を内
層に有する多層プリント板において、前記多層プリント
板を貫通するスルーホールと、前記電源、ＧＮＤ層の導
体部分と前記スルーホールとの接続をさけるための、前
記電源、ＧＮＤ層に設けられた導体除去部分（以下クリ
アランスという）と、前記クリアランスの中に設けられ
かつ前記電源、ＧＮＤ層の導体部分に接続されない導体
ランドとを有することを特徴とする多層プリント板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11196184A JPS60254794A (ja) | 1984-05-31 | 1984-05-31 | 多層プリント板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11196184A JPS60254794A (ja) | 1984-05-31 | 1984-05-31 | 多層プリント板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254794A true JPS60254794A (ja) | 1985-12-16 |
Family
ID=14574482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11196184A Pending JPS60254794A (ja) | 1984-05-31 | 1984-05-31 | 多層プリント板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254794A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0358497A (ja) * | 1989-07-26 | 1991-03-13 | Fujitsu Ltd | 多層プリント配線板の製造方法 |
-
1984
- 1984-05-31 JP JP11196184A patent/JPS60254794A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0358497A (ja) * | 1989-07-26 | 1991-03-13 | Fujitsu Ltd | 多層プリント配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5038252A (en) | Printed circuit boards with improved electrical current control | |
| JPH023631Y2 (ja) | ||
| JPS63211692A (ja) | 両面配線基板 | |
| US4884170A (en) | Multilayer printed circuit board and method of producing the same | |
| JPS60254794A (ja) | 多層プリント板 | |
| JPH04340795A (ja) | プリント配線板 | |
| JPH09162516A (ja) | プリント配線板 | |
| JPH11261236A (ja) | 多層プリント配線板およびその製造方法 | |
| JPH05160540A (ja) | 回路基板ユニット | |
| JP2003060324A (ja) | プリント配線板 | |
| JPS62186595A (ja) | 多層印刷配線板の製造方法 | |
| JPH03178193A (ja) | 多層プリント基板 | |
| JP2000123893A (ja) | ライトアングルコネクタ | |
| JPH02295183A (ja) | プリント配線板 | |
| JPH0534139Y2 (ja) | ||
| JPH06196832A (ja) | スルホール付き絶縁基板 | |
| KR20000041280A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JPH0143877Y2 (ja) | ||
| JPS634694A (ja) | 多層プリント基板 | |
| JPS6218075Y2 (ja) | ||
| JP3212933B2 (ja) | 複合回路基板 | |
| JPH05259592A (ja) | プリント配線基板 | |
| JPS61156898A (ja) | 多層印刷配線板 | |
| JPS6362396A (ja) | スル−ホ−ルを有した基板構造 | |
| JPH02271653A (ja) | 半導体搭載用基板の製造方法 |