JP3212933B2 - 複合回路基板 - Google Patents
複合回路基板Info
- Publication number
- JP3212933B2 JP3212933B2 JP33592097A JP33592097A JP3212933B2 JP 3212933 B2 JP3212933 B2 JP 3212933B2 JP 33592097 A JP33592097 A JP 33592097A JP 33592097 A JP33592097 A JP 33592097A JP 3212933 B2 JP3212933 B2 JP 3212933B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- pattern
- thick
- circuit board
- composite circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁基板の両面又
は片面に小電流用の薄肉導体パターンを有し、前記絶縁
基板の内部に１層以上の大電流用の厚肉導体パターンを
有する複合回路基板に関するものである。
は片面に小電流用の薄肉導体パターンを有し、前記絶縁
基板の内部に１層以上の大電流用の厚肉導体パターンを
有する複合回路基板に関するものである。
【０００２】
【従来の技術】この種の複合回路基板の一つとして、絶
縁基板の表面に、１オンスの銅箔（公称銅箔厚３５μ
ｍ）又は２オンスの銅箔（公称銅箔厚７０μｍ）（いわ
ゆる汎用銅箔）を使用して主に制御信号などの小電流が
流れる薄肉導体パターンを形成し、同じ絶縁基板の内部
に、３オンスの銅箔（公称銅箔厚１０５μｍ）、５オン
スの銅箔（公称銅箔厚１７５μｍ）又は６オンスの銅箔
（公称銅箔厚２１０μｍ）を使用して、主にパワー部品
の大電流が流れる厚肉導体パターンを形成したものが実
用化されている。
縁基板の表面に、１オンスの銅箔（公称銅箔厚３５μ
ｍ）又は２オンスの銅箔（公称銅箔厚７０μｍ）（いわ
ゆる汎用銅箔）を使用して主に制御信号などの小電流が
流れる薄肉導体パターンを形成し、同じ絶縁基板の内部
に、３オンスの銅箔（公称銅箔厚１０５μｍ）、５オン
スの銅箔（公称銅箔厚１７５μｍ）又は６オンスの銅箔
（公称銅箔厚２１０μｍ）を使用して、主にパワー部品
の大電流が流れる厚肉導体パターンを形成したものが実
用化されている。
【０００３】このような複合回路基板の製造工程を、一
般的な４層基板で説明すると概略次のとおりである。ま
ず厚さ１０５μｍ以上の厚肉銅箔を用いた両面銅張り積
層板を用意し、両面の銅箔を所望のパターンにドライフ
ィルム等でマスクした後、塩化第二銅等でエッチングし
て厚肉導体パターンを形成する。次にその両面にプリプ
レグと厚さ７０μｍ以下の薄肉銅箔を積層し、熱プレス
して一体化する。その後、内層にある目印をＸ線等で検
出し、それを基準として次のような加工を行う。まずス
ルーホールを形成する位置にドリルで孔をあけ、内面に
銅めっきを施してスルーホールを形成する。次に両面の
薄肉銅箔を所望のパターンにドライフィルム等でマスク
した後、エッチングして薄肉導体パターンを形成する。
その後、ソルダーレジスト形成、シルク文字印刷を行
い、半田レベラー処理、外形加工等を行って、複合回路
基板を完成させる。
般的な４層基板で説明すると概略次のとおりである。ま
ず厚さ１０５μｍ以上の厚肉銅箔を用いた両面銅張り積
層板を用意し、両面の銅箔を所望のパターンにドライフ
ィルム等でマスクした後、塩化第二銅等でエッチングし
て厚肉導体パターンを形成する。次にその両面にプリプ
レグと厚さ７０μｍ以下の薄肉銅箔を積層し、熱プレス
して一体化する。その後、内層にある目印をＸ線等で検
出し、それを基準として次のような加工を行う。まずス
ルーホールを形成する位置にドリルで孔をあけ、内面に
銅めっきを施してスルーホールを形成する。次に両面の
薄肉銅箔を所望のパターンにドライフィルム等でマスク
した後、エッチングして薄肉導体パターンを形成する。
その後、ソルダーレジスト形成、シルク文字印刷を行
い、半田レベラー処理、外形加工等を行って、複合回路
基板を完成させる。
【０００４】このような複合回路基板の場合、厚肉導体
パターンを形成した内層基板の両面にプリプレグを介し
て薄肉銅箔を積層一体化したときに、厚肉導体パターン
の厚さによる段差のために、薄肉銅箔の表面に僅かでは
あるが凹凸が現れる。
パターンを形成した内層基板の両面にプリプレグを介し
て薄肉銅箔を積層一体化したときに、厚肉導体パターン
の厚さによる段差のために、薄肉銅箔の表面に僅かでは
あるが凹凸が現れる。
【０００５】複合回路基板は従来、ファクトリィオート
メーション機器や大型電源等に使用されていたが、この
種の回路基板に実装される部品のほとんどはリード部品
（リードをスルーホールに挿入して実装する部品）であ
り、かつ信号線の密度もピン間１本（２．５４ｍｍのリ
ードピッチ間に信号線が１本通る密度）と低いため、内
層の厚肉導体パターンにより薄肉銅箔の表面に若干の凹
凸が現れても、エッチング時のドライフィルムの密着性
等に及ぼす影響が小さいことから、問題にはならなかっ
た。
メーション機器や大型電源等に使用されていたが、この
種の回路基板に実装される部品のほとんどはリード部品
（リードをスルーホールに挿入して実装する部品）であ
り、かつ信号線の密度もピン間１本（２．５４ｍｍのリ
ードピッチ間に信号線が１本通る密度）と低いため、内
層の厚肉導体パターンにより薄肉銅箔の表面に若干の凹
凸が現れても、エッチング時のドライフィルムの密着性
等に及ぼす影響が小さいことから、問題にはならなかっ
た。
【０００６】
【発明が解決しようとする課題】最近、自動車等では電
子制御化が著しく、大電流用の厚肉導体パターンを含む
複合回路基板に表面実装部品を実装するケースが出てき
ており、ＣＰＵ等を実装する例も出てきている。表面実
装部品を実装する基板では、配線パターンも細線化さ
れ、ピン間２本又は３本程度の配線密度が要求される。
このため従来構造の複合回路基板に表面実装部品を実装
する場合、前述のように内層の厚肉導体パターンにより
表面の薄肉銅箔に凹凸が現れると、次のような問題が生
じる。
子制御化が著しく、大電流用の厚肉導体パターンを含む
複合回路基板に表面実装部品を実装するケースが出てき
ており、ＣＰＵ等を実装する例も出てきている。表面実
装部品を実装する基板では、配線パターンも細線化さ
れ、ピン間２本又は３本程度の配線密度が要求される。
このため従来構造の複合回路基板に表面実装部品を実装
する場合、前述のように内層の厚肉導体パターンにより
表面の薄肉銅箔に凹凸が現れると、次のような問題が生
じる。
【０００７】第一は、基板表面の薄肉銅箔へのドライフ
ィルムの密着性と、ドライフィルムと露光用フィルムの
密着性である。基板表面の薄肉銅箔に凹凸があると、ド
ライフィルムを張り付ける前のバフ研磨時に凹部が研磨
されず、残留した汚れによりドライフィルムの密着性が
低下し、エッチング時にドライフィルムが剥離して、余
分な部分までエッチングされてしまうという問題があ
る。またドライフィルム表面の凹凸に露光用フィルムが
追従できず、露光用フィルムとドライフィルムとの密着
性がわるくなると、露光光が拡がり、所定のパターン幅
が得られなくなるという問題もある。
ィルムの密着性と、ドライフィルムと露光用フィルムの
密着性である。基板表面の薄肉銅箔に凹凸があると、ド
ライフィルムを張り付ける前のバフ研磨時に凹部が研磨
されず、残留した汚れによりドライフィルムの密着性が
低下し、エッチング時にドライフィルムが剥離して、余
分な部分までエッチングされてしまうという問題があ
る。またドライフィルム表面の凹凸に露光用フィルムが
追従できず、露光用フィルムとドライフィルムとの密着
性がわるくなると、露光光が拡がり、所定のパターン幅
が得られなくなるという問題もある。
【０００８】第二は、表面実装部品を実装する際のクリ
ーム半田の印刷性である。これは一般的な表面実装部品
では問題とならないが、小型又は細かいパッドを必要と
する部品の場合、メタルマスクに充填されたクリーム半
田が、基板パッド部との密着面積が減ることにより、メ
タルマスクから排出されず、その結果として半田付け不
良を引き起こすという問題がある。またメタルマスクか
ら排出された場合は、メタルマスクの厚さ以上の余分な
クリーム半田が塗布されている可能性があり、半田塗布
量の管理がむずかしい。また最悪の場合、凹凸の段差に
より、表面実装部品の一部の電極がパッドから浮いてし
まい、半田付け不良を起こすこともあり得る。
ーム半田の印刷性である。これは一般的な表面実装部品
では問題とならないが、小型又は細かいパッドを必要と
する部品の場合、メタルマスクに充填されたクリーム半
田が、基板パッド部との密着面積が減ることにより、メ
タルマスクから排出されず、その結果として半田付け不
良を引き起こすという問題がある。またメタルマスクか
ら排出された場合は、メタルマスクの厚さ以上の余分な
クリーム半田が塗布されている可能性があり、半田塗布
量の管理がむずかしい。また最悪の場合、凹凸の段差に
より、表面実装部品の一部の電極がパッドから浮いてし
まい、半田付け不良を起こすこともあり得る。
【０００９】図７は従来の複合回路基板に表面実装部品
を実装した場合の問題点を示したものである。複合回路
基板１は、絶縁基板３、内層の厚肉導体パターン５Ａ、
５Ｂ、表面の薄肉導体パターン７Ａ、７Ｂ、スルーホー
ル９などから構成されている。表面実装部品１１は、そ
の電極１３を半田１５により薄肉導体パターン７Ａのパ
ッド部７Ａp に接合されている。図示のように内層の厚
肉導体パターン５Ａの影響により、表面の薄肉導体パタ
ーン７Ａのパッド部７Ａp に凹凸ができると、表面実装
部品１１の電極１３がパッド部７Ａp から浮いてしまう
部分が発生するので、半田付け不良が生じやすい。
を実装した場合の問題点を示したものである。複合回路
基板１は、絶縁基板３、内層の厚肉導体パターン５Ａ、
５Ｂ、表面の薄肉導体パターン７Ａ、７Ｂ、スルーホー
ル９などから構成されている。表面実装部品１１は、そ
の電極１３を半田１５により薄肉導体パターン７Ａのパ
ッド部７Ａp に接合されている。図示のように内層の厚
肉導体パターン５Ａの影響により、表面の薄肉導体パタ
ーン７Ａのパッド部７Ａp に凹凸ができると、表面実装
部品１１の電極１３がパッド部７Ａp から浮いてしまう
部分が発生するので、半田付け不良が生じやすい。
【００１０】第三は、表面実装部品への機械的ストレス
の問題である。一つの表面実装部品を搭載する一群のパ
ッドの一部に段差が生じた場合、各電極とパッドの距
離、その間に形成される半田の厚さが異なるため、熱や
反り等による機械的なストレスが部品に印加された場
合、各電極に均等に力がかからず、機械的強度の弱いと
ころにストレスが集中して、一部が破損するおそれがあ
る。
の問題である。一つの表面実装部品を搭載する一群のパ
ッドの一部に段差が生じた場合、各電極とパッドの距
離、その間に形成される半田の厚さが異なるため、熱や
反り等による機械的なストレスが部品に印加された場
合、各電極に均等に力がかからず、機械的強度の弱いと
ころにストレスが集中して、一部が破損するおそれがあ
る。
【００１１】本発明の目的は、上記のような厚肉導体パ
ターンを含む複合回路基板において、薄肉導体パターン
の一部に表面実装部品を搭載するパッド群を正確に形成
でき、表面実装部品を安定して実装することができるよ
うにすることにある。
ターンを含む複合回路基板において、薄肉導体パターン
の一部に表面実装部品を搭載するパッド群を正確に形成
でき、表面実装部品を安定して実装することができるよ
うにすることにある。
【００１２】
【課題を解決するための手段】この目的を達成するため
本発明は、絶縁基板の両面又は片面に薄肉導体パターン
を有し、前記絶縁基板の内部に１層以上の厚肉導体パタ
ーンを有する複合回路基板において、前記薄肉導体パタ
ーンが一部に表面実装部品を実装するためのパッド群を
有しており、このパッド群を有する薄肉導体パターンに
最も近い厚肉導体パターンと同じ層には、前記パッド群
に相当する領域に、厚肉導体パターンと同じ厚さで異な
る材料の板よりなるベタパターン、又は厚肉導体パター
ンの一部とそれと同じ厚さで異なる材料の板よりなる補
完パターンとで構成されるベタパターンが設けられてい
ることを特徴とするものである。
本発明は、絶縁基板の両面又は片面に薄肉導体パターン
を有し、前記絶縁基板の内部に１層以上の厚肉導体パタ
ーンを有する複合回路基板において、前記薄肉導体パタ
ーンが一部に表面実装部品を実装するためのパッド群を
有しており、このパッド群を有する薄肉導体パターンに
最も近い厚肉導体パターンと同じ層には、前記パッド群
に相当する領域に、厚肉導体パターンと同じ厚さで異な
る材料の板よりなるベタパターン、又は厚肉導体パター
ンの一部とそれと同じ厚さで異なる材料の板よりなる補
完パターンとで構成されるベタパターンが設けられてい
ることを特徴とするものである。
【００１３】このようにすると、内層に厚肉導体パター
ンがあっても、少なくとも表面実装部品のパッド群を形
成する領域はベタパターンによって平坦に保たれるた
め、パッドを正確に形成することができ、したがって表
面実装部品を安定して実装することが可能となる。
ンがあっても、少なくとも表面実装部品のパッド群を形
成する領域はベタパターンによって平坦に保たれるた
め、パッドを正確に形成することができ、したがって表
面実装部品を安定して実装することが可能となる。
【００１４】
【００１５】また本発明の複合回路基板は、薄肉導体パ
ターンが厚さ６５μｍ以下の銅箔からなり、厚肉導体パ
ターンが厚さ１０５μｍ以上の銅箔からなるものである
ことが好ましい。
ターンが厚さ６５μｍ以下の銅箔からなり、厚肉導体パ
ターンが厚さ１０５μｍ以上の銅箔からなるものである
ことが好ましい。
【００１６】
図１及び図２は本発明の参考例を示す。この複合回路基
板１は、図２に示すように、絶縁基板３の内部に２層の
厚肉導体パターン５Ａ、５Ｂを有し、絶縁基板３の両面
に薄肉導体パターン７Ａ、７Ｂを有し、所要箇所にスル
ーホール９が形成されているものである。厚肉導体パタ
ーン５Ａ、５Ｂは例えば厚さ２１０μｍの銅箔を所望の
パターンにエッチングすることにより形成され、薄肉導
体パターン７Ａ、７Ｂは例えば厚さ３５μｍの銅箔を所
望のパターンにエッチングすることにより形成されてい
る。
板１は、図２に示すように、絶縁基板３の内部に２層の
厚肉導体パターン５Ａ、５Ｂを有し、絶縁基板３の両面
に薄肉導体パターン７Ａ、７Ｂを有し、所要箇所にスル
ーホール９が形成されているものである。厚肉導体パタ
ーン５Ａ、５Ｂは例えば厚さ２１０μｍの銅箔を所望の
パターンにエッチングすることにより形成され、薄肉導
体パターン７Ａ、７Ｂは例えば厚さ３５μｍの銅箔を所
望のパターンにエッチングすることにより形成されてい
る。
【００１７】両面の薄肉導体パターン７Ａ、７Ｂのうち
上面側の薄肉導体パターン７Ａは、その一部に表面実装
部品を実装するためのパッド７Ａp を有している。この
パッド７Ａp は平面的に見ると図１（Ａ）のように、そ
の幅方向に隣り合うように並べられた列が２列設けられ
ていて、パッド群７Ａpgを構成している。
上面側の薄肉導体パターン７Ａは、その一部に表面実装
部品を実装するためのパッド７Ａp を有している。この
パッド７Ａp は平面的に見ると図１（Ａ）のように、そ
の幅方向に隣り合うように並べられた列が２列設けられ
ていて、パッド群７Ａpgを構成している。
【００１８】一方、パッド群７Ａpgを有する薄肉導体パ
ターン７Ａに最も近い層の厚肉導体パターン５Ａは、図
１（Ｂ）に示すように、前記パッド群７Ａpgに相当する
領域に、同じ厚肉銅箔からなるベタパターン５Ａb を有
している。このベタパターン５Ａb はパッド群７Ａpgの
外形より若干大きく形成すると共に、グランドパターン
のような安定した電位を有するパターンに接続しておく
ことが、ノイズの影響をなくす上で好ましい。
ターン７Ａに最も近い層の厚肉導体パターン５Ａは、図
１（Ｂ）に示すように、前記パッド群７Ａpgに相当する
領域に、同じ厚肉銅箔からなるベタパターン５Ａb を有
している。このベタパターン５Ａb はパッド群７Ａpgの
外形より若干大きく形成すると共に、グランドパターン
のような安定した電位を有するパターンに接続しておく
ことが、ノイズの影響をなくす上で好ましい。
【００１９】このような構成にすると、薄肉導体パター
ン７Ａを、ドライフィルム張り付け、露光、エッチング
等の工程で形成する場合に、表面の薄肉銅箔に内層の厚
肉導体パターン５Ａによる凹凸があっても、少なくとも
パッド群７Ａpgの領域はベタパターン５Ａb によって平
坦に保たれるため、露光、エッチングが正確に行われ、
寸法精度の高い平坦なパッド群７Ａpgを形成することが
できる。またこのため表面実装部品を実装する際にクリ
ーム半田の塗布量が均一になり、表面実装部品の電極と
各パッドとの位置関係が均一になることから、均一な半
田付け状態が得られ、ストレス集中の少ない安定した
（信頼性の高い）部品実装状態を得ることができる。
ン７Ａを、ドライフィルム張り付け、露光、エッチング
等の工程で形成する場合に、表面の薄肉銅箔に内層の厚
肉導体パターン５Ａによる凹凸があっても、少なくとも
パッド群７Ａpgの領域はベタパターン５Ａb によって平
坦に保たれるため、露光、エッチングが正確に行われ、
寸法精度の高い平坦なパッド群７Ａpgを形成することが
できる。またこのため表面実装部品を実装する際にクリ
ーム半田の塗布量が均一になり、表面実装部品の電極と
各パッドとの位置関係が均一になることから、均一な半
田付け状態が得られ、ストレス集中の少ない安定した
（信頼性の高い）部品実装状態を得ることができる。
【００２０】〔参考例２〕 図３は本発明の他の参考例を示す。図３では図１（Ｂ）
に相当する部分だけを示すが、その他の構成は参考例１
と同じである。この参考例も、パッド群７Ａpgを有する
薄肉導体パターン７Ａ（図１（Ａ）参照）に最も近い層
の厚肉導体パターン５Ａの、前記パッド群７Ａpgに相当
する領域に、同じ厚肉銅箔からなるベタパターン５Ａb
を形成するのであるが、このベタパターン５Ａb は、パ
ッド群７Ａpgに相当する領域のうちパッド７Ａp が並ん
でいる領域にのみ形成し、パッドのない中間領域は形成
を省略した形である。このような構造でも参考例１と同
じ効果を得ることができる。
に相当する部分だけを示すが、その他の構成は参考例１
と同じである。この参考例も、パッド群７Ａpgを有する
薄肉導体パターン７Ａ（図１（Ａ）参照）に最も近い層
の厚肉導体パターン５Ａの、前記パッド群７Ａpgに相当
する領域に、同じ厚肉銅箔からなるベタパターン５Ａb
を形成するのであるが、このベタパターン５Ａb は、パ
ッド群７Ａpgに相当する領域のうちパッド７Ａp が並ん
でいる領域にのみ形成し、パッドのない中間領域は形成
を省略した形である。このような構造でも参考例１と同
じ効果を得ることができる。
【００２１】〔実施形態１〕 図４は本発明の一実施形態を示す。図４では図１（Ｂ）
に相当する部分だけを示すが、その他の構成は参考例１
と同じである。この実施形態は、パッド群７Ａpgを有す
る薄肉導体パターン７Ａ（図１（Ａ）参照）に最も近い
層の厚肉導体パターン５Ａの、前記パッド群７Ａpgに相
当する領域に、厚肉導体パターン５Ａと同じ厚さで異な
る材料（セラミック板又はプラスチック板等）のベタパ
ターン６Ａb を形成したものである。このような構造で
も参考例１と同じ効果を得ることができる。ベタパター
ン６Ａb は、製造過程で、厚肉導体パターン５Ａを形成
した後、外層絶縁基板用のプリプレグを積層する前に、
内層の絶縁基板３にセラミック板又はプラスチック板等
からなるベタパターン６Ａb を張り付けることにより形
成する。
に相当する部分だけを示すが、その他の構成は参考例１
と同じである。この実施形態は、パッド群７Ａpgを有す
る薄肉導体パターン７Ａ（図１（Ａ）参照）に最も近い
層の厚肉導体パターン５Ａの、前記パッド群７Ａpgに相
当する領域に、厚肉導体パターン５Ａと同じ厚さで異な
る材料（セラミック板又はプラスチック板等）のベタパ
ターン６Ａb を形成したものである。このような構造で
も参考例１と同じ効果を得ることができる。ベタパター
ン６Ａb は、製造過程で、厚肉導体パターン５Ａを形成
した後、外層絶縁基板用のプリプレグを積層する前に、
内層の絶縁基板３にセラミック板又はプラスチック板等
からなるベタパターン６Ａb を張り付けることにより形
成する。
【００２２】〔実施形態２〕 図５は本発明の他の実施形態を示す。図５では図１
（Ｂ）に相当する部分だけを示すが、その他の構成は参
考例１と同じである。この実施形態は、パッド群７Ａpg
を有する薄肉導体パターン７Ａ（図１（Ａ）参照）に最
も近い層の厚肉導体パターン５Ａの、前記パッド群７Ａ
pgに相当する領域に、厚肉導体パターン５Ａの一部とそ
れと同じ厚さで異なる材料（セラミック板又はプラスチ
ック板等）の補完パターン６h とで構成されるベタパタ
ーン６Ａb を形成したものである。このような構造でも
参考例１と同じ効果を得ることができる。ベタパターン
６Ａbは、製造過程で、厚肉導体パターン５Ａを形成し
た後、外層絶縁基板用のプリプレグを積層する前に、内
層の絶縁基板３にセラミック板又はプラスチック板等か
らなる補完パターン６h を張り付けることにより形成す
る。
（Ｂ）に相当する部分だけを示すが、その他の構成は参
考例１と同じである。この実施形態は、パッド群７Ａpg
を有する薄肉導体パターン７Ａ（図１（Ａ）参照）に最
も近い層の厚肉導体パターン５Ａの、前記パッド群７Ａ
pgに相当する領域に、厚肉導体パターン５Ａの一部とそ
れと同じ厚さで異なる材料（セラミック板又はプラスチ
ック板等）の補完パターン６h とで構成されるベタパタ
ーン６Ａb を形成したものである。このような構造でも
参考例１と同じ効果を得ることができる。ベタパターン
６Ａbは、製造過程で、厚肉導体パターン５Ａを形成し
た後、外層絶縁基板用のプリプレグを積層する前に、内
層の絶縁基板３にセラミック板又はプラスチック板等か
らなる補完パターン６h を張り付けることにより形成す
る。
【００２３】〔参考例３〕 図６は本発明のさらに他の参考例を示す。この参考例
も、パッド群７Ａpgを有する薄肉導体パターン７Ａに最
も近い層の厚肉導体パターン５Ａの、前記パッド群７Ａ
pgに相当する領域に、同じ厚肉銅箔からなるベタパター
ン５Ａb を形成したものであるが、参考例１と異なる点
は、２列のパッド７Ａp の間にランド７Ａt が設けら
れ、かつそのランド７Ａt に基板裏につながるスルーホ
ール９t が設けられていることである。このためベタパ
ターン５Ａb には、このスルーホール９t に対応する逃
げ穴２１が設けられ、これによってベタパターン５Ａb
とスルーホール９t との絶縁が保たれている。その他の
構成は参考例１と同じである。
も、パッド群７Ａpgを有する薄肉導体パターン７Ａに最
も近い層の厚肉導体パターン５Ａの、前記パッド群７Ａ
pgに相当する領域に、同じ厚肉銅箔からなるベタパター
ン５Ａb を形成したものであるが、参考例１と異なる点
は、２列のパッド７Ａp の間にランド７Ａt が設けら
れ、かつそのランド７Ａt に基板裏につながるスルーホ
ール９t が設けられていることである。このためベタパ
ターン５Ａb には、このスルーホール９t に対応する逃
げ穴２１が設けられ、これによってベタパターン５Ａb
とスルーホール９t との絶縁が保たれている。その他の
構成は参考例１と同じである。
【００２４】
【発明の効果】以上説明したように本発明によれば、絶
縁基板の表面の薄肉導体パターンの一部に表面実装部品
を実装するためのパッド群を、絶縁基板の内部の厚肉導
体パターンによる段差の影響を受けることなく、正確に
形成することができる。またこのため表面実装部品を安
定して信頼性の高い状態で実装することができる。
縁基板の表面の薄肉導体パターンの一部に表面実装部品
を実装するためのパッド群を、絶縁基板の内部の厚肉導
体パターンによる段差の影響を受けることなく、正確に
形成することができる。またこのため表面実装部品を安
定して信頼性の高い状態で実装することができる。
【図１】 本発明による複合回路基板の参考例を示す、
（Ａ）は平面図、（Ｂ）は内層の厚肉導体パターンに沿
っての水平断面図。
（Ａ）は平面図、（Ｂ）は内層の厚肉導体パターンに沿
っての水平断面図。
【図２】 図１の複合回路基板の垂直断面図。
【図３】 本発明による複合回路基板の他の参考例を示
す、内層の厚肉導体パターンに沿っての水平断面図。
す、内層の厚肉導体パターンに沿っての水平断面図。
【図４】 本発明による複合回路基板の一実施形態を示
す、内層の厚肉導体パターンに沿っての水平断面図。
す、内層の厚肉導体パターンに沿っての水平断面図。
【図５】 本発明による複合回路基板の他の実施形態を
示す、内層の厚肉導体パターンに沿っての水平断面図。
示す、内層の厚肉導体パターンに沿っての水平断面図。
【図６】 本発明による複合回路基板のさらに他の参考
例を示す、（Ａ）は平面図、（Ｂ）は内層の厚肉導体パ
ターンに沿っての水平断面図。
例を示す、（Ａ）は平面図、（Ｂ）は内層の厚肉導体パ
ターンに沿っての水平断面図。
【図７】 従来の複合回路基板の一例を示す垂直断面
図。
図。
１：複合回路基板 ３：絶縁基板 ５Ａ、５Ｂ：厚肉導体パターン ５Ａb 、６Ａb ：ベタパターン ６h ：補完パターン ７Ａ、７Ｂ：薄肉導体パターン ７Ａp ：パッド ７Ａpg：パッド群 ９：スルーホール １１：表面実装部品 １３：電極 １５：半田
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 H05K 1/18 H05K 3/22 H05K 1/02
Claims (2)
- 【請求項１】絶縁基板（３）の両面又は片面に薄肉導体
パターン（７Ａ、７Ｂ）を有し、前記絶縁基板（３）の
内部に１層以上の厚肉導体パターン（５Ａ、５Ｂ）を有
する複合回路基板において、前記薄肉導体パターン（７
Ａ、７Ｂ）がその一部に表面実装部品（１１）を実装す
るためのパッド群（７Ａpg）を有しており、このパッド
群（７Ａpg）を有する薄肉導体パターン（７Ａ）に最も
近い厚肉導体パターン（５Ａ）と同じ層には、前記パッ
ド群（７Ａpg）に相当する領域に、厚肉導体パターン
（５Ａ）と同じ厚さで異なる材料の板よりなるベタパタ
ーン（６Ａb ）、又は厚肉導体パターン（５Ａ）の一部
とそれと同じ厚さで異なる材料の板よりなる補完パター
ン（６h ）とで構成されるベタパターン（６Ａb ）が設
けられていることを特徴とする複合回路基板。 - 【請求項２】薄肉導体パターン（７Ａ、７Ｂ）が厚さ６
５μｍ以下の銅箔からなり、厚肉導体パターン（５Ａ、
５Ｂ）が厚さ１０５μｍ以上の銅箔からなる請求項１記
載の複合回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33592097A JP3212933B2 (ja) | 1997-12-05 | 1997-12-05 | 複合回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33592097A JP3212933B2 (ja) | 1997-12-05 | 1997-12-05 | 複合回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177243A JPH11177243A (ja) | 1999-07-02 |
| JP3212933B2 true JP3212933B2 (ja) | 2001-09-25 |
Family
ID=18293848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33592097A Expired - Fee Related JP3212933B2 (ja) | 1997-12-05 | 1997-12-05 | 複合回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3212933B2 (ja) |
-
1997
- 1997-12-05 JP JP33592097A patent/JP3212933B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11177243A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7491896B2 (en) | Information handling system utilizing circuitized substrate with split conductive layer | |
| US20040124003A1 (en) | Double-sided printed circuit board without via holes and method of fabricating the same | |
| US6734369B1 (en) | Surface laminar circuit board having pad disposed within a through hole | |
| JP3212933B2 (ja) | 複合回路基板 | |
| JPS63114299A (ja) | プリント配線板 | |
| JP3155565B2 (ja) | プリント配線板の製造方法 | |
| JPH1032371A (ja) | 複合回路基板およびその製造方法 | |
| JPH10261854A (ja) | プリント配線板及びその製造方法 | |
| JPH057072A (ja) | プリント配線板 | |
| JP2002111231A (ja) | 多層プリント配線板 | |
| JP2004327605A (ja) | プリント基板の接続構造 | |
| JP3049972B2 (ja) | 多層配線板 | |
| EP0572232A2 (en) | A multilayer printed circuit board and method for manufacturing same | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JP2003060324A (ja) | プリント配線板 | |
| JP2002026519A (ja) | プリント回路基板及びその製造方法 | |
| JP2950234B2 (ja) | 多層プリント配線板 | |
| JP3048450B2 (ja) | 可撓性両面回路配線基板の製造法 | |
| JPH045280B2 (ja) | ||
| JPH04313296A (ja) | プリント配線板 | |
| JPH03229488A (ja) | プリント配線基板の製造方法 | |
| JPH0143877Y2 (ja) | ||
| KR20010019763A (ko) | 인쇄회로기판 | |
| JPH01194500A (ja) | 多層配線基板 | |
| JPH03255691A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |