JP2002111231A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JP2002111231A
JP2002111231A JP2000303235A JP2000303235A JP2002111231A JP 2002111231 A JP2002111231 A JP 2002111231A JP 2000303235 A JP2000303235 A JP 2000303235A JP 2000303235 A JP2000303235 A JP 2000303235A JP 2002111231 A JP2002111231 A JP 2002111231A
Authority
JP
Japan
Prior art keywords
layer
wiring
wiring board
pattern
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000303235A
Other languages
English (en)
Inventor
Jun Kawana
潤 川名
Takashi Nakamura
高士 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2000303235A priority Critical patent/JP2002111231A/ja
Publication of JP2002111231A publication Critical patent/JP2002111231A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】配線層に広い面積のベタパターンが形成された
場合においても、絶縁層やソルダーレジスト層と配線層
との間に剥離が生じにくく、信頼性に優れる多層プリン
ト配線板を提供すること。 【解決手段】ビルドアップ法を用いて、最上層の配線層
を被覆保護するソルダーレジスト層が形成され、配線層
に面積が1cm2 以上のベタパターン10が形成され
ている多層プリント配線板において、ベタパターンに面
積1cm2 当たり直径50μm以上の円の導体除去部
13を1個以上有すること。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ソルダーレジスト
層及び絶縁層と配線層との間に剥離が生じ難く、従って
信頼性に優れる多層プリント配線板に関する。
【0002】
【従来の技術】近年、パーソナルコンピューター等に代
表されるように、電子機器に小型化、薄型化が求められ
ている。そのため、内部のプリント配線板にも、小型
化、薄型化が求められ、それを実現するために、配線パ
ターンの幅は細く、間隙は小さく、配線層の多層化、配
線層間を接続するバイアの小径化という、いわゆる高密
度配線が求められている。
【0003】高密度配線を施したプリント配線板として
は、ビルドアップ法を用いて高密度配線を形成したプリ
ント配線板が知られている。この方法は絶縁性基板上に
配線パターンを形成し、この配線パターン上に絶縁層を
形成し、この絶縁層上にさらに配線パターンを形成し、
さらに絶縁層を形成するという工程を繰り返すことによ
り、絶縁性基板の片面上に積層して多層のプリント配線
板を形成するというものである。
【0004】この方法の利点としては、積層プレスが不
要であること、スルーホールによる配線障害がないので
配線密度が向上することなどが挙げられている。このプ
リント配線板は、リードフレーム上に半導体チップを搭
載し、樹脂封止して得られるICパッケージや、抵抗部
品、コンデンサ部品等の電子部品を搭載する基板として
の用いられ方ばかりでなく、単数、もしくは複数の半導
体チップを直接搭載し、ボール・グリッド・アレー(B
GA)やピン・グリッド・アレー(PGA)等の形態
で、一つの機能単位のモジュールとして基板に搭載され
るモジュール用の基板としても用いられている。これら
のモジュールはマルチチップモジュール(MCM)、シ
ングルチップモジュール(SCM)とも呼ばれている。
【0005】ビルドアップ法を用いたプリント配線板の
製造方法の例を、図3に従って説明する。まず図3
(a)のように、ガラスエポキシ基板等のリジッドな材
料からなる絶縁基板(51)上に配線パターン(52)
を形成する。この場合、両面銅張ガラスエポキシ基板を
用いて、エッチングにより配線パターンを形成するとい
う方法が簡易でよい。続いて、図3(b)のように、感
光性エポキシ樹脂を塗布し、絶縁層(53)を形成し、
バイアホールを形成する部分(54)の感光性エポキシ
樹脂を露光、現像して取り除く。このように露光、現像
工程でバイアホールを形成することにより、微細なバイ
アホールを得ることができる。
【0006】絶縁層の形成にあたってはシート状の樹脂
を貼着するという方法が均一な厚さで簡易に絶縁層を形
成できるという点からみて好ましいが、液状の樹脂を塗
布するという方法でもよい。その場合の塗布方法として
はスクリーン印刷法、カーテンコート法やスピンコート
法が適用されている。絶縁層の材料としては他にポリイ
ミド樹脂、アクリル樹脂等が用いられる。なお、上述の
ように感光性樹脂を用い、露光、現像工程でバイアホー
ルを形成する方法ではなく、炭酸ガスレーザーや、YA
Gレーザー、エキシマレーザー等のレーザーを用いて、
絶縁層にバイアホールを形成する方法を採用してもよ
い。この場合、絶縁層の材料の絶縁性樹脂は感光性材料
である必要はない。
【0007】次に、図3(c)のように、絶縁層(5
3)上に無電解めっき、及び電解めっきによって銅箔を
形成し、バイアホール(55)を設け、形成された銅箔
をエッチングすることにより配線パターン(56)を形
成する。この際、無電解めっきは、絶縁層上に導電性を
付与し、電解めっきが可能となるようにするために行う
ものである。なお、配線パターン形成には、サブトラク
ティブ法及びアディティブ法のいずれもが適用できる。
【0008】次に、図3(d)に示すように、絶縁層
(57)を全面に形成し、バイアホール部を形成する。
この形成の方法は、図3(b)の工程で用いた方法と同
様でよい。さらに、ドリルを用いてスルーホール用の貫
通孔(58)を形成する。そして、図3(c)と同様の
工程でめっきを行い、バイア(59)及びスルーホール
(60)を形成する(図3(e))。この場合、スルー
ホール(60)は配線パターンの高密度形成の障害とな
らないように、なるべく孔径が小さいほうが好ましい。
【0009】続いて、エッチングにより配線パターン
(61)を形成する。この際に表層配線層を形成した側
と反対の面の銅箔も同時にエッチングして、電源層のパ
ターン(62)とする。そして、配線パターン(6
1)、電源層のパターン(62)を保護するソルダーレ
ジスト層(63)を設けて、プリント配線板が完成する
(図3(f))。
【0010】ところで、一般にプリント配線板では、半
導体チップ等の電子部品に電源供給を行うために、電源
層および接地層が形成されている。電源層および接地層
には、配線層をそれぞれ一層づつ割り当てることが望ま
しいが、高密度化の要求が厳しいことから、その他の信
号のための配線を同一層の配線層に混在させることがお
こなわれている。しかし、一層づつ割り当てないまで
も、電源、接地の電位を安定させることが求められてい
ることから、配線層の導体は広い面積で形成した、いわ
ゆるベタパターンとすることが望ましい。
【0011】ところが、ベタパターンは配線層のパター
ンに層厚の差や、抜けた部分のない一様な配線層のパタ
ーンであるが、ベタパターンを設けた際には、その面積
が1cm2 以上となるとリフロー時に絶縁層やソルダ
ーレジスト層との間に剥離が生じやすくなる。これは、
配線層の導体は銅で形成されているために、絶縁層やソ
ルダーレジスト層との間に熱膨張係数の差異に起因する
応力が発生するためであり、また、製造時に水洗工程と
乾燥工程を経るが、絶縁層やソルダーレジスト層が吸収
した水分や、絶縁層やソルダーレジスト層自体の水分や
溶剤分が、ベタパターンが存在するために除去されず、
絶縁層あるいはソルダーレジスト層とベタパターンの間
に蓄積されるためであると推定されている。このような
剥離が生ずると、その付近の配線が切断されたり、絶縁
層やソルダーレジスト層が絶縁不良となり、電気的短絡
の原因となったりするという問題があった。
【0012】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたものであり、ビルドアップ法を用いて製造
された多層プリント配線板が、その配線層に広い面積の
ベタパターンが形成された場合においても、リフロー時
に絶縁層やソルダーレジスト層と配線層との間に剥離が
生じにくく、従って信頼性に優れる多層プリント配線板
を提供することを課題とする。
【0013】
【課題を解決するための手段】本発明は、絶縁性基板上
に配線層が形成され、該配線層上に絶縁層及び配線層が
繰り返し形成された積層の最上層の配線層上に、該最上
層の配線層の少なくも一部を被覆保護するソルダーレジ
スト層が形成され、配線層の少なくとも一層に、面積が
1cm2 以上の多角形のベタパターンが形成されてい
る多層プリント配線板において、該ベタパターンに面積
1cm2 当たり直径50μm以上の円、或いはそれと
同等面積の導体除去部を1個以上有することを特徴とす
る多層プリント配線板である。
【0014】
【発明の実施の形態】本発明を実施の形態に基づいて以
下に説明する。図1は、本発明による多層プリント配線
板における配線層のベタパターンの一実施例を示す平面
図である。図1に示すように、この一実施例における配
線層のベタパターン(10)は、絶縁層(11)上に形
成された面積(a)×(b)の長方形である。ベタパタ
ーンは、長方形が基本となるが、他の信号の配線の配置
との関係で、部分的に斜めに削ったりすることが多く、
多角形の複雑な形状となることが多い。該当する配線層
としては、絶縁性基板上、或いは絶縁層上に形成された
配線層である。
【0015】配線層のベタパターン(10)は、配線層
の導体部(12)と導体除去部(13)とで構成されて
いる。本発明におけるベタパターンは、面積(a)×
(b)が1cm2 以上のベタパターンであって、ベタ
パターン(10)に面積1cm2 当たり直径50μm
以上の円、或いはそれと同等面積の導体除去部を1個以
上有することを特徴とするものである。図1において、
導体除去部(13)は2個示されているので、このベタ
パターン(10)の面積(a)×(b)は1cm2 以
上2cm2 以下のベタパターン(10)を表してい
る。
【0016】導体除去部(13)は、円に限定されず、
同等面積であればよいが、絶縁層やソルダーレジスト層
との間に発生する熱膨張係数の差異に起因する応力を分
散する観点から、円が好ましく、直径は50μm以上で
ある。大きいほうが、剥離という観点からは、絶縁層間
或いは絶縁層とソルダーレジストとの間の密着力が高ま
って、また、製造時の水分や、絶縁層やソルダーレジス
ト層自体の水分や溶剤分が絶縁層あるいはソルダーレジ
スト層とベタパターンの間に蓄積されることがなく好ま
しい。しかし、電気的な電源あるいは接地の安定性は低
下するために、あまり大きくしすぎることは好ましくな
く、略5mm以下である。
【0017】
【実施例】以下に本発明の実施例を詳細に説明する。 <実施例1>先ず、ガラスクロスにビスマレイミド−ト
リアジン樹脂が含浸された厚さ0.6mmの絶縁基板の
両面に厚さ18μmの銅箔が貼着された材料を用い、両
面の銅箔をパターニングして配線層を両面に形成した。
次に、両面の配線層上にそれぞれ、太陽インキ製造
(株)製、商品名:PSR4000を、絶縁層として仕
上がり時の膜厚が37μmとなるように塗布し、仮乾燥
後、マスクを用いて露光、現像してビア形成用の孔を形
成し、ベーキングすることにより絶縁層形成した。
【0018】次に、両面の絶縁層上に無電解めっき、つ
づけて電解めっきを施し、厚さ13μmの導体層を形成
した。この導体層上にレジストを形成し、露光、現像お
よびエッチングを施し、パターニングして配線層を形成
した。次に、配線層を形成後、さらに上述と同様の工程
で、絶縁層、配線層を繰り返し形成することにより、先
に銅箔をパターニングして形成した配線層とあわせて片
側に4層、両面あわせた配線層の層数が8層となるよう
に配線層を形成した。
【0019】続いて、外側の配線層上に、乾燥時膜厚が
20μmとなるように、絶縁材料と同じ材料、同じ工程
で、ソルダーレジスト層を形成した。そして、大きさが
40mm角となるように切断し、多層プリント配線板を
製造した。なお、上記の8層の配線層すべてに、下記の
2種のテストパターンを形成した。 テストパターン1:1cm角のベタパターン(導体除去
部なし) テストパターン2:1cm角のベタパターン内に、その
中心間距離が4mmの直径50μmの円で導体除去部9
個を碁盤目状に作成。
【0020】図2は、テストパターン2を説明する平面
図である。図2に示すように、テストパターン2(2
0)は、導体部(22)と導体除去部(23)とで構成
された正方形であり、その面積(a’)×(b’)は1
cm2 である。導体除去部(23)は、9個設けられ
ており、その間隔(c’、d’)は4mm程度のもので
ある。なお、導体除去部の形成方法は特に限定されず、
配線層のパターニング時に同時に形成すればよい。例え
ば、導体部をエッチングで除去すればよい。
【0021】この多層プリント配線板を、温度125
℃、湿度100%の環境下に120時間置き吸湿させ、
260℃でリフロー処理した。テストパターン1では、
いずれのベタパターンにおいても、絶縁層及びソルダー
レジスト層との間で剥離が生じた。しかし、テストパタ
ーン2では、いずれのベタパターンにおいても、絶縁層
及びソルダーレジスト層との間で剥離が生じなかった。
【0022】
【発明の効果】本発明は、ビルドアップ法を用いて製造
された、ソルダーレジスト層が形成され、配線層の少な
くとも一層に、面積が1cm2 以上の多角形のベタパ
ターンが形成されている多層プリント配線板において、
多角形のベタパターンに面積1cm2 当たり直径50
μm以上の円、或いはそれと同等面積の導体除去部を1
個以上有するので、配線層に広い面積のベタパターンが
形成された場合においても、リフロー時に絶縁層やソル
ダーレジスト層と配線層との間に剥離が生じにくく、従
って信頼性に優れる多層プリント配線板となる。
【図面の簡単な説明】
【図1】本発明による多層プリント配線板のベタパター
ンの一実施例を示す平面図である。
【図2】実施例1におけるテストパターン2を説明する
平面図である。
【図3】(a)〜(f)は、ビルドアップ法を用いたプ
リント配線板の製造方法の例の説明図である。
【符号の説明】
10、20……配線層のベタパターン 11、53、57……絶縁層 12、22……導体部 13、23……導体除去部 51……絶縁基板 52、61……配線パターン 54……バイアホールを形成する部分 55……バイアホール 56……配線パターン 58……スルーホール用の貫通孔 59……バイア 60……スルーホール 62……電源層のパターン a……長方形の短辺 b……長方形の長辺 a’、b’……正方形の辺 c’、d’……導体除去部の間隔
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E314 AA27 BB06 CC01 FF19 GG11 5E338 AA03 BB63 BB75 CC01 CC04 CC06 CD23 CD25 EE26 5E346 AA02 AA04 AA12 AA15 AA29 AA32 BB01 BB15 CC01 CC31 CC52 DD11 DD31 GG23 HH11

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】絶縁性基板上に配線層が形成され、該配線
    層上に絶縁層及び配線層が繰り返し形成された積層の最
    上層の配線層上に、該最上層の配線層の少なくも一部を
    被覆保護するソルダーレジスト層が形成され、配線層の
    少なくとも一層に、面積が1cm2 以上の多角形のベ
    タパターンが形成されている多層プリント配線板におい
    て、該ベタパターンに面積1cm2 当たり直径50μ
    m以上の円、或いはそれと同等面積の導体除去部を1個
    以上有することを特徴とする多層プリント配線板。
JP2000303235A 2000-10-03 2000-10-03 多層プリント配線板 Pending JP2002111231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000303235A JP2002111231A (ja) 2000-10-03 2000-10-03 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000303235A JP2002111231A (ja) 2000-10-03 2000-10-03 多層プリント配線板

Publications (1)

Publication Number Publication Date
JP2002111231A true JP2002111231A (ja) 2002-04-12

Family

ID=18784456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000303235A Pending JP2002111231A (ja) 2000-10-03 2000-10-03 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP2002111231A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150060A (ja) * 2005-11-29 2007-06-14 Toppan Printing Co Ltd 多層配線板
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2009170563A (ja) * 2008-01-15 2009-07-30 Renesas Technology Corp 半導体装置
JP2009218451A (ja) * 2008-03-11 2009-09-24 Fujitsu Microelectronics Ltd 半導体装置及び回路基板
WO2013005720A1 (ja) * 2011-07-06 2013-01-10 株式会社 豊田自動織機 回路板、および回路板の製造方法
WO2013021834A1 (ja) * 2011-08-09 2013-02-14 住友電工プリントサーキット株式会社 プリント配線集合シート、該プリント配線集合シートを用いて形成されるプリント配線板、前記プリント配線集合シートの製造方法
JP2013088343A (ja) * 2011-10-20 2013-05-13 Renesas Electronics Corp 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233938A (ja) * 1998-02-17 1999-08-27 Sharp Corp 多層印刷配線板の製造方法
JPH11251753A (ja) * 1997-12-29 1999-09-17 Ibiden Co Ltd 多層プリント配線板
JP2000101237A (ja) * 1998-09-18 2000-04-07 Fujitsu Ltd ビルドアップ基板
JP2000114722A (ja) * 1998-09-30 2000-04-21 Adtec:Kk 印刷配線装置
JP2000133941A (ja) * 1998-10-28 2000-05-12 Ibiden Co Ltd 多層ビルドアップ配線板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251753A (ja) * 1997-12-29 1999-09-17 Ibiden Co Ltd 多層プリント配線板
JPH11233938A (ja) * 1998-02-17 1999-08-27 Sharp Corp 多層印刷配線板の製造方法
JP2000101237A (ja) * 1998-09-18 2000-04-07 Fujitsu Ltd ビルドアップ基板
JP2000114722A (ja) * 1998-09-30 2000-04-21 Adtec:Kk 印刷配線装置
JP2000133941A (ja) * 1998-10-28 2000-05-12 Ibiden Co Ltd 多層ビルドアップ配線板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150060A (ja) * 2005-11-29 2007-06-14 Toppan Printing Co Ltd 多層配線板
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2009170563A (ja) * 2008-01-15 2009-07-30 Renesas Technology Corp 半導体装置
JP2009218451A (ja) * 2008-03-11 2009-09-24 Fujitsu Microelectronics Ltd 半導体装置及び回路基板
WO2013005720A1 (ja) * 2011-07-06 2013-01-10 株式会社 豊田自動織機 回路板、および回路板の製造方法
JP2013016741A (ja) * 2011-07-06 2013-01-24 Toyota Industries Corp 回路板および回路板の製造方法
CN103621190A (zh) * 2011-07-06 2014-03-05 株式会社丰田自动织机 电路板以及电路板的制造方法
KR101516531B1 (ko) 2011-07-06 2015-05-04 가부시키가이샤 도요다 지도숏키 회로판, 및 회로판의 제조 방법
WO2013021834A1 (ja) * 2011-08-09 2013-02-14 住友電工プリントサーキット株式会社 プリント配線集合シート、該プリント配線集合シートを用いて形成されるプリント配線板、前記プリント配線集合シートの製造方法
JP2013038265A (ja) * 2011-08-09 2013-02-21 Sumitomo Electric Printed Circuit Inc プリント配線集合シート、該プリント配線集合シートを用いて形成されるプリント配線板、前記プリント配線集合シートの製造方法
CN103202106A (zh) * 2011-08-09 2013-07-10 住友电工印刷电路株式会社 印刷配线集成片、使用该印刷配线集成片形成的印刷配线板及所述印刷配线集成片的制造方法
JP2013088343A (ja) * 2011-10-20 2013-05-13 Renesas Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
EP1705972A1 (en) Multilayer printed wiring board
JP2007184568A (ja) 回路基板の製造方法
US20060000636A1 (en) Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same
JP2005277389A (ja) 多層配線基板及び半導体パッケージ
JP2002111231A (ja) 多層プリント配線板
KR20110053828A (ko) 휨 발생 방지를 위한 기판의 제조방법
JP2005183466A (ja) 多層プリント配線板
JPH05343856A (ja) 多層プリント配線板およびその製造方法
JP4582272B2 (ja) 多層プリント配線板
JPH0878795A (ja) チップ状部品搭載用プリント基板およびその製造方法
JP2004140314A (ja) 多層配線板
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
JP3736046B2 (ja) 半導体装置用基板及びその製造方法
JP2002043726A (ja) プリント配線板
JP5028717B2 (ja) 半導体装置用多層配線基板の製造方法
JPH11145605A (ja) プリント配線板
JP2002296793A (ja) 露光装置及びそれを用いた多層配線板の製造方法
KR101073066B1 (ko) 단층인쇄회로기판 및 그 제조방법
JP3212933B2 (ja) 複合回路基板
JPH03178193A (ja) 多層プリント基板
JP2001111188A (ja) 回路基板及びその製造方法
JPH07273463A (ja) Ic搭載用多層プリント配線板の製造方法
JP2006287251A (ja) 配線基板およびその製造方法
JPH01217994A (ja) 印刷配線板
JP2000091754A (ja) 多層回路基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A02 Decision of refusal

Effective date: 20100601

Free format text: JAPANESE INTERMEDIATE CODE: A02