JP2001111188A - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法Info
- Publication number
- JP2001111188A JP2001111188A JP29054499A JP29054499A JP2001111188A JP 2001111188 A JP2001111188 A JP 2001111188A JP 29054499 A JP29054499 A JP 29054499A JP 29054499 A JP29054499 A JP 29054499A JP 2001111188 A JP2001111188 A JP 2001111188A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- circuit board
- plating film
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 導体パターンの微細化高密度化を図り、基板
の小型化薄型化を実現した回路基板及びその製造方法を
提供する。 【構成】 絶縁樹脂基材１上に銅箔２が積層された基板
の所要部位にスルーホール４が形成され、該スルーホー
ル４の内壁及び銅箔層２上に無電解銅めっき皮膜５が形
成され、該導体層がエッチングにより所要の導体パター
ン６に形成され、かつスルーホール４内に導電ペースト
７が充填されてなる。
の小型化薄型化を実現した回路基板及びその製造方法を
提供する。 【構成】 絶縁樹脂基材１上に銅箔２が積層された基板
の所要部位にスルーホール４が形成され、該スルーホー
ル４の内壁及び銅箔層２上に無電解銅めっき皮膜５が形
成され、該導体層がエッチングにより所要の導体パター
ン６に形成され、かつスルーホール４内に導電ペースト
７が充填されてなる。
Description
【０００１】
【発明の属する利用分野】本発明は、回路基板及びその
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】半導体装置を搭載するプリント回路基
板、半導体パッケージなどの実装用回路基板は、小型
化、薄型化しており、基板内外に形成される配線パター
ンも微細で高密度配線が要求されている。従来の回路基
板の一例を図３に示す製造工程と共に説明する。
板、半導体パッケージなどの実装用回路基板は、小型
化、薄型化しており、基板内外に形成される配線パター
ンも微細で高密度配線が要求されている。従来の回路基
板の一例を図３に示す製造工程と共に説明する。
【０００３】図３（ａ）において、エポキシ系の絶縁樹
脂材５１の両面に銅箔５２が貼り合わされた両面銅張基
板５３を用い、図３（ｂ）に示すように所要位置にドリ
ルやレーザ加工などで孔あけ加工を行い、スルーホール
５４を形成する。
脂材５１の両面に銅箔５２が貼り合わされた両面銅張基
板５３を用い、図３（ｂ）に示すように所要位置にドリ
ルやレーザ加工などで孔あけ加工を行い、スルーホール
５４を形成する。
【０００４】次に、図３（ｃ）において、両面銅張基板
５３のスルーホール５４の内壁を含む両面に無電解銅め
っきにより無電解銅めっき皮膜（銅層５５）を形成す
る。そして、基板両面の導体層どうしを電気的に接続す
るスルーホール５４内のめっき層の接続信頼性を確保す
るため、無電解銅めっきの後に電解銅めっきを連続して
行い、銅層５５の上に銅層５６を厚付けする。
５３のスルーホール５４の内壁を含む両面に無電解銅め
っきにより無電解銅めっき皮膜（銅層５５）を形成す
る。そして、基板両面の導体層どうしを電気的に接続す
るスルーホール５４内のめっき層の接続信頼性を確保す
るため、無電解銅めっきの後に電解銅めっきを連続して
行い、銅層５５の上に銅層５６を厚付けする。
【０００５】次に、図３（ｄ）において、この両面銅張
基板５３の両面に感光性レジストを印刷或いは塗布して
予めパターン形成されたフォトマスクを重ね合わせて、
公知のフォトリソグラフィー工程により露光してレジス
トパターンを形成した後、エッチングにより不要な銅層
を除去した後、感光性レジストを剥離させて導体パター
ン５７が形成される。そして、図３（ｅ）において、両
面銅張基板５３の両面に形成された導体パターン５７間
にソルダレジスト５８を印刷或いは塗布することにより
平坦化し、両面の導体パターン５７どうしが電気的に接
続した回路基板５９が形成される。
基板５３の両面に感光性レジストを印刷或いは塗布して
予めパターン形成されたフォトマスクを重ね合わせて、
公知のフォトリソグラフィー工程により露光してレジス
トパターンを形成した後、エッチングにより不要な銅層
を除去した後、感光性レジストを剥離させて導体パター
ン５７が形成される。そして、図３（ｅ）において、両
面銅張基板５３の両面に形成された導体パターン５７間
にソルダレジスト５８を印刷或いは塗布することにより
平坦化し、両面の導体パターン５７どうしが電気的に接
続した回路基板５９が形成される。
【０００６】
【発明が解決しようとする課題】上記銅箔５２の厚さは
１８μｍ程度であったが、最近になって３μｍ程度に薄
膜化した銅箔５２が実用化されており、導体パターン５
７の微細化、高密度化が要求され、回路基板５９の小型
化、薄型化が図られている。しかしながら、スルーホー
ル５４内のめっき層の接続信頼性を確保するため、無電
解銅めっきの他に電解銅めっきを連続して行い銅層５５
の上に銅層５６を厚付けしている。この無電解銅めっき
皮膜の形成による銅層５５は３μｍ程度の厚さに形成で
きるが、電解銅めっきによる銅層５６は１０μｍ以上の
厚さになるため、導体パターン５７の厚さは、スルーホ
ール５４内壁で１０μｍ以上、基板両面で１３μ以上と
なるため、導体パターン５７の微細化、高密度化には限
界があった。また、導体パターン５７の厚さが厚けれ
ば、回路基板５９の小型化、薄型化にも限界がある。特
に、表面に導体パターンが形成されたベース基板上に、
絶縁樹脂層を介して導体パターンが多層形成される場合
には、導体パターンの厚さが厚くなれば回路基板の小型
化、薄型化が困難である。
１８μｍ程度であったが、最近になって３μｍ程度に薄
膜化した銅箔５２が実用化されており、導体パターン５
７の微細化、高密度化が要求され、回路基板５９の小型
化、薄型化が図られている。しかしながら、スルーホー
ル５４内のめっき層の接続信頼性を確保するため、無電
解銅めっきの他に電解銅めっきを連続して行い銅層５５
の上に銅層５６を厚付けしている。この無電解銅めっき
皮膜の形成による銅層５５は３μｍ程度の厚さに形成で
きるが、電解銅めっきによる銅層５６は１０μｍ以上の
厚さになるため、導体パターン５７の厚さは、スルーホ
ール５４内壁で１０μｍ以上、基板両面で１３μ以上と
なるため、導体パターン５７の微細化、高密度化には限
界があった。また、導体パターン５７の厚さが厚けれ
ば、回路基板５９の小型化、薄型化にも限界がある。特
に、表面に導体パターンが形成されたベース基板上に、
絶縁樹脂層を介して導体パターンが多層形成される場合
には、導体パターンの厚さが厚くなれば回路基板の小型
化、薄型化が困難である。
【０００７】本発明の目的は、上記従来技術の課題を解
決し、導体パターンの微細化、高密度化を図り、基板の
小型化、薄型化を実現した回路基板及びその製造方法を
提供することにある。
決し、導体パターンの微細化、高密度化を図り、基板の
小型化、薄型化を実現した回路基板及びその製造方法を
提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明は次の構成を備える。すなわち、第１の回路
基板の構成は、絶縁樹脂材上に導体層が形成された基板
の所要部位にスルーホールが形成され、該スルーホール
の内壁及び導体層上に無電解金属めっき皮膜が形成さ
れ、該導体層がエッチングにより所要の導体パターンに
形成され、かつスルーホール内に導電ペーストが充填さ
れてなることを特徴とする。
め、本発明は次の構成を備える。すなわち、第１の回路
基板の構成は、絶縁樹脂材上に導体層が形成された基板
の所要部位にスルーホールが形成され、該スルーホール
の内壁及び導体層上に無電解金属めっき皮膜が形成さ
れ、該導体層がエッチングにより所要の導体パターンに
形成され、かつスルーホール内に導電ペーストが充填さ
れてなることを特徴とする。
【０００９】また、第１の回路基板の製造方法は、絶縁
樹脂材上に導体層が積層されてなる基板の所要部位にス
ルーホールを形成する工程と、スルーホールの内壁及び
導体層上に無電解金属めっき皮膜を形成するめっき工程
と、導体層をエッチングにより所要の導体パターンに形
成するエッチング工程と、スルーホール内に導電ペース
トを充填する工程とを含むことを特徴とする。
樹脂材上に導体層が積層されてなる基板の所要部位にス
ルーホールを形成する工程と、スルーホールの内壁及び
導体層上に無電解金属めっき皮膜を形成するめっき工程
と、導体層をエッチングにより所要の導体パターンに形
成するエッチング工程と、スルーホール内に導電ペース
トを充填する工程とを含むことを特徴とする。
【００１０】また、第２の回路基板の構成は、絶縁樹脂
材層を介して導体パターンが多層に形成され、各層間の
導体パターンどうしがビアホール内壁に形成されためっ
き皮膜を介して電気的に接続された回路基板において、
めっき皮膜は、無電解金属めっき皮膜によってのみ形成
され、ビアホール内に導電ペーストが充填されているこ
とを特徴とする。
材層を介して導体パターンが多層に形成され、各層間の
導体パターンどうしがビアホール内壁に形成されためっ
き皮膜を介して電気的に接続された回路基板において、
めっき皮膜は、無電解金属めっき皮膜によってのみ形成
され、ビアホール内に導電ペーストが充填されているこ
とを特徴とする。
【００１１】また、第２の回路基板の製造方法は、表面
に導体パターンが形成されたベース基板上に絶縁樹脂材
層を介して導体層を積層する工程と、導体層及び絶縁樹
脂材層の所要部位にビアホールを形成する工程と、ビア
ホール内壁、ビアホール底部に露出した導体パターン、
及び導体層上に無電解金属めっき皮膜を形成するめっき
工程と、導体層をエッチングにより所要の導体パターン
に形成するエッチング工程と、ビアホール内に導電ペー
ストを充填する工程とを含み、前記工程を繰り返すこと
により、ベース基板上に導体パターンを多層に形成する
ことを特徴とする。
に導体パターンが形成されたベース基板上に絶縁樹脂材
層を介して導体層を積層する工程と、導体層及び絶縁樹
脂材層の所要部位にビアホールを形成する工程と、ビア
ホール内壁、ビアホール底部に露出した導体パターン、
及び導体層上に無電解金属めっき皮膜を形成するめっき
工程と、導体層をエッチングにより所要の導体パターン
に形成するエッチング工程と、ビアホール内に導電ペー
ストを充填する工程とを含み、前記工程を繰り返すこと
により、ベース基板上に導体パターンを多層に形成する
ことを特徴とする。
【００１２】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面に基づいて詳細に説明する。 [第１実施例]図１（ａ）〜（ｆ）は回路基板の製造工程
を示す説明図である。先ず、回路基板の概略構成につい
て図１（ｆ）を参照して説明する。回路基板９は、絶縁
樹脂材１上に導体層（銅箔層）２が形成された両面銅張
基板３の所要部位にスルーホール４が形成され、該スル
ーホール４の内壁及び銅箔層２上に無電解銅めっきによ
るめっき皮膜５が形成されている。めっき皮膜５及び銅
箔層２はエッチングにより所要の導体パターン６に形成
され、かつスルーホール４内には導電ペースト７が充填
されている。また基板両面の導体パターン６間にはソル
ダレジスト８が印刷或いは塗布されて平坦化されて回路
基板９が形成されている。
について添付図面に基づいて詳細に説明する。 [第１実施例]図１（ａ）〜（ｆ）は回路基板の製造工程
を示す説明図である。先ず、回路基板の概略構成につい
て図１（ｆ）を参照して説明する。回路基板９は、絶縁
樹脂材１上に導体層（銅箔層）２が形成された両面銅張
基板３の所要部位にスルーホール４が形成され、該スル
ーホール４の内壁及び銅箔層２上に無電解銅めっきによ
るめっき皮膜５が形成されている。めっき皮膜５及び銅
箔層２はエッチングにより所要の導体パターン６に形成
され、かつスルーホール４内には導電ペースト７が充填
されている。また基板両面の導体パターン６間にはソル
ダレジスト８が印刷或いは塗布されて平坦化されて回路
基板９が形成されている。
【００１３】次に、回路基板９の製造方法について図１
（ａ）〜（ｆ）を参照して詳述する。図１（ａ）におい
て、両面銅張基板３は、エポキシ系の絶縁樹脂材１の両
面には厚さ３μｍ程度の銅箔２が貼り合わされたものが
好適に用いられる。次に、図１（ｂ）において、両面銅
張基板３の所要部位にはドリルやレーザ加工などにより
スルーホール４を形成する。スルーホール４の孔径は、
ファインパターンを形成するため可能な限り小径にする
ことが望ましく、最小径で６．５μｍ程度に微細化する
のが好ましい。
（ａ）〜（ｆ）を参照して詳述する。図１（ａ）におい
て、両面銅張基板３は、エポキシ系の絶縁樹脂材１の両
面には厚さ３μｍ程度の銅箔２が貼り合わされたものが
好適に用いられる。次に、図１（ｂ）において、両面銅
張基板３の所要部位にはドリルやレーザ加工などにより
スルーホール４を形成する。スルーホール４の孔径は、
ファインパターンを形成するため可能な限り小径にする
ことが望ましく、最小径で６．５μｍ程度に微細化する
のが好ましい。
【００１４】次に、図１（ｃ）において、スルーホール
４の内壁を含む銅箔層２上に無電解銅めっきによりめっ
き皮膜（銅層）５を形成して、基板両面に形成された銅
箔層２どうしを電気的に接続させる。この無電解銅めっ
きによるめっき皮膜５の厚さは任意に形成可能である
が、スルーホール４内の接続信頼性を考慮して厚さ３μ
ｍ程度に形成する。次に、図１（ｄ）において、この基
板の両面に感光性レジストを印刷或いは塗布して予めパ
ターン形成されたフォトマスクを重ね合わせて、公知の
フォトリソグラフィー工程により露光してレジストパタ
ーンを形成した後、エッチングにより不要なめっき皮膜
５及び銅箔層２を除去する。そして、感光性レジストを
剥離させて所要の導体パターン６が形成される。
４の内壁を含む銅箔層２上に無電解銅めっきによりめっ
き皮膜（銅層）５を形成して、基板両面に形成された銅
箔層２どうしを電気的に接続させる。この無電解銅めっ
きによるめっき皮膜５の厚さは任意に形成可能である
が、スルーホール４内の接続信頼性を考慮して厚さ３μ
ｍ程度に形成する。次に、図１（ｄ）において、この基
板の両面に感光性レジストを印刷或いは塗布して予めパ
ターン形成されたフォトマスクを重ね合わせて、公知の
フォトリソグラフィー工程により露光してレジストパタ
ーンを形成した後、エッチングにより不要なめっき皮膜
５及び銅箔層２を除去する。そして、感光性レジストを
剥離させて所要の導体パターン６が形成される。
【００１５】次に、図１（ｅ）において、基板に形成さ
れたスルーホール４内に導電ペースト７を印刷或いは塗
布して充填する。この導電ペースト７は、めっき皮膜５
の接続信頼性を補完するもので最小径で０．５μｍ程度
に形成される。導電ペースト７としては、銀、銅、ニッ
ケル、カーボンなどの導電材料を含有するものが好適に
用いられる。
れたスルーホール４内に導電ペースト７を印刷或いは塗
布して充填する。この導電ペースト７は、めっき皮膜５
の接続信頼性を補完するもので最小径で０．５μｍ程度
に形成される。導電ペースト７としては、銀、銅、ニッ
ケル、カーボンなどの導電材料を含有するものが好適に
用いられる。
【００１６】次に、図１（ｅ）において、基板両面に形
成された導体パターン６間にソルダレジスト８を印刷或
いは塗布することにより平坦化し、両面の導体パターン
６どうしが電気的に接続した回路基板９が形成される。
この回路基板９は、導体パターン６の厚さが基板両面側
で６μｍ程度、スルーホール４内で３．５μｍ程度とい
ずれも電解銅めっき厚に要する１０μｍより薄く形成で
きた。この回路基板９を用いて環境試験を行ったとこ
ろ、−６０℃〜＋１２５℃の範囲で１０００サイクルの
温度試験を行ったところ十分な耐久性を有することが確
認できた。
成された導体パターン６間にソルダレジスト８を印刷或
いは塗布することにより平坦化し、両面の導体パターン
６どうしが電気的に接続した回路基板９が形成される。
この回路基板９は、導体パターン６の厚さが基板両面側
で６μｍ程度、スルーホール４内で３．５μｍ程度とい
ずれも電解銅めっき厚に要する１０μｍより薄く形成で
きた。この回路基板９を用いて環境試験を行ったとこ
ろ、−６０℃〜＋１２５℃の範囲で１０００サイクルの
温度試験を行ったところ十分な耐久性を有することが確
認できた。
【００１７】上記回路基板９の構成によれば、スルーホ
ール４の内壁及び銅箔層２上に無電解銅めっき皮膜５が
形成され、エッチングにより所要の導体パターン６に形
成されているので、導体パターン６の厚さを従来の電解
銅めっきを厚付けする場合に要する１０μｍより薄く形
成できる。また、スルーホール４内に導電ペーストが充
填されているので、スルーホール４内の電気的接続信頼
性を維持できる。よって、導体パターン６の微細化、高
密度化を実現でき、回路基板９の小型化、薄型化を実現
できる。
ール４の内壁及び銅箔層２上に無電解銅めっき皮膜５が
形成され、エッチングにより所要の導体パターン６に形
成されているので、導体パターン６の厚さを従来の電解
銅めっきを厚付けする場合に要する１０μｍより薄く形
成できる。また、スルーホール４内に導電ペーストが充
填されているので、スルーホール４内の電気的接続信頼
性を維持できる。よって、導体パターン６の微細化、高
密度化を実現でき、回路基板９の小型化、薄型化を実現
できる。
【００１８】[第２実施例]次に他例に係る回路基板及び
その製造方法について、図２（ａ）〜（ｅ）を参照して
説明する。図２（ｅ）において、回路基板１８は、表面
に導体パターン１０が形成されたベース基板１１上に絶
縁樹脂材層１２を介して導体パターン１６が多層に形成
され、各層間の導体パターン１６どうしがビアホール１
４内壁に形成されためっき皮膜（銅層）１５を介して電
気的に接続されている。めっき皮膜１５は、無電解銅め
っきによってのみ形成されており、ビアホール１４内に
は導電ペースト１７が充填されている。
その製造方法について、図２（ａ）〜（ｅ）を参照して
説明する。図２（ｅ）において、回路基板１８は、表面
に導体パターン１０が形成されたベース基板１１上に絶
縁樹脂材層１２を介して導体パターン１６が多層に形成
され、各層間の導体パターン１６どうしがビアホール１
４内壁に形成されためっき皮膜（銅層）１５を介して電
気的に接続されている。めっき皮膜１５は、無電解銅め
っきによってのみ形成されており、ビアホール１４内に
は導電ペースト１７が充填されている。
【００１９】次に回路基板１８の製造工程について図２
（ａ）〜（ｅ）を参照して詳述する。図２（ａ）におい
て、表面に導体パターン１０が形成されたベース基板１
１上にエポキシ系の絶縁樹脂材１２に厚さ３μｍ程度の
銅箔１３を貼り合わせた片面銅張基板１９を加熱加圧し
て積層する。ベース基板１１としては、ガラスエポキシ
系の樹脂基板、ポリイミド系のテープ基板など様々な基
板が用いられる。
（ａ）〜（ｅ）を参照して詳述する。図２（ａ）におい
て、表面に導体パターン１０が形成されたベース基板１
１上にエポキシ系の絶縁樹脂材１２に厚さ３μｍ程度の
銅箔１３を貼り合わせた片面銅張基板１９を加熱加圧し
て積層する。ベース基板１１としては、ガラスエポキシ
系の樹脂基板、ポリイミド系のテープ基板など様々な基
板が用いられる。
【００２０】次に、図２（ｂ）において、銅箔層１３及
び絶縁樹脂材層１２の所要部位にレーザ加工によりビア
ホール１４を形成する。レーザ加工に用いるレーザ光は
エキシマ、ＹＡＧ、炭酸ガスなどがある。次に図２
（ｃ）において、片面銅張基板１９に形成されたビアホ
ール１４内壁やビアホール１４底部に露出した導体パタ
ーン１０を含む銅箔層１３上に無電解銅めっきによりめ
っき皮膜１５を形成する。
び絶縁樹脂材層１２の所要部位にレーザ加工によりビア
ホール１４を形成する。レーザ加工に用いるレーザ光は
エキシマ、ＹＡＧ、炭酸ガスなどがある。次に図２
（ｃ）において、片面銅張基板１９に形成されたビアホ
ール１４内壁やビアホール１４底部に露出した導体パタ
ーン１０を含む銅箔層１３上に無電解銅めっきによりめ
っき皮膜１５を形成する。
【００２１】次に、図２（ｄ）において、この片面銅張
基板１９の両面に感光性レジストを印刷或いは塗布して
予めパターン形成されたフォトマスクを重ね合わせて、
公知のフォトリソグラフィー工程により露光してレジス
トパターンを形成した後、エッチングにより不要なめっ
き皮膜１５及び銅箔層１３を除去する。そして、感光性
レジストを剥離させて所要の導体パターン１６が形成さ
れる。次に、片面銅張基板１９に形成されたビアホール
１４内に導電ペースト１７を印刷或いは塗布して充填す
る。この導電ペースト１７は、めっき皮膜１５の接続信
頼性を補完するもので最小径で０．５μｍ程度に形成さ
れる。導電ペースト１７としては、銀、銅、ニッケル、
カーボンなどの導電材料を含有するものが好適に用いら
れる。
基板１９の両面に感光性レジストを印刷或いは塗布して
予めパターン形成されたフォトマスクを重ね合わせて、
公知のフォトリソグラフィー工程により露光してレジス
トパターンを形成した後、エッチングにより不要なめっ
き皮膜１５及び銅箔層１３を除去する。そして、感光性
レジストを剥離させて所要の導体パターン１６が形成さ
れる。次に、片面銅張基板１９に形成されたビアホール
１４内に導電ペースト１７を印刷或いは塗布して充填す
る。この導電ペースト１７は、めっき皮膜１５の接続信
頼性を補完するもので最小径で０．５μｍ程度に形成さ
れる。導電ペースト１７としては、銀、銅、ニッケル、
カーボンなどの導電材料を含有するものが好適に用いら
れる。
【００２２】次に、図２（ｅ）において、表面に導体パ
ターン１６が形成された片面銅張基板１９の上に、他の
片面銅張基板１９を加熱加圧して積層し、図２（ａ）〜
（ｄ）に述べた工程を繰り返すことにより、ベース基板
１１上に導体パターン１６を多層に形成する。尚、最上
層に露出する導体パターン１６間にはソルダレジストが
印刷或いは塗布されて平坦化されている。
ターン１６が形成された片面銅張基板１９の上に、他の
片面銅張基板１９を加熱加圧して積層し、図２（ａ）〜
（ｄ）に述べた工程を繰り返すことにより、ベース基板
１１上に導体パターン１６を多層に形成する。尚、最上
層に露出する導体パターン１６間にはソルダレジストが
印刷或いは塗布されて平坦化されている。
【００２３】上記回路基板１８の構成によれば、多層形
成される導体パターン１６の厚さを、銅箔層１３の厚さ
（本実施例では３μｍ）と無電解銅めっきにより形成さ
れためっき皮膜１５の厚さ（本実施例では３μｍ）分で
形成できるため、導体パターン１６の厚さを電解銅めっ
き厚に要する１０μｍより薄く（本実施例では６μｍ）
形成できるので、従来に比べてファインパターン化する
ことができ、しかも導体パターン１６を多層形成された
回路基板１８を小型化すると共に板厚を薄くすることが
できる。
成される導体パターン１６の厚さを、銅箔層１３の厚さ
（本実施例では３μｍ）と無電解銅めっきにより形成さ
れためっき皮膜１５の厚さ（本実施例では３μｍ）分で
形成できるため、導体パターン１６の厚さを電解銅めっ
き厚に要する１０μｍより薄く（本実施例では６μｍ）
形成できるので、従来に比べてファインパターン化する
ことができ、しかも導体パターン１６を多層形成された
回路基板１８を小型化すると共に板厚を薄くすることが
できる。
【００２４】以上、本発明の好適な実施例を挙げて種々
説明したが、本発明は上記各実施例に限定されるもので
なく、導体パターンを形成する導体層や無電解金属めっ
きにより形成されるめっき皮膜の厚さは任意に設計可能
である等、発明の精神を逸脱しない範囲内で多くの改変
を施し得ることはもちろんである。
説明したが、本発明は上記各実施例に限定されるもので
なく、導体パターンを形成する導体層や無電解金属めっ
きにより形成されるめっき皮膜の厚さは任意に設計可能
である等、発明の精神を逸脱しない範囲内で多くの改変
を施し得ることはもちろんである。
【００２５】
【発明の効果】請求項１及び２記載の回路基板及びその
製造方法によれば、スルーホールの内壁及び導体層上に
無電解金属めっき皮膜が形成され、エッチングにより所
要の導体パターンに形成されているので、導体パターン
の厚さを従来の無電解銅めっき皮膜上に電解銅めっきを
厚付けする場合より薄く形成できる。また、スルーホー
ル内に導電ペーストが充填されているので、スルーホー
ル内の電気的接続信頼性を維持できる。よって、導体パ
ターンの微細化、高密度化を実現でき、回路基板の小型
化、薄型化を実現できる。請求項３及び４記載の回路基
板及びその製造方法によれば、多層形成される導体パタ
ーンの厚さを、導体層の厚さと無電解金属めっきにより
形成されためっき皮膜の厚さ分で形成できるため、導体
パターンの厚さを無電解銅めっき皮膜上に電解銅めっき
厚付けする場合より薄く形成できるので、従来に比べて
ファインパターン化することができ、しかも導体パター
ンを多層形成された回路基板を小型化すると共に板厚を
薄くすることができる。
製造方法によれば、スルーホールの内壁及び導体層上に
無電解金属めっき皮膜が形成され、エッチングにより所
要の導体パターンに形成されているので、導体パターン
の厚さを従来の無電解銅めっき皮膜上に電解銅めっきを
厚付けする場合より薄く形成できる。また、スルーホー
ル内に導電ペーストが充填されているので、スルーホー
ル内の電気的接続信頼性を維持できる。よって、導体パ
ターンの微細化、高密度化を実現でき、回路基板の小型
化、薄型化を実現できる。請求項３及び４記載の回路基
板及びその製造方法によれば、多層形成される導体パタ
ーンの厚さを、導体層の厚さと無電解金属めっきにより
形成されためっき皮膜の厚さ分で形成できるため、導体
パターンの厚さを無電解銅めっき皮膜上に電解銅めっき
厚付けする場合より薄く形成できるので、従来に比べて
ファインパターン化することができ、しかも導体パター
ンを多層形成された回路基板を小型化すると共に板厚を
薄くすることができる。
【図１】第１実施例に係る回路基板の製造工程を示す説
明図である。
明図である。
【図２】第２実施例に係る回路基板の製造工程を示す説
明図である。
明図である。
【図３】従来の回路基板の製造工程を示す説明図であ
る。
る。
１，１２ 絶縁樹脂材 ２，１３ 銅箔 ３ 両面銅張基板 ４ スルーホール ５，１５ めっき皮膜 ６，１０，１６ 導体パターン ７，１７ 導電ペースト ８ ソルダレジスト ９，１８ 回路基板 １１ ベース基板 １４ ビアホール １９ 片面銅張基板
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E317 AA24 BB01 BB12 BB18 CC22 CC25 CC32 CC51 CD15 CD17 CD18 CD25 CD27 CD32 GG09 GG14 5E339 AB02 AC01 AD03 AD05 AE01 BC01 BD03 BD06 BD08 BE11 5E346 AA06 AA12 AA15 AA43 BB01 CC08 CC31 DD23 DD32 EE34 FF07 FF13 FF18 GG15 GG17 GG19 GG22 HH07 HH22 HH24 HH26
Claims (4)
- 【請求項１】 絶縁樹脂材上に導体層が形成された基板
の所要部位にスルーホールが形成され、該スルーホール
の内壁及び前記導体層上に無電解金属めっき皮膜が形成
され、該導体層がエッチングにより所要の導体パターン
に形成され、かつ前記スルーホール内に導電ペーストが
充填されてなることを特徴とする回路基板。 - 【請求項２】 絶縁樹脂材上に導体層が積層されてなる
基板の所要部位にスルーホールを形成する工程と、 前記スルーホールの内壁及び前記導体層上に無電解金属
めっき皮膜を形成するめっき工程と、 前記導体層をエッチングにより所要の導体パターンに形
成するエッチング工程と、 前記スルーホール内に導電ペーストを充填する工程とを
含むことを特徴とする回路基板の製造方法。 - 【請求項３】 絶縁樹脂材層を介して導体パターンが多
層に形成され、各層間の導体パターンどうしがビアホー
ル内壁に形成されためっき皮膜を介して電気的に接続さ
れた回路基板において、 前記めっき皮膜は、無電解金属めっき皮膜によってのみ
形成され、前記ビアホール内に導電ペーストが充填され
ていることを特徴とする回路基板。 - 【請求項４】 表面に導体パターンが形成されたベース
基板上に絶縁樹脂層を介して導体層を積層する工程と、 前記導体層及び絶縁樹脂層の所要部位にビアホールを形
成する工程と、 前記ビアホール内壁、ビアホール底部に露出した前記導
体パターン、及び前記導体層上に無電解金属めっき皮膜
を形成するめっき工程と、 前記導体層をエッチングにより所要の導体パターンに形
成するエッチング工程と、 前記ビアホール内に導電ペーストを充填する工程とを含
み、 前記工程を繰り返すことにより、ベース基板上に前記導
体パターンを多層に形成することを特徴とする回路基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29054499A JP2001111188A (ja) | 1999-10-13 | 1999-10-13 | 回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29054499A JP2001111188A (ja) | 1999-10-13 | 1999-10-13 | 回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001111188A true JP2001111188A (ja) | 2001-04-20 |
Family
ID=17757410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29054499A Pending JP2001111188A (ja) | 1999-10-13 | 1999-10-13 | 回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001111188A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101397303B1 (ko) | 2012-12-31 | 2014-05-23 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
| CN105764245A (zh) * | 2016-04-27 | 2016-07-13 | 赵文雄 | 一种高精度薄膜电路板及其制造方法 |
-
1999
- 1999-10-13 JP JP29054499A patent/JP2001111188A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101397303B1 (ko) | 2012-12-31 | 2014-05-23 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
| CN105764245A (zh) * | 2016-04-27 | 2016-07-13 | 赵文雄 | 一种高精度薄膜电路板及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4538486B2 (ja) | 多層基板およびその製造方法 | |
| JPH04148590A (ja) | 多層プリント回路板 | |
| JP2007142403A (ja) | プリント基板及びその製造方法 | |
| KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP3596374B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2003124637A (ja) | 多層配線板 | |
| JPH1167961A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP2001111188A (ja) | 回路基板及びその製造方法 | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| JP3941463B2 (ja) | 多層プリント配線板の製造方法 | |
| JP3948105B2 (ja) | 多層配線回路基板の製造方法 | |
| JP2741238B2 (ja) | フレキシブルプリント配線板及びその製造方法 | |
| JP2003142823A (ja) | 両面可撓性回路基板の製造法 | |
| JPH05211386A (ja) | 印刷配線板およびその製造方法 | |
| JPS63137498A (ja) | スル−ホ−ルプリント板の製法 | |
| JPH0818228A (ja) | 多層プリント配線板の製造方法 | |
| JPH10321970A (ja) | プリント配線板およびその製造方法 | |
| JP2001189536A (ja) | 配線基板 | |
| JPH1168316A (ja) | プリント配線板の製造方法 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| JP2003008222A (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
| JPH05121860A (ja) | 印刷配線板およびその製造方法 | |
| JPH06252529A (ja) | プリント配線板の製造方法 | |
| JP3817291B2 (ja) | プリント配線板 | |
| JPH03225894A (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20061012 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20090120 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A02 | Decision of refusal |
Effective date: 20090616 Free format text: JAPANESE INTERMEDIATE CODE: A02 |