JP3948105B2 - 多層配線回路基板の製造方法 - Google Patents
多層配線回路基板の製造方法 Download PDFInfo
- Publication number
- JP3948105B2 JP3948105B2 JP7615698A JP7615698A JP3948105B2 JP 3948105 B2 JP3948105 B2 JP 3948105B2 JP 7615698 A JP7615698 A JP 7615698A JP 7615698 A JP7615698 A JP 7615698A JP 3948105 B2 JP3948105 B2 JP 3948105B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- wiring circuit
- transfer substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＬＳＩ、ＶＬＳＩ等の半導体集積回路が実装されるビルドアップ型の多層配線回路基板に関し、特にＭＣＭ（マルチチップモジュール）の多層配線回路基板に関する。
【０００２】
【従来の技術】
従来のビルドアップ型の多層配線回路基板は、図３に示すように、支持基板上に導体配線層と絶縁層が交互に積層され、各層間の導体配線層はビアホール側面の導体層でビア接続され、ビアホール内は絶縁層の樹脂が入り込んだ構造となっている。また、その製造方法は、以下のとうりである。
支持基板２１に絶縁層２２を設け、絶縁層２２上に導体配線層２３を形成する。次に、絶縁層２４を形成し、レーザービーム加工等でビアホールを形成し、セミアディティブプロセスにて導体配線層２５及びビアホール側面に導体層２５ａを形成し、導体配線層２３と導体配線層２５をビア接続する。同様に、絶縁層２６、導体配線層２７及びビアホール側面の導体層２７ａを形成し、導体配線層２５と導体配線層２７をビア接続し、ビルドアップ型の多層配線回路基板を作製する。
【０００３】
上記の多層配線回路基板では、ビアホール内が凹型になっているため、絶縁樹脂溶液をコーティングして絶縁層を形成する際、ビアホール内に空洞（ボイド）３１がある頻度で発生する（図４参照）。
この空洞（ボイド）は多層配線回路基板の製造中又は半導体集積回路等の実装時や実装基板の使用中の温度変化で膨張、収縮を繰り返し、ビアホール内にクラックが発生し、配線回路が切断されるという問題に繋がる。また、近年、高集積化により配線密度が益々高くなり、ビアホールの径は小さくなる方向にあり、ボイドの発生頻度は高くなっている。
【０００４】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みなされたものであり、その目的とするところは、ビアホール内の空洞（ボイド）の発生をなくし、各導体配線層間のビア接続の品質信頼性を向上させる多層配線回路基板及びその製造方法を提供することにある。
【０００５】
【問題を解決するための手段】
本発明では上記課題を達成するために、絶縁層と導体配線層が交互に積層され、各前記導体配線層は前記絶縁層を介して電気めっき法により金属導体で穴埋めされたビアホールでビア接続されてなるビルドアップ型の多層配線回路基板であって、ビルドアップにおける最上層側に接着層を介して支持基板を備えたことを特徴とする多層配線回路基板の製造方法としたものである。
【０００６】
すなわち、以下の工程を備えることを特徴とする多層配線回路基板の製造方法としたものである。
（ａ）導電性転写基板上に薄膜導体層を形成する工程。
（ｂ）薄膜導体層上に絶縁層及びビアホールを形成する工程。
（ｃ）導電性転写基板をめっき電極にして、電気めっき法によりビアホール内に金属導体を析出させ、穴埋めする工程。
（ｄ）絶縁層及び金属導体上に導体配線層を形成する工程。
（ｅ）上記（ａ）〜（ｄ）の工程を必要回数繰り返して、導電性転写基板上に多層配線回路を形成する工程。
（ｆ）導電性転写基板の多層配線回路の最上層に接着層を形成する工程。
（ｇ）支持基板上に導電性転写基板上の多層配線回路を転写し、導電性転写基板を剥離する工程。
（ｈ）支持基板上の多層配線回路の転写後における最上層の薄膜導体層を利用して、最上層の導体配線層を形成し、多層配線回路基板を作製する工程。
【０００７】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
本発明の多層配線回路基板は絶縁層と導体配線層が交互に積層されたビルドアップ型であって、各層間の導体配線層はビアホール内に穴埋めされた金属導体でビア接続されている。さらに、導電性転写基板上に上記ビルドアップ型の多層配線回路を形成し、支持基板に導電性転写基板上の多層配線回路を転写し、最上層の導体配線層を形成して多層配線回路基板を作製する。
ここで、多層配線回路基板の作製法に転写法を採用しているのは導電性転写基板を使って電気めっき法により、ビアホール内の金属導体の穴埋めが確実に、再現性良くできるからである。
転写法を採用しているため、絶縁層と導体配線層の各層の形成順序が通常の方法とは逆になっている。
【０００８】
以下本発明の多層配線回路基板の作製法について述べる。
図１に本発明の多層配線回路基板の構成を示す部分断面図を、図２（ａ）〜（ｈ）に本発明の多層配線回路基板の製造工程を示す部分断面図を示す。
まず、ＳＵＳ基板からなる導電性転写基板１上に電気めっき法により、Ｃｕ金属からなる薄膜導体層２を形成する（図１（ａ）参照）。
【０００９】
次に、薄膜導体層２上に感光性樹脂からなる絶縁層３を形成し、所定のパターンを露光し、現像処理を行いビアホール４を形成する（図１（ｂ）参照）。
ここで、絶縁層３は特に感光性樹脂に限定されるものではなく、通常の絶縁性樹脂でも形成できる。その場合ビアホールの形成はレーザービーム加工等の物理的な加工法になる。
【００１０】
次に、絶縁層３の表面を所定の処理液により粗面化した後、導電性転写基板１をめっき電極にして電気めっき法によりビアホール４内に金属導体５で絶縁層３の表面とほぼ同一の高さまで穴埋めする（図１（ｃ）参照）。ここで、金属導体５は導電性が良好で、電気めっきできる金属材料であれば使用可能であるが、後述の導体配線層と同一材料を使うのが好ましい。
【００１１】
次に、絶縁層３及び金属導体５上に、無電解銅めっき又は銅のスパッタにより薄膜導体層（図示せず）を形成し、薄膜導体層上に所定のレジストパターンをフォトプロセス又は印刷法にて形成し、導電性転写基板１を電流供給電極にし、電気めっき法によりレジストパターン以外の部分に導体層を形成し、レジストパターンを剥離し、レジストパターン下部にあった薄膜導体層をソフトエッチングで除去し、導体配線層６を形成する（図１（ｄ）参照）。
上記導体配線層はセミアディティブプロセスで形成したが、特にセミアディティブプロセスに限定されるものではなく、薄膜導体層上全面に電解銅めっきによるパネルめっきにて導体層を形成し、フォトエッチングプロセスによりパターニング処理して導体配線層を形成してもよい。
【００１２】
次に、上記絶縁層及び導体配線層の形成工程を繰り返すことにより、絶縁層７、金属導体８及び導体配線層９を形成して、導電性転写基板１上に多層配線回路が形成される（図１（ｅ）参照）。
ここで、上記絶縁層及び導体配線層の形成工程を所定回数繰り返すことにより、所望の多層配線回路を作製できる。
【００１３】
次に、導電性転写基板１上の多層配線回路の最上層に接着層１１を形成する（図１（ｆ）参照）。さらに、支持基板１２上に導電性転写基板１上の多層配線回路を加圧・加熱して転写し、導電性転写基板１を剥離する（図１（ｇ）参照）。
【００１４】
次に、絶縁基板１２上に形成された多層配線回路の最上層の薄膜導体層２を利用して、セミアディティブプロセス等により導体配線層１３を形成して本発明の多層配線回路基板を作製する（図１（ｈ）参照）。
【００１５】
本発明の多層配線回路基板では、ビアホール内が金属導体でで穴埋めされるため、樹脂コーティングして絶縁層を形成する時のビアホール内の空洞（ボイド）の発生をなくすことができ、多層配線回路基板の製造中、半導体集積回路等の実装時や実装基板の使用中の温度変化等で配線回路が切断されるといった問題がなくなり、多層配線回路基板の品質信頼性を向上させることができる。
【００１６】
【実施例】
以下実施例により本発明を詳細に説明する。
５０μｍ厚のＳＵＳ基板からなる導電性転写基板１上に電気めっき法により、３μｍ厚のＣｕの薄膜導体層２を形成した。
【００１７】
次に、薄膜導体層２上に感光性樹脂を塗布し、３０μｍ厚の感光性樹脂層を設け、所定のパターンが形成されたガラスマスクを感光性樹脂層に重ね、露光、現像処理して、絶縁層３及びビアホール４を形成した。
【００１８】
次に、絶縁層３の表面を所定の処理液により粗面化した後導電性転写基板１をめっき電極にし、電流密度３Ａ／ｄｍ2 で硫酸銅めっきを行い、ビアホール４内にＣｕ金属で穴埋めした金属導体５を形成した。
【００１９】
次に、絶縁層４及び金属導体５上に無電解めっき法により、Ｃｕの薄膜導体層を形成した。さらに、薄膜導体層上に感光性樹脂層を形成し、所定のパターンを露光し、現像処理してレジストパターンを形成した。
【００２０】
次に、導電性転写基板１を電流供給電極にし、レジストパターンをマスクにして電流密度３Ａ／ｄｍ2 で硫酸銅めっきを行い、１０μｍ厚のＣｕの導体層を形成した。
【００２１】
次に、レジストパターンを剥離し、レジストパターン下部にあった薄膜導体層をソフトエッチングして導体配線層６を形成した。
【００２２】
次に、上記と同様な絶縁層及び導体配線層の形成工程を繰り返すことにより、絶縁層７、金属導体８及び導体配線層９を形成して、導電性転写基板１上に多層配線回路を形成した。
【００２３】
次に、導電性転写基板１上の多層配線回路の最上層に熱硬化型エポキシ系接着剤を塗布し、約３０μｍ厚の接着層１１を形成した。さらに、１００μｍ厚のＣｕ基板からなる支持基板１２に導電性転写基板１上の多層配線回路を加圧・加熱して転写し、導電性転写基板１を剥離した。
【００２４】
次に、支持基板１２上の薄膜導体層２を利用して、上記と同様なセミアディティブプロセスにより１０μｍ厚のＣｕの導体配線層１３を形成し、本発明の多層配線回路基板を作製した。
【００２５】
【発明の効果】
上記したように、本発明の多層配線回路基板では、ビアホール内が金属導体で穴埋めされるため、樹脂コーティングで絶縁層を形成する時のビアホール内の空洞（ボイド）の発生をなくすことができ、多層配線回路基板の製造中、半導体集積回路等の実装時や実装基板の使用中の温度変化等で配線回路が切断されるといった問題がなくなり、多層配線回路基板の品質信頼性を向上させることができる。
さらに、本発明のビア構造にすることにより、ビアの配置の自由度が増し、さらなる高密度多層配線回路基板の作製が可能となる。
さらに、本発明の多層配線回路基板の製造方法を採用することにより、各導体配線層が導電性転写基板と全て電気的に接続されるため、電気めっき法によりビアホール内の金属導体の穴埋めが容易にできる。
従って、本発明は、ＭＣＭ（マルチチップモジュール）の高密度多層配線回路基板において、実用上の優れた効果を発揮する。
【図面の簡単な説明】
【図１】本発明の多層配線回路基板の一実施例の構成を示す部分断面図である。
【図２】（ａ）〜（ｈ）は、本発明の多層配線回路基板の一実施例の製造工程を示す部分断面図である。
【図３】従来の多層配線回路基板の構成を示す部分断面図である。
【図４】従来の多層配線回路基板のビア接続部の空洞（ボイド）の発生状況を示す部分拡大断面図である。
【符号の説明】
１……導電性転写基板
２……薄膜導体層
３、７……絶縁層
４……ビアホール
５、８……金属導体
６、９、１３……導体配線層
１１……接着層
１２……支持基板
２１……支持基板
２２、２４、２６……絶縁層
２３、２５、２７……導体配線層
２５ａ、２７ａ……ビアホール側面に形成された導体層
３１……空洞（ボイド）
【発明の属する技術分野】
本発明はＬＳＩ、ＶＬＳＩ等の半導体集積回路が実装されるビルドアップ型の多層配線回路基板に関し、特にＭＣＭ（マルチチップモジュール）の多層配線回路基板に関する。
【０００２】
【従来の技術】
従来のビルドアップ型の多層配線回路基板は、図３に示すように、支持基板上に導体配線層と絶縁層が交互に積層され、各層間の導体配線層はビアホール側面の導体層でビア接続され、ビアホール内は絶縁層の樹脂が入り込んだ構造となっている。また、その製造方法は、以下のとうりである。
支持基板２１に絶縁層２２を設け、絶縁層２２上に導体配線層２３を形成する。次に、絶縁層２４を形成し、レーザービーム加工等でビアホールを形成し、セミアディティブプロセスにて導体配線層２５及びビアホール側面に導体層２５ａを形成し、導体配線層２３と導体配線層２５をビア接続する。同様に、絶縁層２６、導体配線層２７及びビアホール側面の導体層２７ａを形成し、導体配線層２５と導体配線層２７をビア接続し、ビルドアップ型の多層配線回路基板を作製する。
【０００３】
上記の多層配線回路基板では、ビアホール内が凹型になっているため、絶縁樹脂溶液をコーティングして絶縁層を形成する際、ビアホール内に空洞（ボイド）３１がある頻度で発生する（図４参照）。
この空洞（ボイド）は多層配線回路基板の製造中又は半導体集積回路等の実装時や実装基板の使用中の温度変化で膨張、収縮を繰り返し、ビアホール内にクラックが発生し、配線回路が切断されるという問題に繋がる。また、近年、高集積化により配線密度が益々高くなり、ビアホールの径は小さくなる方向にあり、ボイドの発生頻度は高くなっている。
【０００４】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みなされたものであり、その目的とするところは、ビアホール内の空洞（ボイド）の発生をなくし、各導体配線層間のビア接続の品質信頼性を向上させる多層配線回路基板及びその製造方法を提供することにある。
【０００５】
【問題を解決するための手段】
本発明では上記課題を達成するために、絶縁層と導体配線層が交互に積層され、各前記導体配線層は前記絶縁層を介して電気めっき法により金属導体で穴埋めされたビアホールでビア接続されてなるビルドアップ型の多層配線回路基板であって、ビルドアップにおける最上層側に接着層を介して支持基板を備えたことを特徴とする多層配線回路基板の製造方法としたものである。
【０００６】
すなわち、以下の工程を備えることを特徴とする多層配線回路基板の製造方法としたものである。
（ａ）導電性転写基板上に薄膜導体層を形成する工程。
（ｂ）薄膜導体層上に絶縁層及びビアホールを形成する工程。
（ｃ）導電性転写基板をめっき電極にして、電気めっき法によりビアホール内に金属導体を析出させ、穴埋めする工程。
（ｄ）絶縁層及び金属導体上に導体配線層を形成する工程。
（ｅ）上記（ａ）〜（ｄ）の工程を必要回数繰り返して、導電性転写基板上に多層配線回路を形成する工程。
（ｆ）導電性転写基板の多層配線回路の最上層に接着層を形成する工程。
（ｇ）支持基板上に導電性転写基板上の多層配線回路を転写し、導電性転写基板を剥離する工程。
（ｈ）支持基板上の多層配線回路の転写後における最上層の薄膜導体層を利用して、最上層の導体配線層を形成し、多層配線回路基板を作製する工程。
【０００７】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
本発明の多層配線回路基板は絶縁層と導体配線層が交互に積層されたビルドアップ型であって、各層間の導体配線層はビアホール内に穴埋めされた金属導体でビア接続されている。さらに、導電性転写基板上に上記ビルドアップ型の多層配線回路を形成し、支持基板に導電性転写基板上の多層配線回路を転写し、最上層の導体配線層を形成して多層配線回路基板を作製する。
ここで、多層配線回路基板の作製法に転写法を採用しているのは導電性転写基板を使って電気めっき法により、ビアホール内の金属導体の穴埋めが確実に、再現性良くできるからである。
転写法を採用しているため、絶縁層と導体配線層の各層の形成順序が通常の方法とは逆になっている。
【０００８】
以下本発明の多層配線回路基板の作製法について述べる。
図１に本発明の多層配線回路基板の構成を示す部分断面図を、図２（ａ）〜（ｈ）に本発明の多層配線回路基板の製造工程を示す部分断面図を示す。
まず、ＳＵＳ基板からなる導電性転写基板１上に電気めっき法により、Ｃｕ金属からなる薄膜導体層２を形成する（図１（ａ）参照）。
【０００９】
次に、薄膜導体層２上に感光性樹脂からなる絶縁層３を形成し、所定のパターンを露光し、現像処理を行いビアホール４を形成する（図１（ｂ）参照）。
ここで、絶縁層３は特に感光性樹脂に限定されるものではなく、通常の絶縁性樹脂でも形成できる。その場合ビアホールの形成はレーザービーム加工等の物理的な加工法になる。
【００１０】
次に、絶縁層３の表面を所定の処理液により粗面化した後、導電性転写基板１をめっき電極にして電気めっき法によりビアホール４内に金属導体５で絶縁層３の表面とほぼ同一の高さまで穴埋めする（図１（ｃ）参照）。ここで、金属導体５は導電性が良好で、電気めっきできる金属材料であれば使用可能であるが、後述の導体配線層と同一材料を使うのが好ましい。
【００１１】
次に、絶縁層３及び金属導体５上に、無電解銅めっき又は銅のスパッタにより薄膜導体層（図示せず）を形成し、薄膜導体層上に所定のレジストパターンをフォトプロセス又は印刷法にて形成し、導電性転写基板１を電流供給電極にし、電気めっき法によりレジストパターン以外の部分に導体層を形成し、レジストパターンを剥離し、レジストパターン下部にあった薄膜導体層をソフトエッチングで除去し、導体配線層６を形成する（図１（ｄ）参照）。
上記導体配線層はセミアディティブプロセスで形成したが、特にセミアディティブプロセスに限定されるものではなく、薄膜導体層上全面に電解銅めっきによるパネルめっきにて導体層を形成し、フォトエッチングプロセスによりパターニング処理して導体配線層を形成してもよい。
【００１２】
次に、上記絶縁層及び導体配線層の形成工程を繰り返すことにより、絶縁層７、金属導体８及び導体配線層９を形成して、導電性転写基板１上に多層配線回路が形成される（図１（ｅ）参照）。
ここで、上記絶縁層及び導体配線層の形成工程を所定回数繰り返すことにより、所望の多層配線回路を作製できる。
【００１３】
次に、導電性転写基板１上の多層配線回路の最上層に接着層１１を形成する（図１（ｆ）参照）。さらに、支持基板１２上に導電性転写基板１上の多層配線回路を加圧・加熱して転写し、導電性転写基板１を剥離する（図１（ｇ）参照）。
【００１４】
次に、絶縁基板１２上に形成された多層配線回路の最上層の薄膜導体層２を利用して、セミアディティブプロセス等により導体配線層１３を形成して本発明の多層配線回路基板を作製する（図１（ｈ）参照）。
【００１５】
本発明の多層配線回路基板では、ビアホール内が金属導体でで穴埋めされるため、樹脂コーティングして絶縁層を形成する時のビアホール内の空洞（ボイド）の発生をなくすことができ、多層配線回路基板の製造中、半導体集積回路等の実装時や実装基板の使用中の温度変化等で配線回路が切断されるといった問題がなくなり、多層配線回路基板の品質信頼性を向上させることができる。
【００１６】
【実施例】
以下実施例により本発明を詳細に説明する。
５０μｍ厚のＳＵＳ基板からなる導電性転写基板１上に電気めっき法により、３μｍ厚のＣｕの薄膜導体層２を形成した。
【００１７】
次に、薄膜導体層２上に感光性樹脂を塗布し、３０μｍ厚の感光性樹脂層を設け、所定のパターンが形成されたガラスマスクを感光性樹脂層に重ね、露光、現像処理して、絶縁層３及びビアホール４を形成した。
【００１８】
次に、絶縁層３の表面を所定の処理液により粗面化した後導電性転写基板１をめっき電極にし、電流密度３Ａ／ｄｍ2 で硫酸銅めっきを行い、ビアホール４内にＣｕ金属で穴埋めした金属導体５を形成した。
【００１９】
次に、絶縁層４及び金属導体５上に無電解めっき法により、Ｃｕの薄膜導体層を形成した。さらに、薄膜導体層上に感光性樹脂層を形成し、所定のパターンを露光し、現像処理してレジストパターンを形成した。
【００２０】
次に、導電性転写基板１を電流供給電極にし、レジストパターンをマスクにして電流密度３Ａ／ｄｍ2 で硫酸銅めっきを行い、１０μｍ厚のＣｕの導体層を形成した。
【００２１】
次に、レジストパターンを剥離し、レジストパターン下部にあった薄膜導体層をソフトエッチングして導体配線層６を形成した。
【００２２】
次に、上記と同様な絶縁層及び導体配線層の形成工程を繰り返すことにより、絶縁層７、金属導体８及び導体配線層９を形成して、導電性転写基板１上に多層配線回路を形成した。
【００２３】
次に、導電性転写基板１上の多層配線回路の最上層に熱硬化型エポキシ系接着剤を塗布し、約３０μｍ厚の接着層１１を形成した。さらに、１００μｍ厚のＣｕ基板からなる支持基板１２に導電性転写基板１上の多層配線回路を加圧・加熱して転写し、導電性転写基板１を剥離した。
【００２４】
次に、支持基板１２上の薄膜導体層２を利用して、上記と同様なセミアディティブプロセスにより１０μｍ厚のＣｕの導体配線層１３を形成し、本発明の多層配線回路基板を作製した。
【００２５】
【発明の効果】
上記したように、本発明の多層配線回路基板では、ビアホール内が金属導体で穴埋めされるため、樹脂コーティングで絶縁層を形成する時のビアホール内の空洞（ボイド）の発生をなくすことができ、多層配線回路基板の製造中、半導体集積回路等の実装時や実装基板の使用中の温度変化等で配線回路が切断されるといった問題がなくなり、多層配線回路基板の品質信頼性を向上させることができる。
さらに、本発明のビア構造にすることにより、ビアの配置の自由度が増し、さらなる高密度多層配線回路基板の作製が可能となる。
さらに、本発明の多層配線回路基板の製造方法を採用することにより、各導体配線層が導電性転写基板と全て電気的に接続されるため、電気めっき法によりビアホール内の金属導体の穴埋めが容易にできる。
従って、本発明は、ＭＣＭ（マルチチップモジュール）の高密度多層配線回路基板において、実用上の優れた効果を発揮する。
【図面の簡単な説明】
【図１】本発明の多層配線回路基板の一実施例の構成を示す部分断面図である。
【図２】（ａ）〜（ｈ）は、本発明の多層配線回路基板の一実施例の製造工程を示す部分断面図である。
【図３】従来の多層配線回路基板の構成を示す部分断面図である。
【図４】従来の多層配線回路基板のビア接続部の空洞（ボイド）の発生状況を示す部分拡大断面図である。
【符号の説明】
１……導電性転写基板
２……薄膜導体層
３、７……絶縁層
４……ビアホール
５、８……金属導体
６、９、１３……導体配線層
１１……接着層
１２……支持基板
２１……支持基板
２２、２４、２６……絶縁層
２３、２５、２７……導体配線層
２５ａ、２７ａ……ビアホール側面に形成された導体層
３１……空洞（ボイド）
Claims (1)
- 絶縁層と導体配線層が交互に積層され、各前記導体配線層は前記絶縁層を介して電気めっき法により金属導体で穴埋めされたビアホールでビア接続されてなるビルドアップ型の多層配線回路基板の製造方法であって、以下の工程を備えることを特徴とする多層配線回路基板の製造方法。
（ａ）導電性転写基板上に薄膜導体層を形成する工程。
（ｂ）薄膜導体層上に絶縁層及びビアホールを形成する工程。
（ｃ）導電性転写基板をめっき電極にして、電気めっき法によりビアホール内に金属導体を析出させ、穴埋めする工程。
（ｄ）絶縁層及び金属導体上に導体配線層を形成する工程。
（ｅ）上記（ａ）〜（ｄ）の工程を必要回数繰り返して、導電性転写基板上に多層配線回路を形成する工程。
（ｆ）導電性転写基板の多層配線回路の最上層に接着層を形成する工程。
（ｇ）支持基板上に導電性転写基板上の多層配線回路を転写し、導電性転写基板を剥離する工程。
（ｈ）支持基板上の多層配線回路の転写後における最上層の薄膜導体層を利用して、最上層の導体配線層を形成し、多層配線回路基板を作製する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7615698A JP3948105B2 (ja) | 1998-03-24 | 1998-03-24 | 多層配線回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7615698A JP3948105B2 (ja) | 1998-03-24 | 1998-03-24 | 多層配線回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274723A JPH11274723A (ja) | 1999-10-08 |
| JP3948105B2 true JP3948105B2 (ja) | 2007-07-25 |
Family
ID=13597194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7615698A Expired - Fee Related JP3948105B2 (ja) | 1998-03-24 | 1998-03-24 | 多層配線回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3948105B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060042832A1 (en) | 2004-08-27 | 2006-03-02 | Kiyoshi Sato | Multilayer circuit board and method of producing the same |
| TWI285424B (en) * | 2005-12-22 | 2007-08-11 | Princo Corp | Substrate including a multi-layer interconnection structure, methods of manufacturing and recycling the same, method of packaging electronic devices by using the same, and method of manufacturing an interconnection device |
| CN102090158A (zh) | 2008-07-22 | 2011-06-08 | 国立大学法人东北大学 | 配线基板及其制造方法 |
| JP4974181B2 (ja) * | 2008-07-29 | 2012-07-11 | 古河電気工業株式会社 | キャリア付きプリント配線基板およびその製造方法 |
-
1998
- 1998-03-24 JP JP7615698A patent/JP3948105B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11274723A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8277668B2 (en) | Methods of preparing printed circuit boards and packaging substrates of integrated circuit | |
| US4830691A (en) | Process for producing high-density wiring board | |
| US7420127B2 (en) | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate | |
| JP4558776B2 (ja) | 回路基板の製造方法 | |
| JP3229286B2 (ja) | プリント回路基板の製造方法 | |
| JPH0575269A (ja) | 多層印刷配線板の製造方法 | |
| JP2009088469A (ja) | 印刷回路基板及びその製造方法 | |
| JP2008112993A (ja) | 回路基板の製造方法 | |
| JPH07283538A (ja) | 多層プリント配線板の製造方法 | |
| JPH11186698A (ja) | 回路基板の製造方法および回路基板 | |
| US7278205B2 (en) | Multilayer printed wiring board and production method therefor | |
| KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP3948105B2 (ja) | 多層配線回路基板の製造方法 | |
| KR20130031592A (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
| JPH05327224A (ja) | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 | |
| JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
| JP2002252436A (ja) | 両面積層板およびその製造方法 | |
| JP2748890B2 (ja) | 有機樹脂多層配線基板およびその製造方法 | |
| JP3165464B2 (ja) | フレキシブルプリント基板の製造方法 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| TWI690249B (zh) | 微細層間線路結構及其製法 | |
| JP3759755B2 (ja) | 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法 | |
| JP3994952B2 (ja) | 半導体装置 | |
| JP2001094224A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| JP2000036664A (ja) | 多層配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041216 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061226 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070409 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |