JPH03104293A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH03104293A JPH03104293A JP24312489A JP24312489A JPH03104293A JP H03104293 A JPH03104293 A JP H03104293A JP 24312489 A JP24312489 A JP 24312489A JP 24312489 A JP24312489 A JP 24312489A JP H03104293 A JPH03104293 A JP H03104293A
- Authority
- JP
- Japan
- Prior art keywords
- high dielectric
- pattern
- board
- layer
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003989 dielectric material Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 14
- 230000005670 electromagnetic radiation Effects 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 4
- 239000010949 copper Substances 0.000 abstract description 4
- 229910052802 copper Inorganic materials 0.000 abstract description 4
- 239000004698 Polyethylene Substances 0.000 abstract description 3
- 239000004793 Polystyrene Substances 0.000 abstract description 3
- 229920000515 polycarbonate Polymers 0.000 abstract description 3
- 239000004417 polycarbonate Substances 0.000 abstract description 3
- -1 polyethylene Polymers 0.000 abstract description 3
- 229920000573 polyethylene Polymers 0.000 abstract description 3
- 229920002223 polystyrene Polymers 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 6
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
基板の上・下に電源とアースのパターンが配置される２
層プリント基板に関し、 電源とアース回路における高周波の電磁放射の発生を防
止することができる２層プリント基板を提供することを
目的とし、 基板の一方の面のアースパターンが設けられる領域に選
択的に高誘電物質の層を設けるとともに基板の他方の表
面上の該高誘電物質の層と対向する領域に高誘電物質の
層を設け、基板の前記一方の高誘電物質層の上にアース
パターンを配置し、基板の前記他方の高誘電物質の層上
に電源パターンを配置するよう構威する． ［産業上の利用分野］ 本発明は基板の上・下に電源パターンとアースパターン
が対向して配置される２Ｎプリント基板に関する． 近年、電子回路を搭載した装置が各種の分野で広く使用
されている．ディジタル信号を扱う電子回路の場合、動
作速度の向上に伴って回路からの１ｔ磁放射の発生が問
題となっており妨害を与えないよう一定の規制が設けら
れている． 一般にディジタル回路は小型化されプリント基板の配線
を用いて部品が搭載されており、プリント基板からの電
磁放射の発生を抑制することが望まれている． ［従来の技術Ｊ 第２図は従来例の説明図であり、従来のプリント基板上
に構威されるディジタル回路の例をＡ．に示し、ディジ
タル回路の波形の例をＢ．に示し、従来の２層プリント
基板の電源・アース回路の断面図をＣ．を示す．第２図
Ａ．にはトランジスタによるスイッチング回路を示し、
ベースに入力する信号に応じてオン・オフ動作を行う．
この回路の動作速度（入力信号の周波数）が低速度であ
る場合、Ｂ．のイ．に示すような入力信号の矩形パルス
に対して出力波形も緩やかに動作する．ところが回路の
動作速度が高速化するにつれて出力波形に、ロ．に示す
ように立ち上がりと立ち下がりの位置でオーバーシェー
トとアンダーシュートが発生し、高周波威分の信号が発
生する．さらに、上記の第２図Ａに示すような回路を複
数ブロック設けた２層プリント基板では、その回路間ｔ
源接続が従属接続になっている場合、各回路間の電源イ
ンピーダンスによる電源変動が次の回路へ影響を与える
． すなわち、第２図Ｃ．に示すように、２層プリント基板
の電源・アース回路においては、その接続パターンによ
り両者が同一面に混在する形式で配線される．このため
、３層以上の多層プリント基板のように面構造により電
源線、アース線、信号線を異なる層に配置する場合に比
べて、２層プリント基板により構或する方が高周波にお
ける回路特性は高インピーダンスとなっている．［発明
が解決しようとする！！Ｉ！ｌ！］上記したように２層
プリント基板にディジタル回路を設けた時に、回路が高
速動作すると高周波威分が発生して外部に対する電磁放
射となって周囲に悪影響を及ぼすという問題があった．
これを解決する方法として高周波ノイズをカットするた
めのバイパスコンデンサを設けることが考えられるが、
コンデンサのリード（接続線）が持つＩ （インダクタ
ンス）威分とコンデンサのＣによる共振回路が形威され
るという問題がある．一方、プリント基板母材に高誘電
物質の材料を使用し、ｉｔａ・アース配線を２層プリン
ト基板の表裏に並行して配置してコンデンサを形威する
方法がある．これにより、このコンデンサは急峻な電源
変動要因に対し、蓄えていた電荷を放出することにより
結果的に電源回路の低インピーダンス化を実現すること
ができる．ところが、通常の信号線の配線において容量
性結合が逆にノイズを伝播することがあるため、プリン
ト基板の母材に高誘電物質を使用する方法にも問題があ
る．本発明は電源とアース回路における高周波の電磁放
射の発生を防止することができる２層プリント基板を提
供することを目的とする． ［課題を解決するための手段］ 本発明は基板の上・下に電源とアースのパターンが配置
される２層プリント基板において、アースパターンが設
けられる基板の一方の表面上に高誘電物質の層を設ける
とともに該アースパターンに対向する基板の他方の表面
上に高誘電物質の層を設け、基板の前記一方の高誘電物
質層の上にアースパターンを配置し、基板の前記他方の
高誘電物質層の上に電源パターンおよび信号パターンを
配置するものである． ［作用］ ２層プリント基板の一方の面のアースのパターンを配置
する位置に、高誘電物質を設けて、その上にアースＩ（
導体）のパターンを他の信号線パターンとともに設ける
．２層プリント基板の他方の面には、アース線に対向す
る位置に高誘電物質を設け、その上に電源パターンを配
置する．このようにアース線と電源線との間に基板およ
び基板の両面の高誘電物質が設けられるため実質的にリ
ード線のないコンデンサを必要な位置に選択的に配置す
るので伝導ノイズや放射ノイズの発生を防止することが
できる． ［実施例］ 第ｌ図は本発明の実施例の構或図である．第１図におい
て、１０は基板、１１．１２は高誘電物質層、１３は電
源パターン、１４はアースパターン、１５．１６は信号
線パターンを表す．基板１０の母材としては、上記の「
発明が解決しようとする課題」に記載したように高誘電
物質のものを使用すると信号線間にノイズが伝播するの
で低誘電率の公知の材料、例えばポリスチレン，ポリエ
チレン，ポリカーボネート等により構戒する． この基板１０を用いて本発明の２Ｎプリント基板を製造
する手順を説明する． まず、基４＆ｌＯの一方の面（この例では稟面：第１図
の下側部分）のアースパターン（アースの配線部分）が
設けられる範囲を選択して、該アースパターンの領域よ
り若干広い範囲に高誘電物質層１２を印刷する．同様に
、基板１０の他方の面（この例では表面：図の上側の部
分）に、上記高誘電物質層１２に対向する範囲に高誘電
物質層１ｌを印刷する．この場合、高誘電物質としては
、公知の材料から選択する．具体的には、例えばポリエ
チレン，ポリスチレン．ポリカーボネート等がある． この高誘電物質を印刷した後、次に基板の両面に銅メッ
キを施す．この後、２層プリント基板の裏面にはアース
パターンと信号線パターンのホトレジスト材を塗布し、
表面には電源パターンと信号線パターンのホトレジスト
を塗布する．次にエッチングにより２層プリント基板の
表裏の両面のホトレジストが塗布されない銅を除去する
．続いてホトレジストを取り除くと、電ｌ５ターン１３
，アースパターン１４および信号線パターン１５．１６
が形威され、第１図のような構造のプリント基板が得ら
れる． ［発明の効果］ 本発明によれば、２層プリント基板にディジタル回路を
搭載して高速動作を行っても電磁放射ノイズや伝導ノイ
ズの発生を抑制することができる．
層プリント基板に関し、 電源とアース回路における高周波の電磁放射の発生を防
止することができる２層プリント基板を提供することを
目的とし、 基板の一方の面のアースパターンが設けられる領域に選
択的に高誘電物質の層を設けるとともに基板の他方の表
面上の該高誘電物質の層と対向する領域に高誘電物質の
層を設け、基板の前記一方の高誘電物質層の上にアース
パターンを配置し、基板の前記他方の高誘電物質の層上
に電源パターンを配置するよう構威する． ［産業上の利用分野］ 本発明は基板の上・下に電源パターンとアースパターン
が対向して配置される２Ｎプリント基板に関する． 近年、電子回路を搭載した装置が各種の分野で広く使用
されている．ディジタル信号を扱う電子回路の場合、動
作速度の向上に伴って回路からの１ｔ磁放射の発生が問
題となっており妨害を与えないよう一定の規制が設けら
れている． 一般にディジタル回路は小型化されプリント基板の配線
を用いて部品が搭載されており、プリント基板からの電
磁放射の発生を抑制することが望まれている． ［従来の技術Ｊ 第２図は従来例の説明図であり、従来のプリント基板上
に構威されるディジタル回路の例をＡ．に示し、ディジ
タル回路の波形の例をＢ．に示し、従来の２層プリント
基板の電源・アース回路の断面図をＣ．を示す．第２図
Ａ．にはトランジスタによるスイッチング回路を示し、
ベースに入力する信号に応じてオン・オフ動作を行う．
この回路の動作速度（入力信号の周波数）が低速度であ
る場合、Ｂ．のイ．に示すような入力信号の矩形パルス
に対して出力波形も緩やかに動作する．ところが回路の
動作速度が高速化するにつれて出力波形に、ロ．に示す
ように立ち上がりと立ち下がりの位置でオーバーシェー
トとアンダーシュートが発生し、高周波威分の信号が発
生する．さらに、上記の第２図Ａに示すような回路を複
数ブロック設けた２層プリント基板では、その回路間ｔ
源接続が従属接続になっている場合、各回路間の電源イ
ンピーダンスによる電源変動が次の回路へ影響を与える
． すなわち、第２図Ｃ．に示すように、２層プリント基板
の電源・アース回路においては、その接続パターンによ
り両者が同一面に混在する形式で配線される．このため
、３層以上の多層プリント基板のように面構造により電
源線、アース線、信号線を異なる層に配置する場合に比
べて、２層プリント基板により構或する方が高周波にお
ける回路特性は高インピーダンスとなっている．［発明
が解決しようとする！！Ｉ！ｌ！］上記したように２層
プリント基板にディジタル回路を設けた時に、回路が高
速動作すると高周波威分が発生して外部に対する電磁放
射となって周囲に悪影響を及ぼすという問題があった．
これを解決する方法として高周波ノイズをカットするた
めのバイパスコンデンサを設けることが考えられるが、
コンデンサのリード（接続線）が持つＩ （インダクタ
ンス）威分とコンデンサのＣによる共振回路が形威され
るという問題がある．一方、プリント基板母材に高誘電
物質の材料を使用し、ｉｔａ・アース配線を２層プリン
ト基板の表裏に並行して配置してコンデンサを形威する
方法がある．これにより、このコンデンサは急峻な電源
変動要因に対し、蓄えていた電荷を放出することにより
結果的に電源回路の低インピーダンス化を実現すること
ができる．ところが、通常の信号線の配線において容量
性結合が逆にノイズを伝播することがあるため、プリン
ト基板の母材に高誘電物質を使用する方法にも問題があ
る．本発明は電源とアース回路における高周波の電磁放
射の発生を防止することができる２層プリント基板を提
供することを目的とする． ［課題を解決するための手段］ 本発明は基板の上・下に電源とアースのパターンが配置
される２層プリント基板において、アースパターンが設
けられる基板の一方の表面上に高誘電物質の層を設ける
とともに該アースパターンに対向する基板の他方の表面
上に高誘電物質の層を設け、基板の前記一方の高誘電物
質層の上にアースパターンを配置し、基板の前記他方の
高誘電物質層の上に電源パターンおよび信号パターンを
配置するものである． ［作用］ ２層プリント基板の一方の面のアースのパターンを配置
する位置に、高誘電物質を設けて、その上にアースＩ（
導体）のパターンを他の信号線パターンとともに設ける
．２層プリント基板の他方の面には、アース線に対向す
る位置に高誘電物質を設け、その上に電源パターンを配
置する．このようにアース線と電源線との間に基板およ
び基板の両面の高誘電物質が設けられるため実質的にリ
ード線のないコンデンサを必要な位置に選択的に配置す
るので伝導ノイズや放射ノイズの発生を防止することが
できる． ［実施例］ 第ｌ図は本発明の実施例の構或図である．第１図におい
て、１０は基板、１１．１２は高誘電物質層、１３は電
源パターン、１４はアースパターン、１５．１６は信号
線パターンを表す．基板１０の母材としては、上記の「
発明が解決しようとする課題」に記載したように高誘電
物質のものを使用すると信号線間にノイズが伝播するの
で低誘電率の公知の材料、例えばポリスチレン，ポリエ
チレン，ポリカーボネート等により構戒する． この基板１０を用いて本発明の２Ｎプリント基板を製造
する手順を説明する． まず、基４＆ｌＯの一方の面（この例では稟面：第１図
の下側部分）のアースパターン（アースの配線部分）が
設けられる範囲を選択して、該アースパターンの領域よ
り若干広い範囲に高誘電物質層１２を印刷する．同様に
、基板１０の他方の面（この例では表面：図の上側の部
分）に、上記高誘電物質層１２に対向する範囲に高誘電
物質層１ｌを印刷する．この場合、高誘電物質としては
、公知の材料から選択する．具体的には、例えばポリエ
チレン，ポリスチレン．ポリカーボネート等がある． この高誘電物質を印刷した後、次に基板の両面に銅メッ
キを施す．この後、２層プリント基板の裏面にはアース
パターンと信号線パターンのホトレジスト材を塗布し、
表面には電源パターンと信号線パターンのホトレジスト
を塗布する．次にエッチングにより２層プリント基板の
表裏の両面のホトレジストが塗布されない銅を除去する
．続いてホトレジストを取り除くと、電ｌ５ターン１３
，アースパターン１４および信号線パターン１５．１６
が形威され、第１図のような構造のプリント基板が得ら
れる． ［発明の効果］ 本発明によれば、２層プリント基板にディジタル回路を
搭載して高速動作を行っても電磁放射ノイズや伝導ノイ
ズの発生を抑制することができる．
第１図は本発明の実施例構或図、第２図は従来例の説明
図である． 第１図中、 １０：基板 ｔｉ．ｔｚ：高誘電物質層 １３：電源パターン １４：アースパターン １５．１６：信号線パターン 特許出咄人富士通株式会社
図である． 第１図中、 １０：基板 ｔｉ．ｔｚ：高誘電物質層 １３：電源パターン １４：アースパターン １５．１６：信号線パターン 特許出咄人富士通株式会社
Claims (1)
- 【特許請求の範囲】 基板の上・下に電源とアースのパターンが配置される２
層プリント基板において、 基板（１０）の一方の面のアースパターンが設けられる
領域に選択的に高誘電物質層（１２）を設けるとともに
基板（１０）の他方の表面上の該高誘電物質層（１２）
と対向する領域に高誘電物質の層（１１）を設け、 基板（１０）の前記一方の高誘電物質層（１２）の上に
アースパターン（１４）を配置し、基板（１０）の前記
他方の高誘電物質の層（１１）上に電源パターン（１３
）を配置することを特徴とするプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24312489A JPH03104293A (ja) | 1989-09-19 | 1989-09-19 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24312489A JPH03104293A (ja) | 1989-09-19 | 1989-09-19 | プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104293A true JPH03104293A (ja) | 1991-05-01 |
Family
ID=17099160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24312489A Pending JPH03104293A (ja) | 1989-09-19 | 1989-09-19 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104293A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005086550A1 (en) * | 2004-03-08 | 2005-09-15 | Youngeun, Electronics Co., Ltd | Method for fabricating copper printed circuit board having circuits of different thicknesses |
| JP2009038250A (ja) * | 2007-08-02 | 2009-02-19 | Shin Etsu Polymer Co Ltd | 伝導ノイズ抑制構造体および配線回路基板 |
| JP2009105322A (ja) * | 2007-10-25 | 2009-05-14 | Shin Etsu Polymer Co Ltd | 伝導ノイズ抑制構造体および配線回路基板 |
| US8416029B2 (en) | 2007-08-02 | 2013-04-09 | Shin-Etsu Polymer Co., Ltd. | Transmission noise suppressing structure and wiring circuit board |
-
1989
- 1989-09-19 JP JP24312489A patent/JPH03104293A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005086550A1 (en) * | 2004-03-08 | 2005-09-15 | Youngeun, Electronics Co., Ltd | Method for fabricating copper printed circuit board having circuits of different thicknesses |
| JP2009038250A (ja) * | 2007-08-02 | 2009-02-19 | Shin Etsu Polymer Co Ltd | 伝導ノイズ抑制構造体および配線回路基板 |
| US8416029B2 (en) | 2007-08-02 | 2013-04-09 | Shin-Etsu Polymer Co., Ltd. | Transmission noise suppressing structure and wiring circuit board |
| JP2009105322A (ja) * | 2007-10-25 | 2009-05-14 | Shin Etsu Polymer Co Ltd | 伝導ノイズ抑制構造体および配線回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5912597A (en) | Printed circuit board | |
| JPH09199818A (ja) | グランド間接続構造 | |
| US5262596A (en) | Printed wiring board shielded from electromagnetic wave | |
| JPH0745962A (ja) | 多層プリント板の電波対策パターン | |
| JPH03104293A (ja) | プリント基板 | |
| JPH05191056A (ja) | プリント配線基板 | |
| JP2001267701A (ja) | プリント基板 | |
| KR100560571B1 (ko) | 상호 연결체 | |
| JPH08204377A (ja) | 遮蔽体 | |
| JPS63170988A (ja) | 混成集積回路 | |
| JPH11298097A (ja) | プリント配線板 | |
| JP3499399B2 (ja) | 高周波回路のシールド構造 | |
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| JPH04261097A (ja) | 多層プリント基板 | |
| JPH07235776A (ja) | 多層プリント配線基板 | |
| JPH07221461A (ja) | 回路実装方式 | |
| JP2002368355A (ja) | プリント配線板 | |
| JP2804821B2 (ja) | 電子部品搭載用基板 | |
| JPH0629352A (ja) | 多層配線ｔａｂテープキャリア | |
| JP2000091785A (ja) | 電子回路部品の電源パターン接続構造 | |
| JPH04340796A (ja) | プリント配線板 | |
| JPH021920Y2 (ja) | ||
| JPH06216540A (ja) | 多層プリント配線基板 | |
| JP2804827B2 (ja) | 電子部品搭載用基板 | |
| JPH05243782A (ja) | 多層プリント基板 |