JPH06216540A - 多層プリント配線基板 - Google Patents
多層プリント配線基板Info
- Publication number
- JPH06216540A JPH06216540A JP546793A JP546793A JPH06216540A JP H06216540 A JPH06216540 A JP H06216540A JP 546793 A JP546793 A JP 546793A JP 546793 A JP546793 A JP 546793A JP H06216540 A JPH06216540 A JP H06216540A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- signal
- isolated
- pattern
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】プリント配線基板を破壊せずに、パターン幅及
び層間厚を測定可能にし、プリント配線基板の特性イン
ピーダンスが、要求範囲に入っているか容易に確認可能
にする。 【構成】多層プリント配線基板の各信号層に、その層で
規定されているパターン幅の孤立パターンを有し、各電
源及びＧＮＤ層には、信号パターン幅より広い孤立銅箔
を有し、それらが基板端の同一箇所に露出している。
び層間厚を測定可能にし、プリント配線基板の特性イン
ピーダンスが、要求範囲に入っているか容易に確認可能
にする。 【構成】多層プリント配線基板の各信号層に、その層で
規定されているパターン幅の孤立パターンを有し、各電
源及びＧＮＤ層には、信号パターン幅より広い孤立銅箔
を有し、それらが基板端の同一箇所に露出している。
Description
【０００１】
【産業上の利用分野】本発明は、多層プリント配線基板
の構造に関し、特に導体パターン幅及び層間厚の測定が
容易な多層プリント配線基板の構造に関する。
の構造に関し、特に導体パターン幅及び層間厚の測定が
容易な多層プリント配線基板の構造に関する。
【０００２】
【従来の技術】近年デバイス技術の発展により、スイッ
チングスピードの高速化が進み、それに伴ないデバイス
の入出力特性インピーダンスと、デバイスを実装するプ
リント配線基板の信号パターンの特性インピーダンスと
の不一致によりディレータイム増加が装置性能の障害に
なって来た。デバイスとプリント配線基板の特性インピ
ーダンスの整合を取る為にプリント配線基板の導体から
なる信号パターン幅及び電源，ＧＮＤ層と信号層間厚を
調整しているが、プリント配線基板製造時のバラツキに
より、設計値通りにならずできあがったプリント配線基
板を測定する必要がある。従来の多層プリント配線基板
は内層の信号パターンが外部に出てなく、多層プリント
配線基板のパターン幅及び層間厚が規格通りにできてい
るか確認する為には、製造ロット毎に多層プリント配線
基板を抜き取り破壊して測定していた。
チングスピードの高速化が進み、それに伴ないデバイス
の入出力特性インピーダンスと、デバイスを実装するプ
リント配線基板の信号パターンの特性インピーダンスと
の不一致によりディレータイム増加が装置性能の障害に
なって来た。デバイスとプリント配線基板の特性インピ
ーダンスの整合を取る為にプリント配線基板の導体から
なる信号パターン幅及び電源，ＧＮＤ層と信号層間厚を
調整しているが、プリント配線基板製造時のバラツキに
より、設計値通りにならずできあがったプリント配線基
板を測定する必要がある。従来の多層プリント配線基板
は内層の信号パターンが外部に出てなく、多層プリント
配線基板のパターン幅及び層間厚が規格通りにできてい
るか確認する為には、製造ロット毎に多層プリント配線
基板を抜き取り破壊して測定していた。
【０００３】
【発明が解決しようとする課題】従来のプリント配線基
板では、信号パターン幅及び層間厚を抜き取り破壊によ
り測定しているため製造ロット毎に何枚か基板が無駄に
なり、さらに全数測定できない為、不良品混入の恐れが
有る等の問題点があった。
板では、信号パターン幅及び層間厚を抜き取り破壊によ
り測定しているため製造ロット毎に何枚か基板が無駄に
なり、さらに全数測定できない為、不良品混入の恐れが
有る等の問題点があった。
【０００４】
【課題を解決するための手段】本発明の多層プリント配
線基板は、各信号層に対応する信号層で規定されている
パターン幅の孤立導体を有し、電源層および接地層それ
ぞれにも孤立導体を有し、これら孤立導体の端部が端面
に露出し、電源層および接地層の孤立導体の端面に露出
する端部の幅が各信号層の孤立導体の端面に露出する端
部の幅より大きく、これら孤立導体をすべて同一箇所に
設けている。
線基板は、各信号層に対応する信号層で規定されている
パターン幅の孤立導体を有し、電源層および接地層それ
ぞれにも孤立導体を有し、これら孤立導体の端部が端面
に露出し、電源層および接地層の孤立導体の端面に露出
する端部の幅が各信号層の孤立導体の端面に露出する端
部の幅より大きく、これら孤立導体をすべて同一箇所に
設けている。
【０００５】
【実施例】次に、本発明について、図面を参照して説明
する。
する。
【０００６】図１は、本発明の一実施例の多層プリント
配線基板の各層の構造を模式的に示す斜視図であり、６
層板の場合の例を示す。信号１層面に、その層で使用さ
れている信号パターン（図示略）と同一パターン幅で、
かつ、信号接続の無い銅箔パターンである信号１層孤立
パターン１を有し、信号２層面に信号１層面と同様な信
号２層孤立パターン２を有し、同じく信号５層面には、
信号５層孤立パターン５及び信号６層面には信号６層孤
立パターン６を有する。
配線基板の各層の構造を模式的に示す斜視図であり、６
層板の場合の例を示す。信号１層面に、その層で使用さ
れている信号パターン（図示略）と同一パターン幅で、
かつ、信号接続の無い銅箔パターンである信号１層孤立
パターン１を有し、信号２層面に信号１層面と同様な信
号２層孤立パターン２を有し、同じく信号５層面には、
信号５層孤立パターン５及び信号６層面には信号６層孤
立パターン６を有する。
【０００７】さらに、ＧＮＤ層（接地層）には、各信号
層のパターン幅より大きく、かつ、接地されていないＧ
ＮＤ層孤立銅箔３を有し、同様に電源層には、電源と接
続されていない電源層孤立銅箔４を有する。以上の各信
号層孤立パターン１，２，５，６，ならびにＧＮＤ層孤
立銅箔３及び電源層孤立銅箔４は、基板端同一箇所に位
置し、基板端に直交して端を基板端面に露出させてい
る。
層のパターン幅より大きく、かつ、接地されていないＧ
ＮＤ層孤立銅箔３を有し、同様に電源層には、電源と接
続されていない電源層孤立銅箔４を有する。以上の各信
号層孤立パターン１，２，５，６，ならびにＧＮＤ層孤
立銅箔３及び電源層孤立銅箔４は、基板端同一箇所に位
置し、基板端に直交して端を基板端面に露出させてい
る。
【０００８】図２は、図１の多層プリント配線基板の端
面の部分拡大図である。通常、各信号層の信号接続パタ
ーンは、層毎に配線方向が決められているが、本発明の
各信号層孤立パターン１，２，５，６はそれに従わず、
基板端面に対し、垂直方向に形成してあり、かつ基板端
面の同一箇所に形成してある。一方、ＧＮＤ層孤立銅箔
３及び電源層孤立銅箔４は、各信号層孤立パターン１，
２，５，６と同一箇所の基板端面に形成してあり、か
つ、各信号層孤立パターン１，２，５，６と区別する
為、基板端面の露出幅が大きくなるよう形成してある。
面の部分拡大図である。通常、各信号層の信号接続パタ
ーンは、層毎に配線方向が決められているが、本発明の
各信号層孤立パターン１，２，５，６はそれに従わず、
基板端面に対し、垂直方向に形成してあり、かつ基板端
面の同一箇所に形成してある。一方、ＧＮＤ層孤立銅箔
３及び電源層孤立銅箔４は、各信号層孤立パターン１，
２，５，６と同一箇所の基板端面に形成してあり、か
つ、各信号層孤立パターン１，２，５，６と区別する
為、基板端面の露出幅が大きくなるよう形成してある。
【０００９】図３は、図２をさらに拡大した図であり、
本実施例の活用法を示した図である。信号１層面のパタ
ーン幅を測定する場合、信号１層孤立パターン１の基板
端面に現われた部分の信号１層パターン幅８の寸法を測
ればよく、同様に、信号２層面は信号２層パターン幅
９、信号５層面は信号５層パターン幅１４、信号６層面
は信号６層パターン幅１５を測定するだけで完了する。
又、ＧＮＤ電源層と、各信号層間の層間厚は測定する場
合、信号１層面とＧＮＤ層間厚は信号１層孤立パターン
１とＧＮＤ層孤立銅箔３の基板端面に現われた部分の間
隔の信号１層ＧＮＤ間層間厚１０を測れば良く、同様に
信号２層面とＧＮＤ間層間厚は信号２層ＧＮＤ間層間厚
１１、信号５層面と電源層間厚は信号５層電源間層間厚
１２、信号６層面と電源層間厚は信号６層電源間層間厚
１３を測定するだけで完了する。
本実施例の活用法を示した図である。信号１層面のパタ
ーン幅を測定する場合、信号１層孤立パターン１の基板
端面に現われた部分の信号１層パターン幅８の寸法を測
ればよく、同様に、信号２層面は信号２層パターン幅
９、信号５層面は信号５層パターン幅１４、信号６層面
は信号６層パターン幅１５を測定するだけで完了する。
又、ＧＮＤ電源層と、各信号層間の層間厚は測定する場
合、信号１層面とＧＮＤ層間厚は信号１層孤立パターン
１とＧＮＤ層孤立銅箔３の基板端面に現われた部分の間
隔の信号１層ＧＮＤ間層間厚１０を測れば良く、同様に
信号２層面とＧＮＤ間層間厚は信号２層ＧＮＤ間層間厚
１１、信号５層面と電源層間厚は信号５層電源間層間厚
１２、信号６層面と電源層間厚は信号６層電源間層間厚
１３を測定するだけで完了する。
【００１０】
【発明の効果】以上説明したように本発明の多層プリン
ト配線基板は、各信号層にその信号層の信号パターンと
同一パターン幅の孤立導体を有し、接地層および電源層
にも孤立導体を有し、それらを基板端面に露出する構造
にしたので、基板を破壊せずに全数のパターン幅及び層
間厚が測定可能になり、プリント配線基板の特性インピ
ーダンスが実装部品の入出力インピーダンスとマッチン
グの取れた基板選別が容易に可能となる効果を有する。
ト配線基板は、各信号層にその信号層の信号パターンと
同一パターン幅の孤立導体を有し、接地層および電源層
にも孤立導体を有し、それらを基板端面に露出する構造
にしたので、基板を破壊せずに全数のパターン幅及び層
間厚が測定可能になり、プリント配線基板の特性インピ
ーダンスが実装部品の入出力インピーダンスとマッチン
グの取れた基板選別が容易に可能となる効果を有する。
【図１】本発明の一実施例の多層プリント配線基板を模
式的に示す斜視図である。
式的に示す斜視図である。
【図２】図１の実施例の端面を示す部分拡大図である。
【図３】図２をさらに拡大して本実施例の活用方法を示
す部分拡大図である。
す部分拡大図である。
１ 信号１層孤立パターン ２ 信号２層孤立パターン ３ ＧＮＤ層孤立銅箔 ４ 電源層孤立銅箔 ５ 信号５層孤立パターン ６ 信号６層孤立パターン ７ 多層プリント配線基板 ８ 信号１層パターン幅 ９ 信号２層パターン幅 １０ 信号１層ＧＮＤ間層間厚 １１ 信号２層ＧＮＤ間層間厚 １２ 信号５層電源間層間厚 １３ 信号６層電源間層間厚 １４ 信号５層パターン幅 １５ 信号６層パターン幅
Claims (3)
- 【請求項１】 各信号層に対応する信号層で規定されて
いるパターン幅の孤立導体を有し、電源層および接地層
それぞれにも孤立導体を有し、これら孤立導体の端部が
端面に露出していることを特徴とする多層プリント配線
基板。 - 【請求項２】 電源層および接地層の孤立導体の端面に
露出する端部の幅が各信号層の孤立導体の端面に露出す
る端部の幅より大きい請求項１記載の多層プリント配線
基板。 - 【請求項３】 各信号層の孤立導体ならびに電源層およ
び接地層の孤立導体がすべて同一箇所に設けられた請求
項１または２記載の多層プリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP546793A JPH06216540A (ja) | 1993-01-18 | 1993-01-18 | 多層プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP546793A JPH06216540A (ja) | 1993-01-18 | 1993-01-18 | 多層プリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216540A true JPH06216540A (ja) | 1994-08-05 |
Family
ID=11612048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP546793A Pending JPH06216540A (ja) | 1993-01-18 | 1993-01-18 | 多層プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216540A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082665A1 (fr) * | 2000-04-25 | 2001-11-01 | Matsushita Electric Works, Ltd. | Stratifie a couche interne contenant un circuit utilise pour la fabrication de cartes a circuit imprime multicouche pour circuit haute frequence, procede et dispositif de mesure de l'impedance du circuit dudit stratifie a couche interne contenant un circuit |
| KR100332883B1 (ko) * | 2000-07-25 | 2002-04-15 | 이형도 | 적층 칩부품 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5233050B2 (ja) * | 1971-11-24 | 1977-08-25 |
-
1993
- 1993-01-18 JP JP546793A patent/JPH06216540A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5233050B2 (ja) * | 1971-11-24 | 1977-08-25 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082665A1 (fr) * | 2000-04-25 | 2001-11-01 | Matsushita Electric Works, Ltd. | Stratifie a couche interne contenant un circuit utilise pour la fabrication de cartes a circuit imprime multicouche pour circuit haute frequence, procede et dispositif de mesure de l'impedance du circuit dudit stratifie a couche interne contenant un circuit |
| KR100332883B1 (ko) * | 2000-07-25 | 2002-04-15 | 이형도 | 적층 칩부품 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3307597B2 (ja) | 印刷配線装置 | |
| US4361634A (en) | Artwork master for production of multilayer circuit board | |
| JPH06216540A (ja) | 多層プリント配線基板 | |
| JPH04340795A (ja) | プリント配線板 | |
| JPH021915Y2 (ja) | ||
| JP2846803B2 (ja) | 多層配線基板 | |
| CA1055164A (en) | Multilayer circuit board | |
| JPH1174644A (ja) | 多層プリント配線基板及びその自動配線方法 | |
| JPH0548272A (ja) | プリント配線板 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPH03104293A (ja) | プリント基板 | |
| JPS59132698A (ja) | 多層セラミツク回路基板の製造方法 | |
| JPH0325993A (ja) | プリント配線基板 | |
| JP2851148B2 (ja) | 印刷配線板 | |
| JPH0774475A (ja) | メッシュパターン構造 | |
| JPH05191116A (ja) | 積層電子部品 | |
| JPS60253303A (ja) | マイクロストリツプ線路 | |
| JP2003289184A (ja) | 多層プリント配線板 | |
| JP2566986B2 (ja) | 配線基板 | |
| JPH0483389A (ja) | プリント配線板 | |
| JP2614034B2 (ja) | プリント配線板 | |
| JPH04340796A (ja) | プリント配線板 | |
| JPH03178193A (ja) | 多層プリント基板 | |
| JPH06196832A (ja) | スルホール付き絶縁基板 | |
| JPH08255969A (ja) | プリント基板装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950725 |