JP2000091785A - 電子回路部品の電源パターン接続構造 - Google Patents
電子回路部品の電源パターン接続構造Info
- Publication number
- JP2000091785A JP2000091785A JP10259587A JP25958798A JP2000091785A JP 2000091785 A JP2000091785 A JP 2000091785A JP 10259587 A JP10259587 A JP 10259587A JP 25958798 A JP25958798 A JP 25958798A JP 2000091785 A JP2000091785 A JP 2000091785A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pattern
- ground
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】プリント回路基板から放射される電磁波ノイズ
の低減に有効な電子回路部品の電源パターン接続構造を
提供する。 【解決手段】プリント回路基板１の電源層１１、グラン
ド層１２を、それぞれバイパスコンデンサ３とＩＣ２間
を接続する第１の電源パターン４１、４２、第１のグラ
ンドパターン４３、４４に接続するとなく、電源層１１
をビアホール５３、第２の電源パターン４５を介してバ
イパスコンデンサ３の一端に接続し、また、グランド層
１２をビアホール５４、第２のグランドパターン４６を
介してバイパスコンデンサ３の他端に接続した構成にす
る。これにより、バイパスコンデンサ３とＩＣ２間に高
周波電流Ｉbiが流れた際、電源層１１とグランド層１２
間で高周波電圧リプルが発生することはなくなる。その
結果、プリント回路基板１から放射する電磁波ノイズを
減少することができる。
の低減に有効な電子回路部品の電源パターン接続構造を
提供する。 【解決手段】プリント回路基板１の電源層１１、グラン
ド層１２を、それぞれバイパスコンデンサ３とＩＣ２間
を接続する第１の電源パターン４１、４２、第１のグラ
ンドパターン４３、４４に接続するとなく、電源層１１
をビアホール５３、第２の電源パターン４５を介してバ
イパスコンデンサ３の一端に接続し、また、グランド層
１２をビアホール５４、第２のグランドパターン４６を
介してバイパスコンデンサ３の他端に接続した構成にす
る。これにより、バイパスコンデンサ３とＩＣ２間に高
周波電流Ｉbiが流れた際、電源層１１とグランド層１２
間で高周波電圧リプルが発生することはなくなる。その
結果、プリント回路基板１から放射する電磁波ノイズを
減少することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、高速ＩＣや高周波
発振器などを対象とする電子回路部品の電源パターン接
続構造に関し、特に、電子回路部品を多数実装してなる
プリント回路基板から放射される電磁波ノイズの低減に
有効な電子回路部品の電源パターン接続構造に関する。
発振器などを対象とする電子回路部品の電源パターン接
続構造に関し、特に、電子回路部品を多数実装してなる
プリント回路基板から放射される電磁波ノイズの低減に
有効な電子回路部品の電源パターン接続構造に関する。
【０００２】
【従来の技術】従来、プリント回路基板における絶縁
層、電源層、グランド層、プリント回路基板に実装され
る電子回路部品の電源ピン並びにグランドピン、バイパ
スコンデンサ等の相互間の接続方法は、図３および図４
のようになっている。まずここでは、ＩＣを例にした電
子回路部品とバイパスコンデンサとがそれぞれプリント
回路基板の表面と裏面上に実装された場合について説明
する。図３は、従来のＩＣとバイパスコンデンサをそれ
ぞれプリント回路基板の表面と裏面の異なる面に実装し
た場合であって、（ａ）はプリント回路基板上面から見
たＩＣとバイパスコンデンサの平面図、（ｂ）はプリン
ト回路基板のＡ−Ａ線に沿う側断面図、（ｃ）はプリン
ト回路基板のＢ−Ｂ線に沿う側断面図、（ｄ）はプリン
ト回路基板とＩＣ、バイパスコンデンサ間の電源パター
ン接続を示す回路図である。同図において、１はプリン
ト回路基板、１０ａ〜１０ｃはプリント回路基板１内に
設けた絶縁層、１１は絶縁層１０ａ、１０ｂ間に設けた
電源層、１２は絶縁層１０ｂ〜１０ｃ間に設けたグラン
ド層、２はプリント回路基板１の表面上に実装されたＩ
Ｃ、２１はＩＣの電源ピン、２２はＩＣのグランドピ
ン、３はプリント回路基板１の裏面上に実装されたバイ
パスコンデンサであり、ＩＣ２へ電流を供給すると共に
ＩＣ２の動作に伴うスイッチング雑音（電源雑音）を低
減することを目的として実装されている。４１および４
２はバイパスコンデンサ３の＋側とＩＣの電源ピン２１
の間を接続する電源パターン、４３および４４はバイパ
スコンデンサ３の−側とＩＣ２のグランドピン２２の間
を接続するグランドパターン、５３は電源パターン４１
および４２と電源層１１を電気的に接続するビアホー
ル、５４はグランドパターン４３および４４とグランド
層１２を接続するビアホールである。このようなプリン
ト回路基板１上に実装されたＩＣ２が動作する時、バイ
パスコンデンサ３からＩＣ２には高周波電流Ｉｂｉが流
れる。すなわち、その高周波電流Ｉｂｉは、バイパスコ
ンデンサ３の＋側から、電源パターン４１、ビアホール
５３、電源パターン４２、ＩＣ２の電源ピン２１、ＩＣ
２のグランドピン２２、グランドパターン４３、ビアホ
ール５４、グランドパターン４４、バイパスコンデンサ
３の−側へと流れる。ここで、それぞれの電源パターン
４１、４２、グランドパターン４３、４４、ビアホール
５３、５４にはインピーダンスが存在するので、高周波
電流Ｉｂｉが流れる時にそれぞれの部分で電圧降下が生
じる。また、図４は、従来のＩＣとバイパスコンデンサ
をそれぞれ同じプリント回路基板の表面上に実装した場
合であって、（ａ）はプリント回路基板上面から見たＩ
Ｃとバイパスコンデンサの平面図、（ｂ）はプリント回
路基板のＡ−Ａ線に沿う側断面図、（ｃ）はプリント回
路基板のＢ−Ｂ線に沿う側断面図、（ｄ）はプリント回
路基板のＣ−Ｃ線に沿う側断面図、（ｅ）はプリント回
路基板とＩＣ、バイパスコンデンサ間の電源パターン接
続を示す回路図である。ここで、図４の構成要素は図３
と同じものを用いているのでその説明は省略する。図４
の従来例は、図３で示した場合と同様に、バイパスコン
デンサ３からＩＣ２に向かって高周波電流Ｉｂｉが流れ
ＩＣ２が動作する時、それぞれの電源パターン４１、４
２、グランドパターン４３、４４、ビアホール５３、５
４にインピーダンスが存在するので、それぞれの部分で
電圧降下が生じる。
層、電源層、グランド層、プリント回路基板に実装され
る電子回路部品の電源ピン並びにグランドピン、バイパ
スコンデンサ等の相互間の接続方法は、図３および図４
のようになっている。まずここでは、ＩＣを例にした電
子回路部品とバイパスコンデンサとがそれぞれプリント
回路基板の表面と裏面上に実装された場合について説明
する。図３は、従来のＩＣとバイパスコンデンサをそれ
ぞれプリント回路基板の表面と裏面の異なる面に実装し
た場合であって、（ａ）はプリント回路基板上面から見
たＩＣとバイパスコンデンサの平面図、（ｂ）はプリン
ト回路基板のＡ−Ａ線に沿う側断面図、（ｃ）はプリン
ト回路基板のＢ−Ｂ線に沿う側断面図、（ｄ）はプリン
ト回路基板とＩＣ、バイパスコンデンサ間の電源パター
ン接続を示す回路図である。同図において、１はプリン
ト回路基板、１０ａ〜１０ｃはプリント回路基板１内に
設けた絶縁層、１１は絶縁層１０ａ、１０ｂ間に設けた
電源層、１２は絶縁層１０ｂ〜１０ｃ間に設けたグラン
ド層、２はプリント回路基板１の表面上に実装されたＩ
Ｃ、２１はＩＣの電源ピン、２２はＩＣのグランドピ
ン、３はプリント回路基板１の裏面上に実装されたバイ
パスコンデンサであり、ＩＣ２へ電流を供給すると共に
ＩＣ２の動作に伴うスイッチング雑音（電源雑音）を低
減することを目的として実装されている。４１および４
２はバイパスコンデンサ３の＋側とＩＣの電源ピン２１
の間を接続する電源パターン、４３および４４はバイパ
スコンデンサ３の−側とＩＣ２のグランドピン２２の間
を接続するグランドパターン、５３は電源パターン４１
および４２と電源層１１を電気的に接続するビアホー
ル、５４はグランドパターン４３および４４とグランド
層１２を接続するビアホールである。このようなプリン
ト回路基板１上に実装されたＩＣ２が動作する時、バイ
パスコンデンサ３からＩＣ２には高周波電流Ｉｂｉが流
れる。すなわち、その高周波電流Ｉｂｉは、バイパスコ
ンデンサ３の＋側から、電源パターン４１、ビアホール
５３、電源パターン４２、ＩＣ２の電源ピン２１、ＩＣ
２のグランドピン２２、グランドパターン４３、ビアホ
ール５４、グランドパターン４４、バイパスコンデンサ
３の−側へと流れる。ここで、それぞれの電源パターン
４１、４２、グランドパターン４３、４４、ビアホール
５３、５４にはインピーダンスが存在するので、高周波
電流Ｉｂｉが流れる時にそれぞれの部分で電圧降下が生
じる。また、図４は、従来のＩＣとバイパスコンデンサ
をそれぞれ同じプリント回路基板の表面上に実装した場
合であって、（ａ）はプリント回路基板上面から見たＩ
Ｃとバイパスコンデンサの平面図、（ｂ）はプリント回
路基板のＡ−Ａ線に沿う側断面図、（ｃ）はプリント回
路基板のＢ−Ｂ線に沿う側断面図、（ｄ）はプリント回
路基板のＣ−Ｃ線に沿う側断面図、（ｅ）はプリント回
路基板とＩＣ、バイパスコンデンサ間の電源パターン接
続を示す回路図である。ここで、図４の構成要素は図３
と同じものを用いているのでその説明は省略する。図４
の従来例は、図３で示した場合と同様に、バイパスコン
デンサ３からＩＣ２に向かって高周波電流Ｉｂｉが流れ
ＩＣ２が動作する時、それぞれの電源パターン４１、４
２、グランドパターン４３、４４、ビアホール５３、５
４にインピーダンスが存在するので、それぞれの部分で
電圧降下が生じる。
【０００３】
【発明が解決しようとする課題】ところが、これらの従
来技術では、バイパスコンデンサ３とＩＣ２の電源ピン
２１間の電源パターン４１、４２はビアホール５３で電
源層１１に接続され、また、バイパスコンデンサ３とＩ
Ｃ２のグランドピン２２間のグランドパターン４３、４
４はビアホール５４でグランド層１２に接続されている
ために、高周波電流Ｉｂｉが流れる際に生じた電圧降下
が電源層１１、グランド層１２間の高周波電圧リプルと
して現れる。その結果、この高周波電圧リプルがプリン
ト回路基板全体に広がると、プリント回路基板から放射
する電磁波ノイズが大きくなるという問題があった。そ
こで、本発明はプリント回路基板を構成する電源層とグ
ランド層の間の高周波電圧リプルを低減すると共に、基
板から放射する電磁波ノイズを低減できる電子回路部品
の電源パターン接続構造を提供することを目的とする。
来技術では、バイパスコンデンサ３とＩＣ２の電源ピン
２１間の電源パターン４１、４２はビアホール５３で電
源層１１に接続され、また、バイパスコンデンサ３とＩ
Ｃ２のグランドピン２２間のグランドパターン４３、４
４はビアホール５４でグランド層１２に接続されている
ために、高周波電流Ｉｂｉが流れる際に生じた電圧降下
が電源層１１、グランド層１２間の高周波電圧リプルと
して現れる。その結果、この高周波電圧リプルがプリン
ト回路基板全体に広がると、プリント回路基板から放射
する電磁波ノイズが大きくなるという問題があった。そ
こで、本発明はプリント回路基板を構成する電源層とグ
ランド層の間の高周波電圧リプルを低減すると共に、基
板から放射する電磁波ノイズを低減できる電子回路部品
の電源パターン接続構造を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記問題を解決するた
め、請求項１の本発明は、複数の絶縁層の間に積層され
た電源層とグランド層よりなるプリント回路基板と、前
記プリント回路基板の表面上に実装された高速ＩＣなど
からなる電子回路部品と、前記電子回路部品の電源ピン
並びにグランドピンの両端子のそれぞれと接続され且つ
前記電源層と前記グランド層から供給される電流を流す
ための第１の電源パターンと第１のグランドパターンよ
りなる配線パターンと、前記二つの配線パターンに接続
され且つ前記電子回路部品と同じプリント回路基板上ま
たは前記プリント回路基板の裏面上に実装されたバイパ
スコンデンサとを備えた電子回路部品の電源パターン接
続構造において、前記電源層は、前記第１の電源パター
ンと接続することなく、前記バイパスコンデンサの一端
との間に設けた第２の電源パターンと接続してあり、前
記グランド層は、前記第１のグランドパターンと接続す
ることなく、前記バイパスコンデンサの他端との間に設
けた第２のグランドパターンと接続してあり、前記電源
層および前記第２の電源パターン並びに前記グランド層
および前記第２のグランドパターンは、それぞれ電気的
にビアホールで接続してあるものである。また、請求項
２の本発明は、請求項１記載の電子回路部品の電源パタ
ーン接続構造において、前記バイパスコンデンサは容量
の異なる複数のコンデンサを並列に接続したものであ
る。
め、請求項１の本発明は、複数の絶縁層の間に積層され
た電源層とグランド層よりなるプリント回路基板と、前
記プリント回路基板の表面上に実装された高速ＩＣなど
からなる電子回路部品と、前記電子回路部品の電源ピン
並びにグランドピンの両端子のそれぞれと接続され且つ
前記電源層と前記グランド層から供給される電流を流す
ための第１の電源パターンと第１のグランドパターンよ
りなる配線パターンと、前記二つの配線パターンに接続
され且つ前記電子回路部品と同じプリント回路基板上ま
たは前記プリント回路基板の裏面上に実装されたバイパ
スコンデンサとを備えた電子回路部品の電源パターン接
続構造において、前記電源層は、前記第１の電源パター
ンと接続することなく、前記バイパスコンデンサの一端
との間に設けた第２の電源パターンと接続してあり、前
記グランド層は、前記第１のグランドパターンと接続す
ることなく、前記バイパスコンデンサの他端との間に設
けた第２のグランドパターンと接続してあり、前記電源
層および前記第２の電源パターン並びに前記グランド層
および前記第２のグランドパターンは、それぞれ電気的
にビアホールで接続してあるものである。また、請求項
２の本発明は、請求項１記載の電子回路部品の電源パタ
ーン接続構造において、前記バイパスコンデンサは容量
の異なる複数のコンデンサを並列に接続したものであ
る。
【０００５】
【発明の実施の形態】以下、本発明の実施例を図に基づ
いて説明する。図１は、本発明の実施例を示すＩＣとバ
イパスコンデンサをそれぞれプリント回路基板の表面と
裏面の異なる面に実装した場合の例であって、（ａ）は
プリント回路基板上面から見たＩＣとバイパスコンデン
サの平面図、（ｂ）はプリント回路基板のＡ−Ａ線に沿
う側断面図、（ｃ）はプリント回路基板のＢ−Ｂ線に沿
う側断面図、（ｄ）はプリント回路基板とＩＣ、バイパ
スコンデンサ間の電源パターン接続を示す回路図であ
る。図において、本発明を従来技術と比較するために、
便宜上、バイパスコンデンサ３の一端（＋側）とＩＣ２
の電源ピン２１とを接続する電源パターン４１、４２
を、それぞれ第１の電源パターンと呼称し、また、バイ
パスコンデンサ３の他端（−側）とＩＣ２のグランドピ
ン２２とを接続するグランドパターン４３、４４を、そ
れぞれ第１のグランドパターンと呼称する。本発明のＩ
Ｃの電源パターン接続構造において、従来技術と異なる
点は以下のとおりである。すなわち、図において、電源
層１１は第１の電源パターン４１と４２の間に設けたビ
アホール５１に接続せずに、電源層１１とバイパスコン
デンサ３の一端との間に第２の電源パターン４５を設け
て、電源層１１と第２の電源パターン４５をビアホール
５３により電気的に接続した点である。また、グランド
層１２は、第１のグランドパターン４３と４４の間に設
けたビアホール５２に接続せずに、グランド層１２とバ
イパスコンデンサ３の他端との間に第２のグランドパタ
ーン４６を設けて、グランド層１２と第２のグランドパ
ターン４６をビアホール５４により電気的に連結した点
である。以下、動作を説明する。図１において、バイパ
スコンデンサ３からＩＣ２へ流れる高周波電流Ｉｂｉ
は、バイパスコンデンサ３の＋側から、第１の電源パタ
ーン４１、ビアホール５１を経由して第１の電源パター
ン４２、ＩＣ２の電源ピン２１、ＩＣ２のグランドピン
２２、第１のグランドパターン４３、ビアホール５２、
第１のグランドパターン４４、バイパスコンデンサ３の
−側へと流れる。ここで、それぞれの第１の電源パター
ン４１、４２、第１のグランドパターン４３、４４、ビ
アホール５１、５２にはインピーダンスが存在するの
で、高周波電流Ｉｂｉが流れる時にそれぞれの部分で電
圧降下が生じる。しかし、従来例と異なり、バイパスコ
ンデンサ３とＩＣ２の電源ピン２１間の第１の電源パタ
ーン４１、４２を接続するビアホール５１には、直接電
源層１１と接続しておらず、また、バイパスコンデンサ
３とＩＣ２のグランドピン２２間の第１のグランドパタ
ーン４３、４４を接続するビアホール５２には、直接グ
ランド層１２と接続していないので、高周波電流Ｉｂｉ
が流れる際に生じた電圧降下により、電源層１１、グラ
ンド層１２間で高周波電圧リプルを発生することはな
い。その結果、プリント回路基板１から放射する電磁波
ノイズが減少する。図２は、本発明の他の実施例を示す
ＩＣとバイパスコンデンサを同一のプリント回路基板面
に実装した場合の例であって、（ａ）は、プリント回路
基板上面から見たＩＣとバイパスコンデンサの平面図、
（ｂ）はプリント回路基板のＡ−Ａ線に沿う側断面図、
（ｃ）はプリント回路基板とＩＣ、バイパスコンデンサ
間の電源パターン接続を示す回路図である。図２の実施
例は図１に示した実施例に対して、ＩＣ２とバイパスコ
ンデンサ３を同じプリント回路基板１の上面に実装した
点で異なるが、その動作は同じであり、バイパスコンデ
ンサ３からＩＣ２へ流れる高周波電流Ｉｂｉの影響で生
じた電圧降下により、電源層１１、グランド層１２間で
高周波電圧リプルを発生することはない。その結果、プ
リント回路基板１から放射する電磁波ノイズが減少する
効果があることは明らかである。したがって、バイパス
コンデンサとＩＣ間を接続する第１の電源パターン、第
１のグランドパターンにそれぞれ設けたビアホールに電
源層、グランド層を接続することなく、電源層を第２の
電源パターンを介してバイパスコンデンサの一端に接続
し、グランド層を第２のグランドパターンを介してバイ
パスコンデンサの他端に接続したので、プリント基板の
電源層とグランド層の間の高周波電圧リプルを減少する
ことができ、その結果、プリント基板から放射する電磁
波ノイズを減少する事ができる。また、本実施例ではＩ
Ｃに併設したバイパスコンデンサを１個の場合で説明し
たが、容量の異なる複数のコンデンサを並列に接続する
ようにしても構わない。なお、本実施例において、電源
層、グランド層を有する多層プリント基板で説明した
が、電源層、グランド層がないプリント基板でも同様に
実施できる。
いて説明する。図１は、本発明の実施例を示すＩＣとバ
イパスコンデンサをそれぞれプリント回路基板の表面と
裏面の異なる面に実装した場合の例であって、（ａ）は
プリント回路基板上面から見たＩＣとバイパスコンデン
サの平面図、（ｂ）はプリント回路基板のＡ−Ａ線に沿
う側断面図、（ｃ）はプリント回路基板のＢ−Ｂ線に沿
う側断面図、（ｄ）はプリント回路基板とＩＣ、バイパ
スコンデンサ間の電源パターン接続を示す回路図であ
る。図において、本発明を従来技術と比較するために、
便宜上、バイパスコンデンサ３の一端（＋側）とＩＣ２
の電源ピン２１とを接続する電源パターン４１、４２
を、それぞれ第１の電源パターンと呼称し、また、バイ
パスコンデンサ３の他端（−側）とＩＣ２のグランドピ
ン２２とを接続するグランドパターン４３、４４を、そ
れぞれ第１のグランドパターンと呼称する。本発明のＩ
Ｃの電源パターン接続構造において、従来技術と異なる
点は以下のとおりである。すなわち、図において、電源
層１１は第１の電源パターン４１と４２の間に設けたビ
アホール５１に接続せずに、電源層１１とバイパスコン
デンサ３の一端との間に第２の電源パターン４５を設け
て、電源層１１と第２の電源パターン４５をビアホール
５３により電気的に接続した点である。また、グランド
層１２は、第１のグランドパターン４３と４４の間に設
けたビアホール５２に接続せずに、グランド層１２とバ
イパスコンデンサ３の他端との間に第２のグランドパタ
ーン４６を設けて、グランド層１２と第２のグランドパ
ターン４６をビアホール５４により電気的に連結した点
である。以下、動作を説明する。図１において、バイパ
スコンデンサ３からＩＣ２へ流れる高周波電流Ｉｂｉ
は、バイパスコンデンサ３の＋側から、第１の電源パタ
ーン４１、ビアホール５１を経由して第１の電源パター
ン４２、ＩＣ２の電源ピン２１、ＩＣ２のグランドピン
２２、第１のグランドパターン４３、ビアホール５２、
第１のグランドパターン４４、バイパスコンデンサ３の
−側へと流れる。ここで、それぞれの第１の電源パター
ン４１、４２、第１のグランドパターン４３、４４、ビ
アホール５１、５２にはインピーダンスが存在するの
で、高周波電流Ｉｂｉが流れる時にそれぞれの部分で電
圧降下が生じる。しかし、従来例と異なり、バイパスコ
ンデンサ３とＩＣ２の電源ピン２１間の第１の電源パタ
ーン４１、４２を接続するビアホール５１には、直接電
源層１１と接続しておらず、また、バイパスコンデンサ
３とＩＣ２のグランドピン２２間の第１のグランドパタ
ーン４３、４４を接続するビアホール５２には、直接グ
ランド層１２と接続していないので、高周波電流Ｉｂｉ
が流れる際に生じた電圧降下により、電源層１１、グラ
ンド層１２間で高周波電圧リプルを発生することはな
い。その結果、プリント回路基板１から放射する電磁波
ノイズが減少する。図２は、本発明の他の実施例を示す
ＩＣとバイパスコンデンサを同一のプリント回路基板面
に実装した場合の例であって、（ａ）は、プリント回路
基板上面から見たＩＣとバイパスコンデンサの平面図、
（ｂ）はプリント回路基板のＡ−Ａ線に沿う側断面図、
（ｃ）はプリント回路基板とＩＣ、バイパスコンデンサ
間の電源パターン接続を示す回路図である。図２の実施
例は図１に示した実施例に対して、ＩＣ２とバイパスコ
ンデンサ３を同じプリント回路基板１の上面に実装した
点で異なるが、その動作は同じであり、バイパスコンデ
ンサ３からＩＣ２へ流れる高周波電流Ｉｂｉの影響で生
じた電圧降下により、電源層１１、グランド層１２間で
高周波電圧リプルを発生することはない。その結果、プ
リント回路基板１から放射する電磁波ノイズが減少する
効果があることは明らかである。したがって、バイパス
コンデンサとＩＣ間を接続する第１の電源パターン、第
１のグランドパターンにそれぞれ設けたビアホールに電
源層、グランド層を接続することなく、電源層を第２の
電源パターンを介してバイパスコンデンサの一端に接続
し、グランド層を第２のグランドパターンを介してバイ
パスコンデンサの他端に接続したので、プリント基板の
電源層とグランド層の間の高周波電圧リプルを減少する
ことができ、その結果、プリント基板から放射する電磁
波ノイズを減少する事ができる。また、本実施例ではＩ
Ｃに併設したバイパスコンデンサを１個の場合で説明し
たが、容量の異なる複数のコンデンサを並列に接続する
ようにしても構わない。なお、本実施例において、電源
層、グランド層を有する多層プリント基板で説明した
が、電源層、グランド層がないプリント基板でも同様に
実施できる。
【０００６】
【発明の効果】以上述べたように、本発明によれば、電
源層、グランド層を、それぞれバイパスコンデンサとＩ
Ｃ間を接続する第１の電源パターン、第１のグランドパ
ターンに接続するとなく、電源層を第２の電源パターン
を介してバイパスコンデンサの一端に接続し、また、グ
ランド層を第２のグランドパターンを介してバイパスコ
ンデンサの他端に接続した構成にすることにより、バイ
パスコンデンサとＩＣ間に高周波電流が流れた際、電源
層とグランド層間で高周波電圧リプルが発生することは
なくなるので、プリント回路基板から放射する電磁波ノ
イズが減少するという効果がある。
源層、グランド層を、それぞれバイパスコンデンサとＩ
Ｃ間を接続する第１の電源パターン、第１のグランドパ
ターンに接続するとなく、電源層を第２の電源パターン
を介してバイパスコンデンサの一端に接続し、また、グ
ランド層を第２のグランドパターンを介してバイパスコ
ンデンサの他端に接続した構成にすることにより、バイ
パスコンデンサとＩＣ間に高周波電流が流れた際、電源
層とグランド層間で高周波電圧リプルが発生することは
なくなるので、プリント回路基板から放射する電磁波ノ
イズが減少するという効果がある。
【図１】本発明の実施例を示すＩＣとバイパスコンデン
サをそれぞれプリント回路基板の表面と裏面の異なる面
に実装した場合の例であって、（ａ）はプリント回路基
板上面から見たＩＣとバイパスコンデンサの平面図、
（ｂ）はプリント回路基板のＡ−Ａ線に沿う側断面図、
（ｃ）はプリント回路基板のＢ−Ｂ線に沿う側断面図、
（ｄ）はプリント回路基板とＩＣ、バイパスコンデンサ
間の電源パターン接続を示す回路図である。
サをそれぞれプリント回路基板の表面と裏面の異なる面
に実装した場合の例であって、（ａ）はプリント回路基
板上面から見たＩＣとバイパスコンデンサの平面図、
（ｂ）はプリント回路基板のＡ−Ａ線に沿う側断面図、
（ｃ）はプリント回路基板のＢ−Ｂ線に沿う側断面図、
（ｄ）はプリント回路基板とＩＣ、バイパスコンデンサ
間の電源パターン接続を示す回路図である。
【図２】本発明の他の実施例を示すＩＣとバイパスコン
デンサを同一のプリント回路基板面に実装した場合の例
であって、（ａ）は、プリント回路基板上面から見たＩ
Ｃとバイパスコンデンサの平面図、（ｂ）はプリント回
路基板のＡ−Ａ線に沿う側断面図、（ｃ）はプリント回
路基板とＩＣ、バイパスコンデンサ間の電源パターン接
続を示す回路図である。
デンサを同一のプリント回路基板面に実装した場合の例
であって、（ａ）は、プリント回路基板上面から見たＩ
Ｃとバイパスコンデンサの平面図、（ｂ）はプリント回
路基板のＡ−Ａ線に沿う側断面図、（ｃ）はプリント回
路基板とＩＣ、バイパスコンデンサ間の電源パターン接
続を示す回路図である。
【図３】従来のＩＣとバイパスコンデンサをそれぞれプ
リント回路基板の表面と裏面の異なる面に実装した場合
であって、（ａ）はプリント回路基板上面から見たＩＣ
とバイパスコンデンサの平面図、（ｂ）はプリント回路
基板のＡ−Ａ線に沿う側断面図、（ｃ）はプリント回路
基板のＢ−Ｂ線に沿う側断面図、（ｄ）はプリント回路
基板とＩＣ、バイパスコンデンサ間の電源パターン接続
を示す回路図である。
リント回路基板の表面と裏面の異なる面に実装した場合
であって、（ａ）はプリント回路基板上面から見たＩＣ
とバイパスコンデンサの平面図、（ｂ）はプリント回路
基板のＡ−Ａ線に沿う側断面図、（ｃ）はプリント回路
基板のＢ−Ｂ線に沿う側断面図、（ｄ）はプリント回路
基板とＩＣ、バイパスコンデンサ間の電源パターン接続
を示す回路図である。
【図４】従来のＩＣとバイパスコンデンサをそれぞれ同
じプリント回路基板の表面上に実装した場合であって、
（ａ）はプリント回路基板上面から見たＩＣとバイパス
コンデンサの平面図、（ｂ）はプリント回路基板のＡ−
Ａ線に沿う側断面図、（ｃ）はプリント回路基板のＢ−
Ｂ線に沿う側断面図、（ｄ）はプリント回路基板のＣ−
Ｃ線に沿う側断面図、（ｅ）はプリント回路基板とＩ
Ｃ、バイパスコンデンサ間の電源パターン接続を示す回
路図である。
じプリント回路基板の表面上に実装した場合であって、
（ａ）はプリント回路基板上面から見たＩＣとバイパス
コンデンサの平面図、（ｂ）はプリント回路基板のＡ−
Ａ線に沿う側断面図、（ｃ）はプリント回路基板のＢ−
Ｂ線に沿う側断面図、（ｄ）はプリント回路基板のＣ−
Ｃ線に沿う側断面図、（ｅ）はプリント回路基板とＩ
Ｃ、バイパスコンデンサ間の電源パターン接続を示す回
路図である。
１：プリント回路基板 １１：電源層 １２：グランド層 ２：ＩＣ（電子回路部品） ２１：電源ピン ２２：グランドピン ３：バイパスコンデンサ ４１、４２：第1の電源パターン ４３、４４：第１のグランドパターン ４５：第２の電源パターン ４６：第２のグランドパターン ５１：ビアホール（電源層に接続せず） ５２：ビアホール（グランド層に接続せず） ５３：ビアホール（電源層に接続） ５４：ビアホール（グランド層に接続） Ｉｂｉ：高周波電流
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E321 AA17 AA32 GG01 GG05 5E338 AA03 BB75 CC04 CC06 CD12 EE13
Claims (2)
- 【請求項１】複数の絶縁層の間に積層された電源層とグ
ランド層よりなるプリント回路基板と、前記プリント回
路基板の表面上に実装された高速ＩＣなどからなる電子
回路部品と、前記電子回路部品の電源ピン並びにグラン
ドピンの両端子のそれぞれと接続され且つ前記電源層と
前記グランド層から供給される電流を流すための第１の
電源パターンと第１のグランドパターンよりなる配線パ
ターンと、前記二つの配線パターンに接続され且つ前記
電子回路部品と同じプリント回路基板上または前記プリ
ント回路基板の裏面上に実装されたバイパスコンデンサ
とを備えた電子回路部品の電源パターン接続構造におい
て、前記電源層は、前記第１の電源パターンと接続する
ことなく、前記バイパスコンデンサの一端との間に設け
た第２の電源パターンと接続してあり、前記グランド層
は、前記第１のグランドパターンと接続することなく、
前記バイパスコンデンサの他端との間に設けた第２のグ
ランドパターンと接続してあり、 前記電源層および前記第２の電源パターン並びに前記グ
ランド層および前記第２のグランドパターンは、それぞ
々に電気的にビアホールで接続してあることを特徴とす
る電子回路部品の電源パターン接続構造。 - 【請求項２】前記バイパスコンデンサは、容量の異なる
複数のコンデンサを並列に接続した請求項１に記載の電
子回路部品の電源パターン接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10259587A JP2000091785A (ja) | 1998-09-14 | 1998-09-14 | 電子回路部品の電源パターン接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10259587A JP2000091785A (ja) | 1998-09-14 | 1998-09-14 | 電子回路部品の電源パターン接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000091785A true JP2000091785A (ja) | 2000-03-31 |
Family
ID=17336188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10259587A Pending JP2000091785A (ja) | 1998-09-14 | 1998-09-14 | 電子回路部品の電源パターン接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000091785A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385792B2 (en) | 2003-08-29 | 2008-06-10 | Denso Corporation | Electronic control apparatus |
| WO2012153835A1 (ja) * | 2011-05-12 | 2012-11-15 | シャープ株式会社 | プリント配線基板 |
-
1998
- 1998-09-14 JP JP10259587A patent/JP2000091785A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385792B2 (en) | 2003-08-29 | 2008-06-10 | Denso Corporation | Electronic control apparatus |
| WO2012153835A1 (ja) * | 2011-05-12 | 2012-11-15 | シャープ株式会社 | プリント配線基板 |
| JP2012238724A (ja) * | 2011-05-12 | 2012-12-06 | Sharp Corp | プリント配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7188410B2 (en) | Insertion of electrical component within a via of a printed circuit board | |
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| KR20010049268A (ko) | 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로 | |
| US6614663B1 (en) | Reducing impedance of power supplying system in a circuit board by connecting two points in one of a power supply pattern and a ground pattern by a resistive member | |
| US5761049A (en) | Inductance cancelled condenser implemented apparatus | |
| US6756628B2 (en) | Capacitor sheet with built in capacitors | |
| JP2001127387A (ja) | プリント配線基板 | |
| JPH1187880A (ja) | プリント配線板 | |
| JP2000091785A (ja) | 電子回路部品の電源パターン接続構造 | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JPH0888473A (ja) | 積層複合部品 | |
| JPH11298097A (ja) | プリント配線板 | |
| JP3116782B2 (ja) | 誘導相殺コンデンサを備えた回路基板 | |
| JPH01239964A (ja) | 半導体集積回路の電源配線レイアウト法 | |
| JP2000223800A (ja) | 配線基板及びその製造方法 | |
| JP2005183790A (ja) | プリント配線基板 | |
| JP2001024334A (ja) | 多層プリント回路基板 | |
| JP2002368355A (ja) | プリント配線板 | |
| JP4453911B2 (ja) | 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板 | |
| JPH06152137A (ja) | 多層プリント板構造 | |
| JPH03104293A (ja) | プリント基板 | |
| JP2000156548A (ja) | 電子回路部品の電源パターン接続構造 | |
| JP3159445B2 (ja) | 高周波発振装置 | |
| JP3680673B2 (ja) | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 | |
| JPH11297875A (ja) | 多層プリント配線板及び該配線板を備えた電子機器 |