JPH0745962A - 多層プリント板の電波対策パターン - Google Patents
多層プリント板の電波対策パターンInfo
- Publication number
- JPH0745962A JPH0745962A JP5185669A JP18566993A JPH0745962A JP H0745962 A JPH0745962 A JP H0745962A JP 5185669 A JP5185669 A JP 5185669A JP 18566993 A JP18566993 A JP 18566993A JP H0745962 A JPH0745962 A JP H0745962A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- multilayer printed
- pattern
- circuit board
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 多層プリント板の電波対策パターンに関し、
高周波ノイズを発生する搭載部品から周囲にノイズをま
き散らすのを防ぐことのできる多層プリント板の電波対
策パターンを提供する。 【構成】 電源層１０３，グランド層１０２を内層と
し、高周波ノイズを発生する部品４を表面に搭載した多
層プリント板において、電源層１０３及びグランド層１
０２の部品４の接続部分を、周囲にノイズをまき散らさ
ないように独立分離させたことを特徴としている。
高周波ノイズを発生する搭載部品から周囲にノイズをま
き散らすのを防ぐことのできる多層プリント板の電波対
策パターンを提供する。 【構成】 電源層１０３，グランド層１０２を内層と
し、高周波ノイズを発生する部品４を表面に搭載した多
層プリント板において、電源層１０３及びグランド層１
０２の部品４の接続部分を、周囲にノイズをまき散らさ
ないように独立分離させたことを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、多層プリント板の電波
対策パターンに関するものである。
対策パターンに関するものである。
【０００２】
【従来の技術】図４は従来の多層プリント板１の構造概
要説明図で、図４（Ａ）は全体図、図４（Ｂ）は要部
（スルーホール形成部分）の断面図である。多層プリン
ト板１は、第１層（表面層）Ｌ１と第２層（内層）Ｌ２
と第３層（内層）Ｌ３と第４層（表面層）Ｌ４とを積層
して成り、各層のパターンはスルーホール２を介し接続
している。図４（Ｂ）の左側はＬ１〜Ｌ４の全層を接続
した例を示し、同右側は第１層Ｌ１と第３層Ｌ３を接続
した例を示している。
要説明図で、図４（Ａ）は全体図、図４（Ｂ）は要部
（スルーホール形成部分）の断面図である。多層プリン
ト板１は、第１層（表面層）Ｌ１と第２層（内層）Ｌ２
と第３層（内層）Ｌ３と第４層（表面層）Ｌ４とを積層
して成り、各層のパターンはスルーホール２を介し接続
している。図４（Ｂ）の左側はＬ１〜Ｌ４の全層を接続
した例を示し、同右側は第１層Ｌ１と第３層Ｌ３を接続
した例を示している。
【０００３】一般的な各層のパターンの例は次の通りで
ある。 第４層Ｌ４：信号線のパターン（主に横方向のパター
ン） 第３層Ｌ３：５Ｖ電源の層 第２層Ｌ２：ＳＧ（グランド）の層 第１層Ｌ１：信号線のパターン（主に縦方向のパター
ン） 図５に各層パターンの具体例を示す。
ある。 第４層Ｌ４：信号線のパターン（主に横方向のパター
ン） 第３層Ｌ３：５Ｖ電源の層 第２層Ｌ２：ＳＧ（グランド）の層 第１層Ｌ１：信号線のパターン（主に縦方向のパター
ン） 図５に各層パターンの具体例を示す。
【０００４】図５（Ａ）は第１層Ｌ１のパターンの例を
示し、図５（Ｂ）は第２層Ｌ２の例（ＳＧべたパター
ン）を示し、図５（Ｃ）は第３層Ｌ３の例（５Ｖべたパ
ターン）を示し、図５（Ｄ）は第４層Ｌ４のパターンの
例を示す。図中白丸のスルーホールはその層と接続して
いないことを表し、黒丸のスルーホールはその層と接続
していることを表している。第４層Ｌ４には、ＩＣ３と
ＬＳＩ４とが搭載されている。図６にＬＳＩ４の回路図
を示す。図中、５はバイパスコンデンサで、第４層Ｌ４
上に搭載されている。
示し、図５（Ｂ）は第２層Ｌ２の例（ＳＧべたパター
ン）を示し、図５（Ｃ）は第３層Ｌ３の例（５Ｖべたパ
ターン）を示し、図５（Ｄ）は第４層Ｌ４のパターンの
例を示す。図中白丸のスルーホールはその層と接続して
いないことを表し、黒丸のスルーホールはその層と接続
していることを表している。第４層Ｌ４には、ＩＣ３と
ＬＳＩ４とが搭載されている。図６にＬＳＩ４の回路図
を示す。図中、５はバイパスコンデンサで、第４層Ｌ４
上に搭載されている。
【０００５】
【発明が解決しようとする課題】この種の多層プリント
板を使用するデジタル機器等の各種電波規格をクリアす
るに当たり、従来は以下のような問題点があった。すな
わち、プリント板から発生した高周波ノイズが接続され
たケーブル等に伝わり、あるいはプリント板に近接する
ケーブル等に容量性結合を起こして伝わり、最終的には
ケーブル類がアンテナになってノイズを放射する。
板を使用するデジタル機器等の各種電波規格をクリアす
るに当たり、従来は以下のような問題点があった。すな
わち、プリント板から発生した高周波ノイズが接続され
たケーブル等に伝わり、あるいはプリント板に近接する
ケーブル等に容量性結合を起こして伝わり、最終的には
ケーブル類がアンテナになってノイズを放射する。
【０００６】これを防止するため、ケーブルにフェライ
トコアを追加したり、ケーブルをシールドしたりする対
策が行われたが、いずれもコスト高や製造性の問題点を
含んでいる。また、プリント板自体のノイズ低減対策と
して、ノイズ源の信号線にフィルタ部品を追加したり、
プリント板のグランド（ＳＧ）と装置グランド（ＦＧ）
をショートするかあるいはコンデンサによる高周波接続
の対策をとっていたが、いずれも根本的な解決策ではな
かった。
トコアを追加したり、ケーブルをシールドしたりする対
策が行われたが、いずれもコスト高や製造性の問題点を
含んでいる。また、プリント板自体のノイズ低減対策と
して、ノイズ源の信号線にフィルタ部品を追加したり、
プリント板のグランド（ＳＧ）と装置グランド（ＦＧ）
をショートするかあるいはコンデンサによる高周波接続
の対策をとっていたが、いずれも根本的な解決策ではな
かった。
【０００７】本発明は、高周波ノイズを発生する搭載部
品から周囲にノイズをまき散らすのを防ぐことのできる
多層プリント板の電波対策パターンを提供することを目
的としている。
品から周囲にノイズをまき散らすのを防ぐことのできる
多層プリント板の電波対策パターンを提供することを目
的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、電源層，グランド層を内層とし、高周
波ノイズを発生する部品を表面に搭載した多層プリント
板において、前記電源層及びグランド層の前記部品接続
部分を、周囲にノイズをまき散らさないように独立，分
離させたことを特徴とする構成とする。
め、本発明では、電源層，グランド層を内層とし、高周
波ノイズを発生する部品を表面に搭載した多層プリント
板において、前記電源層及びグランド層の前記部品接続
部分を、周囲にノイズをまき散らさないように独立，分
離させたことを特徴とする構成とする。
【０００９】
【作用】ノイズを発生する搭載部品を他と分離すること
により、プリント板自体から発生する高周波ノイズを根
本的に低減し、その結果装置全体から放射される高周波
ノイズを低減できるため、従来必要としていたフェライ
トコアやケーブルシールド等のコスト高な対策をとらず
に済む。
により、プリント板自体から発生する高周波ノイズを根
本的に低減し、その結果装置全体から放射される高周波
ノイズを低減できるため、従来必要としていたフェライ
トコアやケーブルシールド等のコスト高な対策をとらず
に済む。
【００１０】
【実施例】以下、図１乃至図３に関連して本発明の実施
例を説明する。
例を説明する。
【００１１】本例の多層プリント板１１は、図２に示す
ように、表面層１０１，１０４と内層のグランド層１０
２，電源層１０３とを積層して成る。各層のパターンは
図１の平面図に示す通りで、図１（Ａ）は表面層１０１
のパターンを、図１（Ｂ）はグランド層１０２のパター
ン（ＳＧべたパターン）を、図１（Ｃ）は電源層１０３
のパターン（５Ｖべたパターン）を、図１（Ｄ）は表面
層１０４のパターンを、それぞれ例示している。表面層
１０４には従来と同様のＩＣ３，ＬＳＩ４，バイパスコ
ンデンサ５と、５Ｖ用フィルタ１２と、ＳＧ用フィルタ
１３と、が搭載されている。
ように、表面層１０１，１０４と内層のグランド層１０
２，電源層１０３とを積層して成る。各層のパターンは
図１の平面図に示す通りで、図１（Ａ）は表面層１０１
のパターンを、図１（Ｂ）はグランド層１０２のパター
ン（ＳＧべたパターン）を、図１（Ｃ）は電源層１０３
のパターン（５Ｖべたパターン）を、図１（Ｄ）は表面
層１０４のパターンを、それぞれ例示している。表面層
１０４には従来と同様のＩＣ３，ＬＳＩ４，バイパスコ
ンデンサ５と、５Ｖ用フィルタ１２と、ＳＧ用フィルタ
１３と、が搭載されている。
【００１２】これらの各層のパターンは従来と同様にス
ルーホールを介し接続しているが、白丸のスルーホール
はその層と接続していないことを表し、黒丸のスルーホ
ールはその層と接続していることを表わしている。
ルーホールを介し接続しているが、白丸のスルーホール
はその層と接続していないことを表し、黒丸のスルーホ
ールはその層と接続していることを表わしている。
【００１３】このような構成の多層プリント板１１の電
波対策として、本発明では、高周波ノイズを発生する部
品のみを他と分離するために、内層のべたパターンに電
源（５Ｖ）及びグランド（ＳＧ）の島を作り、その層に
おいて独立させる。他の５ＶまたはＳＧとの間には必要
に応じてフィルタ部品を挿入する。このことを更に具体
的に説明すると次の通りである。
波対策として、本発明では、高周波ノイズを発生する部
品のみを他と分離するために、内層のべたパターンに電
源（５Ｖ）及びグランド（ＳＧ）の島を作り、その層に
おいて独立させる。他の５ＶまたはＳＧとの間には必要
に応じてフィルタ部品を挿入する。このことを更に具体
的に説明すると次の通りである。
【００１４】表面層において、ノイズ発生部品であるＬ
ＳＩ４の内側にスルーホールを設けて５Ｖ及びＳＧをそ
れぞれの内層に接続する。内層の該接続部分は島状にな
って他から独立分離している。グランド層１０２では、
図１（Ｂ）に示すように、パターン削除部分１４を設け
ることによって島１５が形成され、電源層１０３では、
図１（Ｃ）に示すように、パターン削除部分１６を設け
ることによって島１７が形成されている。
ＳＩ４の内側にスルーホールを設けて５Ｖ及びＳＧをそ
れぞれの内層に接続する。内層の該接続部分は島状にな
って他から独立分離している。グランド層１０２では、
図１（Ｂ）に示すように、パターン削除部分１４を設け
ることによって島１５が形成され、電源層１０３では、
図１（Ｃ）に示すように、パターン削除部分１６を設け
ることによって島１７が形成されている。
【００１５】５Ｖ用フィルタ１２とＳＧ用フィルタ１３
は、図１及び図３のＬＳＩの回路図に示すように、内層
の島１５，１７と他の５Ｖ，ＳＧパターンの間に挿入さ
れる。
は、図１及び図３のＬＳＩの回路図に示すように、内層
の島１５，１７と他の５Ｖ，ＳＧパターンの間に挿入さ
れる。
【００１６】
【発明の効果】以上述べたように、本発明によれば、内
層パターンの内のノイズ発生部品接続部分を他と独立分
離させているため、該ノイズ発生部品が周囲にノイズを
まき散らすのを防ぐことができる。
層パターンの内のノイズ発生部品接続部分を他と独立分
離させているため、該ノイズ発生部品が周囲にノイズを
まき散らすのを防ぐことができる。
【図１】本発明の実施例の多層プリント板の各層のパタ
ーン説明図で、図１（Ａ）は表面層１０１のパターン
を、図１（Ｂ）はグランド層１０２のパターンを、図１
（Ｃ）は電源層１０３のパターンを、図１（Ｄ）は表面
層１０４のパターンを、それぞれ示している。
ーン説明図で、図１（Ａ）は表面層１０１のパターン
を、図１（Ｂ）はグランド層１０２のパターンを、図１
（Ｃ）は電源層１０３のパターンを、図１（Ｄ）は表面
層１０４のパターンを、それぞれ示している。
【図２】本発明の実施例の多層プリント板の断面図であ
る。
る。
【図３】本発明の実施例の多層プリント板のＬＳＩの回
路図である。
路図である。
【図４】従来の多層プリント板の構造概要説明図であ
る。
る。
【図５】従来の多層プリント板の各層のパターン説明図
で、図５（Ａ）は第１層Ｌ１のパターンを、図５（Ｂ）
は第２層Ｌ２のパターンを、図５（Ｃ）は第３層Ｌ３の
パターンを、図５（Ｄ）は第４層Ｌ４のパターンを、そ
れぞれ示している。
で、図５（Ａ）は第１層Ｌ１のパターンを、図５（Ｂ）
は第２層Ｌ２のパターンを、図５（Ｃ）は第３層Ｌ３の
パターンを、図５（Ｄ）は第４層Ｌ４のパターンを、そ
れぞれ示している。
【図６】従来の多層プリント板のＬＳＩの回路図であ
る。
る。
４ 高周波ノイズを発生する部品（ＬＳＩ） １１ 多層プリント板 １２ ５Ｖ用フィルタ １３ ＳＧ用フィルタ １５，１７ 島 １０１，１０４ 表面層 １０２ グランド層 １０３ 電源層
Claims (1)
- 【請求項１】 電源層，グランド層を内層とし、高周波
ノイズを発生する部品を表面に搭載した多層プリント板
において、 前記電源層及びグランド層の前記部品接続部分を、周囲
にノイズをまき散らさないように独立，分離させたこと
を特徴とする多層プリント板の電波対策パターン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18566993A JP3295862B2 (ja) | 1993-07-28 | 1993-07-28 | 多層プリント板の電波対策パターン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18566993A JP3295862B2 (ja) | 1993-07-28 | 1993-07-28 | 多層プリント板の電波対策パターン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0745962A true JPH0745962A (ja) | 1995-02-14 |
| JP3295862B2 JP3295862B2 (ja) | 2002-06-24 |
Family
ID=16174806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18566993A Expired - Fee Related JP3295862B2 (ja) | 1993-07-28 | 1993-07-28 | 多層プリント板の電波対策パターン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3295862B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283875A (ja) * | 1996-04-19 | 1997-10-31 | Nec Corp | Ｍｃｍ用印刷配線基板 |
| EP0836369A2 (de) * | 1996-09-25 | 1998-04-15 | Philips Patentverwaltung GmbH | Leiterplatte |
| US6418032B2 (en) | 2000-03-14 | 2002-07-09 | Fuji Xerox Co., Ltd. | Printed wiring board |
| EP1330030A1 (en) * | 2002-01-22 | 2003-07-23 | Alps Electric Co., Ltd. | Integrated tuner circuit |
| JP2003282781A (ja) * | 2002-03-27 | 2003-10-03 | Minolta Co Ltd | 回路基板 |
| EP1298972A3 (en) * | 2001-09-28 | 2005-08-17 | Fujitsu Limited | Multilayer wiring circuit board |
| JP2006261479A (ja) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | 多層プリント回路基板と電子機器 |
| JP2007081364A (ja) * | 2005-08-15 | 2007-03-29 | Canon Inc | プリント基板及び半導体集積回路 |
| US8575743B2 (en) | 2006-02-28 | 2013-11-05 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| JP2014099552A (ja) * | 2012-11-15 | 2014-05-29 | Honda Motor Co Ltd | 複数のグランドパターンを有する回路基板を備えた制御装置 |
| JP2017093890A (ja) * | 2015-11-26 | 2017-06-01 | 株式会社藤商事 | 遊技機 |
| CN108738227A (zh) * | 2018-06-08 | 2018-11-02 | 山东超越数控电子股份有限公司 | 一种pcb设计中信号隔离的方法 |
| US11611278B2 (en) | 2018-08-20 | 2023-03-21 | Murata Manufacturing Co., Ltd. | Power conversion circuit module |
-
1993
- 1993-07-28 JP JP18566993A patent/JP3295862B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283875A (ja) * | 1996-04-19 | 1997-10-31 | Nec Corp | Ｍｃｍ用印刷配線基板 |
| EP0836369A2 (de) * | 1996-09-25 | 1998-04-15 | Philips Patentverwaltung GmbH | Leiterplatte |
| EP0836369A3 (de) * | 1996-09-25 | 1999-10-06 | Philips Patentverwaltung GmbH | Leiterplatte |
| US6418032B2 (en) | 2000-03-14 | 2002-07-09 | Fuji Xerox Co., Ltd. | Printed wiring board |
| EP1298972A3 (en) * | 2001-09-28 | 2005-08-17 | Fujitsu Limited | Multilayer wiring circuit board |
| US7253023B2 (en) | 2001-09-28 | 2007-08-07 | Fujitsu Limited | Multilayer wiring circuit board |
| EP1330030A1 (en) * | 2002-01-22 | 2003-07-23 | Alps Electric Co., Ltd. | Integrated tuner circuit |
| JP2003282781A (ja) * | 2002-03-27 | 2003-10-03 | Minolta Co Ltd | 回路基板 |
| JP4671333B2 (ja) * | 2005-03-18 | 2011-04-13 | 株式会社リコー | 多層プリント回路基板と電子機器 |
| JP2006261479A (ja) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | 多層プリント回路基板と電子機器 |
| JP2007081364A (ja) * | 2005-08-15 | 2007-03-29 | Canon Inc | プリント基板及び半導体集積回路 |
| US8575743B2 (en) | 2006-02-28 | 2013-11-05 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| JP2014099552A (ja) * | 2012-11-15 | 2014-05-29 | Honda Motor Co Ltd | 複数のグランドパターンを有する回路基板を備えた制御装置 |
| JP2017093890A (ja) * | 2015-11-26 | 2017-06-01 | 株式会社藤商事 | 遊技機 |
| CN108738227A (zh) * | 2018-06-08 | 2018-11-02 | 山东超越数控电子股份有限公司 | 一种pcb设计中信号隔离的方法 |
| US11611278B2 (en) | 2018-08-20 | 2023-03-21 | Murata Manufacturing Co., Ltd. | Power conversion circuit module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3295862B2 (ja) | 2002-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954929A (en) | Multi-layer circuit board that suppresses radio frequency interference from high frequency signals | |
| JP3265669B2 (ja) | プリント基板 | |
| CA2146139C (en) | Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards | |
| US5341274A (en) | Printed circuit board with enhanced EMI suppression | |
| JP3295862B2 (ja) | 多層プリント板の電波対策パターン | |
| JPH06204681A (ja) | シールド方法及びこれを用いた回路基板 | |
| JPH07263871A (ja) | プリント配線板 | |
| JPH08242078A (ja) | プリント基板 | |
| JPH05191056A (ja) | プリント配線基板 | |
| JP2001267701A (ja) | プリント基板 | |
| JPH0864983A (ja) | シールドケース | |
| JP2001274558A (ja) | プリント配線基板 | |
| JPH0682891B2 (ja) | 混成集積回路 | |
| JPH11298097A (ja) | プリント配線板 | |
| JPH04261097A (ja) | 多層プリント基板 | |
| JP2003283177A (ja) | 電子装置の放射ノイズ低減装置 | |
| JP2001284828A (ja) | プリント基板 | |
| JPH0864987A (ja) | プリント基板のシールド装置 | |
| JP2580232B2 (ja) | 多層プリント基板 | |
| JPH03104293A (ja) | プリント基板 | |
| JPH07235796A (ja) | 多層基板を用いた高周波回路 | |
| JPH08255994A (ja) | プリント配線板 | |
| JPH05243782A (ja) | 多層プリント基板 | |
| JPH05327271A (ja) | 多層配線基板 | |
| JPH09162593A (ja) | プリント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |