JPH08255994A - プリント配線板 - Google Patents

プリント配線板

Info

Publication number
JPH08255994A
JPH08255994A JP5954995A JP5954995A JPH08255994A JP H08255994 A JPH08255994 A JP H08255994A JP 5954995 A JP5954995 A JP 5954995A JP 5954995 A JP5954995 A JP 5954995A JP H08255994 A JPH08255994 A JP H08255994A
Authority
JP
Japan
Prior art keywords
wiring
pattern
layer
wiring board
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5954995A
Other languages
English (en)
Inventor
Masateru Tagami
雅照 田上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5954995A priority Critical patent/JPH08255994A/ja
Publication of JPH08255994A publication Critical patent/JPH08255994A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 電磁波の放射を削減したプリント配線板を提
供することである。 【構成】 電源層V、アース層E及び複数のビアホール
14により、電磁的に閉塞された空間を画成し、この空
間内に存する配線層S2X、S2Yに電磁波の放出が多
い配線パターンを位置せしめる。2つの電源層又は2つ
のアース層及び複数のビアホールによって電磁的に閉塞
された空間を画成してもよい。複数のビアホールの配列
間隔は、遮蔽すべき高周波の波長に応じて決定される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線層及び絶縁層を交
互に積層してなる多層プリント配線板に関し、特に、電
磁波遮蔽対策を施したプリント配線板に関する。
【0002】近年、コンピュータ等の電子装置において
は、処理する情報量の増大や処理の高速化が非常に進
み、電子装置から放出される電磁波による電磁波障害
(EMI:Electromagnetic Inte
rference)が問題となっている。このため、電
子装置自体を金属で覆い込む等の電磁波遮蔽対策が講じ
られているが、未だ十分でなく、プリント配線板自体に
電磁波遮蔽対策を施す必要がある。
【0003】
【従来の技術】プリント配線板においては、配線パター
ンを伝送されるデジタルパルス信号(特に回路の最高周
波数であるクロック信号)の波形歪み等に起因する高調
波成分が配線パターンをアンテナとして放射される。
【0004】このような電磁波の発生自体を削減するた
めの方策としては、クロック信号線に直列にダンピング
抵抗を接続して信号電流の電流値を低下せしめ、あるい
はフィルタ素子を設けて高調波成分をカットするものが
知られている。さらには、クロック信号線の配線長をで
きるだけ短くして、アンテナとしての効率を低下せしめ
ることも行われている。
【0005】また、電磁波の放射を防止するための対策
としては、プリント配線板の表面を絶縁材料で薄くコー
ティングし、さらにその表面を銅ペースト等の金属材料
でコーティングし、金属コーティング層にアース電位を
与えることにより、電磁的な閉空間を構成するものが知
られている。
【0006】
【発明が解決しようとする課題】しかし、上述した電磁
波の発生自体を削減する方策では、処理の高速化に対応
すべくクロック信号の周波数は高周波数化が進み、最近
のように数十MHz〜百数十MHzにもなると、ダンピ
ング抵抗の挿入によるデジタルパルスの伝送遅延が処理
の高速化の障害となる。また、高い周波数に対応する適
当なフィルタ素子もなく若しくは高価であり、さらには
クロック信号線の配線長制限にも限界があり、電磁波障
害を十分に防止することができないという問題があっ
た。
【0007】一方、上述した金属コーティング層により
電磁的な閉空間を構成して電磁波を遮蔽するようにした
ものでは、プリント配線板の表面は金属コーティングさ
れており、その内部は隠蔽されているので、論理ミス等
が発生した場合であっても、配線パターンの変更・改造
が全く不可能であるという問題があった。また、金属コ
ーティング層の影響により、配線パターンのキャパシタ
ンスが増加する場合があるため、処理の高速化の障害に
なる場合があるという問題があった。
【0008】よって本発明の目的は、処理の低速化、設
計上の制約の増大又は配線パターンの改造性の低下を防
止しつつ電磁波の放射を削減したプリント配線板を提供
することである。
【0009】
【課題を解決するための手段】本発明によるプリント配
線板は、配線層及び絶縁層を交互に積層してなる多層プ
リント配線板であって、遮蔽されるべき第1配線パター
ンを有する第1配線層と、前記第1配線パターンが存す
る領域に対応した位置に電磁波遮蔽用の第2配線パター
ンを有する、前記第1配線層の一方の面側に存する配線
層のうちのいずれかである第2配線層と、前記第1配線
パターンが存する領域に対応した位置に電磁波遮蔽用の
第3配線パターンを有する、前記第1配線層の他方の面
側に存する配線層のうちのいずれかである第3配線層
と、前記第2配線パターン及び前記第3配線パターンと
の相互作用により電磁的に閉塞された空間を構成して、
前記第1配線パターンが該電磁的に閉塞された空間内に
位置するように、前記第2配線層と前記第3配線層との
間に渡って配置された電磁波遮蔽用の複数の層間接続線
と、を備えて構成される。
【0010】
【作用】本発明が適用されたプリント配線板によると、
遮蔽されるべき第1配線パターンは、電磁波遮蔽用の第
2配線パターン、第3配線ターン及び複数の層間接続線
により構成される電磁的な閉空間内に位置されているか
ら、第1配線パターンから放射される電磁波の該電磁的
な閉空間外部への漏洩が有効に防止される。
【0011】該電磁的な閉空間はプリント配線板の全体
のみならず任意の位置に配置することができ、プリント
配線板の仕様に応じて柔軟に対処できるから設計上の制
約が少ない。また、プリント配線板の改造が必要となっ
た場合には、表面層(最外層)は露出しているので、配
線パターンの追加的な切断、接続等を容易に行うことが
できる。第2及び第3配線パターンは、アースパターン
や電源パターンと兼用できるので、この構成の採用にあ
たって層数を必ずしも増やす必要がなく、小型且つ安価
に構成できる。遮蔽されるべき第1配線パターンは、第
2又は第3配線パターンと少なくとも1層の絶縁層を介
しているから、キャパシタンスが増大するという問題も
ない。
【0012】
【実施例】以下、本発明の実施例を図面に基づいて説明
することにする。図1は本発明第1実施例のプリント配
線板を模式的に示した斜視図であり、図2は同じく断面
図である。このプリント配線板は8層板であり、S1
X、S1Y、V、S2X、S2Y、E、S3X、S3Y
は、銅箔等からなる配線パターンが形成された配線層で
ある。これらの配線層のそれぞれの間の部分には、図示
は省略しているがガラスエポキシ等からなる絶縁層が介
在している。配線層S1X及びS3Yは表面層(最外
層)、配線層S1Y、V、S2X、S2Y、E、S3X
は内層(中間層)である。
【0013】配線層S1X、S2X、S3Xは、信号用
の配線パターン(X方向)が形成された配線層であり、
配線層S1Y、S2Y、S3Yは、信号線用の配線パタ
ーン(Y方向)が形成された配線層である。配線層S2
X、S2Yには、クロック信号用の配線パターンが形成
されている。配線層Vは全体的に一様に形成された電源
用の配線パターン(電源パターン11)からなる配線層
であり、配線層Eは全体的に一様に形成されたアース用
の配線パターン(アースパターン12)からなる配線層
である。配線層S1Yには、概略矩形状に形成されたア
ースパターン13が形成されている。
【0014】14は複数の電磁波遮蔽用のビアホール
(層間接続線)であり、これらのビアホール14は、そ
れぞれの一端が配線層Eのアースパターン12に接続さ
れ、配線層S2Y、S2X、Vを貫通して、それぞれの
他端は配線層S1Yのアースパターン13に接続されて
いる。これらのビアホール14は、配線層Vをその電源
パターン11とは絶縁された状態で貫通している。アー
スパターン12と電源パターン11はデカップリング用
のバイパスコンデンサ(図示せず)により接続されてい
る。
【0015】これらのビアホール14は、概略均等な間
隔で、このプリント配線板の外縁部近傍を取り囲むよう
に配置されている。これらのビアホール14の配列間隔
は、最大クロック周波数の10倍程度の高調波の漏洩を
防止するものとして、その高調波の波長の10分の1程
度以下とする。例えば、クロック周波数が30MHzな
らば、漏洩を防止する高調波としてクロック周波数の1
0倍である300MHz(波長約1m)を考慮して、ビ
アホール14の配列間隔は約10cm又はそれ以下とす
る。クロック周波数が90MHzならば、漏洩を防止す
る高調波としてクロック周波数の10倍である900M
Hz(波長約33cm)を考慮して、ビアホール14の
配列間隔は約3cm又はそれ以下とする。なお、ビアホ
ール14の配列間隔は、必ずしも均等である必要は無く
不均等であってもよいが、この場合には、その最大間隔
が上記のように漏洩を防止する高調波の波長の10分の
1程度以下とする。
【0016】アースパターン12と電源パターン11は
デカップリング用のバイパスコンデンサにより接続され
ているので、電源パターン11もアースパターン12と
同様に高周波的に安定な電位を有しており、ビアホール
14もアースパターン11に接続されているので安定電
位となっている。従って、電源パターン11、アースパ
ターン12及び複数のビアホール14によって、電磁的
に閉塞された空間(室)が画成される。
【0017】クロック信号用の配線パターンは、この電
磁的に閉塞された空間内に存する配線層、即ち、配線層
S2X、S2Yに位置されているから、該クロック信号
用の配線パターンをアンテナとして放射される電磁波が
該電磁的に閉塞された空間の外へ漏洩することが防止さ
れる。
【0018】このように、電磁波遮蔽用の閉空間を画成
するために、プリント配線板の構成上通常必要とされる
アースパターン及び電源パターンを使用しているから、
構成がそれほど複雑化することもなく、電磁波遮蔽のた
めにプリント配線板の層数を増やす必要もなく、比較的
に簡略な構成で電磁波の漏洩を有効に防止できる。
【0019】通常の一般論理回路の配線については、外
側の配線層S1X、S1Y、S3X、S3Yを使うこと
により、プリント配線板完成後において、配線パターン
の追加的な切断又は接続等による改造が可能であり、必
要に応じて柔軟に対応することができる。クロック系統
のような高速信号配線を一般配線と電磁的に分離するこ
とができるから、クロストーク雑音の発生も少なくな
る。
【0020】なお、この第1実施例では8層板を例とし
て説明したが、これ以外の層数を有する多層プリント配
線板についても同様に構成できる。第1実施例のような
ガラスエポキシ板のみならず、セラミック板、その他の
多層プリント配線板についても同様に適用でき、システ
ムオンチップのようなLSIチップについても応用が可
能である。前記第1実施例ではクロック信号用の配線パ
ターンからの電磁波の放射を遮蔽するものについて説明
しているが、これはクロック信号の周波数が高く、その
高調波の放射が問題となることが多いからであり、他の
高周波信号用の配線パターンに適用できることは勿論で
ある。
【0021】また、ビアホール14の他端が接続されて
いるアースパターン13については、配線層S1Yでな
く配線層S1Xに形成し、あるいは配線層S1X及び配
線層S1Yの両方を用いて形成してもよい。また、この
アースパターン13は、ビアホール14の電位の安定化
を目的としたもので、必須のものではなく、一部又は全
部を削除することも可能である。電磁的な閉空間を画成
するためのビアホール14に替えて、金属製の線材、ピ
ンあるいは板材のような導電性の部材を埋め込んで構成
することもできる。
【0022】さらに、前記第1実施例では、電源パター
ン11、アースパターン12は、全体的に一様に形成
し、複数のビアホール14はプリント配線板の外縁部近
傍に配置したものについて説明したが、電源パターン1
1、アースパターン12を必要に応じてプリント配線板
の半分あるいは一部とし、又は複数のビアホール14を
プリント配線板の半分あるいは一部を囲むように配置す
ることができる。
【0023】なお、前記第1実施例では、前記電磁的に
閉塞された空間内にクロック信号用の配線パターンを位
置させているから、この配線パターンに改造が必要な場
合には対応することができない。このような場合には、
予め改造に備えた予備パターン(ビアホールを含む)を
形成しておき、該予備パターンの一部を表面層に設けた
パッドに取り出しておくことにより対応することができ
るようになる。
【0024】図3は本発明第2実施例のプリント配線板
を示す断面図である。前記第1実施例と実質的に同一の
構成部分については同一の符号を付し、その説明を省略
する。図1及び図2に示した前記第1実施例では、複数
のビアホール14は、その一端を配線層Eのアースパタ
ーン12に、他端を配線層S1Yのアースパターン13
に接続していたが、この第2実施例では、複数のビアホ
ール14は、その一端を配線層Vの電源パターン11に
接続し、他端を配線層S3Xに形成された電源パターン
15に接続して構成している。その他については、第1
実施例と同様である。
【0025】図4は本発明第3実施例のプリント配線板
を示す断面図である。前記第1及び第2実施例と実質的
に同一の構成部分については同一の符号を付し、その説
明を省略する。この第3実施例は前記第1及び第2実施
例の構成を複合的に採用したものである。即ち、複数の
電磁波遮蔽用のビアホール14のうちの一部は、それぞ
れの一端が配線層Eのアースパターン12に接続され、
配線層S2Y、S2X、Vを貫通して、それぞれの他端
は配線層S1Yに形成されたアースパターン13に接続
されている。これらのビアホール14のうちの他部は、
それぞれの一端が配線層Vの電源パターン11に接続さ
れ、配線層S2X、S2Y、Eを貫通して、それぞれの
他端は配線層S3Xに形成された電源パターン15に接
続されている。アースパターン12に接続されたビアホ
ール14と電源パターン11に接続されたビアホール1
4は、交互に配列されている。その他については、前記
第1及び第2実施例と同様である。
【0026】図5は本発明第4実施例のプリント配線板
を示す断面図である。前記第1実施例と同一の構成部分
については同一の符号を付して、その説明の一部を省略
する。同図において、S1X、S2X、S3X、S4X
は、信号用の配線パターン(X方向)が形成された配線
層であり、S1Y、S2Y、S3Y、S4Yは、信号線
用の配線パターン(Y方向)が形成された配線層であ
る。V1、V2は、全体的に一様に形成された電源用の
配線パターン(電源パターン11)からなる配線層であ
り、Eは全体的に一様に形成されたアース用の配線パタ
ーン(アースパターン12)からなる配線層である。配
線層S1Yには、アースパターン16及び配線パターン
17が、配線層S3Xには配線パターン18がそれぞれ
形成されている。
【0027】複数の電磁波遮蔽用のビアホール14うち
の一部は、それぞれの一端が配線層Eのアースパターン
12に接続され、配線層S3Y、S3X、V2、S2
Y、S2X、V1を貫通して、それぞれの他端は配線層
S1Yのアースパターン16に接続されている。これら
のビアホール14は、配線層V1、V2をそれぞれの電
源パターン11と絶縁された状態で貫通している。
【0028】複数の電磁波遮蔽用のビアホール14うち
の他部は、それぞれの一端が配線層S1Yの配線パター
ン17に接続され、配線層V1、S2X、S2Y、V2
を貫通して、それぞれの他端は配線層S3Xの配線パタ
ーン18に接続されている。これらのビアホール14
は、配線層V1、V2をそれぞれの電源パターン11と
絶縁された状態で貫通している。なお、配線パターン1
7、18は、アースパターンとすることができる。
【0029】この第4実施例では、配線層V1の電源パ
ターン11、配線層V2の電源パターン11及び複数の
ビアホール14により電磁的に閉塞された二つの空間が
画成され、配線層V2の電源パターン11、配線層Eの
アースパターン12及び複数のビアホール14により電
磁的に閉塞された一つの空間が画成されている。この第
4実施例のように、一つのプリント配線板内に複数の電
磁的に閉塞された空間を形成することができ、配線パタ
ーンの一部を複数箇所で必要に応じて電磁的に遮蔽する
ことができる。このような構成を採用することにより、
配線パターンの一部を、他の配線パターンから電磁的に
遮蔽することができ、クロストーク雑音の発生を少なく
することができる。
【0030】図6は本発明第5実施例のプリント配線板
を示す断面図である。前記第1実施例と同一の構成部分
については同一の符号を付して、その説明の一部を省略
する。同図において、S1X、S2X、S3X、S4
X、S5Xは、信号用の配線パターン(X方向)が形成
された配線層であり、S1Y、S2Y、S3Y、S4
Y、S5Yは、信号用の配線パターン(Y方向)が形成
された配線層である。V1、V2は、全体的に一様に形
成された電源用の配線パターン(電源パターン11)か
らなる配線層であり、E1、E2は全体的に一様に形成
されたアース用の配線パターン(アースパターン12)
からなる配線層である。配線層S1Yには、電源パター
ン19が形成されている。
【0031】複数の電磁波遮蔽用のビアホール14うち
の一部は、それぞれの一端が配線層E1のアースパター
ン12に接続され、配線層S3X、S3Yを貫通して、
それぞれの他端は配線層E2のアースパターン12に接
続されている。また、複数の電磁波遮蔽用のビアホール
14のうちの他部は、それぞれの一端が配線層S1Yの
アースパターン19に接続され、配線層V1、S2X、
S2Y、E1、S3X、S3Yを貫通して、それぞれの
他端は配線層E2のアースパターン12に接続されてい
る。これらのビアホール14は、配線層V1をその電源
パターン11と絶縁された状態で貫通し、配線層E1を
そのアースパターン12に接続された状態で貫通してい
る。
【0032】このように、配線層E1のアースパターン
12、配線層E2のアースパターン12及び複数のビア
ホール14により電磁的に閉塞された二つの空間が画成
され、配線層V1の電源パターン11、配線層E1のア
ースパターン12及び複数のビアホール14により電磁
的に閉塞された一つの空間が画成されている。この第5
実施例のように、複数のアースパターン12が存在する
場合には、これらのアースパターン12と複数のビアホ
ール14により、電磁的に閉塞された空間を画成するこ
とができる。また、複数の電源パターン11が存在する
場合も同様である。
【0033】
【発明の効果】以上説明したように、本発明によると、
処理の低速化、設計上の制約の増大又は配線パターンの
改造性の低下を防止しつつ電磁波の放射を削減したプリ
ント配線板を提供することができるという効果を奏す
る。
【図面の簡単な説明】
【図1】本発明第1実施例のプリント配線板を示す斜視
図である。
【図2】本発明第1実施例のプリント配線板を示す断面
図である。
【図3】本発明第2実施例のプリント配線板を示す断面
図である。
【図4】本発明第3実施例のプリント配線板を示す断面
図である。
【図5】本発明第4実施例のプリント配線板を示す断面
図である。
【図6】本発明第5実施例のプリント配線板を示す断面
図である。
【符号の説明】
S1X、S1Y、V、S2X、S2Y、E、S3X、S
3Y 配線層 11 電源パターン 12、13 アースパターン 14 ビアホール

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 配線層及び絶縁層を交互に積層してなる
    プリント配線板であって、 遮蔽されるべき第1配線パターンを有する第1配線層
    と、 前記第1配線パターンが存する領域に対応した位置に電
    磁波遮蔽用の第2配線パターンを有する、前記第1配線
    層の一方の面側に存する配線層のうちのいずれかである
    第2配線層と、 前記第1配線パターンが存する領域に対応した位置に電
    磁波遮蔽用の第3配線パターンを有する、前記第1配線
    層の他方の面側に存する配線層のうちのいずれかである
    第3配線層と、 前記第2配線パターン及び前記第3配線パターンとの相
    互作用により電磁的に閉塞された空間を構成して、前記
    第1配線パターンが該電磁的に閉塞された空間内に位置
    するように、前記第2配線層と前記第3配線層との間に
    渡って配置された電磁波遮蔽用の複数の層間接続線と、
    を備えたプリント配線板。
  2. 【請求項2】 前記層間接続線は、所定間隔で配列的に
    配置されている請求項1に記載のプリント配線板。
  3. 【請求項3】 前記層間接続線の配列間隔は、遮蔽すべ
    き電磁波の波長の1/10以下である請求項1に記載の
    プリント配線板。
  4. 【請求項4】 前記層間接続線は、層間連絡孔内に導電
    材を充填してなるビアホールである請求項1に記載のプ
    リント配線板。
  5. 【請求項5】 前記層間接続線は、導電性の柱状に形成
    されたピン部材である請求項1に記載のプリント配線
    板。
  6. 【請求項6】 前記層間接続線は、導電性の板状に形成
    された板部材である請求項1に記載のプリント配線板。
  7. 【請求項7】 前記第2配線パターン及び前記第3配線
    パターンは、接地されたアースパターンである請求項1
    に記載のプリント配線板。
  8. 【請求項8】 前記第2配線パターン及び前記第3配線
    パターンは、電源供給用の電源パターンである請求項1
    に記載のプリント配線板。
  9. 【請求項9】 前記層間接続線の一端は前記第2配線パ
    ターンに接続され、前記層間接続線の他端は前記第3配
    線パターンに接続されている請求項7又は8に記載のプ
    リント配線板。
  10. 【請求項10】 前記層間接続線の一端は前記第2配線
    パターンに接続され、前記層間接続線の他端は前記第3
    配線パターンに非接触状態で前記第3配線層を貫通して
    いる請求項7又は8に記載のプリント配線板。
  11. 【請求項11】 前記第2配線パターンは接地されたア
    ースパターンであり、前記第3配線パターンは電源供給
    用の電源パターンである請求項1に記載のプリント配線
    板。
  12. 【請求項12】 前記層間接続線の一端は前記アースパ
    ターンに接続され、前記層間接続線の他端は前記電源パ
    ターンに非接触状態で前記第3配線層を貫通している請
    求項11に記載のプリント配線板。
  13. 【請求項13】 前記層間接続線の一端は前記電源パタ
    ーンに接続され、前記層間接続線の他端は前記アースパ
    ターンに非接触状態で前記第2配線層を貫通している請
    求項11に記載のプリント配線板。
  14. 【請求項14】 前記第2配線層及び前記第3配線層
    は、その両面側にそれぞれ前記絶縁層が配置される内層
    である請求項1に記載のプリント配線板。
  15. 【請求項15】 前記第2配線層及び前記第3配線層の
    いずれか一方は、その片面側にのみ前記絶縁層が配置さ
    れる表面層である請求項1に記載のプリント配線板。
  16. 【請求項16】 前記第2配線パターン及び前記第3配
    線パターンは、配線層全体に渡って一様に形成されてい
    る請求項1に記載のプリント配線板。
  17. 【請求項17】 前記第2配線パターン及び前記第3配
    線パターンは、それぞれの配線層の一部に相対的に形成
    されており、前記層間接続線は前記第2配線パターン及
    び前記第3配線パターンの外周近傍に配置されている請
    求項1に記載のプリント配線板。
  18. 【請求項18】 前記第2配線パターン、前記第3配線
    パターン及び前記層間接続線により構成される電磁的に
    閉塞された空間が複数存在する請求項1に記載のプリン
    ト配線板。
  19. 【請求項19】 前記第2及び第3配線パターンは各配
    線層の全体に形成されており、前記相関接続線は前記第
    2及び第3配線パターンの1部から形成されることを特
    徴とする請求項1に記載のプリント配線板。
JP5954995A 1995-03-17 1995-03-17 プリント配線板 Withdrawn JPH08255994A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5954995A JPH08255994A (ja) 1995-03-17 1995-03-17 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5954995A JPH08255994A (ja) 1995-03-17 1995-03-17 プリント配線板

Publications (1)

Publication Number Publication Date
JPH08255994A true JPH08255994A (ja) 1996-10-01

Family

ID=13116458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5954995A Withdrawn JPH08255994A (ja) 1995-03-17 1995-03-17 プリント配線板

Country Status (1)

Country Link
JP (1) JPH08255994A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018200779A (ja) * 2017-05-26 2018-12-20 レノボ・シンガポール・プライベート・リミテッド ケーブル接続構造及びケーブル接続方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018200779A (ja) * 2017-05-26 2018-12-20 レノボ・シンガポール・プライベート・リミテッド ケーブル接続構造及びケーブル接続方法
US10181662B2 (en) 2017-05-26 2019-01-15 Lenovo (Singapore) Pte Ltd Switching device having a push button

Similar Documents

Publication Publication Date Title
JP3265669B2 (ja) プリント基板
KR100294957B1 (ko) 프린트배선판
US5010641A (en) Method of making multilayer printed circuit board
US4954929A (en) Multi-layer circuit board that suppresses radio frequency interference from high frequency signals
JP2948039B2 (ja) 回路基板
JPH07263871A (ja) プリント配線板
JP2008130915A (ja) 部品内蔵基板
JP3295862B2 (ja) 多層プリント板の電波対策パターン
US5262596A (en) Printed wiring board shielded from electromagnetic wave
JPH05191056A (ja) プリント配線基板
JP3082579B2 (ja) シールドケース
JPH1187880A (ja) プリント配線板
JPH11220263A (ja) プリント配線板
JP2004303812A (ja) 多層回路基板および同基板の電磁シールド方法
JPH08255994A (ja) プリント配線板
JPS63170988A (ja) 混成集積回路
JP2000183533A (ja) 低emi多層回路基板及び電気・電子機器
JP3941590B2 (ja) 電磁波シールド層を備えるプリント配線板
KR20080064620A (ko) 인쇄회로기판
JP2004200477A (ja) 電子回路基板および電子回路装置
JP2007158243A (ja) 多層プリント回路基板
JPH1140947A (ja) 多層プリント配線板
JPH07235776A (ja) 多層プリント配線基板
JPH04261097A (ja) 多層プリント基板
US6479761B1 (en) Circuit board with reduced noise architecture

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020604